JP2015118988A - プリント回路板の製造方法及びプリント回路板 - Google Patents

プリント回路板の製造方法及びプリント回路板 Download PDF

Info

Publication number
JP2015118988A
JP2015118988A JP2013260254A JP2013260254A JP2015118988A JP 2015118988 A JP2015118988 A JP 2015118988A JP 2013260254 A JP2013260254 A JP 2013260254A JP 2013260254 A JP2013260254 A JP 2013260254A JP 2015118988 A JP2015118988 A JP 2015118988A
Authority
JP
Japan
Prior art keywords
electrode pad
region
solder
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013260254A
Other languages
English (en)
Other versions
JP2015118988A5 (ja
JP6362066B2 (ja
Inventor
樋口　哲
Satoru Higuchi
哲 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013260254A priority Critical patent/JP6362066B2/ja
Priority to US14/565,167 priority patent/US9421628B2/en
Publication of JP2015118988A publication Critical patent/JP2015118988A/ja
Publication of JP2015118988A5 publication Critical patent/JP2015118988A5/ja
Application granted granted Critical
Publication of JP6362066B2 publication Critical patent/JP6362066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体パッケージとプリント配線板を接合する際に、はんだを分離させずに、接合部内のボイドを減少させる製造方法およびプリント回路板を提供する。【解決手段】ボイド低減のために、はんだペーストをプリント配線板の電極パッドからずらして供給し、はんだの溶融時に流動させ、また、はんだペーストを供給するプリント配線板の電極パッドと隣接する外周領域に、ソルダーレジストで覆わない領域を形成し、半導体パッケージとプリント配線板の間隔を広げ、はんだの分離を防ぐ、プリント回路板の製造方法。【選択図】図１

Description

本発明は、プリント回路板を製造する際に、接合部の内部に発生するボイドを抑制するための方法およびプリント回路板の構造に関するものである。
近年、電子機器の小型化に伴い、その内部に組み込まれるプリント回路板は小型化、薄型化が求められており、小型化を実現させるために、プリント配線板に搭載される半導体パッケージの小型化、薄型化が進められている。半導体パッケージとして、小型化と高機能化を両立させるため、半導体パッケージの下面に複数の接続端子を配置できるBGA Ball Grid Array)、CSP (Chip Size Package)、LGA (Land Grid Array)が用いられる。
このような半導体パッケージをプリント配線板に実装する場合、リフロー炉によってはんだペーストを加熱し、溶融させることにより、半導体パッケージの電極パッドとプリント配線板の電極パッドを接合させている。一般的にはんだペーストには、はんだ粒子の表面酸化膜の除去、粘度調整の機能を有するフラックスを含んでいる。しかしながら、はんだペーストを加熱すると、フラックスに含まれる溶剤や活性剤がガス化し、凝固したはんだ接合部の内部にボイドとなって残存するという問題が有った。
特許文献１の製造方法は、まず図１２（ａ）に示すように、プリント配線板１０１に設けられた電極パッド４へはんだペースト８の供給を行う。この工程において、電極パッド４からずらした位置にはんだペースト８を供給することを特徴としている。つまり、はんだペースト８は、電極パッド４とソルダーレジスト１１を跨いだ状態で供給される。
接合部に発生するボイドを低減させる従来技術として、特許文献１では、ピン状の接続端子をプリント配線板に接続させる製造方法が提案されている。
特許文献１で用いるプリント配線板は、図１２（ａ）に示すように、プリント配線板１０１の表面に電極パッド４が形成されており、電極パッド４の外縁部がソルダーレジスト１１で覆われている構造をなしている。この電極パッド４は、接合材であるはんだと濡れ性がよく、かつ導電性の良い銅が用いられる。反対に、ソルダーレジスト１１は、はんだとの濡れ性が悪く、かつ絶縁性の樹脂が用いられる。
次に、図１２（ｂ）に示すように、ピン状の端子部品１００をプリント配線板１０１上の電極パッド４の位置に合わせて搭載を行う。ピン状の端子部品１００の下部に設けられた接続端子の大きさは、電極パッド４と同じである。そのため、ピン状の端子部品１００の搭載工程において、電極パッド４上に供給されたはんだペースト８はピン状の端子部品１００で潰されるが、電極パッド４からずれて供給されたはんだペースト８は、潰されることはない。
次に、図１２（ｃ）に示すように、炉を用いて加熱を行い、はんだを溶融させることで、ピン状の端子部品１００とプリント配線板１０１を接合させる。この工程において、電極パッド４からずらして供給されたはんだペースト８は、加熱によって溶融すると一つの塊として凝集し、電極パッド４全体に濡れ広がるように移動する。はんだペースト８内のフラックスが電極パッド４の表面酸化膜を除去する際に、ガスが発生するが、溶融したはんだが移動することで、はんだ内部のガスを押し出してしまう。ガスが押し出された状態で、溶融したはんだが冷却によって凝固させることで、図１２（ｄ）に示すように、はんだ接合部１０の内部のボイドを低減させることができる。
特開２００４−５５８２７号公報
近年、電極パッドにはんだボールを形成しないために、より薄型が求められる場合や、CCDやCMOSのように実装時に繰り返し熱を加えることができない場合に、LGAは採用されている。LGAを実装する場合には、半導体パッケージとプリント基板の隙間が狭いことから、接合部のはんだが外気と接する面積が狭く、発生したガスが外部へ抜け難いため、大きなボイドがより発生しやすくなる。はんだ接合部にボイドが発生してしまうと、はんだの接合面積が狭くなり、接合信頼性が低下してしまう。近年のように、接合ピッチが狭くなり、接合部が微小になると、ボイドによる信頼性低下が大きな問題となってくる。
前述の特開２００４−５５８２７（特許文献１）に記載されている製造方法は、PGA（Pin Gird Arrary）パッケージ用のピン状の接続端子と電極パッドとの接合部に発生するボイドを減少させるために提案されている。そのため、ピン状の接続端子ではなく、LGAのような半導体パッケージをプリント配線板に接合させる場合に、従来技術を適用すると、ずらして供給したはんだがプリント配線板の接続端子に移動できずに分離する現象が発生してしまう。
溶融したはんだが分離し、電極パッドと電極パッドの間を移動してしまうと、隣接する電極パッドを繋いでしまってショート不良を引き起こす可能性がある。また、はんだが分離することで、電極パッドに残ったはんだの体積が減少してしまい、接合信頼性が低下してしまう。さらに、半導体パッケージとプリント配線板の隙間が狭い場合には、はんだペーストに含まれるフラックスが毛細管現象によって、電極パッド以外に広がってしまう可能性がある。フラックスが、隣接する電極パッド間に残渣として存在していると、フラックス内部の活性剤の影響により絶縁抵抗が低下してしまう問題も発生してしまう。
本発明は、半導体パッケージとプリント配線板を接合する際に、接合部内のボイドを減少させると同時に、はんだを分離させずに絶縁信頼性を確保するプリント回路板の製造方法及びプリント回路板の提供を目的としている。
本発明のプリント回路板の製造方法は、第１の電極パッドが表面に形成された第１のプリント配線板と、第２の電極パッドが表面に形成された第２のプリント配線板とを有し、はんだにより前記第１の電極パッドと前記第２の電極パッドとを接合したプリント回路板の製造方法において、前記第２のプリント配線板には、前記第２の電極パッド上の外縁部がソルダーレジストに覆われている第１の領域と、前記第２の電極パッド上のソルダーレジストにより覆われていない第２の領域と、前記第２の領域と隣接する前記第２の電極パッド外周領域のうち、ソルダーレジストにより覆われていない第３の領域とが形成されており、前記はんだペーストを前記第２の領域と前記第３の領域とにまたがる領域に供給し、前記第１のプリント配線板の前記第１の電極パッドが、前記第２のプリント配線板の前記第２の電極パッドと対向するように、前記第１のプリント配線板を前記第２のプリント配線板上に搭載し、加熱により前記はんだペーストを溶融させるとともに、溶融したはんだを前記第３の領域から前記第２の領域に向けて移動させることで、前記第１の電極パッドと前記第２の電極パッドを接合することを特徴とする。
また、本発明のプリント回路板は、第１の電極パッドが表面に形成された第１のプリント配線板と、第２の電極パッドが表面に形成された第２のプリント配線板とを有し、はんだにより前記第１の電極パッドと前記第２の電極パッドとを接合したプリント回路板において、前記第２のプリント配線板の前記第２の電極パッド上の外縁部がソルダーレジストに覆われている第１の領域と、前記第２の電極パッド上のソルダーレジストにより覆われていない第２の領域と、前記第２の領域と隣接する前記第２の電極パッド外周領域のうち、ソルダーレジストにより覆われていない第３の領域とが形成されていることを特徴とする。
本発明のプリント回路板の製造方法によれば、接合材であるはんだペーストを、プリント配線板に形成されている電極パッドからずらした位置に供給している。また、はんだペーストを供給する位置の中で、電極パッドからずらした領域は、プリント配線板の表面をソルダーレジストで覆っていないため、電極パッドの高さよりも低い構造にしている。つまり、半導体パッケージをプリント配線板に搭載しても、電極パッド上のはんだペーストはプリント配線板と半導体パッケージで挟み込まれるが、電極パッドからずらして供給したはんだペーストは、電極パッド上のはんだペーストより潰されることがない。そのため、加熱によってはんだが溶融した時に、ずらして供給したはんだが、分離することなく凝集し、電極パッドに向かって移動することができる。
溶融したはんだが電極パッドに向かって移動することで、接合部に発生したボイドを押し出すため、接合部内のボイドを減少させる効果を得ることができる。
また、はんだペーストを電極パッドからずらして供給した領域は、プリント配線板の表面をソルダーレジストで覆っていないため、ソルダーレジストの厚さ分の空間ができている。この空間には、半導体パッケージとプリント基板を接合させる際に、はんだペーストが供給されており、リフロー加熱後には、フラックスの残渣成分が蓄積することになる。
一般的に、フラックスの残渣成分が電極パッドと電極パッドの間に広がると、絶縁抵抗が低下してしまうことが知られている。しかし、フラックスの残渣成分を、前記の空間に蓄積させて、他の領域にフラックスの残渣成分が広がることを抑制できることから、高い絶縁信頼性を得ることができる。
本発明の実施形態のプリント回路板のはんだ接合部を示す図であり、図１（ａ）は、はんだ接合部の上面透視図であり、図（ｂ）は、はんだ接合部の、図１（ａ）のＡ−Ａにおける断面図である。 本発明の実施形態のプリント回路板の製造方法を示す断面図である。 本発明の実施形態のプリント配線板の電極パッドを示す図であり、図３（ａ）は電極パッドの上面図であり、図３（ｂ）は、電極パッドの図３（ａ）のＡ−Ａにおける断面図である。 本発明の実施形態の加熱工程におけるはんだの挙動を示す断面図である。 一般的なプリント配線板を用いた場合の加熱工程における、はんだの挙動を示す断面図である。 はんだを挟みこんでいる箇所のソルダーレジスト間隔に対するはんだの分離発生率を示すグラフである。 溶融はんだの移動量に対するボイド発生率の変化を示すグラフ（図７（ａ））とボイド面積を観察したＸ線透過画像（図７（ｂ））である。 溶融前後のはんだ形状を観察したX線透過画像である。 実施例２におけるプリント配線板の電極パッドを示す上面図（図９（ａ））と、図９（ａ）のＡ−Ａにおける断面図（図９（ｂ））である。 実施例２におけるプリント回路板の製造方法を示す断面図である。 実施例２における溶融前後のはんだ形状を観察したX線透過画像である。 ボイド低減に関する従来技術の実装方法を示す断面図である。
［第１の実施の形態］
本発明におけるプリント回路板について、図１（ａ）、（ｂ）に基づいて説明する。
図１（ａ）は、第一の実施形態のプリント回路板の上面透視図であり、図１（ｂ）は、第一の実施形態のプリント回路板の、図１（ａ）のＡ−Ａにおける断面図を示している。
図１（ａ）、（ｂ）に示すように、半導体パッケージ１の表面形状は、はんだで接合するための電極パッド３と、電極パッド３の外縁部を覆っているソルダーレジスト１１で形成されている。一方、プリント配線板２の表面形状は、電極パッド４とソルダーレジスト１１によって第一、第二、第三の３つの領域を形成している。第１の領域５は、電極パッド４の外縁部をソルダーレジスト１１で覆っている領域を指している。第２の領域６は、電極パッド４の表面において、ソルダーレジスト１１で覆われていない領域であり、はんだが接続する箇所を指している。第３の領域７は、第２の領域６に隣接する電極パッド外周領域のうち、ソルダーレジスト１１によって覆われていない領域を指している。
図１（ｂ）に示すように、半導体パッケージ１の電極パッド３とプリント配線板２の電極パッド４は、それぞれ対向した同じ位置に形成されている。
半導体パッケージ１とプリント配線板２を接続しているはんだ１０は、プリント配線板２の第２の領域６である電極パッド４の上面だけでなく、第２の領域６と第３の領域７の境である電極パッド４の側面にも接続している。つまり、本発明のプリント回路板は、はんだ１０の接合面積が、電極パッド４の上面のみで接続しているプリント回路板よりも大きくなるため、接合強度が高くなっている。
また、第３の領域７は、周囲をソルダーレジスト１１に囲われている状態となっており、ソルダーレジスト１１の厚さ分の空間ができている。この空間に、はんだペーストに含まれているフラックスの残渣成分を蓄積させている。
フラックスの残渣成分が電極パッドと電極パッドの間に広がると、絶縁抵抗が低下してしまうが、フラックスの残渣成分の多くを第３の領域７に溜めることで、他の領域にフラックスの残渣成分が広がることを抑制することができる。
また、隣接する電極パッド同士に対して、電極パッドの隣接間距離が短いと、第３の領域が重なってしまう可能性がある。その状態で、はんだペーストを印刷してしまうと、はんだペースト同士の距離が近いため、溶融時に繋がってショート不良を引き起こす可能性が高くなる。そこで、図１に示すように、複数の電極パッドに対して、第１から第３の領域を対応する電極パッドと同じ方向に形成すれば、溶融時にはんだが繋がってしまうことを抑制できる。なお、同じ方向とは、図１において電極パッド３を上下左右に４分割した際に、それぞれの電極パッドの中心から見て同じ分割領域の方向であることを指している。また、同じ分割領域の方向で、各電極パッド３の外周部の第３の領域が隣接する電極パッド３の第１、第２、第３領域に重ならなければ、どの方向であっても構わない。
次に、図１に示したプリント回路板の製造方法を、図２（ａ）から図２（ｈ）に示す。
まず、図２（ａ）から（ｄ）では、スクリーン印刷によってはんだペーストをプリント配線板に供給する工程を示している。
工程としては、図２（ａ）に示すように、プリント配線板２の電極パッド４とメタルマスク４０の開口４１の位置を合わせ、図２（ｂ）に示すように、プリント配線板２とメタルマスク４０を接触させる。次に、図２（ｂ）から（ｃ）に示すように、メタルマスク４０上の一端に供給したはんだペースト８をウレタン製もしくは金属製のスキージ４２を一定速度で他端に移動させることで、メタルマスク４０の開口に、はんだペースト８を充填させる。次に、図２（ｄ）に示すように、メタルマスク４０とプリント配線板２を一定の速度で引き離すことで、プリント配線板２の電極パッド４上に、はんだペースト８を転写させる。メタルマスク４０とプリント配線板２を引き離す速度は、1ｍｍ/ｓから3ｍｍ/ｓに設定している。
本発明のプリント回路板の製造方法で用いるプリント配線板を図３（ａ）、（ｂ）に示す。図３（ａ）は、プリント配線板の上面図であり、図３（ｂ）は、プリント配線板の、図３（ａ）のＡ−Ａにおける断面図である。図３に示すように、プリント配線板２の表面には、第１の領域５、第２の領域６、第３の領域７の３つの領域が形成されている。
第１の領域５は、電極パッド４の外縁部に対してソルダーレジスト１１で覆っている領域を指している。図３（ｂ）に示すように、電極パッド４の厚さとソルダーレジスト１１の厚さが重なるため、プリント配線板２の表面において、高さが最も高くなっている。
第２の領域６は、電極パッド４の表面において、ソルダーレジスト１１で覆われていない領域であり、はんだが接続する箇所を指している。
第３の領域７は、第２の領域６に隣接する外周領域のうち、ソルダーレジスト１１によって覆われていない領域を指しており、図３（ｂ）に示すように、第２の領域および第３の領域７よりも高さが低くなっている。
上記第１の領域、第２の領域、第３の領域の形成方法としては、プリント配線板の表層でパターニングされた導電層にソルダーレジストを被せる時に、液状のレジストの塗布後にエッチングによって形成する。もしくは、予め開口部をくりぬいておいたフィルム状のレジスト材を積層してもよい。
プリント配線板上の電極パッドは、半導体パッケージの電極パッドに対向する位置に設けられている。また、電極パッドのサイズは、一般的に半導体パッケージと同じであることが多いが、サイズが異なる場合もある。また接続信頼性を高めるために、一部の電極パッドを補強用として大きくする場合もある。なお、プリント配線板の種類として、ガラスエポキシ基板が一般的に使用されているが、他にも紙フェノール基板、セラミック基板が知られている。
メタルマスクは、厚さ50μmから150μmのステンレスで作られており、開口はレーザー加工によって形成されている。また、アディティブ法によって作られたニッケル製のメタルマスクを用いる場合もある。スクリーン印刷では、メタルマスクの開口のサイズと位置で、プリント配線板上に供給するはんだペーストの量と位置が決まる。
図２（ｂ）から（ｄ）に示すように、メタルマスク４０の開口４１は、はんだペーストを８プリント配線板上の第２の領域６と第３の領域７を跨いでおり、かつ第２の領域６と第３の領域７の範囲内に供給できるように設ける必要がある。開口のサイズは、プリント配線板の電極パッドと同じサイズが一般的であるが、前記の条件を満たしていれば、電極パッドと異なっていても構わない。また、はんだペーストの供給する位置は、電極パッドから大きくずらし、溶融したはんだが移動する領域を広くするほど、ボイドの発生を低減する効果が大きくなる。
次の工程としては、図２（ｅ）から（ｆ）に示すように、半導体パッケージ１の電極パッド３をプリント基板２の電極パッド４に対向する位置に合わせて搭載をおこなう。搭載時に、はんだペースト８と半導体パッケージ１とのタック力を高めるために、半導体パッケージ１をはんだペースト８に押しつける必要がある。
次に、図２（ｆ）に示すように、半導体パッケージ１を搭載したプリント配線板２をリフロー炉で加熱し、はんだを溶融させる。そして、溶融したはんだが、半導体パッケージ１の電極パッド３とプリント配線板２の電極パッド４に濡れ広がった後に、冷却させて、はんだを凝固させることで、図２（ｇ）に示す半導体パッケージ１とプリント基板２との接続状態を形成する。なお、リフロー炉の加熱方式としては、主に熱風および赤外線が用いられる。LGAをプリント配線板に搭載し、リフロー加熱を行うと、半導体パッケージの電極パッドとプリント配線板の電極パッドの隙間は、110μｍ以下と非常に狭くなる。
図２（ｆ）に示した加熱工程におけるはんだの挙動について、接続箇所一つのみを拡大した断面図を図４（ａ）、（ｂ）、（ｃ）に示す。
図４（ａ）は、はんだが溶融する前の状態であり、図４（ｂ）は、加熱によって溶融したはんだが移動している途中の状態であり、図４（ｃ）は、溶融したはんだの移動が終了した状態を示している。
図４（ａ）に示すように、半導体パッケージ１の表面形状は、はんだで接合するための電極パッド３と、電極パッド３の外縁部を覆っているソルダーレジスト１１で形成されている。一方、プリント配線板２の表面形状は、電極パッド４とソルダーレジスト１１によって第一、第二、第三の３つの領域を形成している。
第１の領域５は、電極パッド４の外縁部をソルダーレジスト１１で覆っている領域を指している。第２の領域６は、電極パッド４の表面において、ソルダーレジスト１１で覆われていない領域であり、はんだが接続する箇所を指している。第３の領域７は、第２の領域６に隣接する外周領域のうち、ソルダーレジスト１１によって覆われていない領域を指している。はんだペースト８は、第２の領域６と第３の領域７を跨ぐ位置に供給されている。はんだペースト８を供給している領域は、周囲をソルダーレジスト１１で囲まれており、ソルダーレジストの厚さ分の空間が形成されている。
加熱によって、はんだペースト内のはんだの粒が溶融すると、図４（ｂ）に示すように、溶融したはんだが分離せずに、１つの塊として凝集する。そして、はんだとの濡れ性の良い電極パッドに向かって移動を始める。最終的に、図４（ｃ）に示すように、はんだが電極パッド全体に濡れ広がった状態で移動が終了する。
図４（ｂ）において、溶融したはんだが分離せずに、凝集できているのは、プリント配線板の構造として、はんだペーストをずらして供給する位置に、第３の領域７を設けていることにある。
比較のため、はんだペーストをずらして供給する位置に、第３の領域を設けていないプリント配線板におけるはんだの分離現象を、図５（ａ）、（ｂ）、（ｃ）を使って説明する。
図５（ａ）に示すプリント配線板２では、電極パッド４の外縁部全体をソルダーレジスト１１で覆った構造となっている。つまり、第１の領域５と第２の領域６のみが形成されている状態である。また、図５（ａ）において、半導体パッケージ１は、図４（ａ）と同じ構造とする。そして、はんだペースト８は、プリント配線板２の電極パッド４からずらした位置に供給している。つまり、電極パッド４とソルダーレジスト１１を跨いだ位置に供給している。
図５（ａ）に示すように、はんだペースト８を供給した位置には、第１の領域５が存在しており、ソルダーレジスト１１の厚さだけでなく、電極パッド４の厚さが加わるため、半導体パッケージ１とプリント配線板２の間隔が最も狭くなっている。
次に、加熱によって、はんだペーストが溶融した状態を図５（ｂ）に示す。加熱によって溶融したはんだ９は、表面張力の作用によって凝集しようとする。図５（ｂ）に示すように、半導体パッケージ１とプリント配線板２のソルダーレジスト１１で挟まれていると、はんだ９は、２方向に移動しようとする。その結果、図５（ｃ）のように、溶融したはんだ９が、電極パッド４に移動できずに分離する現象が発生してしまう。
ここで、上下のソルダーレジスト間隔に対するはんだの分離発生率を確認するための実験とその結果について説明する。はんだの供給量を変えることで、ソルダーレジストの間隔を変化させて実験を行い、溶融時にはんだの分離が発生の有無をＸ線透過装置を用いて計測した。
はんだの供給量を変える方法として、まず、メタルマスクの厚さを変更することで実現した。条件ＡからＣは、メタルマスクの厚さを３種類（５０μｍ、８０μｍ、１２０μｍ）用意し、スクリーン印刷を行った。また条件ＤからＦは、スクリーン印刷での供給だけでは量が足りないため、はんだボールを追加で供給することで、ソルダーレジスト間隔を実現させた。
はんだボールの供給方法は、予めＬＧＡ構造の半導体パッケージの電極パッドに対して、フラックスを塗布後に、はんだボールを搭載し、加熱することではんだボールを接続パッドに接続させている。また、条件ＤからＦは、１２０μｍの厚さのメタルマスクを用いてプリント配線板上にはんだペーストを供給している。
実験に用いたプリント配線板および半導体パッケージに形成された電極パッドの厚さは、１０μｍのものを使用した。また、同じ条件の試験を２０回行い、はんだの分離発生率を導き出した。半導体パッケージの電極パッドとプリント配線板の電極パッドの隙間の測定方法としては、半導体パッケージとプリント配線板を接合した後に、サンプルを切断し、はんだ接合部の断面を顕微鏡にて観察し、測定を行った。
下記表に各条件における、はんだを挟みこんでいる箇所のソルダーレジスト間隔、半導体パッケージとプリント配線板の接続パッドの間隔、およびはんだの分離発生率を示す。
また、はんだを挟みこんでいる箇所のソルダーレジスト間隔に対するはんだの分離発生率を図６に示す。なお、電極パッドの厚さが１０μｍなので、はんだを挟みこんでいる箇所のソルダーレジスト間隔は、半導体パッケージとプリント配線板の接続パッドの間隔よりも２０μｍ大きくなっている。
図６に示すように、はんだを挟みこんでいる箇所のソルダーレジストの間隔が狭いほど、はんだの分離発生率が高くなっている。また、はんだを挟みこんでいる箇所のソルダーレジストの間隔が９０μｍ（接続パッドの間隔は１１０μｍ）以上であれば、はんだの分離が発生していない。
図４（ａ）から（ｃ）に示すように、溶融したはんだが移動することで、発生したボイドを外部に押し出す効果がある。そこで、プリント配線板２の複数の電極パッドに、第１の領域５、第２の領域６、第３の領域７の３つの領域に関して、ボイドを抑制する効果を以下のように確認した。
［実施例１］
実施例１として、本発明が適用された半導体パッケージは、LGA（Land Grid Array）構造であり、外形は10mm×10mm、とした。電極パッドの径は、0.85ｍｍ、0.6ｍｍ、0.4ｍｍ、0.25ｍｍの４種類用意した。また、電極パッド同士の接続ピッチはそれぞれ、1.7ｍｍ、1.2ｍｍ、0.8ｍｍ、0.5ｍｍとした。それぞれの電極パッドは、25個、49個、121個、289個設けた。なお、電極パッドの外縁部は、ソルダーレジストで覆った。
この半導体パッケージをガラスエポキシ材で作られたプリント配線板に実装する方法として、図２（ａ）から図２（ｇ）に示すプリント回路板の製造方法を用いた。
プリント配線板は、外形が50mm×50mm、厚さ0.8mmとした。プリント配線板も半導体パッケージに合わせて４種類用意した。プリント配線板２の表面には、図３（ａ）、（ｂ）に示すように、第１の領域５、第２の領域６、第３の領域７の３つの領域を形成した。
第２の領域６は、電極パッドの表面において、ソルダーレジスト１１で覆われていない領域であり、はんだが接続する箇所として銅で作成した。銅の厚さは、20μｍとした。
第１の領域５は、電極パッド４の外縁部をソルダーレジスト１１で覆っている領域である。この領域の幅は15μｍから30μｍであり、厚さとしては、電極パッド４の厚さである20μｍに、ソルダーレジスト１１の厚さである20μｍが重なっており、プリント配線板の表面において、高さが最も高い。
第３の領域７は、第２の領域６に隣接する外周領域のうち、ソルダーレジスト１１により覆われていない領域である。この領域の面積は、第２の領域６の面積に対して95％の面積割合で形成した。また、第３の領域７を形成する方向は、図３(ａ)に示すように、すべての電極パッド４において同じ向きであり、隣接する電極パッド間で最も距離が離れている対角方向とした。
メタルマスクは、厚さ130μｍのステンレスをレーザー加工で開口を形成したものを使用した。なお、はんだペースト８は、はんだ組成がSn-3.0Ag-0.5Cuであり、はんだ粒子の平均粒径が20μｍ、フラックス含有量が12％のものを用いた。なお、はんだ組成としてSn-Ag-Cu系、Sn-Bi系、Sn-Zn系、Sn-Cu系、Sn-Pb系のものを用いてもよい。
図２（ａ）から（ｃ）におけるスクリーン印刷の条件として、スキージ４２の移動速度は、15ｍｍ/ｓから50ｍｍ/ｓに設定した。また、図２（ｄ）において、メタルマスク４０とプリント配線板２を引き離す速度としては、1ｍｍ/ｓから3ｍｍ/ｓに設定した。前述の工程により、はんだペースト８を、プリント配線板２のレジスト１１で覆われていない領域において、第２の領域６と第３の領域７をまたぐように供給した。この供給する位置が電極パッド４である第２の領域６から大きくずれているほど、ボイドの発生を低減する効果が大きい。また、はんだペースト８がレジスト１１上に塗布されないため、溶融したはんだは分離せずに凝集する。
この効果を検証するために、第２の領域の面積に対する、はんだが移動できる領域の面積を15％、20％、25％、35％、95％の割合となるように、はんだペーストを供給する位置を変えて、ボイド低減効果を評価した。なお、第２の領域とは電極パッドの表面のソルダーレジストで覆われていない領域であり、はんだが移動できる領域とは電極パッドの表面のソルダーレジストおよびはんだペーストで覆われていない領域を示す。また、検証実験における上記の面積は、プリント配線板にはんだペーストを印刷した状態で、上面から顕微鏡を用いて画像を保存し、画像処理によって面積を計測することができる。
次に、図２（ｅ）から（ｆ）に示すように、半導体パッケージ１の電極パッド３をプリント基板２の電極パッド４に対向する位置に合わせて搭載を実施した。最後に、図２（ｇ）に示すように、半導体パッケージ１を搭載したプリント配線板２をリフロー炉で加熱し、はんだペースト８を溶融させることでプリント回路板を製造した。
以上のプリント回路板の製造方法を用いて接合を実施した後に、はんだ接合部に発生したボイド面積をＸ線透過装置を用いて確認した。Ｘ線透過装置を用いた観察画像では、サンプル自体のＸ線の透過率によって、表示される色の濃さが異なる。はんだは濃く、ボイドは淡く表示される。はんだおよびボイドの面積を計測する際には、色の濃淡の境界を２値化処理で明確にし、面積を算出した。
図７（a）は、リフロー加熱工程において、供給されたはんだペースト８と、電極パッドとの位置に対する、発生したボイド断面積の比率の変化（ボイド発生率）を表すグラフである。横軸は、電極パッドのうちレジストに覆われていない領域である第２の領域の面積に対する、第２の領域の中のはんだペーストが供給されていない領域（はんだが移動できる領域の面積）の比率を示している。図７（ａ）において、点線及び△は電極パッド同士の接続ピッチが１．７ｍｍＰの時の結果であり、一点鎖線及び□は電極パッド同士の接続ピッチが０．８ｍｍＰの時の結果であり、実線及び●は電極パッド同士の接続ピッチが１．７ｍｍＰの時の結果である。図７（ｂ）は、溶融はんだの移動量に対するボイド面積を観察したＸ線透過画像を示している。
図７（a）に示すように、第２の領域の面積に対する、はんだが移動できる領域の面積の比率が20％以上でボイド発生率を大きく低下させることが確認できる。また、横軸は第２の領域の面積に対する、はんだが移動できる領域の面積の比率が95％では、ボイド発生率が1％以下になる。しかし、はんだペーストの印刷位置がばらついてしまうと、はんだペーストが電極パッドに接触することができず、加熱工程において、未接合になる可能があるので、印刷位置のずらし量として95％以上は接合不良のリスクが高くなる。
また、上記の製造方法によって作られたプリント回路板において、プリント配線板の第３の領域は、周囲をソルダーレジストで囲まれているため、空間ができている。接合後のプリント回路板を切断し、断面観察を実施した結果、この空間に、フラックスの残渣成分が蓄積することが確認できた。フラックスの残渣成分が電極パッドと電極パッドの間に広がると、絶縁抵抗が低下してしまうことが知られている。しかし、フラックスの残渣成分を、この空間に蓄積させることで、他の領域にフラックスの残渣成分が広がることを抑制し、絶縁信頼性の低下を抑制できる。
図８は、図７におけるサンプルにおいて、はんだが移動できる領域の面積の比率が95％の時に、溶融前後のはんだの形状を観察したX線透過画像を示している。図８に示すように、溶融前には、電極パッドからずれて印刷されたはんだが、溶融後には、はんだが分離することなく電極パッド上で凝集することができている。すなわち、はんだペーストの印刷位置が、第２の領域の面積に対する、はんだが移動できる領域の面積の比率が20％以上95％以下の範囲の場合、溶融したはんだは分離することなく凝集することが分かった。
また、はんだペーストの供給する位置は、第２の領域の面積に対する、はんだが移動できる領域の面積の比率が95％以下の範囲であれば、電極パッドから大きくずらし、溶融したはんだが移動する領域を広くするほど、ボイドの発生を低減する効果は大きくなる。
［実施例２］
実施例２として、本発明が適用された半導体パッケージは、LGA（Land Grid Array）構造であり、外形は35mm×29mm、厚さは2.5mmとした。半導体パッケージの下面には、電気信号用の電極パッドと補強用の電極パッドを設けた。
電気信号用の電極パッドは、ピッチが1.5mm、サイズがφ1ｍｍであり、256個設けた。また、補強用の電極パッドは、コーナーの４箇所と半導体パッケージの外周の４つの辺の中間にあたる４箇所に設けた。コーナーに設けられた補強用の電極パッドは、１辺が3.5mmの三角形、長辺の中間部の補強用電極パッドは、4mm×2.5mmの四角形、短辺の中間部の補強用電極パッドは、2.5mm×2.5mmの四角形とした。
なお、電気信号用の電極パッドの外縁部は、ソルダーレジストで覆った。
プリント配線板は、8層のガラスエポキシ基板であり、外形は50mm×40mm、厚さは0.8mmである。図９（ａ）にプリント配線板の上面図、図９（ｂ）に、図９（ａ）のＡ−Ａにおける部分的な断面図を示す。プリント配線板２上には、電気信号用の電極パッド１４と補強用の電極パッド１５を設けた。電気信号用の電極パッド１４は、ピッチが1.5mm、サイズがφ1ｍｍであり、256個設けた。電極パッド１４の外縁部は、ソルダーレジスト１１で覆った。
一方、補強用の電極パッド１５は、コーナー部の４箇所と接続する半導体パッケージの外周の４つの辺の中間にあたる４箇所に設けた。補強用の電極パッド１５の面積は、電気信号用の電極パッド１４の面積よりも大きくなっている。
補強用の電極パッド１５には、図９（ｂ）に示すように、第１の領域５、第２の領域６、第３の領域７を形成した。
第１の領域は、電極パッド１５の外縁部に対してソルダーレジスト１１が覆っている領域である。この領域の幅は200μｍであり、厚さとしては、電極パッド１５の厚さである30μｍにソルダーレジスト１１の厚さである20μｍが重なっており、プリント配線板の表面において、高さが最も高い。
第２の領域６は、電極パッド１５において、ソルダーレジスト１１で覆われていない領域であり、はんだが接続する箇所として銅で形成した。
第３の領域７は、第２の領域６に隣接する外周領域のうち、ソルダーレジスト１１により覆われていない領域である。第３の領域７は、各補強用の電極パッド１５の１辺から半導体パッケージの外周方向に向かって形成した。第３の領域７の大きさは、コーナー部では3.5mm×1.5mmの四角形、長辺の中間部では、4mm×2.5mmの四角形、短辺の中間部では、2.5mm×2.5mmの四角形とした。
実施例２におけるプリント回路板の製造方法について、図１０（ａ）から（ｅ）に基づいて説明を行う。図１０（ａ）から（ｅ）は、図９（ａ）内のＡ−Ａ部分の断面図である。
図１０（ａ）に示すように、プリント配線板２の電極パッド１４とメタルマスク４０の開口４１の位置を合わせて、プリント配線板２とメタルマスク４０を接触させた。
メタルマスクは、厚さ300μｍのステンレスをレーザー加工で開口を形成したものを使用した。電気信号用の電極パッド１４に対するメタルマスク４０の開口４１はφ１ｍｍであり、電気信号用の電極パッド１４と同じ位置、同じ数だけ形成した。
また、補強用の電極パッド１５に対するメタルマスク４０の開口４１は、各補強用の電極パッド１５と同じ形状であり、位置として、各補強用の電極パッド１５からそれぞれの第３の領域７に向かってずらした。ずらし量としては、コーナー部では、補強用の電極パッド１５から1.5mm、長辺の中間部では、補強用の電極パッド１５から2.5mm、短辺の中間部では、補強用の電極パッド１５から2.5mmとした。
次に、メタルマスク上の一端に供給したはんだペーストを、ウレタン製もしくは金属製のスキージを30ｍｍ/ｓの速度で他端に移動させることで、メタルマスクの開口に、はんだペーストを充填させた。そして、メタルマスクとプリント配線板を3ｍｍ/ｓの速度で引き離すことで、プリント配線板の電極パッド上に、はんだペーストを転写させた。
はんだペーストを供給した状態のプリント配線板を図１０（ｂ）に示す。
電気信号用の電極パッド１４では、電極パッド１４と同じ位置に、はんだペースト８を供給した。補強用の電極パッド１５では、第２の領域６と第３の領域７にまたがった位置に、はんだペースト８を供給した。なお、はんだペーストのはんだ組成は、Sn-58Biを用いた。
次の工程としては、図１０（ｃ）に示すように、半導体パッケージ１の電極パッド３をプリント基板２の電極パッド１４に対向する位置に合わせて搭載をおこなった。
次に、図１０（ｄ）に示すように、半導体パッケージ１を搭載したプリント配線板２をリフロー炉で加熱し、はんだペーストを溶融させた。加熱温度としては、半導体パッケージ１およびプリント配線板２が、はんだの融点である139度以上になるように設定した。
溶融したはんだが、半導体パッケージの電極パッドとプリント配線板の電極パッドに濡れ広がった後に、冷却させて、はんだを凝固させることで、図１０（ｅ）に示すような半導体パッケージ１とプリント基板２との接続状態を実現できた。
以上のプリント回路板の製造方法を用いて接合した補強用の電極パッドにおいて、はんだが分離していないかについてＸ線透過装置を用いて確認した。Ｘ線透過装置を用いた観察画像では、全ての補強用の電極パッドにおいて、はんだが分離せずに凝集していることが確認できた。
また、はんだ接合部に発生したボイド発生率（電極パッド面積に対するボイド面積の比率）をＸ線透過装置を用いて計測した。Ｘ線透過装置を用いた観察画像において、色の濃淡の境界で２値化処理を行い、はんだおよびボイドの面積を算出した結果、ボイド発生率は、3〜9％であった。比較として、本発明のプリント回路板の製造方法を用いなかった場合、つまり、はんだペーストを供給する工程において、電極パッドと同じ位置に供給した場合には、ボイド発生率は、10〜30％であった。
図１１は、半導体パッケージの長辺の中間部に設けた補強用の電極パッドに対して、溶融前後のはんだの形状を観察したX線透過画像を示している。図１１に示すように、溶融前には、電極パッドからずれて印刷されたはんだが、溶融後には、はんだが分離することなく電極パッド上で凝集している。また、溶融後のはんだの中には、ボイドがほとんど発生していない。
接合強度を高めるための手段として、大型の補強用の接合パッド設けることは一般的に行われているが、接合させる面積が大きいほど、はんだ接合部に発生するボイドも大きくなり、接合信頼性のバラツキが大きくなる問題があった。本発明のプリント回路板の製造方法を用いることで、補強用の電極パッドのボイドを低減させ、安定した接合信頼性の確保を実現できる。
１ 第１のプリント配線板（半導体パッケージのプリント配線板）
２ 第２のプリント配線板
３ 第１の電極パッド（半導体パッケージの電極パッド）
４ 第２の電極パッド
５ 第１の領域
６ 第２の領域
７ 第３の領域
８ はんだペースト
９ 溶融状態のはんだ
１０ はんだ接合部
１１ ソルダーレジスト
１４ 実施例２における電気信号用の電極パッド
１５ 実施例２における補強用の電極パッド
４０ メタルマスク
４１ 開口
４２ スキージ
４３ リフロー炉
１００ ピン状の接続部品
１０１ 従来技術におけるプリント配線板

Claims (10)

  1. 第１の電極パッドが表面に形成された第１のプリント配線板と、第２の電極パッドが表面に形成された第２のプリント配線板とを有し、はんだにより前記第１の電極パッドと前記第２の電極パッドとを接合したプリント回路板の製造方法において、
    前記第２のプリント配線板には、前記第２の電極パッド上の外縁部がソルダーレジストに覆われている第１の領域と、前記第２の電極パッド上のソルダーレジストにより覆われていない第２の領域と、前記第２の領域と隣接する前記第２の電極パッド外周領域のうち、ソルダーレジストにより覆われていない第３の領域とが形成されており、
    前記はんだペーストを前記第２の領域と前記第３の領域とにまたがる領域に供給し、前記第１のプリント配線板の前記第１の電極パッドが、前記第２のプリント配線板の前記第２の電極パッドと対向するように、前記第１のプリント配線板を前記第２のプリント配線板上に搭載し、加熱により前記はんだペーストを溶融させるとともに、溶融したはんだを前記第３の領域から前記第２の領域に向けて移動させることで、前記第１の電極パッドと前記第２の電極パッドを接合することを特徴とする、プリント回路板の製造方法。
  2. 前記第１のプリント配線板は、半導体パッケージであることを特徴とする、請求項１に記載のプリント回路板の製造方法。
  3. 前記第１のプリント配線板は、前記第１の電極パッドの外縁部がソルダーレジストに覆われていることを特徴とする、請求項１または２に記載のプリント回路板の製造方法。
  4. 前記第２の領域の面積に対して、前記第２の領域の面積に対する、前記第２の領域の中のはんだペーストが供給されていない領域の面積の比率が20％以上95％以下であることを特徴とする、請求項１乃至３のいずれか１項に記載のプリント回路板の製造方法。
  5. 第１の電極パッドが表面に形成された第１のプリント配線板と、第２の電極パッドが表面に形成された第２のプリント配線板とを有し、はんだにより前記第１の電極パッドと前記第２の電極パッドとを接合したプリント回路板において、
    前記第２のプリント配線板の前記第２の電極パッド上の外縁部がソルダーレジストに覆われている第１の領域と、前記第２の電極パッド上のソルダーレジストにより覆われていない第２の領域と、前記第２の領域と隣接する前記第２の電極パッド外周領域のうち、ソルダーレジストにより覆われていない第３の領域とが形成されていることを特徴とする、プリント回路板。
  6. 前記第１の第１のプリント配線板は、半導体パッケージであることを特徴とする、請求項５に記載のプリント回路板。
  7. 前記第１のプリント配線板の第１の電極パッドの外縁部はソルダーレジストに覆われており、前記第１の電極パッドと第２の電極パッドの間隔は20μｍ以上110μｍ以下であることを特徴とする、請求項５または６に記載のプリント回路板。
  8. 前記第２のプリント配線板には複数の第２の電極パッドが形成されており、前記第２の電極パッドに対応して形成された前記第２の領域および第３の領域は、全て対応する第２の電極パッドから同じ方向に形成されていることを特徴とする、請求項５乃至７のいずれか１項に記載のプリント回路板。
  9. 複数の第１の電極パッドが表面に形成された第１のプリント配線板と、複数の第２の電極パッドが表面に形成された第２のプリント配線板とを有し、はんだにより前記第１の電極パッドと前記第２の電極パッドとを接合したプリント回路板において、
    前記第１の電極パッドには電気信号用の電極パッドと、該電気信号用の電極パッドの外周領域に設けられた補強用の電極パッドを含んでおり、前記第２の電極パッドには電気信号用の電極パッドと、該電気信号用の電極パッドの外周領域に設けられた補強用の電極パッドを含んでおり、
    前記第２の電極パッドのうちの補強用の電極パッドには、前記補強用の電極パッド上の外縁部がソルダーレジストに覆われている第１の領域と、前記補強用の電極パッド上のソルダーレジストにより覆われていない第２の領域と、前記第２の領域と隣接する前記補強用の電極パッドの外周領域のうち、ソルダーレジストにより覆われていない第３の領域とが形成されていることを特徴とする、プリント回路板。
  10. 前記補強用の電極パッドの面積は、前記電気信号用の電極パッドの面積よりも大きいことを特徴とする、請求項９に記載のプリント回路板。
JP2013260254A 2013-12-17 2013-12-17 プリント回路板の製造方法及びプリント回路板 Active JP6362066B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013260254A JP6362066B2 (ja) 2013-12-17 2013-12-17 プリント回路板の製造方法及びプリント回路板
US14/565,167 US9421628B2 (en) 2013-12-17 2014-12-09 Method of manufacturing printed circuit board and printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013260254A JP6362066B2 (ja) 2013-12-17 2013-12-17 プリント回路板の製造方法及びプリント回路板

Publications (3)

Publication Number Publication Date
JP2015118988A true JP2015118988A (ja) 2015-06-25
JP2015118988A5 JP2015118988A5 (ja) 2017-01-26
JP6362066B2 JP6362066B2 (ja) 2018-07-25

Family

ID=53370229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013260254A Active JP6362066B2 (ja) 2013-12-17 2013-12-17 プリント回路板の製造方法及びプリント回路板

Country Status (2)

Country Link
US (1) US9421628B2 (ja)
JP (1) JP6362066B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103367A (ja) * 2015-12-02 2017-06-08 ローム株式会社 実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造
CN112997591A (zh) * 2018-11-08 2021-06-18 株式会社村田制作所 陶瓷电子部件
JP2022168758A (ja) 2021-04-26 2022-11-08 キヤノン株式会社 フレキシブル配線板、モジュール、及び電子機器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230513A (ja) * 2000-02-15 2001-08-24 Denso Corp プリント基板及びその製造方法
JP2005303079A (ja) * 2004-04-13 2005-10-27 Fujitsu Ltd 実装基板
JP2009076569A (ja) * 2007-09-19 2009-04-09 Nec Electronics Corp 半導体パッケージ、実装基板、およびこれらを含む半導体装置
JP2009135470A (ja) * 2007-11-05 2009-06-18 Panasonic Corp 実装構造体
JP2009200289A (ja) * 2008-02-22 2009-09-03 Elpida Memory Inc 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP2010245455A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 基板および半導体装置
JP2013004843A (ja) * 2011-06-20 2013-01-07 Nec Casio Mobile Communications Ltd 電子機器のランド構造
JP2013058577A (ja) * 2011-09-07 2013-03-28 Hitachi Chemical Co Ltd 半導体装置
WO2015045089A1 (ja) * 2013-09-27 2015-04-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055827A (ja) 2002-07-19 2004-02-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230513A (ja) * 2000-02-15 2001-08-24 Denso Corp プリント基板及びその製造方法
JP2005303079A (ja) * 2004-04-13 2005-10-27 Fujitsu Ltd 実装基板
JP2009076569A (ja) * 2007-09-19 2009-04-09 Nec Electronics Corp 半導体パッケージ、実装基板、およびこれらを含む半導体装置
JP2009135470A (ja) * 2007-11-05 2009-06-18 Panasonic Corp 実装構造体
JP2009200289A (ja) * 2008-02-22 2009-09-03 Elpida Memory Inc 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP2010245455A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 基板および半導体装置
JP2013004843A (ja) * 2011-06-20 2013-01-07 Nec Casio Mobile Communications Ltd 電子機器のランド構造
JP2013058577A (ja) * 2011-09-07 2013-03-28 Hitachi Chemical Co Ltd 半導体装置
WO2015045089A1 (ja) * 2013-09-27 2015-04-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9421628B2 (en) 2016-08-23
JP6362066B2 (ja) 2018-07-25
US20150173189A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
CN107872922B (zh) 印刷电路板、电子设备以及印刷电路板的制造方法
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
US8740047B2 (en) Method of manufacturing electronic apparatus, electronic component-mounting board, and method of manufacturing the same
US9237686B2 (en) Method and system for producing component mounting board
KR102007544B1 (ko) 범프 전극, 범프 전극 기판 및 그 제조 방법
JP6772232B2 (ja) プリント回路板及び電子機器
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP6362066B2 (ja) プリント回路板の製造方法及びプリント回路板
JP5569676B2 (ja) 電子部品の実装方法
JP5182296B2 (ja) 電子部品装置の製造方法
CN106463427B (zh) 半导体装置及其制造方法
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
CN102593067A (zh) 焊点高度可控的平面栅格阵列封装互连结构及其制造方法
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
US9815133B2 (en) Method for producing a module
JP5560713B2 (ja) 電子部品の実装方法等
JP6929658B2 (ja) プリント回路板の製造方法、プリント回路板、および電子機器
JP2022173486A (ja) プリント回路板及び電子機器
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP2005142497A (ja) 電子部品及び電子部品の実装方法
JP2010267792A (ja) 半導体装置およびその製造方法
JP2016162813A (ja) プリント基板及びハンダ付け方法
KR100746362B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2005340230A (ja) プリント配線板および部品実装体の製造方法
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180619

R151 Written notification of patent or utility model registration

Ref document number: 6362066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151