JP2015111489A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2015111489A JP2015111489A JP2015050710A JP2015050710A JP2015111489A JP 2015111489 A JP2015111489 A JP 2015111489A JP 2015050710 A JP2015050710 A JP 2015050710A JP 2015050710 A JP2015050710 A JP 2015050710A JP 2015111489 A JP2015111489 A JP 2015111489A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- memory cell
- channel
- gate
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】低電源電圧でもSNMと書き込みマージンを両立させたSRAMを備える。
【解決手段】SRAMは、セル電源線、電源電圧を供給する電源線、及びセル電源線に対応して設けられ、メモリセル電源線と前記電源線との間を電気的に接続する電源回路を含む。メモリセルの各々は、第1及び第2のPチャネル型トランジスタと、第1ないし第4のNチャネル型トランジスタと第1及び第2の記憶ノードとを有するCMOSラッチ回路で構成される。前記メモリセル領域は矩形領域であり、第1及び第2のPャネル型トランジスタのそれぞれのソースに接続されるコンタクトホール、並びに第3及び第4のNチャネル型トランジスタのそれぞれのゲートに接続されるコンタクトホールはそれぞれ矩形領域の各辺に配置される。前記電源回路は、前記複数のメモリセルのいずれかにデータを書き込む際には前記メモリセル電源線の電圧を下げる。
【選択図】図4
【解決手段】SRAMは、セル電源線、電源電圧を供給する電源線、及びセル電源線に対応して設けられ、メモリセル電源線と前記電源線との間を電気的に接続する電源回路を含む。メモリセルの各々は、第1及び第2のPチャネル型トランジスタと、第1ないし第4のNチャネル型トランジスタと第1及び第2の記憶ノードとを有するCMOSラッチ回路で構成される。前記メモリセル領域は矩形領域であり、第1及び第2のPャネル型トランジスタのそれぞれのソースに接続されるコンタクトホール、並びに第3及び第4のNチャネル型トランジスタのそれぞれのゲートに接続されるコンタクトホールはそれぞれ矩形領域の各辺に配置される。前記電源回路は、前記複数のメモリセルのいずれかにデータを書き込む際には前記メモリセル電源線の電圧を下げる。
【選択図】図4
Description
本発明は、半導体集積回路装置に関し、特に、スタティック型RAM(ランダム・アクセス・メモリ)を備えたものに利用して有効な技術に関するものである。
スタティック型RAM(以下、単にSRAMという)のメモリセルの特性にスタティツクノイズマージン(以下SNMという)がある。SNMはメモリセルに記憶したデータの安定性を示するものであり、大きいほどデータ保持動作が安定するが、反面では保持データに対して逆データを書き込むときには書き込みにくくなる。かかる問題を解決する技術として、特開2002−042476公報がある。図17には上記公報に基づいて本願発明者が先に検討したSRAMのブロック図が示されている。この公報の技術では、読み出し時には、図18に示したような電圧供給回路を用い、信号WEiをロウレベルにすることでPチャネルMOSFETをオン状態にして外部電源Vccと同レベルの電圧をメモリセルに供給し安定駆動する。書き込み時には、上記信号WEiをハイレベルにすることで上記PチャネルMOSFETをオフ状態にし、代わってNチャネルMOSFETをオン状態にしてメモリセルに供給する内部電源をVcc−Vthに低下させる。これにより、ワード線により選択させたメモリセルのSNMが低下し、書き込みマージンを向上することができる。
上記特許文献1の技術では、行デコードにより選択されワード線が活性化されたメモリセルのうち、列デコードによって選択されないメモリセルについても内部電源が低下し、且、書き込み動作を行わないためにSNMが低下した読み出し状態となり、ノイズ等の影響を受けてデータ消失の危険性がある。かかる危険を回避するために上記特許文献1では、図19に示したような外部電源電圧御回路により下限電圧を設定し、これを判別することで上記非選択メモリセルのSNMが低下を制限するようにするものである。しかしながら、上記のような下限電圧を発生させるためには、メモリ内部に中間的な電源発生回路を設けることが必要となりメモリ回路の消費電流を増大させてしまうことと、上記下限電圧により上記SNMの低下が制限されてしまい、書き込みマージンを向上させることができない。特に、LSI(Large Scale Integrated circuit:大規模集積回路) では、低消費電力化およびLSI中のトランジスタ(MOSFET)の微細化により、電源電圧を低下させる傾向にあり、上記下限電圧との差が小さくなる。メモリ回路としては、上記SNMを優先させることが必要となり、上記引用文献1の技術では書き込みマージンの向上が望めない場合がある。
この発明の目的は、低電源電圧でもSNMと書き込みマージンを両立させることができるスタティック型RAMを備えて半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。半導体集積回路装置は、半導体基板の主面に第1の方向に沿って配置された複数のメモリセル、前記複数のメモリセルに共通に接続された第1のビット線、前記複数のメモリセルに共通に接続された第2のビット線、前記複数のメモリセルにそれぞれ接続された複数のワード線、前記複数のメモリセルに共通に接続されたメモリセル電源線、電源電圧を供給する電源線、及び前記メモリセル電源線と前記電源線との間を電気的に接続する電源回路、を含む。前記複数のメモリセルの各々はメモリセル領域に形成される、第1及び第2のPチャネル型トランジスタと、第1ないし第4のNチャネル型トランジスタと、第1及び第2の記憶ノードと、を有し、前記第1のPチャネル型トランジスタ及び前記第1のNチャネル型トランジスタは、出力が第1の記憶ノードに接続され、入力が第2の記憶ノードに接続される第1のインバータをなし、前記第2のPチャネル型トランジスタ及び前記第2のNチャネル型トランジスタは、出力が前記第2の記憶ノードに接続され、入力が前記第1の記憶ノードに接続される第2のインバータをなし、前記第1のPチャネル型トランジスタのゲートが前記第1及び第4のNチャネル型トランジスタのそれぞれゲートの間に配置されるように、前記第1のNチャネル型トランジスタのゲート、前記第1のPチャネル型トランジスタのゲート及び前記第4のNチャネル型トランジスタのゲートが前記第1の方向に直交する第2の方向に沿って並んでおり、前記第2のPチャネル型トランジスタのゲートが前記第3及び第2のNチャネル型トランジスタのそれぞれゲートの間に配置されるように、前記第3のNチャネル型トランジスタのゲート、前記第2のPチャネル型トランジスタのゲート及び前記第2のNチャネル型トランジスタのゲートの位置が前記第2の方向に沿って並んでおり、前記第1及び第3のNチャネル型トランジスタのそれぞれゲートは、前記第2の方向に沿って並んでおり、前記第4及び第2のNチャネル型トランジスタのそれぞれゲートは、前記第2の方向に沿って並んでおり、前記複数のワード線の各々は、その接続するメモリセルの前記第3及び第4のNチャネル型トランジスタのそれぞれゲートに接続され、前記第1のビット線は、前記複数のメモリセル各々の前記第1の記憶ノードに、前記第2のNチャネル型トランジスタを介して電気的に接続され、前記第2のビット線は、前記複数のメモリセル各々の前記第2の記憶ノードに、前記第4のNチャネル型トランジスタを介して電気的に接続され、前記メモリセル電源線は、複数のメモリセル各々の前記第1及び第2のPチャネル型トランジスタのそれぞれソースに接続され、前記メモリセル領域は前記第1の方向に並行平行な第1の辺及び第2の辺と、前記第1の方向に垂直な第3の辺および第4の辺とを有する矩形領域であり、前記第1の辺には、前記第1のPMOSトランジスタのソースに接続される第1のコンタクトホールが配置され、前記第2の辺には、前記第2のPMOSトランジスタのソースに接続される第2のコンタクトホールが配置され、前記第3の辺には、前記第3のNMOSトランジスタのゲートに接続される第3のコンタクトホールが配置され、前記第4の辺には、前記第4のNMOSトランジスタのゲートに接続される第4のコンタクトホールが配置され、前記第2の方向に沿った前記第1の辺と前記第2の辺との間の間隔は、前記第1の方向に沿った前記第3の辺と前記第4の辺との間の間隔より小さく、前記電源回路は、前記複数のメモリセルのいずれかにデータを書き込む際には前記メモリセル電源線の電圧を下げる。
選択された相補ビット線に対応したメモリセルの書き込み動作マージンの向上を図りつつ、上記非選択相補ビット線に接続される非選択メモリセルのSNMを確保することができる。
以下、本発明の実施例を図面を用いて詳細に説明する。
図1には、この発明に係るスタティック型RAMの一実施例のブロック図が示されている。同図には、4つのメモリセル、それに対応した2つのワード線WL0とWLn、相補ビット線/BL0,BL0と/BLm,BLmが代表として例示的に示されている。メモリセルは、図示しないけれども、PチャネルMOSFETとNチャネルMOSFETからなる2つのCMOSインバータ回路の入力と出力とを交差接続してラッチ(フリップフロップ)回路を構成して記憶部とし、かかる入出力相互接続部を記憶ノードとして、対応するビット線/BLとBLとの間に設けられたアドレス選択用のNチャネルMOSFETから構成される。このアドレス選択用のMOSFETのゲートは、対応するワード線に接続される。
ワード線WL0〜Wnのうち、1つが行デコーダによって選択される。行デコーダには、後述するようなワードドライバを備える。行デコーダには、アドレス信号のうちのロウ(行)系アドレス信号が供給される。複数の相補ビット線/BL0,BL0〜/BLm,BLmのうち、一対が列選択スイッチを介して書込ドライバ又はセンスアンプに接続される。つまり、列選択スイッチは、列デコーダにより形成される選択信号YS0〜YSmを受けて、上記複数の相補ビット線/BL0,BL0〜/BLm,BLmのうちの一対を選択して上記書込バッファの出力端子、センスアンプの入力端子に接続させる。
制御回路には、読/書制御信号R/Wが供給される。制御回路は、読/書制御信号R/Wに対応して書込信号WE又は読出信号としてのセンスアンプ制御信号SACを発生させる。上記書込信号WEは、書込ドライバに供給されて書込ドライバを活性化するために用いられる。つまり、行デコーダによりワード線の1つが選択され、列デコーダにより一対の相補ビット線が列選択スイッチにより選択され、書込ドライバが活性化されたなら、データ入力信号が選択ワード線と選択相補ビット線に結合されたメモリセルに書き込まれる。上記センスアンプ制御信号SACは、センスアンプを活性化するために用いられる。上記同様に行デコーダによりワード線の1つが選択され、列デコーダにより一対の相補ビット線が列選択スイッチにより選択され、センスアンプが活性化されたなら、選択ワード線と選択相補ビット線に結合されたメモリセルの読み出し信号がセンスアンプに伝えられて増幅されてデータ出力として読み出される。
この実施例では、選択された相補ビット線に対応したメモリセルの書き込み動作マージンの向上を図りつつ、上記非選択相補ビット線に接続される非選択メモリセルのSNMを確保するために、相補ビット線/BL0,BL0〜/BLm,BLmのそれぞれに対応してメモリセル電源線VCC0〜VCCmを設ける。つまり、代表として例示的に示されているメモリセル電源線VCC0は、対応する相補ビット/BL0,BL0に接続されるメモリセルの電源線とされる。同様に、代表として例示的に示されているメモリセル電源線VCCmは、対応する相補ビット/BLm,BLmに接続されるメモリセルの電源線とされる。そしで、上記各メモリセル電源線VCC0〜VCCmと電源VCCとの間には、電源回路0〜mが設けられる。
図2には、図1の電源回路の一実施例の回路図が示されている。この実施例では、電源回路として、PチャネルMOSFETQPが用いられる。このMOSFETQPのゲートには、回路の接地電位が定常的に与えられて抵抗素子として動作し、電源VCCをカラム毎内部電源、つまりはメモリセル電源線に伝える。このMOSFETQPのオン抵抗値は、次に説明するようにメモリセルへの書き込み動作のために相補ビット線/BL又はBLの一方が電源電圧VCCのようなプリチャージレベルから回路の接地電位のようなロウレベルに変化したとき、かかる変化したビット線の電位との容量結合によって上記メモリセル電源線の電位が一時的に低下することを許容する程度の比較的大きな抵抗値を持つようにされる。このような書き込みメモリセルへの動作電位の低下によって上記SNMを低下させて書き込みマージンを向上させる。これに対して、非選択のビット線/BLとBLはいずれも電源電圧VCCのようなハイレベルに維持されるから、それに対応したメモリセル電源線も電源電圧VCCに維持される。したがって、ワード線が選択状態にされたメモリセルにおいても、上記電源電圧が高く維持されるからSNMを高く維持することができる。
図3には、この発明に係るメモリセルの一実施例の回路図が示されている。メモリセルは、PチャネルMOSFETQ1とNチャネルMOSFETQ2及びPチャネルMOSFETQ3とNチャネルMOSFETQ4とから2つのCMOSインバータ回路の入力と出力とを交差接続してラッチ(フリップフロップ)回路を構成して記憶部とし、かかる入出力相互接続部を記憶ノードN1、N2として、対応するビット線/BLとBLとの間に設けられたアドレス選択用のNチャネルMOSFETQ5とQ6から構成される。これらのアドレス選択用のMOSFETQ5、Q6のゲートは、対応するワード線WLに接続される。
この実施例のメモリセルでは、相補ビット線/BLとBLに対応したメモリセルへの動作電圧VCC’の供給は、かかる相補ビット線/BLとBLとの間に設けられて、これらと平行に延長されるメモリセル電源線から供給される。つまり、上記メモリセル電源線は、上記CMOSインバータ回路を構成するPチャネルMOSFETQ1とQ3のソースに接続される。上記のようなメモリセル電源線は、上記相補ビット線の一方/BLとの間に寄生容量C1を持ち、相補ビット線の他方BLとの間に寄生容量C2を持つ。
図4には、この発明に係るメモリセルの一実施例のレイアウト図が示されている。図4の(A)には、MOSFETのソース、ドレイン及びゲート及びコンタクト用配線及びコンタクトホールの各レイアウトパターンが示され、図4(B)には、ビット線/BL,BL及びメモリセルの動作電圧VCC’を供給するメモリセル電源線とコンタクト用配線及びコンタクトホールのレイアウトパターンが示され、図4(C)には、ワード線WLとメモリセルに接地電位VSSを供給する接地線及びコンタクトホールのレイアウトパターンが示されている。コンタクトホールは、各(A)(B)(C)に代表として1つが示されているCNTのように四角に×印を付すことにより示されている。
図4(A)において、PチャネルMOSFETQ1とQ3は、斜線を付した中央部分に設けられたN型ウェルNWELに形成される。これに対して、NチャネルMOSFETQ2、Q4及びQ5とQ6は、上記N型ウェルNWELの部分以外のP型基板又はP型ウェルPWELに形成される。上記CMOSインバータ回路を構成するMOSFETQ1とQ2及びQ3とQ4のそれぞれは、ゲート電極が一体的に形成される。各コンタクト用配線及びコンタクトホールには、接続先がWL、/BL、VCC’、BL、WL及びVSSのように示されている。MOSFETQ1とQ2及びQ5と、MOSFETQ2、Q4及びQ6は、メモリセルの中点部を基準にして180°回転させた位置に対称的に配置される。コンタクト用の配線層は、コンタクトホールを囲む白抜きのパターンで示されており、特に制限されないが、第1層目のメタル層M1から構成される。
図4(B)において、ビット線/BL,BLは、それが接続されるMOSFETQ5及びQ6の一方のソース,ドレインに対応し、凡そメモリセル領域を同図において横方向に四等分する境界線のうちの1/4と3/4の部分に同図において縦方向に延長されるように配置され、特に制限されないが、第2層目のメタル配線層M2により形成される。メモリセル電源線も上記ビット線/BL,BLと同じ第2層目のメタル層M2により形成され、上記凡そメモリセル領域を四等分する境界線のうちの中央(2/4)の部分に縦方向に延長されるように設けられる。そして、メモリセル電源線(VCC’)は、上部においてPチャネルMOSFETQ1のソースと接続させるために隣接するビット線/BLの方向に延びる突起部を有し、下部においてPチャネルMOSFETQ3のソースと接続させるために隣接するビット線BLの方向に延びる突起部を有する。このような配線レイアウトによって、ビット線/BLとメモリセル電源線(VCC’)との間には、寄生容量C1が形成されることなり、ビット線BLとメモリセル電源線(VCC’)との間には、寄生容量C2が形成されることなる。
図4(C)において、ワード線WLはメモリセル領域の中央部を同図の横方向に延長される。このワード線WLは、第3層目のメタル層M3により形成される。そして、メモリセル領域に設けられ、縦方向に延長されるよう設けられるのは、メモリセルの接地線VSSであり、第4層目のメタル層M4から構成される。この接地線VSSは、隣接するメモリセルの接地線VSSと共用される。この実施例のようなメモリセル構成とすることにより、カラム毎に電源線を形成することが容易になる。そして、ビット線/BL、BLと内部電源線(メモリセル電源線)との間にカップリング容量C1,C2を形成することができる。
図5には、この発明に係るスタティック型RAMの動作の一例を説明するための波形図が示されている。スタティック型RAMの読み出し時には、ワード線WLの選択動作によって、前記メモリセルのアドレス選択MOSFETQ5とQ6がオン状態となり、メモリセルの記憶ノードN1とN2のうちロウレベルにされたノードに対応してビット線/BLとBLの一方が低下する。このとき、ビット線/BLとBLには、多数のメモリセルが接続されることによって比較的大きな寄生容量を持ち、上記アドレス選択MOSFETQ5、Q6のオン抵抗値は比較的大きいから上記ビット線/BLとBLの読み出し信号の低下は小さくてそのレベル変化も緩やかである。それ故、前記のようにビット線/BLとBLとメモリセル電源線との間に寄生容量(カップリング容量)C1とC2が存在しても、メモリセル電源線の電圧VCC’は殆ど変化せず電源電圧VCCを維持する。これにより、読み出し動作時のスタティツクノイズマージン(SNM)は大きく維持することができる。上記のようなビット線/BLとBLの小さなレベル差の読み出し信号は、センスアンプにより増幅されてデータ出力として出力される。
スタティック型RAMの書き込み時には、ワード線WLの選択動作によって、前記メモリセルのアドレス選択MOSFETQ5とQ6がオン状態となっている。そして、書込ドライバからの書き込み信号に対応してビット線/BLとBLの一方が急激に回路の接地電位まで低下する。このようなフル振幅の書き込み信号の低下は、メモリセル電源線との間に寄生容量(カップリング容量)C1又はC2を介してメモリセル電源線に伝えられてメモリセルの動作電圧VCC’を一時的に低下させる。つまり、動作電圧VCC’は上記カップリングによって低下するが、電源回路としての抵抗素子を介して電源電圧VCCが供給されるので徐々に電源電圧VCCに向かって回復する。このときには、ビット線/BL又はBLの一方がロウレベルになっており、上記ワード線の選択状態によりオン状態になっているMOSFETQ5又はQ6を通して、記憶ノードN1又はN2のハイレベルをロウレベルに引き抜くので、メモリセルの記憶部の記憶情報が反転させられる。
例えば、上記のように記憶ノードN1のハイレベルをロウレベルに引き抜くときに、記憶ノードN1のハイレベルを維持させるMOSFETQ1は、上記電源電圧VCC’の低下によっても記憶ノードN1を低下させる。これと同時に、ビット線BLのハイレベルがMOSFETQ6を通してMOSFETQ2のゲート(記憶ノードN2)に伝えられてMOSFETQ2をオン状態にさせるので、上記記憶ノードN1は、上記3つの要因が重なって高速に低下し、PチャネルMOSFETQ3をオン状態にして記憶ノードN2をハイレベルにさせる経路も形成される。その結果として記憶ノードN1はハイレベルからロウレベルに、記憶ノードN2はロウレベルからハイレベルに高速に変化し、書き込みマージンを向上させることができる。つまり、素子の微細化等により、電源電圧VCCが低下し、書込ドライバのドライバビリティが小さくなっても、上記のように書き込みマージンを向上させることができる。
このとき、上記ワード線WLが選択状態にされていても、書き込み動作を行わない、つまりは記憶データを保持すべき非選択の相補ビット線/BLとBLに接続されたメモリセルにおいて、上記のような書き込みビット線からのカップリングによる電圧低下が生じないから、前記読み出し動作の場合と同様に電源電圧VCCを維持させることができる。このために、ワード線が選択状態にされて上記MOSFETQ5、Q6がオン状態になっているメモリセルにおいても、記憶データを保持すべきものは大きなスタティツクノイズマージン(SNM)を維持させることができる。このように、書き込み時の非選択カラム及び読み出し時のビット線は,メモリセルによるビット線振幅のため比較的緩やかで小振幅となるためカップリングの効果は小さくSNMの低下は小さく安定動作となる。
図6には、この発明に係るスタティック型RAMの他の一実施例のブロック図が示されている。この実施例では、前記図1と同様な上記書込信号WEは、列デコーダで形成されたビット線選択信号YS0〜YSmとゲート回路G0,Gm等により組み合わされて、ビット線毎に設けられた書込ドライバの活性化信号WC0〜WCmを形成するために用いられる。つまり、書き込み動作が指示されたなら、列アドレスに対応した書込ドライバが活性化されて、ワードドライバで選択されたワード線に接続されたメモリセルに対してデータ入力が書き込まれる。これに対して、読み出し動作が指示されたなら、列アドレスに対応して読み出し列選択スイッチがオン状態となり、選択されたビット線/BLとBLの信号がセンスアンプの入力に伝えられ、読出信号SACによって増幅が行われてデータ出力とされる。
上記のように相補ビット線/BLとBLに対応して書込ドライバを設けた場合には、前記図1の実施例のように列選択スイッチを介在させないで、相補ビット線/BLとBLに直接的にデータ入力に対応した書き込み信号を伝えることができるために、ビット線ペアの一方を高速にプリチャージレベルからロウレベルに引き抜くことができる。そして、この実施例では、上記信号WC0〜WCmを利用してそれぞれのビット線/BL0,BL0〜/BLm,BLmに対応したメモリセル電源線VCC0〜VCCmに接続される電源回路0〜mの制御信号として用いられる。他の構成は、基本的には前記図1の実施例と同様である。
図7には、図6のスタティック型RAMに用いられる電源回路の一実施例の回路図が示されている。この実施例では、前記図2の電源回路のようなPチャネルMOSFETQP1に対して、上記信号WCがゲートに供給されたPチャネルMOSFETQP2が並列形態に設けられる。信号WCは、選択された相補ビット線/BL,BLに対応してハイレベルにされる。それ故、例えば選択された相補ビット線/BL0,BL0に対応して電源回路のPチャネルMOSFETQP2はオフ状態にされる。これにより、書き込み時においては、選択メモリセルの電源電圧VCC’が前記のように書き込み信号が伝えられるビット線とのカップリングによって低下する。これに対して、選択の相補ビット線/BLm,BLmを含む他の非選択相補ビット線に対応した電源回路では上記PチャネルMOSFETQP1とQP2が共にオン状態となり、非選択メモリセルの電源電圧VCC’は電源電圧VCCと等しく維持される。
この実施例では、上記PチャネルMOSFETQP1のオン抵抗値を十分大きくすれば、上記結合容量C1,C2を特に必要としない。例えば選択された相補ビット線/BL0,BL0に対応して電源回路のPチャネルMOSFETQP2はオフ状態にされて、高抵抗値のPチャネルMOSFETQP1からの微小電流しか供給されない。したがって、かかるMOSFETQP1は、相補ビット線/BL0,BL0に接続された多数のメモリセルでのリーク電流と、反転書き込みが行われるメモリセルに流れるCMOSインバータ回路の出力信号変化に対応した電流とが流れることとなり、前記のような容量カップリングが無くともメモリセルの動作電圧VCC’が低下する。この動作電圧VCC’の低下によって、メモリセルへの書き込みマージンを大きくすることができる。
これに対して、上記ワード線が選択状態にされていても、書き込み動作を行わない、つまりは記憶データを保持すべき非選択の相補ビット線に接続されたメモリセルにおいては、MOSFETQP1とQP2のオン状態による低インピーダンスでメモリセル電源線が電源電圧VCCに接続されているので、より安定的に電源電圧VCCに維持させることができる。これにより、上記ワード線が選択状態にされて上記MOSFETQ5、Q6がオン状態になっているメモリセルにおいても、記憶データを保持すべきものは大きなスタティツクノイズマージン(SNM)を維持させることができる。したがって、この実施例のメモリセルのレイアウトは、前記図4のような実施例に限定されず、例えば、ビット線/BL,BLと電源線VCC’を別々の配線層によって構成してもよく、回路レイアウトの自由度を増すことができる。
図8には、図6のスタティック型RAMに用いられる電源回路の他の一実施例の回路図が示されている。この実施例では、前記図7のPチャネルMOSFETQP1が省略されて上記信号WCがゲートに供給されたPチャネルMOSFETQP2のみによって構成される。この構成では、例えば選択された相補ビット線/BL0,BL0に対応して電源回路のPチャネルMOSFETQP2はオフ状態にされて、相補ビット線/BL0,BL0に対応した全てのメモリセルの電源が遮断された状態となる。したがって、かかるMOSFETQP1は、相補ビット線/BL0,BL0に接続された多数のメモリセルでのリーク電流と、反転書き込みが行われるメモリセルに流れるCMOSインバータ回路の出力信号変化に対応した電流とが流れることとなり、前記のような容量カップリングが無くともメモリセルの動作電圧VCC’が大きく低下する。
したがって、極端にいってメモリセルの下限動作電圧以下に一時的に低下することがあっても、ワード線が選択された選択メモリセルに対しては書込ドライバからのハイレベルとロウレベルが前記MOSFETQ5とQ6を介して上記記憶ノードN1とN2の容量に書き込まれる。これに対して、ワード線が非選択とされたメモリセルでは、前記MOSFETQ5とQ6がオフ状態であるために、例え電源電圧VCC’が下限動作電圧以下にされても、上記記憶ノードN1とN2の容量には記憶電荷が保持される。したがって、上記メモリセルへの書込動作に必要な短い時間だけ、上記PチャネルMOSFETQP2をオフ状態にしても、上記非選択メモリセルではダイナミック型メモリセルと同様に上記記憶電荷によって記憶データを保持している。そして、上記PチャネルMOSFETQP2をオン状態にして電源電圧VCCを供給して一時的に減少した記憶電荷を回復させることができる。
この実施例では、上記のように選択された相補ビット線/BL0,BL0に対応した全てのメモリセルの電源をMOSFETQP2のオフ状態により一時的に遮断した状態では、スタティック型メモリセルは、互いに異なる電荷状態の2つのダイナミック型メモリセルと同様な記憶動作を行い、一時的に記憶ノードN1又はN2の記憶電荷の一部が失われても書込終了によるMOSFETQP2のオン状態による電源供給によってインバータ回路が動作状態となり、もとの状態に回復させることができる。この実施例では、書き込み動作時の選択カラムの内部電源VCC’が非選択メモリセルのデータ消去にいたるほどにはならない書込信号WEのパルス幅を設定すればよい。この実施例では、単純な構成の電源回路を用いつつ、選択された相補ビット線に対応したメモリセルの書き込み動作マージンの向上を図りつつ、上記非選択相補ビット線に接続される非選択メモリセルのSNMを確保することができる。
図9には、図6のスタティック型RAMに用いられる電源回路の更に他の一実施例の回路図が示されている。この実施例では、前記図7のPチャネルMOSFETQP2に対して、NチャネルMOSFETQN1が並列形態に設けられる。上記PチャネルMOSFETQP2とNチャネルMOSFETQN1のゲートは、共通接続されて上記書込信号WCが供給される。この実施例では、例えば選択された相補ビット線/BL0,BL0に対応して電源回路のPチャネルMOSFETQP2はオフ状態にされると、代わってNチャネルMOSFETQN1がオン状態になる。したがって、相補ビット線/BL0,BL0に接続された多数のメモリセルでのリーク電流と、反転書き込みが行われるメモリセルに流れるCMOSインバータ回路の出力信号変化に対応した電流とが流れても、メモリセル動作電圧VCC’は、VCC−Vthまでしか低下しない。VthはNチャネルMOSFETQN1のしきい値電圧である。これにより、図8の実施例に比べて、書込信号WEのパルス幅を大きくしても非選択メモリセルのデータ消去にいたるような懸念が解消される。
図10には、図6のスタティック型RAMに用いられる電源回路の更に他の一実施例の回路図が示されている。この実施例では、前記図7のPチャネルMOSFETQP1が抵抗素子Rに置き換えられる。この抵抗素子Rは、MOSFET以外の抵抗手段、例えば拡散抵抗又はポリシリコン抵抗等に置き換えるためのものであり、動作は前記図7の実施例と同様である。
図11には、図6のスタティック型RAMに用いられる電源回路の更に他の一実施例の回路図が示されている。この実施例は、前記図9の実施例の変形例であり、NチャネルMOSFETQN2によって、下限電圧がカラム毎内部電源(メモリセル電源線VCC’)に伝えられる。つまり、前記図9の実施例では、選択カラムに対して書き込み時にはNチャネルMOSFETのしきい値電圧Vthだけ低下した電源電圧VCC−Vthを供給するものであるが゛それに代えてメモリセルの下限電圧をNチャネルMOSFETQN2によって供給するものである。このため、下限電圧<VCC−Vthの関係にある。もしも、下限電圧>VCC−Vthのようにする場合には、PチャネルMOSFETを用いるようにし、書込信号WCをインバータ回路で反転させて上記下限電圧を供給するPチャネルMOSFETのゲートに供給すればよい。この場合には、下限電圧発生回路を別個設けることが必要である。
図12には、図6のスタティック型RAMに用いられる電源回路の更に他の一実施例の回路図が示されている。この実施例は、前記図11の実施例の変形例であり、PチャネルMOSFETQP3のしきい値電圧Vthが下限電圧として利用される。この実施例では、メモリセル電源線と回路の接地電位VSSとの間にPチャネルMOSFETQP3が設けられる。このMOSFETQP3のゲートには、インバータ回路INV1を介して書込信号WCが供給される。この構成では、選択された相補ビット線/BL,BLに対応して書込信号WCがハイレベルにされる。これにより、PチャネルMOSFETQP2はオフ状態にされ、代わってPチャネルMOSFETQP3がオン状態になる。上記PチャネルMOSFETQP3のオン状態によって、メモリセル動作電圧VCC’はVthまで低下することになる。かかるMOSFETQP3のしきい値電圧Vthを動作電圧として、選択された相補ビット線/BL,BLに接続させたメモリセルが動作することになる。
前記のように、選択された相補ビット線/BL,BLに接続された多数のワード線非選択メモリセルでのリーク電流及び選択ワード線メモリセルでのデータ反転電流が消費されるが、この実施例の電源回路では、それに対応した電流経路を持たないので実質的には前記図8の実施例と同等となる。つまり、この実施例では、前記図8の実施例のような電流によるメモリセル動作電圧の低下を待つのではなく、メモリセルの書き込み時にMOSFETQP3のオン状態にさせて、積極的にメモリセル動作電圧VCC’をVthまで低下させて書き込みマージンを拡大させた状態で短時間内に書き込みを終了させて、直ちに上記PチャネルMOSFETQP2をオン状態にさせるようにするのである。この構成では、素子のばらつき等に影響されないで、上記書き込み時間を設定が容易になる。
図13には、この発明に係るスタティック型RAMに用いられる電源回路の更に他の一実施例の回路図が示されている。この実施例は、前記図1や図6の実施例のような電源電圧VCC側に電源回路を設ける構成に代えて、選択された相補ビット線に対応したメモリセルの書き込み動作マージンの向上を図りつつ、上記非選択相補ビット線に接続される非選択メモリセルのSNMを確保するために、相補ビット線/BL0,BL0〜/BLm,BLmのそれぞれに対応してメモリセル電源線VSS0〜VSSmを設ける。つまり、同図のメモリセル接地線VSSは、対応する相補ビット/BL0,BL0に接続されるメモリセルの接地線とされる。そして、上記各メモリセル接地線VSS’と回路の接地線VSSとの間には、図13に示したような接地供給回路が設けられる。
この実施例では、選択された相補ビット線/BL,BLに対応して書込信号WCBがロウレベルにされる。これにより、NチャネルMOSFETQQN3はオフ状態になり、PチャネルMOSFETQP4がオン状態になる。したがって、選択された相補ビット線/BL,BLに接続された多数のメモリセルに流れるリーク電流や書き込み動作のために流れる電流は上記PチャネルMOSFETQP4を通って流れることとなり、メモリセルの接地電位VSS’をVthだけ上昇させる。つまり、書き込み動作が行われるメモリセルにはVCC−Vthのような低電圧しか与えられないから、前記図9の実施例と等価となり、書き込みマージンを大きくできる。これに対して、非選択の相補ビット線/BL,BLに対応してメモリセルの接地線VSS’は、NチャネルMOSFETQN3がオン状態となっており接地電位VSSがそのまま伝えられる。これにより、上記非選択相補ビット線に接続される非選択メモリセルの動作電圧はVCCとなり前記同様にSNMを確保することができる。
この実施例の接地供給回路は、並列形態にされたPチャネルMOSFETQP4とNチャネルMOSFETQN3から構成される。これらのMOSFETQP4とQN3のゲートには、前記図12に示したようなインバータ回路INV1によって反転された書込信号WCBが供給される。この実施例の接地供給回路は、実質的には前記のような電源回路とみなすことができる。つまり、メモリセルは電源電圧VCCと接地電圧VSSとの電圧差が動作電圧として与えられて動作するから、前記実施例のように電源電圧VCCを低下させた電圧VCC’を供給することと、回路の接地電位VSSを上昇させた電圧VSS’を供給することとはメモリセルの動作にとってみれば等価となる。
前記図1の実施例のように、ビット線との間での容量結合によって接地線をハイレベル側に持ち上げるようにするためには、ビット線をロウレベルにプリチャージしておいて入力データに対応して一方のビット線を電源電圧VCCのようなハイレベルにディスチャージする構成とすればよい。
図14には、この発明に係るメモリセルの他の一実施例のレイアウト図が示されている。図14の(A)及び図14(C)は、前記図4(A)と図4(C)と同様であり、配線層M1〜M4等の記号は省略されている。この実施例では、寄生容量C1とC2の容量値を大きくするための工夫が示されている。電源線VCC’の配線幅を広くしてビット線/BL、BLとの間の間隔を短くしても寄生容量は大きくすることができる。しかし、反面電源線VCC’と他の回路ノード、例えば回路の接地電位等との寄生容量も増大する。この寄生容量は、上記ビット線からのカップリングによる電位変化を阻止する方向に作用するので、効果的なカップリング容量の強化策とはいえない。そこで、この実施例では、電源線VCC’の配線幅を広げることなく、両ビット線/BL,BLとの間隔が等分に短くなるよう蛇行させる。これにより、寄生容量C1とC2を大きくし、しかも電源線VCC’と回路の接地電位等との寄生容量をそのままにできるので、書き込み動作によるビット線電位の変化に対応してメモリセル電圧VCC’の落ち込みを効果的に行わせるようにすることができる。
図15には、図1又は図6のスタティック型RAMに用いられるワードドライバの一実施例の回路図が示されている。この実施例では、代表として4つのワード線WL0〜WL3に対応した4個のワードドライバが例示的に示されている。この実施例では、ハイレベルを論理1と正論理を採る場合、ノアゲート(NOR)回路をワードドライバとして用いる。つまり、ワード線WL0に対応したワードドライバを例にして説明すると、電源電圧VDDと出力端子(WL0)との間にPチャネルMOSFETPA0とPB0とが直列形態に接続され、回路の接地電位VSSと出力端子(WL0)との間にNチャネルMOSFETNA0とNB0とが並列形態に接続される。そして、PチャネルMOSFETPA0とNチャネルMOSFETNA0のゲートが共通接続されて入力信号PDA〔0〕が供給され、PチャネルMOSFETPB0とNチャネルMOSFETNB0のゲートが共通接続されて入力信号PDB〔0〕が供給される。
上記PチャネルMOSFETPA0のソースに上記電源電圧VCCが供給され、上記PチャネルMOSFETPB0のドレインは出力端子に接続される。この出力端子には上記ワード線WL0が接続される。また、NチャネルMOSFETNA0とNB0のソースには、回路の接地電位VSSが供給され、上記MOSFETNA0とNB0のドレインは、上記出力端子に共通に接続される。
この実施例では、特に制限されないが、回路の簡素化のために、PチャネルMOSFETPA0は、ワード線WL1に対応したワードドライバにも共通に用いられる。つまり、ワード線WL1に対応したワードドライバは、上記PチャネルMOSFETPA0とPB1とが直列形態に接続され、回路の接地電位VSSと出力端子(WL1)との間にNチャネルMOSFETNA1とNB1とが並列形態に接続される。そして、PチャネルMOSFETPA0とNチャネルMOSFETNA1のゲートが共通接続されて上記入力信号PDA〔0〕が供給され、PチャネルMOSFETPB1とNチャネルMOSFETNB1のゲートが共通接続されて入力信号PDB〔1〕が供給される。
残りの2つのワード線WL2と3においても、電源電圧VCCにソースが接続されたPチャネルMOSFETPA2が2つのワードドライバに共通に用いられる。つまり、ワード線WL2に対応したワードドライバでは、前記同様に電源電圧VCCと出力端子(WL2)との間にPチャネルMOSFETPA2とPB2とが直列形態に接続され、回路の接地電位VSSと出力端子(WL2)との間にNチャネルMOSFETNA2とNB2とが並列形態に接続される。そして、PチャネルMOSFETPA2とNチャネルMOSFETNA2のゲートが共通接続されて入力信号PDA〔1〕が供給され、PチャネルMOSFETPB2とNチャネルMOSFETNB2のゲートが共通接続されて入力信号PDB〔0〕が供給される。
上記PチャネルMOSFETPA2は、ワード線WL3に対応したワードドライバにも共通に用いられる。つまり、ワード線WL3に対応したワードドライバは、上記電源電圧VCCと出力端子(WL3)との間に上記PチャネルMOSFETPA2とPB3とが直列形態に接続され、回路の接地電位VSSと出力端子(WL3)との間にNチャネルMOSFETNA3とNB3とが並列形態に接続される。そして、PチャネルMOSFETPA2とNチャネルMOSFETNA3のゲートが共通接続されて上記入力信号PDA〔1〕が供給され、PチャネルMOSFETPB3とNチャネルMOSFETNB3のゲートが共通接続されて入力信号PDB〔1〕が供給される。
上記入力信号PDA〔0〕と〔1〕は、アクティブ時には相補(排他)関係にある信号であり、一方がハイレベルのときには他方がロウレベルにされる。上記入力信号PDB〔0〕と〔1〕も同様に、アクティブ時には相補(排他)関係にある信号であり、一方がハイレベルのときには他方がロウレベルにされる。特に制限されないが、これらの入力信号入力信号PDAとPDBは、アドレス信号の他に後述するようなクロック信号成分及びスタンバイ信号成分が含まれる。
入力信号PDAは、特に制限されないが、アドレス信号の上位ビット側とされ、入力信号PDBは下位ビット側とされる。したがって、入力信号PDA〔0〕がロウレベルで、入力信号PDA〔1〕がハイレベル、入力信号PDB〔0〕がロウレベルで、入力信号PDB〔1〕がハイレベルのときには、入力信号PDA〔0〕のロウレベルと入力信号PDB〔0〕のロウレベルに対応してPチャネルMOSFETPA0とPB0がオン状態となり、NチャネルMOSFETNA0とNB0がオフ状態となり、ワード線WL0を電源電圧VCCのようなハイレベルの選択状態とされる。他のワード線WL1〜3に対応したワードドライバでは、入力信号PDA〔1〕のハイレベルにより、2つのPチャネルMOSFETのうち少なくともいずれか1つがオフ状態となり、2つのNチャネルMOSFETのうち少なくともいずれか1つがオン状態となり、接地電位VSSのようなロウレベルの非選択状態とされる。
スタンバイ状態では、入力信号PDA〔0〕、〔1〕及び入力信号PDB〔0〕、〔1〕が全てハイレベルにされる。これにより、全てのPチャネルMOSFETはオフ状態にされ、全てのNチャネルMOSFETはオン状態にされる。上記PチャネルMOSFETは、前記のようなリーク電流が流れると、直列MOSFETの接続点の電位がVSSからVCC/2に向かって上昇し、電源電圧側のPチャネルMOSFETPA1,PA2においてソース電位が上昇して、基板との間が逆バイアスとなるというソースバイアス効果によってリーク電流を大幅に低減させることができる。
前記のようにワード線WL0が選択状態のとき、それに対応したワードドライバのPチャネルMOSFETPA0、PB0あるいはPA0又はPB0のうち少なくともどちらか一方がオフ状態になる。ワードドライバは、NOR型論理ゲート回路の特徴であるPチャネルMOSFETの縦積みとすることによる,ソースバイアス効果によってリーク電流を小さくできる。特に、入力信号PDA〔0〕〔1〕、PDB〔0〕〔1〕が共にハイレベルになるスタンバイ状態になると、前記のように2つのPチャネルMOSFETが共にオフ状態になり、ソースバイアス効果によってリーク電流が大幅に低減できる。この実施例のように、PチャネルMOSFETPA0,PA2を2つのワードドライバに供給しても、2つのワード線が同時に選択されないために駆動力を維持しながらもリーク削減効果が高まる。デコード論理によっては共有されるワードドライバ数は例えば2のべき乗で増加させることが可能である。
この実施例回路の特徴は、リーク電流を低減させるための特別な制御信号が不要であるという点である。そして、入力信号PDAにクロック信号成分を含ませた場合、つまりはビット線をプリチャージするときに、全ワード線を非選択とする必要がある。このプリチャージ期間の全ワード線非選択状態において、上記のようなソースバイアス効果によるリーク電流を低減させることができる。つまり、スタイバイ状態のみならずメモリアクセス時でのリーク電流も低減させることができるものとなる。
すなわち、LSI(Large Scale Integrated circuit:大規模集積回路) の低消費電力化およびLSI中のトランジスタ(MOSFET)の微細化により、LSIの電源電圧が低下している。たとえば、0.13μmプロセスでは、電源電圧1.2Vで動作するLSIが製造される。LSIの電源電圧を下げる場合には、回路性能(回路の動作速度)を低下させないために、トランジスタのしきい値電圧(Vth)を下げてトランジスタの電流を増加させており、たとえば、0.13μmプロセスでは、Vthが0.4V程度であるMOSFETが使用される。Vthが低いトランジスタでは、サブスレショルド電流と呼ばれるトランジスタがオフ状態の場合にソース・ドレイン間に流れる電流が大きくなる。この電流は、そのトランジスタで構成された回路が動作していない場合にも流れ続け、LSIが通電されているが動作していない状態(以降スタンバイ状態)での消費される電流となる。スタンバイ状態でもデータを記憶しておく必要のあるメモリ回路ではスタンバイ状態でも電源を遮断することができないため、回路を構成するトランジスタのVthが下がるとサブスレッショルド電流が増加しスタンバイ時の消費電力が増加してしまうという問題を上記ワードドライバによって解決できる。
図16には、この発明に係るスタティック型RAMの一実施例の全体回路図が示されている。スタティック型RAMは、メモリセルアレイと、その周辺回路に設けられたアドレス選択回路、読み出し回路及び書き込み回路と、その動作を制御するタイミング生成回路から構成される。
メモリセルアレイとして、1本のワード線WLと、2対の相補ビット線BL,/BLと、その交点に設けられた2つのメモリセルが代表として例示的に示されている。上記メモリセルは、前記同様にPチャネルMOSFETQ1,Q3とNチャネルMOSFETQ2,Q4からなる2つのCMOSインバータ回路の入力と出力とが交差接続されたラッチ回路と、このラッチ回路の一対の入出力ノードとビット線BLと/BLとの間に、NチャネルMOSFETQ5とQ6からなる選択スイッチとから構成される。これらのMOSFETQ5とQ6のゲートは、上記ワード線WLに接続される。
特に制限されないが、上記メモリセルアレイは、1つのワード線WLに128個のメモリセルが配置される。それ故、相補ビット線BL,/BLは、128対から構成される。一対のビット線BLと/BLには、256個のメモリセルが配置される。それ故、ワード線WLは、0〜255のような256本から構成される。上記各ビット線BL,/BLには、プリチャージ&イコライズ回路PC/EQが設けられる。プリチャージ回路&イコライズ回路PC/EQは、前記図1と同様に相補ビット線BLと/BLに電源電圧のようなプリチャージ電圧を与えるPチャネルMOSFETと、上記相補ビット線BLと/BLとの間を短絡するPチャネルMOSFETから構成される。また、この実施例では上記相補ビット線BLと/BLと電源端子との間には、ゲートとドレインとが交差接続されたPチャネルMOSFETがプルアップMOSFETとして設けられる。これにより、読み出し時にハイレベル側のビット線の落ち込みが防止される。
特に制限されないが、上記128対のビット線は、PチャネルMOSFETからなる読み出し用カラムスイッチにより32対の相補の読み出しデータ線RD,/RDに接続される。1つの読み出しデータ線RD,/RDには、4対のビット線BL,/BLのうちいずれか1つに接続される。上記読み出しデータ線RD,/RDには、センスアンプSAが設けられる。センスアンプSAは、PチャネルMOSFETとNチャネルMOSFETからなる2つのCMOSインバータ回路の入力と出力とが交差接続されてなるCMOSラッチ回路と、このCMOSラッチ回路のNチャネルMOSFETのソースと回路の接地電位に設けられたNチャネルMOSFETから構成される。上記読み出しデータ線RD,/RDが上記のように32対設けられることに対応してセンスアンプSAも全体で32個設けられる。
上記センスアンプSAを活性化させるNチャネルMOSFETのゲート及び上記センスアンプSAの増幅信号を伝えるゲート回路には、タイミング生成回路で形成されたタイミング信号と、センスアンプ選択信号sacを受けるゲート回路で形成されたタイミング制御信号φsacがインバータ回路列を通して伝えられる。このタイミング制御信号φsacは、前記読み出し用カラムスイッチの選択信号としても用いられる。センスアンプSAは、上記選択信号により活性化されて読み出しデータ線RD,/RDの信号を増幅する。
上記センスアンプSAの増幅信号は、MOSFETQ17〜Q22により構成されるラッチ回路LTに伝えられ、出力回路OBにより出力信号doutが形成される。ラッチ回路LTは、出力ラッチ制御信号olcに基づいて形成された信号φolcにより制御されるスルーラッチ回路から構成される。出力回路OBは、出力ドライバ制御信号odcに基づいて形成された信号φodcにより制御されるゲート回路と出力インバータ回路から構成される。
この実施例では、特に制限されないが、上記32個のセンスアンプSAを全て活性化して32ビットからなる読み出し信号を出力させる読み出し動作、上記32個のセンスアンプSAうちの16個を活性化して16ビットからなる読み出し信号を出力させる読み出し動作、あるいは上記32個のセンスアンプSAのうちの8個を活性化して8ビットからなる読み出し信号を出力させる読み出し動作が選択的に可能にされる。上記センスアンプ選択信号sacは、上記3種類の読み出し動作に対応してセンスアンプSA等の制御を行うとともに、リードスイッチ制御信号rswcやカラム選択信号selによりPチャネルMOSFETからなる読み出し用カラムスイッチの非選択信号として用いられる。
上記128対のビット線は、NチャネルMOSFETからなる書き込み用カラムスイッチ(WCP)により32対の相補の書き込みデータ線WD,/WDに接続される。1つの書き込みデータ線WD,/WDは、上記カラムスイッチにより4対のビット線BL,/BLのうちいずれか1つに接続される。上記書き込みデータ線WD,/WDには、書き込み信号dinを書き込みデータ線WDに伝えるインバータ回路列(WDP1)と、反転の書き込み信号を形成するインバータ回路(WDP3)及び反転の書き込み信号を書き込みデータ線/WDに伝えるインバータ回路列(WDP2)からなる書き込み回路(ライトアンプ)が設けられる。この書き込み回路も、上記32対の相補の書き込みデータ線WD,/WDに対応して32個から構成される。
この実施例のSRAMは、特に制限されないが、上記32個のライトアンプで形成された32ビットからなる書き込み信号を有効とする書き込み動作、上記32個のライトアンプのうち16個で形成された16ビットからなる読み出し信号を有効とする書き込み動作、あるいは上記32個のライトアンプのうちの8個で形成された8ビットからなる書き込み信号を有効とする書き込み動作のいずれかが選択的に可能にされる。このため、ライトスイッチ制御信号wswcが用いられる。この実施例では、上記カラム選択信号がライトスイッチ制御信号wswcと組み合わされてNチャネルMOSFETからなる書き込み用カラムスイッチに伝えられる。
上記センスアンプSAの増幅信号は、ゲート回路を通してMOSFETQ17〜Q22と、インバータ回路からなるラッチ回路に伝えられ、ゲート回路及び出力インバータ回路を通して出力信号doutが形成される。上記センスアンプSAを活性化させるNチャネルMOSFETのゲート及び上記センスアンプSAの増幅信号を伝えるゲート回路には、タイミング生成回路で形成されたタイミング信号と、センスアンプ選択信号sacを受けるゲート回路で形成されたタイミング制御信号φsacが制御パスを構成するインバータ回路列を通して伝えられる。このタイミング制御信号φsacは、前記読み出し用カラムスイッチの非選択信号としても用いられる。
タイミング生成回路は、クロックCLKとリード/ライト制御信号R/Wを代表とするような複数の制御信号を受けて、SRAMの読み出し動作、書き込み動作あるいはスタンバイ動作等の動作モードに対応して、SRAMの動作に必要な各種のタイミング信号を生成する。
上記256本からなるワード線WLのうちの1本が、前記説明したようなプリデコーダ回路及びワードドライバ(NOR)によって選択される。プリデコーダ回路は、タイミング生成回路で形成されたタイミング信号(クロック,イネーブル)とアドレス信号addを受けて、上記ワード線を選択するプリデコード信号やカラムの選択信号を形成する。そして、上記スタンバイ動作等の動作モードでは、アドレス信号addに無関係に全てのワード線は非選択レベルにされる。プリデコーダ回路で形成されたカラム選択信号は、図示しない論理回路により、前記32ビット動作、16ビット動作及び8ビット動作に対応して前記制御信号sac,rswc,wswc等を形成するために用いられる。
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、半導体集積回路装置に搭載されるSRAMのメモリセルアレイを構成するワード線やビット線の本数は、種々の実施形態を採ることができる。SRAMは、システムLSIに混載されるSRAMの他に、汎用メモリとしてのSRAMにも同様に適用することができる。この発明は、前記のようなSRAMを含む半導体集積回路装置に広く利用することができる。
この発明は、スタティック型RAM(ランダム・アクセス・メモリ)を備えた半導体集積回路装置に広く利用することができる。
QP1〜QP4…PチャネルMOSFET、QN1〜QN3…NチャネルMOSFET
、INV1…インバータ回路、R…抵抗、C1,C2…寄生容量(カップリング容量)
NA0〜NA3,N10,N11…NチャネルMOSFET、PA0,PA2、PB0〜PB3…PチャネルMOSFET、WL0〜WL3…ワード線、
WDP1〜WDP3…ライトデータ入力パス(ライトアンプ)、WCP…ライト系制御
パス、LT…ラッチ回路、OB…出力回路、SA…センスアンプ、PC/EQ…プリチャージ&イコライズ回路、Q1〜Q6…MOSFET、BL,/BL…ビット線、RD,/RD…読み出しデータ線、WD,/WD…書き込みデータ線。
、INV1…インバータ回路、R…抵抗、C1,C2…寄生容量(カップリング容量)
NA0〜NA3,N10,N11…NチャネルMOSFET、PA0,PA2、PB0〜PB3…PチャネルMOSFET、WL0〜WL3…ワード線、
WDP1〜WDP3…ライトデータ入力パス(ライトアンプ)、WCP…ライト系制御
パス、LT…ラッチ回路、OB…出力回路、SA…センスアンプ、PC/EQ…プリチャージ&イコライズ回路、Q1〜Q6…MOSFET、BL,/BL…ビット線、RD,/RD…読み出しデータ線、WD,/WD…書き込みデータ線。
Claims (7)
- 半導体基板の主面に第1の方向に沿って配置された複数のメモリセル、
前記複数のメモリセルに共通に接続された第1のビット線、
前記複数のメモリセルに共通に接続された第2のビット線、
前記複数のメモリセルにそれぞれ接続された複数のワード線、
前記複数のメモリセルに共通に接続されたメモリセル電源線、
電源電圧を供給する電源線、及び
前記メモリセル電源線と前記電源線との間を電気的に接続する電源回路、
を含み、
前記複数のメモリセルの各々はメモリセル領域に形成される、
第1及び第2のPチャネル型トランジスタと、
第1ないし第4のNチャネル型トランジスタと、
第1及び第2の記憶ノードと、を有し、
前記第1のPチャネル型トランジスタ及び前記第1のNチャネル型トランジスタは、出力が第1の記憶ノードに接続され、入力が第2の記憶ノードに接続される第1のインバータをなし、
前記第2のPチャネル型トランジスタ及び前記第2のNチャネル型トランジスタは、出力が前記第2の記憶ノードに接続され、入力が前記第1の記憶ノードに接続される第2のインバータをなし、
前記第1のPチャネル型トランジスタのゲートが前記第1及び第4のNチャネル型トランジスタのそれぞれゲートの間に配置されるように、前記第1のNチャネル型トランジスタのゲート、前記第1のPチャネル型トランジスタのゲート及び前記第4のNチャネル型トランジスタのゲートが前記第1の方向に直交する第2の方向に沿って並んでおり、
前記第2のPチャネル型トランジスタのゲートが前記第3及び第2のNチャネル型トランジスタのそれぞれゲートの間に配置されるように、前記第3のNチャネル型トランジスタのゲート、前記第2のPチャネル型トランジスタのゲート及び前記第2のNチャネル型トランジスタのゲートの位置が前記第2の方向に沿って並んでおり、
前記第1及び第3のNチャネル型トランジスタのそれぞれゲートは、前記第2の方向に沿って並んでおり、
前記第4及び第2のNチャネル型トランジスタのそれぞれゲートは、前記第2の方向に沿って並んでおり、
前記複数のワード線の各々は、その接続するメモリセルの前記第3及び第4のNチャネル型トランジスタのそれぞれゲートに接続され、
前記第1のビット線は、前記複数のメモリセル各々の前記第1の記憶ノードに、前記第2のNチャネル型トランジスタを介して電気的に接続され、
前記第2のビット線は、前記複数のメモリセル各々の前記第2の記憶ノードに、前記第4のNチャネル型トランジスタを介して電気的に接続され、
前記メモリセル電源線は、複数のメモリセル各々の前記第1及び第2のPチャネル型トランジスタのそれぞれソースに接続され、
前記メモリセル領域は前記第1の方向に並行平行な第1の辺及び第2の辺と、前記第1の方向に垂直な第3の辺および第4の辺とを有する矩形領域であり、
前記第1の辺には、前記第1のPMOSトランジスタのソースに接続される第1のコンタクトホールが配置され、
前記第2の辺には、前記第2のPMOSトランジスタのソースに接続される第2のコンタクトホールが配置され、
前記第3の辺には、前記第3のNMOSトランジスタのゲートに接続される第3のコンタクトホールが配置され、
前記第4の辺には、前記第4のNMOSトランジスタのゲートに接続される第4のコンタクトホールが配置され、
前記第2の方向に沿った前記第1の辺と前記第2の辺との間の間隔は、前記第1の方向に沿った前記第3の辺と前記第4の辺との間の間隔より小さく、
前記電源回路は、前記複数のメモリセルのいずれかにデータを書き込む際には前記メモリセル電源線の電圧を下げる、半導体集積回路装置。 - 前記電源回路は、前記複数のメモリセルのいずれかからデータを読み出す際には、前記メモリセル電源線に第1の電圧を供給し、前記複数のメモリセルのいずれかにデータを書き込む際には、前記メモリセル電源線に前記第1の電圧よりも低い第2の電圧を供給する、請求項1記載の半導体集積回路装置。
- 前記電源回路は、前記複数のメモリセルのいずれにもデータの書き込みも読み出しもしないときは、前記メモリセル電源線に第1の電圧を供給し、前記複数のメモリセルのいずれかにデータを書き込む際には、前記メモリセル電源線に前記第1の電圧よりも低い第2の電圧を供給する、請求項1記載の半導体集積回路装置。
- 前記半導体基板上に互いに異なる高さに設けられた複数層のメタル配線を有し、
前記複数の第1のビット線、前記複数の第2のビット線及び前記複数のセル電源線は前記複数層のメタル配線のうちの同じ高さの層である第1層のメタル配線で構成され、
前記複数のワード線は、前記第1層のメタル配線よりも上層にある第2層のメタル配線で構成される、請求項1ないし請求項3のいずれか一項に記載の半導体集積回路装置。 - 前記複数のセル電源線の各々は、対応する列に設けられた第1及び第2のビット線の間に、且つ当該第1及び第2のビット線と交差することなく設けられた請求項4記載の半導体集積回路装置。
- 半導体基板の主面に第1の方向に沿って配置された複数のメモリセル、
前記複数のメモリセルに共通に接続された第1のビット線、
前記複数のメモリセルに共通に接続された第2のビット線、
前記複数のメモリセルにそれぞれ接続された複数のワード線、
前記複数のメモリセルに共通に接続されたメモリセル電源線、
電源電圧を供給する電源線、及び
前記メモリセル電源線と前記電源線との間を電気的に接続する電源回路、
を含み、
前記複数のメモリセルの各々は、
第1及び第2のPチャネル型トランジスタと、
第1ないし第4のNチャネル型トランジスタと、
第1及び第2の記憶ノードと、を有し、
前記第1のPチャネル型トランジスタ及び前記第1のNチャネル型トランジスタは、出力が第1の記憶ノードに接続され、入力が第2の記憶ノードに接続される第1のインバータをなし、
前記第2のPチャネル型トランジスタ及び前記第2のNチャネル型トランジスタは、出力が前記第2の記憶ノードに接続され、入力が前記第1の記憶ノードに接続される第2のインバータをなし、
前記第1のPチャネル型トランジスタのゲートが前記第1及び第4のNチャネル型トランジスタのそれぞれゲートの間に配置されるように、前記第1のNチャネル型トランジスタのゲート、前記第1のPチャネル型トランジスタのゲート及び前記第4のNチャネル型トランジスタのゲートが前記第1の方向に直交する第2の方向に沿って並んでおり、
前記第2のPチャネル型トランジスタのゲートが前記第3及び第2のNチャネル型トランジスタのそれぞれゲートの間に配置されるように、前記第3のNチャネル型トランジスタのゲート、前記第2のPチャネル型トランジスタのゲート及び前記第2のNチャネル型トランジスタのゲートの位置が前記第2の方向に沿って並んでおり、
前記第1及び第3のNチャネル型トランジスタのそれぞれゲートは、前記第1の方向に沿って並んでおり、
前記第4及び第2のNチャネル型トランジスタのそれぞれゲートは、前記第2の方向に沿って並んでおり、
前記複数のワード線の各々は、その接続するメモリセルの前記第3及び第4のNチャネル型トランジスタのそれぞれゲートに接続され、
前記第1のビット線は、前記複数のメモリセル各々の前記第1の記憶ノードに、前記第2のNチャネル型トランジスタを介して電気的に接続され、
前記第2のビット線は、前記複数のメモリセル各々の前記第2の記憶ノードに、前記第4のNチャネル型トランジスタを介して電気的に接続され、
前記メモリセル電源線は、複数のメモリセル各々の前記第1及び第2のPチャネル型トランジスタのそれぞれソースに接続され、
前記第1のPMOSトランジスタのソースに接続される第1のコンタクトホールが配置され、
前記第2のPMOSトランジスタのソースに接続される第2のコンタクトホールが配置され、
前記第3のNMOSトランジスタのゲートに接続される第3のコンタクトホールが配置され、
前記第4のNMOSトランジスタのゲートに接続される第4のコンタクトホールが配置され、
前記第2の方向に沿った前記第1の辺と前記第2の辺との間の間隔は、前記第1の方向に沿った前記第3の辺と前記第4の辺との間の間隔より小さく、
前記電源回路は、前記複数のメモリセルのいずれかにデータを書き込む際には前記メモリセル電源線の電圧を下げる、半導体集積回路装置。 - 前記複数のセル電源線の各々は、第1及び第2のビット線の間に、且つ交差することなく設けられ、前記第1のメタル配線層で構成される請求項6記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015050710A JP2015111489A (ja) | 2015-03-13 | 2015-03-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015050710A JP2015111489A (ja) | 2015-03-13 | 2015-03-13 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014067303A Division JP2014139860A (ja) | 2014-03-28 | 2014-03-28 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015111489A true JP2015111489A (ja) | 2015-06-18 |
Family
ID=53526192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015050710A Pending JP2015111489A (ja) | 2015-03-13 | 2015-03-13 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015111489A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5564686A (en) * | 1978-11-08 | 1980-05-15 | Nec Corp | Memory unit |
JP2003016786A (ja) * | 2001-06-28 | 2003-01-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003022677A (ja) * | 2001-06-29 | 2003-01-24 | Internatl Business Mach Corp <Ibm> | Sramセルにおける書込み動作のための方法および装置 |
JP2004022809A (ja) * | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体記憶装置 |
-
2015
- 2015-03-13 JP JP2015050710A patent/JP2015111489A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5564686A (en) * | 1978-11-08 | 1980-05-15 | Nec Corp | Memory unit |
JP2003016786A (ja) * | 2001-06-28 | 2003-01-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003022677A (ja) * | 2001-06-29 | 2003-01-24 | Internatl Business Mach Corp <Ibm> | Sramセルにおける書込み動作のための方法および装置 |
JP2004022809A (ja) * | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4553185B2 (ja) | 半導体集積回路装置 | |
TWI485705B (zh) | 具備列式讀取及/或寫入輔助電路之記憶體電路 | |
US7894280B2 (en) | Asymmetrical SRAM cell with separate word lines | |
JP6469554B2 (ja) | 半導体装置 | |
US7616516B2 (en) | Semiconductor device | |
US8159863B2 (en) | 6T SRAM cell with single sided write | |
CN105573456B (zh) | 半导体装置 | |
JP2005117037A (ja) | Soiおよびバルクのキャッシュ容量を高める方法 | |
US7697320B2 (en) | Semiconductor memory device | |
US7123504B2 (en) | Semiconductor integrated circuit device having static random access memory mounted thereon | |
TWI415126B (zh) | 半導體記憶體 | |
US20130258794A1 (en) | Memory device having control circuitry for sense amplifier reaction time tracking | |
US8693264B2 (en) | Memory device having sensing circuitry with automatic latching of sense amplifier output node | |
US7460408B2 (en) | Semiconductor memory device of single-bit-line drive type | |
JP5586038B2 (ja) | 半導体集積回路装置 | |
JP5456571B2 (ja) | 半導体集積回路装置 | |
TWI602193B (zh) | 半導體儲存裝置及其驅動方法 | |
JP2015111489A (ja) | 半導体集積回路装置 | |
JP6469764B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
JP5373567B2 (ja) | 半導体装置 | |
JP2014139860A (ja) | 半導体集積回路装置 | |
JP2013041663A (ja) | 半導体集積回路装置 | |
JP6779960B2 (ja) | 半導体装置 | |
JP5073541B2 (ja) | 半導体記憶装置 | |
JP2006085785A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160913 |