JP2015084481A - A/dコンバータ及び半導体集積回路 - Google Patents
A/dコンバータ及び半導体集積回路 Download PDFInfo
- Publication number
- JP2015084481A JP2015084481A JP2013222135A JP2013222135A JP2015084481A JP 2015084481 A JP2015084481 A JP 2015084481A JP 2013222135 A JP2013222135 A JP 2013222135A JP 2013222135 A JP2013222135 A JP 2013222135A JP 2015084481 A JP2015084481 A JP 2015084481A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- delay cell
- circuit
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Power Engineering (AREA)
Abstract
【解決手段】入力電圧と基準電圧の差分電圧に応じた第1のバイアス電流が供給される複数の遅延セルが直列接続された第1の遅延セル列111を有する。前記差分電圧に対して逆位相の差分電圧に応じた第2のバイアス電流が供給される複数の遅延セルが直列接続された第2の遅延セル列121を有する。前記第1の遅延セル列と前記第2の遅延セル列の遅延時間の差分値を符号化する符号化手段130を備えるA/Dコンバータが提供される。
【選択図】図1
Description
図1は、第1の実施形態のA/Dコンバータを示す図である。本実施形態は、第1の差動増幅回路10を有する。第1の差動増幅回路10の第1の入力端子101には、入力電圧Vinが印加される。第1の差動増幅回路10の第2の入力端子102には、参照電圧Vrefが印加される。第1の入力端子101には、差動対を構成するPMOSトランジスタ200のゲート電極が接続される。PMOSトランジスタ200のソース電極は、電流源204に接続され、ドレイン電極は、逆位相出力端子103に接続される。第2の入力端子102には、差動対を構成するPMOSトランジスタ201のゲート電極が接続される。PMOSトランジスタ201のソース電極は、電流源204に接続され、ドレイン電極は、正位相出力端子104に接続される。電流源204の他端側は、電源電圧Vddが印加される。ここで言う「逆位相」とは、一方の出力が増加する場合に、他方の出力は反対に減少する関係にあることを意味する。
トランジスタ613と615は、カレントミラー回路を構成する。従って、NMOSトランジスタ615のドレイン電流は、NMOSトランジスタ613のドレイン電流に等しくなる。差動対を構成するPMOSトランジスタ610と611のゲート電極には、夫々参照電圧Vrefが印加される。従って、NMOSトランジスタ613には、電流源614の電流の1/2の電流が流れる。この為、NMOSトランジスタ61とカレントミラー回路を構成するNMOSトランジスタ615のドレイン電流も電流源614の電流値の1/2に等しい値となる。NMOSトランジスタ615のドレイン電極は、PMOSトランジスタ616のドレイン電極とゲート電極に接続される。PMOSトランジスタ616のドレイン電流は、NMOSトランジスタ615のドレイン電流に等しくなるため、PMOSトランジスタ616のドレイン電流も、電流源614の電流値の1/2に等しい値となる。
I1=A×(Vin−Vref)+I/2 ・・・ (1)
I2=A×(Vref−Vin)+I/2 ・・・ (2)
ここで、Iは、第1の差動増幅回路10の電流源204の電流値を示す。Aは、利得を示す。各遅延セルは、供給される電流値に応じた信号伝播速度を有する為、第1の遅延セル列111の遅延セルの信号伝播速度ν1と第2の遅延セル列121の遅延セルの信号伝播速度ν2は、以下の式で示すことが出来る。
ν1=B×(Vin−Vref)+νo ・・・ (3)
ν2=B×(Vref−Vin)+νo ・・・ (4)
ここで、Bは信号伝播速度への変換係数、νoは電流I/2による信号伝播速度を示す。信号伝播速度の差が、第1の遅延線回路110と第2の遅延線回路120における遅延時間の差として検出される。
図6は、A/Dコンバータの第2の実施形態を示す図である。既述の実施形態に対応する構成要素には同一の符号を付し、説明を省略する。本実施形態においては、第1の差動増幅回路10と第2の差動増幅回路600の構成が異なる。すなわち、第1の差動増幅器10において、入力電圧Vinと参照電圧Vrefを受ける差動対がNMOSトランジスタ210とNMOSトランジスタ211で構成される。第1の遅延セル列111の各遅延セルにバイアス電流を供給する為のカレントミラー回路が、NMOSトランジスタ211のドレイン電極側に接続されたPMOSトランジスタ213と第2のトランジスタ群1111の各PMOSトランジスタ(321、322、324、325)との間で構成される。また、PMOSトランジスタ213とカレントミラー回路を構成するPMOSトランジスタ218のドレイン電流を受けるNMOSトランジスタ217とカレントミラー回路を構成する第1のトランジスタ群1110の各NMOSトランジスタ(331、332、334、335)のドレイン電極からもバイアス電流が第1の遅延セル列111の各遅延セルに供給される。
図7は、A/Dコンバータの第3の実施形態を示す図である。既述の実施形態に対応する構成要素には、同一の符号を付し、説明を省略する。本実施形態においては、フリップフロップ回路列が遅延セル列の信号を取り込むタイミングを設定する検知信号checkを、遅延セル列からの出力信号を用いて生成している。すなわち、第1の遅延セル列111の14番目の遅延セル314の出力信号と、第2の遅延セル列121の14番目の遅延セル414の出力信号がOR回路710に供給され、OR回路710の出力信号が、検知信号checkとして用いられる。すなわち、第1の遅延セル列111、または、第2の遅延セル列121からの出力信号のうち、早く入力された信号にOR回路710が応答し、検知信号checkを出力する。本実施形態においては、検知信号checkは、同じ構成の第1の遅延セル列111と第2の遅延セル列121の遅延セルの出力を用いて生成されるため、温度変化による信号伝播速度νoの変動が生じたとしても、その変動は第1の遅延セル列111と第2の遅延セル列121間で相殺され、基準となる中心値は参照電圧Vrefで変動しない。演算回路130は、第1の遅延線回路110からの出力信号Pと第2の遅延線回路120からの出力信号Mの差分値(P−M)を出力する。
図9は、A/Dコンバータの第4の実施形態を示す図である。既述の実施形態に対応する構成要素には、同一の符号を付し、説明を省略する。本実施形態においては、トリガー信号trig、リセット信号reset、並びに、検知信号checkを、A/Dコンバータ回路自身で生成する。また、トリガー信号trigとリセット信号resetのタイミングを調整するタイミング調整回路711を有する。
Claims (9)
- 入力電圧と基準電圧の差分電圧に応じた第1のバイアス電流が供給される複数の遅延セルが直列接続された第1の遅延セル列と、
前記差分電圧に対して逆位相の差分電圧に応じた第2のバイアス電流が供給される複数の遅延セルが直列接続された第2の遅延セル列と、
前記第1の遅延セル列と前記第2の遅延セル列の信号伝播の遅延時間の差分値を符号化する符号化手段と、
を備えることを特徴とするA/Dコンバータ。 - 前記符号化手段は、前記第1の遅延セル列と前記第2の遅延セル列の信号伝播の遅延時間の差分値の1/2の値を符号化して出力することを特徴とする請求項1に記載のA/Dコンバータ。
- 前記入力電圧と前記基準電圧を比較する差動増幅回路を有し、前記差動増幅回路の2つの出力を用いて前記第1のバイアス電流及び前記第2のバイアス電流を生成することを特徴とする請求項1または2に記載のA/Dコンバータ。
- 差動対を構成する2つのMOSトランジスタを有し、前記差動対を構成する2つのトランジスタの夫々のゲート電極に前記基準電圧が供給される第2の差動増幅回路と、
前記第1の遅延セル列と前記第2の遅延セル列の遅延セルと同じ構成を有し、前記第1の遅延セル列と前記第2の遅延セル列の遅延セルの個数よりも少ない個数の遅延セルが直列接続された第3の遅延セル列と、
前記第2の差動増幅回路の出力電圧に応じたバイアス電流を前記第3の遅延セル列の各遅延セルに供給するトランジスタ群と、
を有し、前記第3の遅延セル列の最終段の遅延セルの出力に応答して前記第1の遅延セル列及び前記第2の遅延セル列の信号伝播の遅延時間の差分を検知することを特徴とする請求項1から3のいずれか一項に記載のA/Dコンバータ。 - 前記第1の遅延セル列と前記第2の遅延セル列の出力信号を受ける論理回路を備え、前記論理回路の出力信号を用いて前記第1の遅延セル列及び前記第2の遅延セル列の信号伝播の遅延時間の差分を検知することを特徴とする請求項1から3のいずれか一項に記載のA/Dコンバータ。
- 前記論理回路の出力をその第1の入力端に受ける第1のNOR回路と、
前記論理回路の出力の反転信号をその第1の入力端に受ける第2のNOR回路と、
前記第1のNOR回路の出力を前記第2のNOR回路の第2の入力端に供給する第1の遅延回路と、
前記第2のNOR回路の出力を前記第1のNOR回路の第2の入力端に供給する第2の遅延回路と、
を更に備え、前記第1のNOR回路の出力信号を前記第1の遅延セル列と第2の遅延セル列の夫々第1番目の遅延セルに供給し、前記第2のNOR回路の出力信号を前記第1の遅延セル列と第2の遅延セル列の各遅延セルのリセット信号として用いること特徴とする請求項5に記載のA/Dコンバータ。 - 前記第1の遅延セル列の遅延セルは、
ソース・ドレイン電流路を有し、そのゲート電極に入力信号を受ける第1のNMOSトランジスタと、
前記第1のNMOSトランジスタのドレイン電極にそのドレイン電極が接続され、そのソース電極に電源電圧が供給される第2のPMOSトランジスタと、
前記第2のPMOSトランジスタのドレイン電極にゲート電極が接続され、そのソース電極に前記第1のバイアス電流が供給される第3のPMOSトランジスタと、
前記第3のPMOSトランジスタのドレイン電極にそのドレイン電極が接続され、そのソース電極が接地される第4のNMOSトランジスタと、
を有し、
前記第1のNMOSトランジスタと前記第2のPMOSトランジスタのソース・ドレイン電流路に前記第1のバイアス電流が供給されることを特徴とする請求項1から6のいずれか一項に記載のA/Dコンバータ。 - 入力電圧と基準電圧の差分電圧に応じた第1のバイアス電流が供給される複数の遅延セルが直列接続された第1の遅延セル列と、
前記差分電圧に対して逆位相の差分電圧に応じた第2のバイアス電流が供給される、前記第1の遅延セル列の遅延セルと同数の遅延セルが直列接続された第2の遅延セル列と、
前記第1の遅延セル列と前記第2の遅延セル列の信号伝播の遅延時間の差分値を符号化する符号化手段と、
を備えるA/Dコンバータと、
電源回路の出力電圧のフィードバック電圧を前記A/Dコンバータの入力電圧として供給する手段と、
前記A/Dコンバータの出力信号により前記電源回路の出力電圧を制御する手段と、
を具備することを特徴とする半導体集積回路。 - 前記電源回路の出力電圧のフィードバック電圧と、前記基準電圧が供給される差動増幅回路を備え、前記差動増幅回路の第1の出力信号に応じて前記第1のバイアス電流を生成し、前記差動増幅回路の第2の出力信号に応じて前記第2のバイアス電流を生成することを特徴とする請求項8に記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013222135A JP6071840B2 (ja) | 2013-10-25 | 2013-10-25 | A/dコンバータ及び半導体集積回路 |
US14/466,399 US9209822B2 (en) | 2013-10-25 | 2014-08-22 | A/D converter and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013222135A JP6071840B2 (ja) | 2013-10-25 | 2013-10-25 | A/dコンバータ及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015084481A true JP2015084481A (ja) | 2015-04-30 |
JP6071840B2 JP6071840B2 (ja) | 2017-02-01 |
Family
ID=52994682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013222135A Active JP6071840B2 (ja) | 2013-10-25 | 2013-10-25 | A/dコンバータ及び半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9209822B2 (ja) |
JP (1) | JP6071840B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9467122B2 (en) * | 2014-08-29 | 2016-10-11 | Freescale Semiconductor, Inc. | Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter |
JP2017108204A (ja) * | 2015-12-07 | 2017-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置、電源装置及び半導体装置の制御方法 |
US10090850B2 (en) * | 2016-04-12 | 2018-10-02 | Microchip Technology Incorporated | Microcontroller with digital delay line analog-to-digital converter |
US10003353B2 (en) * | 2016-07-19 | 2018-06-19 | Microchip Technology Incorporated | Time-based delay line analog comparator |
US10382034B2 (en) * | 2016-11-22 | 2019-08-13 | Qualcomm Incorporated | Apparatus and method for sensing distributed load currents provided by power gating circuit |
US10886847B1 (en) * | 2019-06-14 | 2021-01-05 | Arm Limited | Performance regulation techniques |
US10784874B1 (en) * | 2020-02-05 | 2020-09-22 | Intel Corporation | All-digital voltage monitor (ADVM) with single-cycle latency |
JP2023061591A (ja) * | 2021-10-20 | 2023-05-02 | 株式会社デンソー | A/d変換器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
US20080284633A1 (en) * | 2007-05-17 | 2008-11-20 | Denso Corporation | A/D converter circuit and A/D conversion method |
JP2008312185A (ja) * | 2007-05-17 | 2008-12-25 | Denso Corp | A/d変換回路 |
WO2012043226A1 (ja) * | 2010-09-27 | 2012-04-05 | オリンパス株式会社 | A/d変換回路および撮像装置 |
JP2012095264A (ja) * | 2010-09-28 | 2012-05-17 | Denso Corp | A/d変換回路 |
JP2012124833A (ja) * | 2010-12-10 | 2012-06-28 | Denso Corp | A/d変換回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5694377A (en) * | 1996-04-16 | 1997-12-02 | Ltx Corporation | Differential time interpolator |
US7595686B2 (en) | 2001-11-09 | 2009-09-29 | The Regents Of The University Of Colorado | Digital controller for high-frequency switching power supplies |
WO2003050637A2 (en) | 2001-12-07 | 2003-06-19 | The Regents Of The University Of Colorado, A Body Corporate | Voltage controller for switching power supplies |
US7525471B2 (en) | 2007-02-28 | 2009-04-28 | Exar Corporation | Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled SMPS |
US7564284B2 (en) * | 2007-03-26 | 2009-07-21 | Infineon Technologies Ag | Time delay circuit and time to digital converter |
US8098085B2 (en) * | 2009-03-30 | 2012-01-17 | Qualcomm Incorporated | Time-to-digital converter (TDC) with improved resolution |
JP5423266B2 (ja) | 2009-09-14 | 2014-02-19 | 富士電機株式会社 | デジタル制御スイッチング電源装置 |
-
2013
- 2013-10-25 JP JP2013222135A patent/JP6071840B2/ja active Active
-
2014
- 2014-08-22 US US14/466,399 patent/US9209822B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
US20080284633A1 (en) * | 2007-05-17 | 2008-11-20 | Denso Corporation | A/D converter circuit and A/D conversion method |
JP2008312185A (ja) * | 2007-05-17 | 2008-12-25 | Denso Corp | A/d変換回路 |
WO2012043226A1 (ja) * | 2010-09-27 | 2012-04-05 | オリンパス株式会社 | A/d変換回路および撮像装置 |
JP2012095264A (ja) * | 2010-09-28 | 2012-05-17 | Denso Corp | A/d変換回路 |
JP2012124833A (ja) * | 2010-12-10 | 2012-06-28 | Denso Corp | A/d変換回路 |
Also Published As
Publication number | Publication date |
---|---|
US9209822B2 (en) | 2015-12-08 |
US20150115925A1 (en) | 2015-04-30 |
JP6071840B2 (ja) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6071840B2 (ja) | A/dコンバータ及び半導体集積回路 | |
JP4921106B2 (ja) | バッファ回路 | |
TWI611284B (zh) | 用於延遲鎖定電源供應調整器的設備及其方法 | |
JP6211887B2 (ja) | ボルテージレギュレータ | |
US20120062192A1 (en) | Voltage Regulator | |
JP2012039526A (ja) | 定電流回路及びそれを用いた固体撮像装置 | |
JP2007049233A (ja) | 定電流回路 | |
US8710913B2 (en) | Circuit arrangement and method for operating a circuit arrangement | |
US8531243B2 (en) | Bias controlling apparatus | |
JP2012065235A (ja) | 電圧出力回路 | |
US10198015B1 (en) | Digital low drop-out regulator and operation method thereof | |
US8981817B2 (en) | Operating conditions compensation circuit | |
JP2006343253A (ja) | 回路特性制御装置 | |
JP6137997B2 (ja) | 固体撮像装置 | |
US8294497B2 (en) | Low-offset charge pump, duty cycle stabilizer, and delay locked loop | |
KR101362474B1 (ko) | Cmos 서브밴드갭 기준발생기 | |
WO2009096192A1 (ja) | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 | |
US11264955B2 (en) | Semiconductor amplifier circuit and semiconductor circuit | |
JP2014007471A (ja) | ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法 | |
JP2010220178A (ja) | ディレイ発生回路、定電流源回路 | |
JP2008152433A (ja) | ボルテージレギュレータ | |
JP2006067481A (ja) | デジタル・アナログ変換回路 | |
US20240072779A1 (en) | Jitter cancellation circuit | |
KR20140130779A (ko) | 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법 | |
JP2013083471A (ja) | 過電流検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161227 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6071840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |