JP2015046761A - 撮像装置、撮像システム及び撮像装置の駆動方法 - Google Patents

Abstract

【課題】動作を高速化できる撮像装置を提供することを課題とする。【解決手段】複数の画素の各々が複数の光電変換部を有し、一方の光電変換部の電荷に基づく信号同士を合成した複数の第１の合成信号と、複数の光電変換部の電荷に基づく信号同士を合成した複数の第２の信号とを生成し、複数の第１の合成信号のうちの一部の第１の合成信号を出力する撮像装置である。【選択図】図１

Description

本発明は、撮像装置、撮像システム及び撮像装置の駆動方法に関する。

同一のマイクロレンズ下に配置された複数の光電変換部を含む画素を複数有し、一方の光電変換部に基づく信号と、他方の光電変換部に基づく信号とを出力する撮像装置が知られている。この撮像装置は、同一マイクロレンズ下に設けられた少なくとも２つの光電変換部の信号を用いて、位相差を測定し、焦点検出を行い、さらに上記の２つの光電変換素子部の信号を加算することで、撮像信号を得る。例えば、特許文献１では、各画素が複数の光電変換部を有し、各画素からの信号を読み出す撮像素子において、画素単位の加算読み出し及び光電変換部毎の単独読み出しを行う技術が開示されている。

特開２０１３−９０１６０号公報

しかしながら、特許文献１では、複数の光電変換部に基づく信号の加算信号と、位相差を測定するための複数の光電変換部の一部の信号の読み出しを高速化する検討が十分になされていない。

本発明の目的は、動作を高速化できる撮像装置、撮像システム及び撮像装置の駆動方法を提供することである。

本発明の一の態様は、各々が入射光に基づく電荷を生成する複数の光電変換部を、各々が有するとともに、行列状に配置された複数の画素と、前記複数の画素の各々に、一の光電変換部が蓄積した電荷に基づく第１の信号と、前記複数の光電変換部が蓄積した電荷の和に基づく第２の信号と、を出力させる制御部と、前記複数の画素の前記第１の信号同士を合成した複数の第１の合成信号、及び前記第２の信号同士を合成した複数の第２の合成信号を生成する合成部と、前記合成部が合成した、前記複数の第１の合成信号のうちの一部の前記第１の合成信号を出力する出力部と、を有することを特徴とする撮像装置である。

本発明の別の態様は、各々が入射光に基づく電荷を生成する複数の光電変換部、及び前記電荷に基づく信号を出力する画素増幅部を、各々が有するとともに、行列状に配置された複数の画素と、前記複数の画素同士の、一の光電変換部が蓄積した電荷の和に各々が基づく複数の第３の信号と、前記複数の画素同士の、前記複数の光電変換部が蓄積した電荷の和に各々が基づく複数の第４の信号と、を前記画素増幅部に出力させる制御部と、前記複数の第３の信号の一部の第３の信号を出力する出力部と、を有することを特徴とする撮像装置である。

本発明の別の態様は、各々が入射光に基づく電荷を生成する複数の光電変換部を、各々が有するとともに、行列状に配置された複数の画素を有する撮像装置の駆動方法であって、前記複数の画素の各々が、一の光電変換部が蓄積した電荷に基づく第１の信号と、前記複数の光電変換部が蓄積した電荷の和に基づく第２の信号と、を出力し、前記複数の画素の前記第１の信号同士を合成した複数の第１の合成信号、及び前記第２の信号同士を合成した複数の第２の合成信号を生成し、前記複数の第１の合成信号のうちの一部の前記第１の合成信号を出力することを特徴とする撮像装置の駆動方法である。

動作を高速化した撮像装置を提供することができる。

第１の実施形態の撮像装置の構成例を示すブロック図である。 第１の実施形態の撮像装置の概念図である。 読み出し領域の概念図である。 撮像装置の構成例を示す回路図である。 撮像装置のタイミングチャートである。 水平読み出しを示すタイミングチャートである。 第２の実施形態の撮像装置の概念図である。 読み出し領域の概念図である。 第３の実施形態の撮像装置の構成例を示す回路図である。 撮像装置のタイミングチャートである。 第４の実施形態の撮像装置の構成例を示す回路図である。 撮像システムの一例を示す図である。

（第１の実施形態）
図１は本発明の第１の実施形態による撮像装置の構成例を示すブロック図であり、図４は撮像装置の構成例を示す回路図である。画素部１００は、撮像領域であり、行列状に配置された複数の画素１０を有する。図４のように、複数の画素１０の各々は、光電変換部１０−１，１０−２と、フローティングディフュージョン１０−５と、画素アンプ（画素増幅部）１０−７と、転送スイッチ１０−３，１０−４と、リセットスイッチ１０−６と、選択スイッチ１０−８とを有する。複数の光電変換部１０−１及び１０−２は、複数の転送スイッチ１０−３及び１０−４を介して同一のフローティングディフュージョン１０−５に接続される。第１の光電変換部１０−１及び第２の光電変換部１０−２は、例えばフォトダイオードであり、それぞれ、入射光を電荷（電子）に変換して蓄積する。第１の転送スイッチ１０−３は、転送信号ＰＴＸ＿Ａがハイレベルになるとオンし、第１の光電変換部１０−１の電荷をフローティングディフュージョン１０−５に転送する。第２の転送スイッチ１０−４は、転送信号ＰＴＸ＿Ｂがハイレベルになるとオンし、第２の光電変換部１０−２の電荷をフローティングディフュージョン１０−５に転送する。画素アンプ１０−７は、フローティングディフュージョン１０−５の電圧を増幅し、出力端子（ソース端子）から出力する。選択スイッチ１０−８は、選択信号ＰＳＥＬがハイレベルになるとオンし、画素アンプ１０−７の出力端子を垂直出力線ＶＬ＿１に接続する。第１列の画素１００は、共通の垂直出力線ＶＬ＿１に接続される。第２列の画素１００は、共通の垂直出力線ＶＬ＿２に接続される。リセットスイッチ１０−６は、リセット信号ＰＲＥＳがハイレベルになるとオンし、光電変換部１０−１，１０−２及びフローティングディフュージョン１０−５を電源電圧にリセットする。垂直走査回路１１は、行列状の画素１００に対して、行単位で、リセット信号ＰＳＥＬ、転送信号ＰＴＸ＿Ａ，ＰＴＸ＿Ｂ及び選択信号ＰＳＥＬを供給する。画素１０は、フローティングディフュージョン１０−５の電圧に応じた信号を出力する。

加算回路１２は、容量１２−１及びスイッチＳＷ４を有し、駆動回路１５の信号に基づき、２列の垂直出力線ＶＬ＿１及びＶＬ＿２の信号を加算して出力、又は、加算せずに出力する。第１の列信号処理回路１３は、アンプ１３−１、フィードバック容量１３−２、入力容量１３−３、フィードバックスイッチＳＷ２、 入力スイッチＳＷ１を有する。第２の列信号処理回路１３は、第１列の列信号処理回路１３に対して、スイッチＳＷ１及びＳＷ２の代わりにスイッチＳＷ３及びＳＷ２’を有する。列信号処理回路１３は、単に増幅するものでもよいし、画素信号からノイズ信号の差分処理を行う相関二重サンプリング（ＣＤＳ）を行うものでもよい。差動アンプ１３−１は、負入力端子が入力容量１３−３に接続され、正入力端子が基準電圧ＶＲＥＦのノードに接続されている。差動アンプ１３−１は、負入力端子に入力される信号を反転増幅した信号を出力する。

列信号処理回路１３の出力信号ａｍｐ＿ｏｕｔは、列ＡＤＣ回路（列アナログデジタル変換部）１４に入力される。列ＡＤＣ回路１４は、駆動回路１５からの信号を基に、列信号処理回路１３から入力されるアナログ信号ａｍｐ＿ｏｕｔをデジタル信号に変換する。列ＡＤＣ回路１４は、コンパレータ１４−１、各列に共通のランプ源１４−２、及び各列に共通のカウンタ１４−３を有する。コンパレータ１４−１は、信号ａｍｐ＿ｏｕｔとランプ源１４−２のランプ信号（参照信号）ＲＡＭＰを比較し、ランプ信号ＲＡＭＰが信号ａｍｐ＿ｏｕｔより大きくなると、出力信号が反転する。カウンタ１４−３は、ランプ信号ＲＡＭＰの生成開始からコンパレータ１４−１の出力信号が反転するまでのカウント値ｃｏｕｎｔをカウントする。カウンタ１４−１のカウント値（デジタル値）ｃｏｕｎｔは、Ｎメモリ１６−１又はＳメモリ１６−２に保持される。Ｎメモリ１６−１には、画素１０のノイズレベルに基づくノイズ信号が保持される。Ｓメモリ１６−２には、画素１０により生成された光電変換信号に基づく画素信号が保持される。Ｎメモリ１６−１及びＳメモリ１６−２は、それぞれ、コンパレータ１４−１からの書き込み用メモリと、水平読み出し線Ｓ＿ｏｕｔ，Ｎ＿ｏｕｔへの読み出し用メモリとを有する。書き込み用メモリに保持された信号は、読み出し用メモリに転送した後、水平走査回路１７の走査によって、水平読み出し線Ｓ＿ｏｕｔ，Ｎ＿ｏｕｔへ水平転送され、出力される。

図２は、撮像装置の概念図である。図２において、画素１０は、一つのマイクロレンズ下に水平方向に分割された２個の光電変換部１０−１及び１０−２を有し、それぞれをＡ及びＢと記載している。光電変換部Ａは光電変換部１０−１に対応し、光電変換部Ｂは光電変換部１０−２に対応する。光電変換部Ａの画素信号をＡ信号と称し、光電変換部Ｂの画素信号をＢ信号と称する。更に、２個の光電変換部Ａ及びＢの光電変換信号を加算した信号に基づく信号をＡ＋Ｂ信号と表現する。焦点検出を行うためには、Ａ信号とＢ信号を抽出し、その位相差を測定する必要がある。本実施形態では、Ａ信号とＡ＋Ｂ信号を読み出し、不図示の処理回路により、Ａ＋Ｂ信号とＡ信号の差分からＢ信号を抽出する。ここで、信号の読み出しを高速化するために、近接するＡ信号同士、及びＡ＋Ｂ信号同士を加算回路１２により加算する。複数の画素同士の、一の光電変換部が蓄積した電荷の和が得られる。即ち、水平走査回路１７によって走査されるデータ数を減らすことで、水平走査時間を短縮できる。図２において、光電変換部Ａ及びＢが結線されている実線は、加算する組み合せを示すものである。具体的な方法は、後述する。図２では、２個のＡ信号同士及び２個のＡ＋Ｂ信号同士を加算しているが、２個に限定されるものではなく、それ以上の数の信号を加算しても良い。さらに、Ａ信号は位相差を測定するために必要であるため、位相差を検出する領域のみから読み出す。すなわち、Ａ信号は一部の列から出力される。これにより、読み出す信号の数を減らすことができ、水平走査回路１７の水平走査時間を短縮することができる。Ａ信号は、画素１０が出力する第１の信号であり、Ａ＋Ｂ信号は画素１０が出力する第２の信号である。

図３は、画素部１００において、位相差を測定し、焦点検出をする焦点検出領域２１の例を示す図である。画素部１００は、画素１０が遮光されたＯＢ領域（オプティカルブラック領域）２２と、入射光を受光可能な開口領域２０とを有する。焦点検出領域２１は、点線で挟まれた領域であり、ＯＢ領域２２の一部の画素と開口領域２０の一部の画素を有する。焦点検出領域２１では、（Ａ＋Ａ）信号が読み出される。（Ａ＋Ａ）信号は、２個の画素１０のＡ信号同士を合成した第１の合成信号である。焦点検出領域２１以外からは、（Ａ＋Ａ）信号は読み出されない。上述の撮像信号は、必ずしも画素部１００の全領域でなくても、ＯＢ領域２２と開口領域２０が含まれる一部の領域から読み出しても良い。この場合、画素部１００の一部の領域内には、一部の領域より狭い焦点検出領域２１を設けて、（Ａ＋Ａ）信号を読み出す。画素部１００の全領域では、撮像信号として、Ａ＋Ｂ信号を近接する２個の画素１０間で加算した信号（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号が読み出される。（Ａ＋Ａ）信号は、複数の画素１０のＡ信号同士を合成した第２の合成信号である。

図５は、撮像装置の駆動方法を示すタイミングチャートである。以下、水平方向に近傍に設けられた２個の画素１０を加算回路１２で加算する場合のタイミング例を示す。本実施形態では、２個の画素１０の信号を加算するためにスイッチＳＷ４をオン、スイッチＳＷ３をオフとする。２個の画素１０の信号を加算せずに、各画素１０の信号を読み出す場合は、スイッチＳＷ４をオフ、スイッチＳＷ３をオンとする。

まず、選択信号ＰＳＥＬがハイレベルとなり、選択スイッチ１０−８がオンし、出力される画素１０の行が選択される。また、リセット信号ＰＲＥＳをハイレベルにすることにより、フローティングディフュージョン１０−５を電源電位にリセットする。この時、スイッチＳＷ２及びＳＷ２’もオンとし、アンプ１３−１をリセット状態にしておく。

時刻ｔ１では、リセット信号ＰＲＥＳをローレベルに遷移させ、リセットスイッチ１０−６をオフにする。すると、垂直出力線ＶＬ＿１及びＶＬ＿２には、画素１０のリセット状態のノイズ信号が出力される。この時、スイッチＳＷ１及びスイッチＳＷ４が共にオンになっているため、垂直出力線ＶＬ＿１の信号と垂直出力線ＶＬ＿２の信号の２つの信号がそれぞれ容量１３−３及び１２−１を介して加算される。

時刻ｔ２では、スイッチＳＷ２及びＳＷ２’をオフにすることにより、列信号処理回路１３は、２個の画素１０のリセット状態のノイズ信号を加算した信号を保持し、信号ａｍｐ＿ｏｕｔを列ＡＤＣ回路１４に出力する。

時刻ｔ３では、ランプ源１４−２はランプ信号ＲＡＭＰの生成を開始し、カウンタ１４−３はカウント値ｃｏｕｎｔのカウントアップを開始する。比較器１４−１は、ランプ信号ＲＡＭＰが信号ａｍｐ＿ｏｕｔより大きくなると、出力信号が反転する。そのタイミングで、カウンタ１４−３のカウント値ｃｏｕｎｔは、Ｎメモリ１６−１に書き込まれる。Ｎメモリ１６−１には、２個の画素１０のリセット状態の信号を加算した信号に基づくデジタル信号が保持される。その後、スイッチＳＷ１及びＳＷ４がオフする。カウンタ１４−３は、ランプ信号ＲＡＭＰが初期値にリセットされるとともに、カウント値ｃｏｕｎｔがリセットされる。

次に、時刻ｔ４では、転送信号ＰＴＸ＿Ａをハイレベルにし、転送スイッチ１０−３がオンする。光電変換部１０−１に蓄積された電荷は、フローティングディフュージョン１０−５に転送される。時刻ｔ５では、ＰＴＸ＿Ａをローレベルにし、転送スイッチ１０−３がオフする。垂直出力線ＶＬ＿１及びＶＬ＿２には、２個の画素１０の光電変換部１０−１に蓄積された電荷量に基づいたＡ信号がそれぞれ出力される。

時刻ｔ６では、スイッチＳＷ１及びＳＷ４がオンする。垂直出力線ＶＬ＿１及びＶＬ＿２のＡ信号は、加算回路１２及び列信号処理回路１３によって加算され、（Ａ＋Ａ）信号が生成される。生成された（Ａ＋Ａ）信号は、列ＡＤＣ回路１４に入力される。

時刻ｔ７では、ランプ源１４−２はランプ信号ＲＡＭＰの生成を開始し、カウンタ１４−３はカウント値ｃｏｕｎｔのカウントアップを開始する。比較器１４−１は、ランプ信号ＲＡＭＰが信号ａｍｐ＿ｏｕｔより大きくなると、出力信号が反転する。そのタイミングで、カウンタ１４−３のカウント値ｃｏｕｎｔは、Ｓメモリ１６−２に書き込まれる。Ｓメモリ１６−１には、（Ａ＋Ａ）信号に基づくデジタル信号が保持される。各列のＳメモリ１６−２のデジタル信号は水平読み出し線Ｓ＿ｏｕｔに順次水平転送され、各列のＮメモリ１６−１のデジタル信号は水平読み出し線Ｎ＿ｏｕｔに順次水平転送される。その後、スイッチＳＷ１及びＳＷ４がオフする。

時刻ｔ８では、転送信号ＰＴＸ＿ＡとＰＴＸ＿Ｂを同時にハイレベルにし、転送スイッチ１０−３及び１０−４がオンする。この時、フローティングディフュージョン１０−５には、光電変換部１０−１の蓄積電荷と、光電変換部１０−２の蓄積電荷とが加算された電荷が保持される。

時刻ｔ９では、転送信号ＰＴＸ＿ＡとＰＴＸ＿Ｂを同時にローレベルにし、転送スイッチ１０−３及び１０−４がオフする。垂直出力線ＶＬ＿１及びＶＬ＿２には、それぞれ、２個の光電変換部１０−１及び１０−２の双方の光電変換信号をフローティングディフュージョン１０−５上で加算したＡ＋Ｂ信号に基づいた信号が出力される。

時刻ｔ１０では、スイッチＳＷ１及びＳＷ４がオンする。垂直出力線ＶＬ＿１及びＶＬ＿２の２個のＡ＋Ｂ信号は、加算回路１２及び列信号処理回路１３によって加算され、（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号が生成される。生成された（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号は、列ＡＤＣ回路１４に入力される。

時刻ｔ１１では、ランプ源１４−２はランプ信号ＲＡＭＰの生成を開始し、カウンタ１４−３はカウント値ｃｏｕｎｔのカウントアップを開始する。比較器１４−１は、ランプ信号ＲＡＭＰが信号ａｍｐ＿ｏｕｔより大きくなると、出力信号が反転する。そのタイミングで、カウンタ１４−３のカウント値ｃｏｕｎｔは、Ｓメモリ１６−２に書き込まれる。Ｓメモリ１６−１には、（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号に基づくデジタル信号が保持される。各列のＳメモリ１６−２のデジタル信号は水平読み出し線Ｓ＿ｏｕｔに順次水平転送され、各列のＮメモリ１６−１のデジタル信号は水平読み出し線Ｎ＿ｏｕｔに順次水平転送される。

以上で説明した時刻ｔ４〜ｔ８の動作は、第１のモードの動作である。時刻ｔ４〜ｔ５では、垂直走査回路（制御部）１１は、複数の画素１０に対して、複数の光電変換部１０−１及び１０−２のうちの１個の光電変換部１０−１がフローティングディフュージョン１０−５に接続された状態でＡ信号を出力させる。時刻ｔ６〜ｔ８では、加算回路（合成部）１２は、同一行の複数列の画素１０毎の出力信号を加算（合成）し、（Ａ＋Ａ）信号を出力する。具体的には、加算回路１２は、複数列の画素１０の出力線ＶＬ＿１及びＶＬ＿２を容量１３−３及び１２−１を介して同一ノードに接続することにより加算（合成）する。その後、水平走査回路（出力部）１７は、図６の期間ｐ１において、加算回路１２により加算された（Ａ＋Ａ）信号の一部（焦点検出領域２１に基づく信号）を選択して出力する。

時刻ｔ８以降の動作は、第２のモードの動作である。時刻ｔ８〜ｔ９では、垂直走査回路（制御部）１１は、複数の画素１０に対して、複数の光電変換部１０−１及び１０−２がフローティングディフュージョン１０−５に接続された状態でＡ＋Ｂ信号を出力させる。時刻ｔ１０以降では、加算回路（合成部）１２は、同一行の複数列の画素１０毎の出力信号を加算（合成）し、（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号を出力する。その後、水平走査回路（出力部）１７は、図６の期間ｐ２において、加算回路１２により加算された（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号（画素部１００の全領域の信号）を出力する。

本実施形態の特徴は、複数列の画素１０から読み出したＡ信号同士を加算することにより（Ａ＋Ａ）信号を生成し、複数列の画素１０から読み出したＡ＋Ｂ信号同士を加算することにより（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号を生成する点である。また、本実施形態の特徴は、画素部１００の全領域ではなく、焦点検出領域２１のみのＡ信号の加算信号を出力する点である。

本実施形態では、Ａ＋Ｂ信号を得る手段はフローティングディフュージョン１０−５上での加算に限定されるものではない。なお、Ｓメモリ１６−２は、Ａ信号用とＡ＋Ｂ信号用のメモリを個別に持っていてもいいし、共通のメモリを時分割で使用しても良い。

図６は、水平走査回路１７の水平転送読み出しのタイミングチャートである。水平読み出し線Ｎ＿ｏｕｔ及びＳ＿ｏｕｔは、デジタルデータの１ビットを示したものである。転送パルスｐｔ１〜ｐｔ２６は、水平走査回路１７から各列のＮメモリ１６−１及びＳメモリ１６−２に入力されるパルスである。パルス名ｐｔの添え字は、列の番号を示すものである。転送パルスｐｔ７〜ｐｔ１９は、図３の点線で挟まれた焦点検出領域２１の水平区間を示す。

期間ｐ１では、Ｓメモリ１６−２には、Ａ＋Ａ信号のデジタル値が保持されている。期間ｐ２では、Ｓメモリ１６−２には、（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号のデジタル値が保持されている。期間ｐ１は、Ａ＋Ａ信号が出力される期間である。期間ｐ１において、水平走査回路１７は焦点検出領域２１にあたる列のみを走査するため、該当列の転送パルスｐｔ７〜ｐｔ１９を順次走査する。これにより、焦点検出領域２１のみのＡ＋Ａ信号のデジタル値が順次出力されるので、読み出し速度は高速になる。

期間ｐ２は、（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号のデジタル値が出力される期間である。期間ｐ２において、水平走査回路１２は、画素部１００の全ての列を走査するため、該当列の転送パルスｐｔ１〜ｐｔ２６を順次走査する。これにより、画素部１００の全領域の（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号のデジタル値が順次出力される。

（Ａ＋Ａ）信号のデジタル値と（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号のデジタル値を共通のＳメモリ１６−２に時分割で保持することができる。本実施形態は、複数列のＡ信号を加算することにより（Ａ＋Ａ）信号を生成し、複数列の（Ａ＋Ｂ）信号を加算することにより（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号を生成する。（Ａ＋Ａ）信号の生成時には、焦点検出領域２１の画素１０のみのＡ信号を読み出すことにより、読み出すデータ数を減らし、読み出し速度を高速化することができる。本実施形態では、列毎にアナログデジタル変換を行い、デジタル信号を読み出す方式を示したが、アナログデジタル変換を行わずにアナログ信号を出力する形式でもよい。

本実施形態は、以下の（１）〜（３）を組み合わせることで、Ｓ／Ｎの高い信号を短い時間で読み出すことができる効果を奏する。
（１）焦点検出（位相差検出）をするための信号を画素１０からＡ信号として読み出し、撮像信号をＡ＋Ｂ信号として読み出す。
（２）焦点検出を行う焦点検出領域２１の画素ではＡ＋Ｂ信号に加えてＡ信号を読み出し、焦点検出を行わない領域（焦点検出領域２１以外の領域）の画素ではＡ信号を読み出さない。
（３）複数列の画素１０のＡ信号同士を加算し、複数列の画素１０のＡ＋Ｂ信号同士を加算する。

（２）により、データ量を減らし、読み出し速度を高速化することができる。Ａ信号は、Ａ＋Ｂ信号に比べて信号が小さく、Ａ＋Ｂ信号からＡ信号を減算して得られるＢ信号は更にＳ／Ｎが劣り、低照度での焦点検出精度を劣化させる要因になる。本実施形態によれば、複数列のＡ信号を加算することでＡ信号のＳ／Ｎを向上させ、低照度での焦点検出精度を向上させることができる。また、複数列のＡ＋Ｂ信号を加算することにより、Ｓ／Ｎの高い撮像信号を得ることができる。

（第２の実施形態）
図７は、図２に対応し、本発明の第２の実施形態による撮像装置の概念図である。図８は、図３と同様に、画素部１００において、焦点検出領域２１の例を示す図である。本実施形態は、第１の実施形態に対して、構成及び駆動タイミングが同じであり、焦点検出領域が異なる。本実施形態では、焦点検出する焦点検出領域は開口領域２０であり、焦点検出しない領域はＯＢ領域２２である。（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号は、画素部１００の全領域の画素を基に生成される。Ａ＋Ａ信号は、開口領域２０の画素のみを基に生成され、ＯＢ領域２２では生成されない。ＯＢ領域２２では、複数列のＡ＋Ｂ信号が加算された（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号が生成される。開口領域２０では、複数列のＡ＋Ｂ信号が加算された（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号と、複数列のＡ信号が加算された（Ａ＋Ａ）信号が生成される。焦点検出をしないＯＢ領域２２では、Ａ＋Ａ信号を読み出さないので、データ量を減らし、高速に読み出すことができる。

また、第１、第２の実施形態では、（Ａ＋Ａ）信号、（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号を、画素１０の各々の画素アンプ１０−７が出力した信号を合成して生成していた。他の例として、複数の画素１０のフローティングディフージョン１０−５の電荷同士を合成して、画素アンプ１０−７が（Ａ＋Ａ）信号、（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号をそれぞれ出力するようにしても良い。

（第３の実施形態）
図９は、図４と同様に、本発明の第３の実施形態による撮像装置の一部の構成例を示す図である。本実施形態は、第１の実施形態に対して、複数列の画素信号の合成方法が異なる。本実施形態は、複数列の画素信号の合成方法として、容量において信号を平均化する。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の信号保持回路１８は、垂直出力線ＶＬ＿１に接続され、容量１８−１，１８−２及びスイッチＳＷ６〜ＳＷ９を有する。第２の信号保持回路１８は、垂直出力線ＶＬ＿２に接続され、容量１８−１，１８−２及びスイッチＳＷ１０〜ＳＷ１３を有する。加算回路１２は、スイッチＳＷ５を有する。スイッチＳＷ５をオンすることにより、垂直出力線ＶＬ１の信号及び垂直出力線ＶＬ２の信号が平均化（合成）される。信号保持回路１８の出力端子は、図４の列信号処理回路１３に接続される。なお、スイッチＳＷ８及びＳＷ１２は、それぞれ、図４のコンパレータ１４−１又はＮメモリ１６−１に接続するようにしてもよい。同様に、スイッチＳＷ９及びＳＷ１３は、それぞれ、図４のコンパレータ１４−１又はＳメモリ１６−２に接続するようにしてもよい。

図１０は、図９の撮像装置の駆動方法を示すタイミングチャートである。以下、２個の画素１０の信号を平均化（合成）する例を示す。２個の画素１０の信号を平均化（合成）するために、スイッチＳＷ５をオン、スイッチＳＷ１０及びＳＷ１１をオフとしている。信号ｏｕｔ＿ｎは、スイッチＳＷ８に接続される列信号処理回路１３の出力信号ａｍｐ＿ｏｕｔに対応する。信号ｏｕｔ＿ｓは、スイッチＳＷ９に接続される列信号処理回路１３の出力信号ａｍｐ＿ｏｕｔに対応する。

まず、選択信号ＰＳＥＬがハイレベルとなり、選択スイッチ１０−８がオンし、画素１０の行が選択される。また、リセット信号ＰＲＥＳをハイレベルにすることで、リセットスイッチ１０−６がオンし、フローティングディフュージョン１０−５を電源電圧にリセットする。

時刻ｔ１２では、リセット信号ＰＲＥＳをローレベルに遷移させると、リセットスイッチ１０−６がオフし、垂直出力線ＶＬ＿１及びＶＬ＿２には画素１０のリセット状態に基づく信号が出力される。この時、スイッチＳＷ６及びＳＷ５がオンであるので、垂直出力線ＶＬ＿１及びＶＬ＿２が相互に接続される。この時、容量１８−１には、トランジスタ１０−７及び１０−８の実効抵抗値に基づく垂直出力線ＶＬ＿１とＶＬ＿２の電圧の略平均値が蓄積される。この平均値は、垂直出力線ＶＬ＿１とＶＬ＿２の電圧値が近い場合は、真の平均値に極めて近く、垂直出力線ＶＬ＿１とＶＬ＿２の電圧値が離れている場合は、垂直出力線ＶＬ＿１とＶＬ＿２の電圧が高い電圧に重みづけされた値が容量１８−１に蓄積される。一般的に、画素１０のリセット状態では、垂直出力線ＶＬ＿１及びＶＬ＿２の電圧は近い値である。

時刻ｔ１３では、スイッチＳＷ６をオフとし、容量１８−１に電荷を保持する。その直後の時刻ｔ１４では、スイッチＳＷ８をオンとし、容量１８−１に保持した信号を出力する。その後、スイッチＳＷ８をオフにする。

時刻１５では、転送信号ＰＴＸ＿Ａをハイレベルにし、転送スイッチ１０−３がオンする。光電変換部１０−１に蓄積された電荷は、フローティングディフュージョン１０−５へ転送される。時刻ｔ１６では、転送信号ＰＴＸ＿Ａをローレベルにし、転送スイッチ１０−３がオフし、上記の転送が終了する。また、スイッチＳＷ７のオンにより、容量１８−２には、垂直出力線ＶＬ＿１及びＶＬ＿２の電圧の略平均値である（Ａ＋Ａ）／２信号が保持される。時刻ｔ１８では、スイッチＳＷ９をオンにして、容量１８−２の保持信号を出力する。

時刻ｔ１９では、転送信号ＰＴＸ＿Ａ及びＰＴＸ＿Ｂを同時にハイレベルにし、転送スイッチ１０−３及び１０−４がオンする。この時、フローティングディフュージョン１０−５には、光電変換部１０−１の蓄積電荷と、光電変換部１０−２の蓄積電荷とが加算された電荷が保持されることになる。垂直出力線ＶＬ＿１及びＶＬ＿２には、それぞれ、２個の光電変換部１０−１及び１０−２の双方の光電変換信号をフローティングディフュージョン１０−５上で加算したＡ＋Ｂ信号が出力される。また、スイッチＳＷ７をオンにすることで、容量１８−２には垂直出力線ＶＬ＿１及びＶＬ＿２の電圧が平均化された信号、つまり［（Ａ＋Ｂ）＋（Ａ＋Ｂ）］／２信号が書き込まれる。

時刻ｔ２０では、転送信号ＰＴＸ＿Ａ及びＰＴＸ＿Ｂをローレベルとし、転送スイッチ１０−３及び１０−４がオフし、上記の転送が終了する。時刻ｔ２１では、スイッチＳＷ７をオフして、容量１８−２は信号［（Ａ＋Ｂ）＋（Ａ＋Ｂ）］／２を保持する。時刻ｔ２２では、スイッチＳＷ９をオンにして、容量１８−２の保持信号を出力する。

以上で説明した、時刻ｔ１５〜ｔ１９の動作は、第１のモードの動作である。時刻ｔ１５〜ｔ１６では、垂直走査回路（制御部）１１は、複数の画素１０に対して、複数の光電変換部１０−１及び１０−２のうちの１個の光電変換部１０−１がフローティングディフュージョン１０−５に接続された状態でＡ信号を出力させる。加算回路（合成部）１２は、同一行の複数列の画素１０毎の出力信号を平均化（合成）し、（Ａ＋Ａ）／２信号を出力する。具体的には、加算回路１２は、複数列の画素の出力線ＶＬ＿１及びＶＬ＿２を接続することにより平均化（合成）する。その後、水平走査回路（出力部）１７は、図６の期間ｐ１において、加算回路１２により平均化された（Ａ＋Ａ）／２信号の一部（焦点検出領域２１に基づく信号）を選択して出力する。

時刻ｔ１９以降の動作は、第２のモードの動作である。時刻ｔ１９〜ｔ２０では、垂直走査回路（制御部）１１は、複数の画素１０に対して、複数の光電変換部１０−１及び１０−２がフローティングディフュージョン１０−５に接続された状態でＡ＋Ｂ信号を出力させる。時刻ｔ１０以降では、加算回路（合成部）１２は、同一行の複数列の画素１０毎の出力信号を平均化（合成）し、［（Ａ＋Ｂ）＋（Ａ＋Ｂ）］／２信号を出力する。その後、水平走査回路（出力部）１７は、図６の期間ｐ２において、加算回路１２により平均化された［（Ａ＋Ｂ）＋（Ａ＋Ｂ）］／２信号（画素部１００の全領域の信号）を出力する。

これにより、複数列のＡ信号の平均化処理、及び複数列のＡ＋Ｂ信号の平均化処理が行われる。本実施形態は、第１の実施形態と同様に、焦点検出領域２１のみでＡ信号の平均値を生成することにより、読み出すデータ数を減らし、高速に読み出すことができる。また、本実施形態は、平均化処理により、データ数を減らす効果を得る。また、本実施形態は、加算又は平均化処理のための能動的な回路を配置することなく、実施することが可能である。本実施形態での平均化処理は、垂直出力線ＶＬ＿１及びＶＬ＿２を接続することにより平均化処理を行ったが、垂直出力線ＶＬ＿１用の容量と垂直出力線ＶＬ＿２用の容量にそれぞれを読み出し、各容量間をショートさせることで平均化する処理を行ってもよい。図９の加算回路１２は、上記の各容量間ショートさせる場合に比べ、各容量間をショートさせる時間の短縮、平均処理時の必要な容量数を削減し、他の処理に割り当てるなどの効果がある。

また、第１〜第３の実施形態では、同一行の画素１０のＡ信号同士、Ａ＋Ｂ信号同士を合成していた。他の例として、複数行の画素１０のＡ信号同士、Ａ＋Ｂ信号同士を合成するようにしても良い。この複数行の画素１０のＡ信号同士、Ａ＋Ｂ信号同士の合成は、垂直走査回路１１が複数行の画素１０を同時に選択して、垂直出力線ＶＬ＿１に複数行の画素１０が同時に出力されるようにしても良い。

（第４の実施形態）
図１１は、本発明の第４の実施形態による撮像装置の構成例を示す図である。本実施形態は、複数列のデジタルデータを加算する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態に対して、アナログデジタル変換後のデジタルデータを加算する点が異なる。図１１は、図４に対して、容量１２−１及びスイッチＳＷ４を削除し、加算回路１９を追加したものである。書き込み用メモリ１６−１ａ及び読み出し用メモリ１６−１ｂは、図４のＮメモリ１６−１に対応する。書き込み用メモリ１６−２ａ及び読み出し用メモリ１６−２ｂは、図４のＳメモリ１６−２に対応する。加算回路（合成部）１９は、複数列の書き込み用メモリ１６−１ａのデジタルデータを加算（合成）し、読み出し用メモリ１６−１ｂに書き込む。また、加算回路（合成部）１９は、複数列の書き込み用メモリ１６−２ａのデジタルデータを加算（合成）し、読み出し用メモリ１６−２ｂに書き込む。画素１０からＡ信号を読み出した時には、読み出し用メモリ１６−２ｂには、複数列のＡ信号同士を加算したＡ＋Ａ信号が保持される。また、画素１０からＡ＋Ｂ信号を読み出した時には、読み出し用メモリ１６−２ｂには、複数列のＡ＋Ｂ信号同士を加算した（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号が保持される。本実施形態は、第１の実施形態と同様に、焦点検出領域２１のみでＡ＋Ａ信号を生成することにより、読み出すデータ数を減らし、高速に読み出すことができる。

また、本実施形態では、同一行の画素１０のＡ信号同士、Ａ＋Ｂ信号同士を合成していた。他の例として、複数行の画素１０のＡ信号同士、Ａ＋Ｂ信号同士を合成するようにしても良い。例えば、加算回路１９が、複数行の画素１０のデジタルデータのＡ信号同士、Ａ＋Ｂ信号同士を合成するようにすればよい。

（第５の実施形態）
図１２は、本発明の第５の実施形態による撮像システムの構成例を示す図である。撮像システムは、第１〜第４の実施形態による撮像装置１５４を有する。撮像システムとして、デジタルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１２には、撮像システムの例として、デジタルカメラに撮像装置１５４を適用した場合を示す。

撮像システムは、被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２の保護のためのバリア１５１、レンズ１５２を通った光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は、撮像装置１５４に光を導く光学系である。また、撮像システムは、撮像装置１５４が出力する出力信号の処理を行う出力信号処理部１５５を有する。出力信号処理部１５５は、デジタル信号処理部を有し、撮像装置１５４が出力する信号を、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。

また、撮像システムは、画像データを一時的に記憶する為のバッファメモリ部１５６、記録媒体に対して記録又は読み出しを行うための記憶媒体制御インターフェース部１５８を有する。さらに、撮像システムは、画像データの記録又は読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９を有する。さらに、撮像システムは、外部コンピュータ等と通信する為の外部インターフェース部１５７、各種演算とデジタルカメラ全体を制御する全体制御・演算部１５１０、及び撮像装置１５４を有する。さらに、撮像システムは、撮像装置１５４及び出力信号処理部１５５に、各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは、外部から入力されてもよい。撮像システムは、少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。また、出力信号処理部１５５は、撮像装置１５４が出力する位相差検出のための（Ａ＋Ａ）信号又は（Ａ＋Ａ）／２信号を用いて、光学系の焦点を検出することができる。さらに、出力信号処理部１５５は、撮像装置１５４が出力する（Ａ＋Ｂ）＋（Ａ＋Ｂ）信号又は［（Ａ＋Ｂ）＋（Ａ＋Ｂ）］／２信号を用いて、画像を生成することができる。以上のように、本実施形態の撮像システムは、撮像装置１５４を適用して、光学系の焦点検出と、画像の生成とを行うことが可能である。

なお、第１〜第５の実施形態では、画素１０のカラーフィルタは、ＲＧＢＧの市松フィルタを用いることができる。撮像装置の各画素１０にカラーフィルタを設けた場合は、同色の画素からの光電変換信号同士を加算するのが好ましい。

上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０ 画素、１０−１，１０−２ 光電変換部、１０−３，１０−４ 転送スイッチ，１０−５ フローティングディフュージョン、１１ 垂直走査回路、１２ 加算回路、１２−１ 容量、１７ 水平走査回路

Claims (9)

1. 各々が入射光に基づく電荷を生成する複数の光電変換部を、各々が有するとともに、行列状に配置された複数の画素と、
   前記複数の画素の各々に、一の光電変換部が蓄積した電荷に基づく第１の信号と、前記複数の光電変換部が蓄積した電荷の和に基づく第２の信号と、を出力させる制御部と、
   前記複数の画素の前記第１の信号同士を合成した複数の第１の合成信号、及び前記第２の信号同士を合成した複数の第２の合成信号を生成する合成部と、
   前記合成部が合成した、前記複数の第１の合成信号のうちの一部の前記第１の合成信号を出力する出力部と、
   を有することを特徴とする撮像装置。
2. 前記合成部は、複数列の前記画素の前記第１の信号同士、及び前記第２の信号同士を加算することを特徴とする請求項１記載の撮像装置。
3. 前記合成部は、複数列の前記画素の前記第１の信号同士、及び前記第２の信号同士を平均化することを特徴とする請求項１記載の撮像装置。
4. 前記撮像装置は、各々が前記画素から前記第１の信号及び前記第２の信号がそれぞれ出力されるとともに、各々が前記複数の画素が配された列に対応して設けられた複数列の出力線をさらに有し、
   前記合成部は、前記複数列の出力線を、容量を介して同一ノードに互いに接続することにより、前記第１の合成信号、及び前記第２の合成信号を生成することを特徴とする請求項１又は２記載の撮像装置。
5. さらに、前記第１の信号と前記第２の信号のそれぞれをデジタル信号に変換するアナログデジタル変換部を有し、
   前記合成部は、前記アナログデジタル変換部が出力するデジタル信号を合成することで、前記第１の合成信号、及び前記第２の合成信号を生成することを特徴とする請求項１又は２記載の撮像装置。
6. 前記撮像装置は、各々が前記画素から前記第１の信号及び前記第２の信号がそれぞれ出力されるとともに、各々が前記複数の画素が配された列に対応して設けられた複数列の出力線をさらに有し、
   前記合成部は、前記複数列の出力線を接続することにより合成することを特徴とする請求項１又は３記載の撮像装置。
7. 各々が入射光に基づく電荷を生成する複数の光電変換部、及び前記電荷に基づく信号を出力する画素増幅部を、各々が有するとともに、行列状に配置された複数の画素と、
   前記複数の画素同士の、一の光電変換部が蓄積した電荷の和に各々が基づく複数の第３の信号と、
   前記複数の画素同士の、前記複数の光電変換部が蓄積した電荷の和に各々が基づく複数の第４の信号と、を前記画素増幅部に出力させる制御部と、
   前記複数の第３の信号の一部の第３の信号を出力する出力部と、
   を有することを特徴とする撮像装置。
8. 請求項１〜７のいずれか１項に記載の撮像装置と、
   前記撮像装置に光学像を結像させる光学系と、
   前記第１のモードの前記撮像装置の出力信号を用いて前記光学系の焦点を検出し、前記第２のモードの前記撮像装置の出力信号を用いて画像を生成する出力信号処理部と、
   を有することを特徴とする撮像システム。
9. 各々が入射光に基づく電荷を生成する複数の光電変換部を、各々が有するとともに、行列状に配置された複数の画素を有する撮像装置の駆動方法であって、
   前記複数の画素の各々が、一の光電変換部が蓄積した電荷に基づく第１の信号と、前記複数の光電変換部が蓄積した電荷の和に基づく第２の信号と、を出力し、
   前記複数の画素の前記第１の信号同士を合成した複数の第１の合成信号、及び前記第２の信号同士を合成した複数の第２の合成信号を生成し、
   前記複数の第１の合成信号のうちの一部の前記第１の合成信号を出力することを特徴とする撮像装置の駆動方法。

Images