JP2015041397A - 半導体記憶装置および半導体記憶装置の制御方法 - Google Patents
半導体記憶装置および半導体記憶装置の制御方法 Download PDFInfo
- Publication number
- JP2015041397A JP2015041397A JP2013172104A JP2013172104A JP2015041397A JP 2015041397 A JP2015041397 A JP 2015041397A JP 2013172104 A JP2013172104 A JP 2013172104A JP 2013172104 A JP2013172104 A JP 2013172104A JP 2015041397 A JP2015041397 A JP 2015041397A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- sense amplifier
- memory cell
- transistor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dram (AREA)
Abstract
【課題】配線本数を低減することが可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第1および第2のメモリセルを含むメモリセルアレイと、第1のビット線を介して第1のメモリセルと接続された第1のセンスアンプと、第1のビット線に隣接して配置された第2のビット線を介して第2のメモリセルと接続された第2のセンスアンプと、第1のビット線上に設けられた第1のトランジスタと、第2のビット線上に設けられた第2のトランジスタと、を備え、メモリセルアレイが、第1のセンスアンプと第2のセンスアンプとの間に配置され、第1および第2のセンスアンプが共通の制御信号に応じて動作する。
【選択図】図7
【解決手段】半導体記憶装置は、第1および第2のメモリセルを含むメモリセルアレイと、第1のビット線を介して第1のメモリセルと接続された第1のセンスアンプと、第1のビット線に隣接して配置された第2のビット線を介して第2のメモリセルと接続された第2のセンスアンプと、第1のビット線上に設けられた第1のトランジスタと、第2のビット線上に設けられた第2のトランジスタと、を備え、メモリセルアレイが、第1のセンスアンプと第2のセンスアンプとの間に配置され、第1および第2のセンスアンプが共通の制御信号に応じて動作する。
【選択図】図7
Description
本発明は、半導体記憶装置および半導体記憶装置の制御方法に関する。
半導体記憶装置の消費電力を低減する方法として、外部電源電圧よりも低い内部電源電圧を生成して、当該内部電源電圧を用いてメモリセル、デコーダ、センスアンプなどの内部回路を駆動する方法が知られている。
しかしながら、センスアンプの駆動に内部電源電圧が使用されると、センスアンプの動作速度が低下してしまう。半導体記憶装置からデータを読み出す速度は、センスアンプの動作速度に応じて決まるため、センスアンプの動作速度が低下すると、半導体記憶装置からデータを読み出す速度が遅くなってしまう。
これに対して、特許文献1には、内部電源電圧を低くした半導体記憶装置において、センスアンプとメモリセルアレイとの間を電気的に接続または切断するシェアードMOSトランジスタを設けることが記載されている。この半導体記憶装置では、センスアンプが動作するときにセンスアンプからメモリセルアレイを切り離してセンスアンプの負荷を軽減することで、センスアンプの動作速度を向上させている。
しかしながら、上述したようにシェアードMOSトランジスタを使用した場合、隣接するビット線間でエネルギー伝達が生じ、その結果、ノイズが大きくなることがある。これに対して特許文献1では、メモリアレイに接続された2つのセンスアンプを時分割で駆動することでノイズを低減する方法が開示されている。特許文献1に記載の方法では、一方のセンスアンプを駆動している間、他方のセンスアンプと接続されたビット線にはプリチャージ電圧が印加されているため、このビット線の電位が固定されてビット線間でエネルギー伝達が生じ難くなり、ノイズを低減することができる。
しかしながら、特許文献1に記載の半導体記憶装置では、配線本数が増加してしまう恐れがあるということを本願発明者らは明らかにした。すなわち、特許文献1に記載の半導体記憶装置では、1つのメモリアレイの両側に配置された複数のセンスアンプ列が、それぞれ異なる制御信号(例えば、センスアンプイネーブル信号SANT0,1、SAP1T0,1、SAP2T0,1、および、カラム選択信号YS0,1)に従って駆動されている。このため、制御信号を伝送するための配線を複数のセンスアンプ列それぞれに対応して設ける必要があり、配線本数が増加してしまう。
本発明の半導体記憶装置は、
第1および第2のメモリセルを含むメモリセルアレイと、
第1のビット線を介して前記第1のメモリセルと接続された第1のセンスアンプと、
前記第1のビット線に隣接して配置された第2のビット線を介して前記第2のメモリセルと接続された第2のセンスアンプと、
前記第1のビット線上に設けられた第1のトランジスタと、
前記第2のビット線上に設けられた第2のトランジスタと、を備え、
前記メモリセルアレイが、前記第1のセンスアンプと前記第2のセンスアンプとの間に配置され、
前記第1および第2のセンスアンプが共通の制御信号に応じて動作する。
第1および第2のメモリセルを含むメモリセルアレイと、
第1のビット線を介して前記第1のメモリセルと接続された第1のセンスアンプと、
前記第1のビット線に隣接して配置された第2のビット線を介して前記第2のメモリセルと接続された第2のセンスアンプと、
前記第1のビット線上に設けられた第1のトランジスタと、
前記第2のビット線上に設けられた第2のトランジスタと、を備え、
前記メモリセルアレイが、前記第1のセンスアンプと前記第2のセンスアンプとの間に配置され、
前記第1および第2のセンスアンプが共通の制御信号に応じて動作する。
また、本発明の半導体記憶装置は、
第1および第2のメモリセルを含むメモリセルアレイと、
第1のビット線を介して前記第1のメモリセルと接続された第1のセンスアンプと、
前記第1のビット線に隣接して配置された第2のビット線を介して前記第2のメモリセルと接続された第2のセンスアンプと、を備え、
前記第1および第2のメモリセルに記憶されたデータが、時分割で前記第1のビット線および第2のビット線にそれぞれ読み出され、
前記第1および第2のセンスアンプが、同時に活性化される。
第1および第2のメモリセルを含むメモリセルアレイと、
第1のビット線を介して前記第1のメモリセルと接続された第1のセンスアンプと、
前記第1のビット線に隣接して配置された第2のビット線を介して前記第2のメモリセルと接続された第2のセンスアンプと、を備え、
前記第1および第2のメモリセルに記憶されたデータが、時分割で前記第1のビット線および第2のビット線にそれぞれ読み出され、
前記第1および第2のセンスアンプが、同時に活性化される。
また、本発明の半導体記憶装置の制御方法は、
第1のトランジスタを非導通状態から導通状態にして、第1のメモリセルの第1のデータを第1のビット線を介して第1のセンスアンプに転送し、
前記第1のトランジスタを前記非導通状態から前記導通状態にした後に、第2のトランジスタを前記非導通状態から前記導通状態にして、第2のメモリセルの第2のデータを第2のビット線を介して第2のセンスアンプに転送し、
前記第2のトランジスタを前記非導通状態から前記導通状態にした後に、前記第1及び第2のセンスアンプを実質的に同時に活性化して、前記第1及び第2のデータを増幅する。
第1のトランジスタを非導通状態から導通状態にして、第1のメモリセルの第1のデータを第1のビット線を介して第1のセンスアンプに転送し、
前記第1のトランジスタを前記非導通状態から前記導通状態にした後に、第2のトランジスタを前記非導通状態から前記導通状態にして、第2のメモリセルの第2のデータを第2のビット線を介して第2のセンスアンプに転送し、
前記第2のトランジスタを前記非導通状態から前記導通状態にした後に、前記第1及び第2のセンスアンプを実質的に同時に活性化して、前記第1及び第2のデータを増幅する。
本発明によれば、センスアンプとメモリセルアレイとの間のビット線上にトランジスタが設けられた導体記憶装置において、隣接するビット線にそれぞれ接続されたセンスアンプが、共通の制御信号に従って動作する。このため、各センスアンプに制御信号を供給する配線を共通にすることができ、配線本数を低減することが可能になる。
以下、本発明の実施形態について添付の図面を参照して説明する。なお、本明細書および図面において、同一の機能を有する構成要素については同じ符号を付することにより重複説明を省略する場合がある。
図1は、本発明の第1の実施形態にかかる半導体記憶装置の構成例を示すブロック図である。
図1に示す半導体記憶装置CHIPMは、シンクロナスDRAM(SDRAM)である。
図1に示す各回路ブロックは、タイミング生成回路TCGで生成される内部制御信号にしたがって動作する。タイミング生成回路TCGには、カラムタイミング制御回路及びロウタイミング制御回路が含まれる。タイミング生成回路TCGに入力される制御信号には、チップ選択信号/CS、ロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS、ライトイネーブル信号/WEがある。これらの制御信号は、クロック信号CLKに同期して入力される。
また、タイミング生成回路TCGには、SDRAMの動作モード、例えばカラムレイテンシCLのクロック数、出力データ方式、ライトリカバリクロック数等で指定される動作モードも入力される。これらの動作モードは、外部ピンから入力される、チップ選択信号/CS、ロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS、ライトイネーブル信号/WE等の制御信号と、アドレスピンから入力されるアドレス信号との組み合わせから成るコマンドで指定される。コマンドはモードレジスタMRで保持される。
クロックイネーブル信号CKEは、クロック信号CLKを有効にするか、無効にするかを指定する信号である。入出力マスク信号DQMは、入出力端子DQ0,DQ1,…,DQnを用いて入出力されるデータをマスクする、データ入出力バッファI/O_Bを制御するための信号である。
電源発生回路VGは、外部から供給される外部電源VDD及び接地電位VSSに基づいて、ワード線選択電圧VPP、周辺回路電源電圧VPERI、アレイ電圧VARY、オーバードライブ電圧VOD、ビット線プリチャージ電圧VBLP、プレート電圧VPLT、ワード線非選択電圧VKK、基板電圧VBB等の内部電圧を生成し、各回路へ生成した内部電圧を供給する。
SDRAMでは、アドレス入力端子A0,A1,…,AnにロウアドレスXA0,XA1,…,XAn及びカラムアドレスYA0,YA1,…,YAnを時分割で入力するアドレスマルチプレックス方式が採用されている。アドレス入力端子からロウアドレスバッファXABに入力されたロウアドレスXA0,XA1,…,XAnは、XプリデコーダPXDECでプリデコードされた後、ロウアドレスデコーダXDECでデコードされ、そのデコード結果に応じて1つのメモリアレイARY内の特定のワード線が選択され、該ワード線に対応する1ワード分のメモリセルに対するデータの書き込み/読み出しが可能になる。
ロウアドレスデコーダXDECが備える階層スイッチコントローラLSWCTLAは、ロウアドレスのデコード結果に応じてメモリセルアレイMCA内の階層スイッチを制御する。この階層スイッチコントローラLSWCTLAは、メモリセルアレイMCAにセンスアンプイネーブル信号SANT,SAP1T,およびSAP2Tを出力する。ロウアドレスに続いてカラムアドレスバッファYABにカラムアドレスが入力されると、該カラムアドレスはYプリデコーダPYDECでプリデコードされた後、カラムアドレスデコーダYDECがメモリセルアレイMCAにカラム選択信号YSを出力することによりデータを読み出すまたは書き込むメモリセルが選択される。
なお、SDRAMは、通常、バンクアドレスで指定される複数のメモリアレイ(またはメモリバンク)を備えている。図1では、半導体記憶装置CHIPMが備える複数のバンクのうち、1つのメモリセルアレイMCA(BANK0)のみを代表して示している。
選択されたメモリセルからデータを読み出す場合、メモリセルから読み出されたデータは、メインI/O線MIOを介してメインアンプ列MABに入力されて増幅される。増幅されたデータは、グローバルI/O線GIO及びデータ入出力バッファI/O_Bを経由して半導体記憶装置CHIPMの外部へ出力される。
一方、選択されたメモリセルにデータを書き込む場合、半導体記憶装置CHIPMに入力されたデータは、データ入出力バッファI/O_Bで一旦保持され、グローバルI/O線GIOを経由してメインアンプ列MABに入力されて増幅される。増幅されたデータは、メインI/O線MIOを介してメモリアレイARYに入力され、選択されたメモリセルに書き込まれる。
図2は、図1に示したセンスアンプ列とサブワードドライバ列の配置関係の一例を示す平面図である。
図2に示すように、センスアンプ列SAAは、複数のセンスアンプSAを備えている。センスアンプ列SAAは、図2の左右方向において、メモリアレイARYと交互に配置され、各センスアンプSAには隣接するメモリアレイARYのビット線対BLL/BLRが接続されている。このような構成はオープン型ビット線構造と呼ばれる。また、センスアンプSAには、カラムアドレスデコーダYDECからカラム選択信号YSが入力される。
サブワードドライバ列SWDAは、複数のサブワードドライバSWDを備えている。サブワードドライバ列SWDAは、図2の上下方向において、メモリアレイARYと交互に配置され、各サブワードドライバSWDに隣接するメモリアレイARYのワード線WLが接続されている。各サブワードドライバSWDをこのように配置することで、各サブワードドライバSWD間のピッチを、メモリアレイARY内のワード線WL間のピッチの2倍に広げることができる。そのため、サブワードドライバSWDを高密度に配置することが可能であり、半導体記憶装置CHIPMの集積度を向上させることができる。
センスアンプ列SAAにはローカルI/O線LIOが接続され、ローカルI/O線LIOはクロスエリアXPに配置されたリードライトゲートRGCを介してメインI/O線MIOと接続される。データの読み出し時、センスアンプSAによりメモリセルから読み出されたデータはローカルI/O線LIO及びメインI/O線MIOを介してSDRAMの外部へ出力される。また、データの書き込み時、SDRAMの外部から入力されたデータはメインI/O線MIO及びローカルI/O線LIOを介してセンスアンプSAによりメモリセルへ書き込まれる。
また、ロウアドレスデコーダXDECが備える階層スイッチコントローラLSWCTLAが出力したセンスアンプイネーブル信号SANT,SAP1T,およびSAP2Tは、クロスエリアXPに配置された共通ソース線ドライバCSD(図2では図示せず)に供給される。
図3は、図1に示したメモリセルアレイが備えるクロスエリアの一構成例を示す回路図である。
図3に示すように、クロスエリアXPには、LIO線プリチャージ回路REQ、リードライトゲートRGC、共通ソース線ドライバCSD、共通ソース線プリチャージ回路SEQ、BLEQ信号ドライバEQD及びFX線ドライバFXDが配置されている。
LIO線プリチャージ回路REQは、リードライトイネーブル信号RWEが非活性状態(VSS)のときにローカルI/O線LIOL/Rを電圧VBLPにプリチャージする。
リードライトゲートRGCは、リードライトイネーブル信号RWEが活性状態(電圧VPERI:外部電源電圧VDDと同じ電圧、またはその降圧電圧であり、周辺回路用の電源電圧として用いられる)のときにローカルI/O線LIOLとメインI/O線MIOLとを接続し、ローカルI/O線LIORとメインI/O線MIORとを接続する。
共通ソース線ドライバCSDは、N側センスアンプイネーブル信号SANTが活性状態のときにN側共通ソース線CSNを接地電位VSSに設定し、P側センスアンプイネーブル信号SAPの相補信号SAPBが活性状態(VSS)のときにP側共通ソース線CSPを電圧VARY(ビット線のHレベル)に設定する。
共通ソース線プリチャージ回路SEQは、プリチャージ信号BLEQが活性状態のときに、P側共通ソース線CSP及びN側共通ソース線CSNを電圧VBLPにプリチャージする。
BLEQ信号ドライバEQDは、プリチャージ信号BLEQの相補信号BLEQBが入力され、その反転信号を出力する。FX線ドライバFXDは、信号FXBが入力され、その相補信号をサブワードドライバ選択線FX(FX線)に出力する。
なお、共通ソース線ドライバCSDは、センスアンプのP側共通ソース線CSPが2種類以上の電圧に設定される場合に動作する構成でもよい。
図4は、P側共通ソース線CSPが電圧VARY(ビット線のHレベル)と電圧VOD(例えばVARYよりも高い電圧)とに設定される場合の共通ソース線ドライバCSDの構成例を示している。図4では、P側センスアンプイネーブル信号SAPの一方の信号SAP1Tが活性状態(VPP)のときにP側共通ソース線CSPが電圧VODに設定され、他方の信号SAP2Tが活性状態(VPP)のときにP側共通ソース線CSPが電圧VARYに設定される場合の共通ソース線ドライバCSDの回路例を示している。
図5は、図1に示した半導体記憶装置CHIPMが備えるサブワードドライバ列の一構成例を示す回路図である。
図5に示すように、サブワードドライバ列SWDAは複数のサブワードドライバSWDを備えている。図1等で示したように、サブワードドライバ列SWDAはメモリアレイARYの周辺に配置されている。
サブワードドライバSWDは、隣接して(上下方向に)配置されたメモリアレイARY内のワード線WLを所定の電圧に遷移させ、該ワード線WLに接続されたメモリセルを活性状態にする。また、図2で示したように、サブワードドライバ列SWDAは、メモリアレイARYと交互に配置されているため、各サブワードドライバSWDには、上下方向に隣接したメモリアレイARY内のワード線WL(サブワード線)が1本おきに接続される。
図5に示すように、サブワードドライバSWDは、2つのNMOSトランジスタ及び1つのPMOSトランジスタを備えている。2つのNMOSトランジスタのうち、一方のNMOSトランジスタは、ゲートがメインワード線MWLBに接続され、ドレインがワード線WLに接続され、ソースに電圧VKKが供給されている。また、他方のNMOSトランジスタは、ゲートが相補ワードドライバ選択線FXBに接続され、ドレインがワード線WLに接続され、ソースに電位VKKが供給されている。PMOSトランジスタは、ゲートがメインワード線MWLBに接続され、ドレインがワード線WLに接続され、ソースがサブワードドライバ選択線FXに接続されている。
1つのサブワードドライバ列SWDAには、対応する4組のサブワードドライバ選択線FX0〜3が設けられ、1つのメインワード線MWLBで選択される4つのサブワードドライバSWDのうち、サブワードドライバ選択線FX0〜3を用いて選択された1つのワード線WLが活性化される。
図6は、図2に示したメモリアレイ部ARYの構成の例として、非階層ビット線構造と階層ビット線構造の2つの構成例を示した模式図である。図6(a)は、ビット線BLL及びBLRに1つずつサブメモリアレイSARYが設けられた構成(非階層ビット線構造)を示す。図6(a)に示すようにそれぞれのサブメモリアレイSARYは、複数のメモリセルMCを含む。一方、図6(b)は、グローバルビット線GBLLおよびGBLRのそれぞれに階層スイッチトランジスタLSWを介して複数のサブメモリアレイSARYが接続された構成(階層ビット線構造)を示す。ここで、グローバルビット線GBLL,GBLRは、それぞれ図2のビット線BLLおよびBLRに対応する。図6(b)に示すように、それぞれのサブメモリアレイSARYは、副ビット線LBLと、該副ビット線LBLに接続された複数のメモリセルMCを含む。
図6(b)に示すような階層ビット線構造では、階層スイッチトランジスタLSWを制御することで、選択セルが接続された副ビット線LBLのみをビット線BLR又はBLLに接続するため、センス時のビット線容量が低減し、ビット線BLR又はBLLに接続可能なメモリセル数を増やすことができる。したがって、ビット線容量を同じにする場合、図6(a)に示すアレイ構成よりもセンスアンプ数を低減できるため、チップ面積を小さくできるという利点がある。
図6(b)に示すような階層ビット線構造のサブメモリアレイSARYでは、複数のメモリセルMC、複数の副ビット線LBL、各副ビット線LBLを主ビット線に接続するための階層スイッチトランジスタLSWとその駆動信号用の配線、副ビット線LBLをプリチャージするためのトランジスタとその駆動信号LPC用の配線が必要になる。メモリセルMCは、1つのMOSトランジスタ(メモリセルトランジスタ)及び1つのキャパシタCsを備えた、周知のDRAMメモリセルである。
メモリセルトランジスタのソースおよびドレインの一方は副ビット線LBLに接続され、他方は蓄積ノードSNに接続され、ゲートはワード線WLに接続されている。キャパシタCsの一方の端子は蓄積ノードSNに接続され、他方の端子は共通プレートPLに接続されている。
共通プレートPLにはプレート電圧VPLTが供給される。図1及び図6に示す半導体記憶装置CHIPMは、上述したようにオープン型ビット線構造のメモリセルアレイを備えているため、全てのワード線とビット線の交点にメモリセルを配置できる。そのため、メモリセルアレイのサイズを小さくできる。メモリセルトランジスタは、例えばシリコンピラーを用いた縦型トランジスタで構成される。縦型トランジスタの構成については、例えば特開2009−10366号公報に記載されている。
図7は、図1に示したメモリセルアレイMCAの一部の構成を示す部分回路図である。
図7には、図1に示した半導体記憶装置CHIPMのうち、選択メモリセルMCを含むサブメモリアレイSARYと、選択メモリセルに接続されるセンスアンプSAと、共通ソース線ドライバCSDの部分が示されている。尚、図7では、メモリセルアレイMCAのメモリアレイ部ARYが、図6(b)に示した階層ビット線構造を有する例を示す。
センスアンプSAは、サブメモリアレイ部SARYの両側にそれぞれ配置され、各センスアンプSAに対応して共通ソース線ドライバCSDが設けられている。
図7において、サブメモリアレイ部SARYの左側に配置された第1のセンスアンプSAをセンスアンプSAeと称し、サブメモリアレイSARYの右側に配置された第2のセンスアンプSAをセンスアンプSAoと称することとする。また、センスアンプSAeおよびSAoのそれぞれを特に区別する必要がない場合には、単にセンスアンプSAと称する。なお、センスアンプSAeに対応して設けられた共通ソース線ドライバCSDを共通ソース線ドライバCSDeと称し、センスアンプSAoに対応して設けられた共通ソース線ドライバCSDを共通ソース線ドライバCSDoと称することとする。
センスアンプSAeおよびSAoは、共通の制御信号に応じて動作し、同時に活性化される。共通の制御信号は、例えば、カラム選択信号YS、センスアンプイネーブル信号SANT,SAP1T,およびSAP2Tである。
センスアンプSAは、トランジスタTG、センスアンプ内ビット線プリチャージ・イラコライズトランジスタPCC、クロスカップル・アンプCC、読み出し・書き込みポートIOPを備えている。また、センスアンプSAは、ビット線BLを介してサブメモリアレイ部SARYと接続されている。センスアンプSAeと接続されたビット線BLをビット線BLLeおよびBLReと称し、センスアンプSAoと接続されたビット線BLをビット線BLLoおよびBLReと称することとする。
また、ビット線BLReは、メモリセルMCと直接接続された副ビット線LBLeと、グローバルビット線GBLReと、センスアンプSA内に備わったセンスアンプ内ビット線BLSAReとを含む。同様に、ビット線BLLoは、メモリセルMCと直接接続された副ビット線LBLoと、グローバルビット線GBLLoと、センスアンプSA内に備わったセンスアンプ内ビット線BLSALoとを含む。また、図7では簡単のため省略されているが、ビット線BLLe、BLRoも、ビット線BLRe、BLLoと同様に、副ビット線、グローバルビット線、及び、センスアンプ内ビット線を含む。尚、センスアンプ内ビット線は、センスアンプSA内に設けられる。また、センスアンプ内ビット線BLSALおよびBLSARは、半導体基板内に埋め込まれた埋め込み線であってもよい。この場合、センスアンプ内ビット線BLSALおよびBLSARが静電的に遮蔽(シールド)されるため、センスアンプ内ビット線BLSALおよびBLSARの間のカップリング容量をより低減することが可能であり、センスアンプ内ビット線BLSALおよびBLSAR間でエネルギーの伝達が生じる可能性が低くなるため、ノイズが低減される。
図7では簡単のため省略されているが、センスアンプSAの両側には、サブメモリアレイ部SARYが配置されており、センスアンプSAは、各サブメモリアレイ部SARYとビット線BLを介して接続されている。
また、センスアンプSAは、センスアンプSAの両側に配置された各サブメモリアレイ部SARYとの間を接続または切断する2つのトランジスタTGLおよびTGRを有する。具体的には、センスアンプ内ビット線BLSAReとグローバルビット線GBLReとの間に接続されたトランジスタTGRe、センスアンプ内ビット線BLSALoとグローバルビット線GBLLoとの間に接続されたトランジスタTGLo、センスアンプ内ビット線BLSALeとグローバルビット線GBLLeとの間に接続されたトランジスタTGLe、及び、センスアンプ内ビット線BLSARoとグローバルビット線GBLRoとの間に接続されたトランジスタTGRoを有する。またセンスアンプSAは、センスアンプ内ビット線プリチャージ・イラコライズトランジスタPCC、クロスカップル・アンプCC、および読み出し・書き込みポートIOPを有する。
センスアンプ内ビット線プリチャージ・イコライズトランジスタPCCは、ビット線プリチャージ・イコライズ信号BLEQが活性状態のとき、対となるセンスアンプ内ビット線BLSALとBLSAR間及びグローバルビット線GBLLとGBLR間をイコライズし、センスアンプ内ビット線BLSAL及びBLSAR並びにグローバルビット線GBLL及びGBLRをビット線プリチャージ電圧VBLPにプリチャージする。ビット線プリチャージ電圧VBLPは、通常、ビット線の振幅電圧VARY(外部電源電圧VDDと同じ電圧、またはその降圧電圧)の中間電圧VARY/2に設定される。
クロスカップル・アンプCCには、P側共通ソース線CSPから電圧VARY(または電圧VARYよりも高い電圧VOD)が供給され、N側共通ソース線CSNから接地電位VSSが供給される。
クロスカップル・アンプCCは、一方の出力信号が他方の入力に帰還されるNチャネルトランジスタ及びPチャネルトランジスタから成る2組のインバータを備え、センスアンプ内ビット線BLSALとBLSARのうち、高い方の電圧を電圧VARY(ビット線の「H」レベル)または電圧VOD(オーバードライブ電圧)まで増幅し、低い方の電圧を電圧VSS(ビット線の「L」レベル)に増幅し、増幅後の電圧を保持(ラッチ)する。
読み出し・書き込みポートIOPは、カラム選択線YSが活性状態のとき、ローカルIO線(LIO線)LIOLとセンスアンプ内ビット線対BLSALとを接続し、ローカルIO線(LIO線)LIORとセンスアンプ内ビット線対BLSARとを接続する。なお、LIO線LIOLおよびLIORの電圧のそれぞれは、非選択センスアンプ列SAAによる電流消費を抑制するため、待機時はプリチャージレベルVBLPに保持される。
図8は、本実施形態にかかる半導体記憶装置において、選択されたメモリセルからデータを読み出すときの各信号の様子を示す波形図である。
図8に示す例では、初期状態(時刻i)では、階層スイッチ制御線LSWe/oが活性状態VPPであるため、階層スイッチトランジスタLSWeは、副ビット線LBLeおよびグローバルビット線GBLReの間を電気的に接続した状態であり、階層スイッチトランジスタLSWoは、副ビット線LBLoおよびグローバルビット線GBLLoの間を電気的に接続した状態である。
またこのときトランジスタ制御線TGLe/oおよびTGRe/oはいずれも活性状態VPPであるため、トランジスタTGReは、センスアンプ内ビット線BLSAReおよびグローバルビット線GBLReの間を電気的に接続した状態であり、トランジスタTGLoは、センスアンプ内ビット線BLSALoおよびグローバルビット線GBLLoの間を電気的に接続した状態である。
またこのときプリチャージ信号BLEQe/oは、いずれも活性状態VPERIであるため、センスアンプ内ビット線BLSAReおよびBLSALo、副ビット線LBLe/o、グローバルビット線GBLReおよびGBLLoはプリチャージ状態である。
プリチャージ信号BLEQeが非活性状態VSSになると(時刻ii)、センスアンプ内ビット線BLSARe、グローバルビット線GBLRe、および副ビット線LBLeは、フローティング状態となる。一方、センスアンプ内ビット線BLSALo、グローバルビット線GBLLo、および副ビット線LBLoは、プリチャージ状態のままである。
続いて、階層スイッチ制御線LSWoおよび副ビット線プリチャージ制御信号LPCe/oが非活性状態VSSとなる(時刻iii)。これにより、階層スイッチトランジスタLSWoが、副ビット線LBLoとグローバルビット線GBLLoとの間を電気的に切断した状態になる。このとき副ビット線LBLoは、フローティング状態となる。また、センスアンプ内ビット線BLSARe、グローバルビット線GBLRe、および副ビット線LBLeは、フローティング状態のままであり、センスアンプ内ビット線BLSALo、グローバルビット線GBLLo、および副ビット線LBLoは、プリチャージ状態のままである。
ワード線WLが活性状態VPPになると(時刻iv)、メモリセルMCに記憶されたデータが副ビット線LBLe/o、グローバルビット線GBLRe、およびセンスアンプ内ビット線BLSAReに読み出され、副ビット線LBLe/o、グローバルビット線GBLRe、およびセンスアンプ内ビット線BLSAReは、データが存在する状態となる。
その後、トランジスタ制御線TGLeおよびTGReが非活性状態VSSとなると(時刻v)トランジスタTGReが、センスアンプ内ビット線BLSAReおよびグローバルビット線GBLReの間を電気的に切断した状態になる。このときグローバルビット線GBLReおよび副ビット線LBLeはフローティング状態となり、センスアンプ内ビット線BLSAReおよび副ビット線LBLoは、データが存在した状態のままであり、センスアンプ内ビット線BLSALo、グローバルビット線GBLLo、および副ビット線LBLoは、プリチャージ状態のままである。
そしてプリチャージ信号BLEQoが非活性状態VSSになると(時刻vi)、センスアンプ内ビット線BLSALo、グローバルビット線GBLLo、および副ビット線LBLoが、フローティング状態になる。このとき、グローバルビット線GBLReおよび副ビット線LBLeはフローティング状態のままであり、センスアンプ内ビット線BLSAReおよび副ビット線LBLoは、データが存在した状態のままである。
続いて、階層スイッチ制御線LSWoが活性状態VPPとなると(時刻vii)、階層スイッチトランジスタLSWoが、副ビット線LBLoおよびグローバルビット線GBLLoを電気的に接続した状態になる。これにより、副ビット線LBLoに存在していたデータがグローバルビット線GBLLoおよびセンスアンプ内ビット線BLSALoに読み出され、副ビット線LBLo、グローバルビット線GBLLo、およびセンスアンプ内ビット線BLSALoにデータが存在する状態となる。
その後、トランジスタ制御線TGLoおよびTGRoが非活性状態VSSになると(時刻viii)、トランジスタTGLoが、グローバルビット線GBLLoおよびセンスアンプ内ビット線BLSALoの間を電気的に切断した状態になる。このとき、センスアンプ内ビット線BLSALoは、データが存在する状態のままであり、グローバルビット線GBLLoおよび副ビット線LBLoは、フローティング状態になる。また、グローバルビット線GBLReおよび副ビット線LBLeはフローティング状態のままであり、センスアンプ内ビット線BLSAReは、データが存在した状態のままである。
そして、センスアンプSAe/oが活性化されると(時刻ix)、センスアンプ内ビット線BLSAReおよびBLSALoが活性化状態になり、センスアンプ内ビット線BLSAReおよびBLSALoに読み出されたデータが増幅される。
続いて、カラム選択信号YSe/oが活性状態になると(時刻x)、センスアンプSAe/oが増幅したデータがこのカラム選択信号YSに応じて選択されて、外部に出力される。
その後、トランジスタ制御線TGRe/oおよびTGLe/oが活性状態になると(時刻xi)、トランジスタTGReが、センスアンプ内ビット線BLSAReおよびグローバルビット線GBLReを電気的に接続した状態になり、トランジスタTGLoが、センスアンプ内ビット線BLSALoおよびグローバルビット線GBLLoを電気的に接続した状態になる。このとき、センスアンプSAe/oが増幅したデータが、メモリセルMCに書き込まれることになる。
以上説明したように、本実施形態による半導体記憶装置(CHIPM)は、第1および第2のメモリセル(MC)を含むメモリセルアレイ(SARY)と、第1のビット線(BLe)を介して第1のメモリセルと接続された第1のセンスアンプ(SAe)と、第1のビット線(BLe)に隣接して配置された第2のビット線(BLo)を介して第2のメモリセルと接続された第2のセンスアンプ(SAo)と、第1のビット線(BLe)上に設けられた第1のトランジスタ(TGRe)と、第2のビット線(BLo)上に設けられた第2のトランジスタ(TGLo)と、を備え、メモリセルアレイが、第1のセンスアンプ(SAe)と第2のセンスアンプ(SAo)との間に配置され、第1および第2のセンスアンプが共通の制御信号に応じて動作する。このため、第1のセンスアンプSAeおよび第2のセンスアンプSAoのそれぞれに対して個別に制御信号を供給する配線を設ける必要がなく、配線本数を低減することができ、装置規模を抑制することも可能になる。
また、本実施形態による半導体記憶装置(CHIPM)では、第1のセンスアンプ(SAe)が備える第1のビット線(BLSARe)と、第2のセンスアンプ(SAo)が備える第2のビット線(BLSALo)とは、半導体基板に埋め込まれている。したがって、センスアンプ内ビット線BLSALおよびBLSARが静電的に遮蔽されるため、センスアンプ内ビット線BLSALおよびBLSAR間のカップリング容量が低減され、ノイズを低減することが可能になる。
また、本実施形態による半導体記憶装置(CHIPM)では、第1のメモリセルに記憶されたデータが第1のビット線(BLe)に読み出されている間、第2のビット線(BLo)にプリチャージ電圧が印加される。これにより、第1のメモリセルに記憶されたデータが第1のビット線(BLe)に読み出されている間、第2のビット線(BLo)の電位が固定されるため、より確実にノイズを低減することが可能になる。
また、本実施形態による半導体記憶装置(CHIPM)は、第1および第2のメモリセル(MC)を含むメモリセルアレイ(SARY)と、第1のビット線(BLe)を介して第1のメモリセルと接続された第1のセンスアンプ(SAe)と、第1のビット線(BLe)に隣接して配置された第2のビット線(BLo)を介して第2のメモリセルと接続された第2のセンスアンプ(SAo)と、を備え、第1および第2のメモリセルに記憶されたデータが、時分割で第1のビット線(BLe)および第2のビット線(BLo)にそれぞれ読み出され、第1および第2のセンスアンプ(SAe/o)が、同時に活性化される。このため、第1および第2のセンスアンプ(SAe/o)を共通の制御信号で駆動することが可能になり、配線本数を低減することが可能になる。
(第2の実施形態)
図9は、半導体記憶装置CHIPMのリストア動作時に生じ得る現象について説明するための図である。
図9は、半導体記憶装置CHIPMのリストア動作時に生じ得る現象について説明するための図である。
図9の着目BLは、センスアンプSAeと接続されたビット線であり、隣接BLは、着目BLと隣接するビット線であり、センスアンプSAoと接続されている。図9には、着目BLおよび隣接BLそれぞれの電位が示されている。センスアンプSAeで増幅されたデータは、グローバルビット線GBLReおよび副ビット線LBLeを介して接続されたメモリセルMCに書き込まれ、センスアンプSAoで増幅されたデータは、グローバルビット線GBLLoおよび副ビット線LBLoを介して接続されたメモリセルMCに書き込まれる。このとき、センスアンプSAe/oが、増幅したデータをメモリセルMCに書き戻す動作(リストア動作ともいう)を同時に行うと、着目BLと隣接BLとの間でカップリングが起こり、ノイズが生じる場合がある。またカップリングが起こった場合、副ビット線LBLおよび当該副ビット線LBLと接続されたメモリセルMCが過充電されて、メモリセルMC内のキャパシタの耐久電圧を高める必要が生じる。
これに対して、本実施形態では、リストア動作を時分割で行い、一方のセンスアンプSAeからメモリセルMCにデータが書き戻されている間、他方のセンスアンプSAoと接続されたグローバルビット線GBLLoにプリチャージ電圧を印加することで、ノイズを低減する。
図10は、本実施形態にかかる半導体記憶装置において、選択されたメモリセルからデータを読み出すときの各信号の様子を示す波形図である。
図10の例では、センスアンプSAe/oを同時に駆動してデータを増幅した後、まずトランジスタ制御信号TGLeおよびTGReが活性状態にされると、トランジスタTGReが、センスアンプ内ビット線BLSAReおよびグローバルビット線GBLReを電気的に接続した状態になる。このとき、トランジスタ制御信号TGLoおよびTGRoは非活性状態であるため、トランジスタTGLoは、センスアンプ内ビット線BLSALoおよびグローバルビット線GBLLoを電気的に接続した状態になる。また、このときビット線をプリチャージするトランジスタを駆動するための駆動信号LPCoが活性状態にされ、グローバルビット線GBLLoにはプリチャージ電圧が印加されている。したがって、センスアンプSAeが増幅したデータをメモリセルMCに書き込んでいる間、グローバルビット線GBLLoの電位は一定に保たれる。
また、センスアンプSAeが増幅したデータの書き込みが終わると、階層スイッチ制御線LSWeが非活性状態になる。これにより、階層スイッチトランジスタLSWeはオフとなり、副ビット線LBLeおよびグローバルビット線GBLReの間を電気的に切断した状態になる。
トランジスタ制御信号TGLoおよびTGRoが活性状態になると、トランジスタTGLoはオンとなって、センスアンプ内ビット線BLSALoおよびグローバルビット線GBLLoを電気的に接続した状態になり、センスアンプSAoが増幅したデータがメモリセルMCに書き込まれることになる。このとき階層スイッチトランジスタLSWeは、副ビット線LBLeおよびグローバルビット線GBLReの間を電気的に切断した状態であるため、グローバルビット線GBLReの電位が上昇してもメモリセルMCは過充電とならない。
以上説明したように、本実施形態による半導体装置(CHIPM)では、第1のセンスアンプ(SAe)が増幅したデータが第1のメモリセルに書き戻されている間、第2のビットライン(GBLLo)にプリチャージ電圧が印加され、第2のセンスアンプ(SAo)が増幅したデータが第2のメモリセルに書き戻されている間、第1のトランジスタ(TGRe)がオフになる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。当業者は、本願発明の技術的思想を逸脱しない範囲で、本願発明の構成を変更することができる。
CHIPM 半導体記憶装置
MC メモリセル
BLe/o ビット線
LBL 副ビット線
GBL グローバルビット線
BLSA センスアンプ内ビット線
SAe/o センスアンプ
TG トランジスタ
SARY サブメモリアレイ部
MC メモリセル
BLe/o ビット線
LBL 副ビット線
GBL グローバルビット線
BLSA センスアンプ内ビット線
SAe/o センスアンプ
TG トランジスタ
SARY サブメモリアレイ部
Claims (8)
- 第1および第2のメモリセルを含むメモリセルアレイと、
第1のビット線を介して前記第1のメモリセルと接続された第1のセンスアンプと、
前記第1のビット線に隣接して配置された第2のビット線を介して前記第2のメモリセルと接続された第2のセンスアンプと、
前記第1のビット線上に設けられた第1のトランジスタと、
前記第2のビット線上に設けられた第2のトランジスタと、を備え、
前記メモリセルアレイが、前記第1のセンスアンプと前記第2のセンスアンプとの間に配置され、
前記第1および第2のセンスアンプが共通の制御信号に応じて動作する、半導体記憶装置。 - 前記第1のセンスアンプが備える前記第1のビット線と、前記第2のセンスアンプが備える前記第2のビット線とは、半導体基板に埋め込まれている、請求項1に記載の半導体記憶装置。
- 前記第1のセンスアンプが増幅したデータが前記第1のメモリセルに書き戻されている間、前記第2のビットラインにプリチャージ電圧が印加され、
前記第1のトランジスタは、前記第2のセンスアンプが増幅したデータが前記第2のメモリセルに書き戻されている間、オフになる、請求項1または2に記載の半導体記憶装置。 - 前記第1のメモリセルに記憶されたデータが前記第1のビット線に読み出されている間、前記第2のビット線にプリチャージ電圧が印加される、請求項1ないし3のいずれか1項に記載の半導体記憶装置。
- 第1および第2のメモリセルを含むメモリセルアレイと、
第1のビット線を介して前記第1のメモリセルと接続された第1のセンスアンプと、
前記第1のビット線に隣接して配置された第2のビット線を介して前記第2のメモリセルと接続された第2のセンスアンプと、を備え、
前記第1および第2のメモリセルに記憶されたデータが、時分割で前記第1のビット線および第2のビット線にそれぞれ読み出され、
前記第1および第2のセンスアンプが、同時に活性化される、半導体記憶装置。 - 第1のトランジスタを非導通状態から導通状態にして、第1のメモリセルの第1のデータを第1のビット線を介して第1のセンスアンプに転送し、
前記第1のトランジスタを前記非導通状態から前記導通状態にした後に、第2のトランジスタを前記非導通状態から前記導通状態にして、第2のメモリセルの第2のデータを第2のビット線を介して第2のセンスアンプに転送し、
前記第2のトランジスタを前記非導通状態から前記導通状態にした後に、前記第1及び第2のセンスアンプを実質的に同時に活性化して、前記第1及び第2のデータを増幅する、半導体装置の制御方法。 - 前記第1のセンスアンプで増幅された第1のデータを前記第1のメモリセルに書き込んでいる間、前記第2のビット線にプリチャージ電圧を印加し、
前記第2のセンスアンプで増幅された第2のたデータを前記第2のメモリセルに書き込んでいる間、前記第1のトランジスタをオフにする、請求項6に記載の半導体記憶装置の制御方法。 - 前記第1のメモリセルの前記第1のデータを前記第1のビット線を介して前記第1のセンスアンプに転送している間、前記第2のビット線にプリチャージ電圧を印加する、請求項6または7に記載の半導体記憶装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172104A JP2015041397A (ja) | 2013-08-22 | 2013-08-22 | 半導体記憶装置および半導体記憶装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172104A JP2015041397A (ja) | 2013-08-22 | 2013-08-22 | 半導体記憶装置および半導体記憶装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015041397A true JP2015041397A (ja) | 2015-03-02 |
Family
ID=52695467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013172104A Pending JP2015041397A (ja) | 2013-08-22 | 2013-08-22 | 半導体記憶装置および半導体記憶装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015041397A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110310687A (zh) * | 2018-03-20 | 2019-10-08 | 东芝存储器株式会社 | 半导体存储装置 |
CN115424654A (zh) * | 2021-06-01 | 2022-12-02 | 长鑫存储技术有限公司 | 存储器 |
-
2013
- 2013-08-22 JP JP2013172104A patent/JP2015041397A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110310687A (zh) * | 2018-03-20 | 2019-10-08 | 东芝存储器株式会社 | 半导体存储装置 |
CN110310687B (zh) * | 2018-03-20 | 2023-05-26 | 铠侠股份有限公司 | 半导体存储装置 |
CN115424654A (zh) * | 2021-06-01 | 2022-12-02 | 长鑫存储技术有限公司 | 存储器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8872258B2 (en) | Semiconductor memory device | |
US8467217B2 (en) | Semiconductor device | |
US20100226192A1 (en) | Semiconductor memory device having improved local input/output line precharge scheme | |
JP2012123878A (ja) | 半導体装置及びその制御方法 | |
US7180817B2 (en) | Semiconductor memory device with column selecting switches in hierarchical structure | |
KR102085250B1 (ko) | 싱글-엔드형 메인 i/o 라인을 갖는 반도체 디바이스 | |
KR100718898B1 (ko) | 반도체 기억 장치 및 그 정보 독출 방법 | |
JP2011154754A (ja) | 半導体記憶装置 | |
JP5363644B2 (ja) | 半導体装置 | |
US9520177B2 (en) | Semiconductor device having hierarchical sense amplifiers assigned to multiple local bit lines | |
KR20070080458A (ko) | 반도체 메모리 장치 | |
US8675437B2 (en) | Semiconductor memory device | |
US8159860B2 (en) | Semiconductor memory device having a discharge path generator for global I/O lines | |
JP5624715B2 (ja) | 半導体記憶装置 | |
JP2015041397A (ja) | 半導体記憶装置および半導体記憶装置の制御方法 | |
US9251871B2 (en) | Sense amplifier with dual gate precharge and decode transistors | |
KR100990140B1 (ko) | 반도체 메모리 소자 | |
US6643201B2 (en) | Memory device having read charge control, write charge control and floating or precharge circuits | |
JP4243389B2 (ja) | 半導体記憶装置と半導体装置 | |
WO2014027469A1 (en) | Semiconductor device with floating body structure | |
JP2010211892A (ja) | 半導体装置 | |
US20230223069A1 (en) | Main word line drivers | |
US20230289072A1 (en) | Semiconductor memory device and method of operating the same | |
CN116741226A (zh) | 半导体存储器装置和操作半导体存储器装置的方法 | |
JP2015038801A (ja) | 半導体記憶装置 |