JP2015035437A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】複数のスイッチング素子やダイオード上に、複数の柱状電極部材を位置精度良く、且つ傾きや倒れがなく配置できるようにして、安定した性能を有し、且つ組み付け効率を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】電極板１３上に配置された複数の半導体素子１５の上面１５ａに、それぞれ柱状電極部材１４が配置され、この複数の柱状電極部材１４の上部に跨って共通の端子板２０が配置される。柱状電極部材１４は、端子板２０に形成された複数の貫通孔２６に挿通されて、複数の半導体素子１５と、複数の柱状電極部材１４と、端子板２０とが電気的に接続される。
【選択図】図３

Description

本発明は、直流電力と交流電力との間で電力を変換する電力変換回路の上アーム及び（又は）下アームを構成する半導体装置及びその製造方法に関し、たとえばモータ等を駆動するインバータ等に適用して好適な半導体装置及びその製造方法に関する。

従来、Ａｌワイヤによるボンディングの代わりに、該ワイヤよりも断面積の大きな金属ブロックを用いて、半導体パワーデバイスと接合する半導体パワーモジュールが知られている（例えば、特許文献１参照。）。特許文献１に記載の半導体パワーモジュール及びその製造方法によれば、ケースのベース部にパワーデバイスを接合し、このパワーデバイスの表面に複数の金属ブロックを接合した後、複数の金属ブロックに対して開口を一致させて樹脂製の天板を被せ、更に、複数の金属ブロックにソース端子を接合するようにしている。

特開２０１２−７４５８８号公報

しかしながら、特許文献１に記載の半導体パワーモジュールによれば、複数の金属ブロックをパワーデバイス上に配置する際、金属ブロックが傾いたり、倒れてしまう可能性があり、金属ブロックやその上方に配置されるソース端子の組み付けが困難となる虞がある。特に、従来型のＳｉ素子に対して次世代スイッチング素子のようにスイッチング素子のサイズ（面積）が小さい場合には、この傾向が強く、パワーデバイス、金属ブロック、及びソース端子を位置精度良く配置することができず、組み付け効率が低下するだけでなく、半導体パワーモジュールの性能に悪影響を及ぼす可能性がある。また、スイッチング素子の個数が多くなると、金属ブロックを１つずつパワーデバイス上に配置するのに多くの時間を要し、製造コストが嵩む等の課題がある。

本発明は、前述した課題に鑑みてなされたものであり、その目的は、複数のスイッチング素子やダイオード上に、複数の柱状電極部材を位置精度良く、且つ傾きや倒れがなく配置できるようにして、安定した性能を有し、且つ組み付け効率を向上させることができる半導体装置及びその製造方法を提供することにある。

上記目的を達成するために、請求項１に係る発明は、
正極端子（例えば、後述の実施形態におけるＰ側電極板１３ａ）及び負極端子（例えば、後述の実施形態における下アーム側の端子板２０ｂ）の間において、スイッチング素子（例えば、後述の実施形態におけるスイッチング素子１３４、１４０）又はダイオード（例えば、後述の実施形態におけるダイオード１３６、１４２）である互いに並列接続された複数の半導体素子（例えば、後述の実施形態における半導体素子１５）によって電力変換回路（例えば、後述の実施形態におけるインバータ１１６）の上アーム（例えば、後述の実施形態における上アーム１３２）又は下アーム（例えば、後述の実施形態における下アーム１３８）が構成された半導体装置（例えば、後述の実施形態における半導体装置１０）において、
前記複数の半導体素子は、所定の平面上に配置されており、
各々の前記半導体素子の上面に配置された複数の柱状電極部材（例えば、後述の実施形態における柱状電極部材１４）と、
所定の厚さを有するとともに、前記複数の柱状電極部材の上部において、前記複数の柱状電極部材に跨って配置された共通の端子板（例えば、後述の実施形態における端子板２０）と、
を備え、
前記端子板には、前記複数の柱状電極部材の形状に対応して、前記複数の柱状電極部材を挿通可能な少なくとも一つの貫通孔（例えば、後述の実施形態における貫通孔２６）が形成されており、
前記少なくとも一つの貫通孔に前記複数の柱状電極部材が挿通するとともに、前記複数の半導体素子と、前記複数の柱状電極部材と、前記端子板とが電気的に接続されていることを特徴とする。

請求項２に係る発明は、請求項１の構成に加えて、
前記柱状電極部材の上部には、前記柱状電極部材の側面から水平方向に突出する鍔部（例えば、後述の実施形態における鍔部１７）が形成され、
前記端子板には、前記柱状電極部材の前記鍔部に対応する位置において、前記端子板の上面に対して下方に凹んだ段差部（例えば、後述の実施形態における段差部２５）が形成されており、
互いに対向する前記鍔部と前記段差部との間に、導電性接合材（例えば、後述の実施形態における半田３０）が配置されていることを特徴とする。

請求項３に係る発明は、請求項２の構成に加えて、
前記複数の柱状電極部材は、前記鍔部同士が互いに連結されて一体的に形成された柱状電極部材群（例えば、後述の実施形態における柱状電極部材群１６）によって構成され、
前記柱状電極部材群が、前記端子板の前記少なくとも一つの貫通孔に挿通されていることを特徴とする。

請求項４に係る発明は、請求項２の構成に加えて、
前記複数の柱状電極部材は、それぞれ別々に形成され、
前記端子板には、前記複数の柱状電極部材の前記鍔部の各々に対応する位置において、前記段差部が形成されていることを特徴とする。

請求項５に係る発明は、
スイッチング素子（例えば、後述の実施形態におけるスイッチング素子１３４、１４０）又はダイオード（例えば、後述の実施形態におけるダイオード１３６、１４２）である互いに並列接続された複数の半導体素子（例えば、後述の実施形態における半導体素子１５）を、所定の平面上に配置する工程と、
複数の柱状電極部材（例えば、後述の実施形態における柱状電極部材１４）の形状に対応して端子板（例えば、後述の実施形態における端子板２０）に形成された少なくとも一つの貫通孔（例えば、後述の実施形態における貫通孔２６）に、前記複数の柱状電極部材を挿通する工程と、
各々の前記半導体素子の上面に、前記端子板の前記少なくとも一つの貫通孔に挿通された前記複数の柱状電極部材をそれぞれ配置する工程と、
前記複数の半導体素子と、前記複数の柱状電極部材と、前記端子板とを同時に電気的に接続する工程と、
を備えることを特徴とする。

請求項１の発明によれば、複数の柱状電極部材が、端子板の少なくとも一つの貫通孔に挿通されて位置決めされることによって、複数の柱状電極部材の傾きや倒れが抑制され、且つ、複数の柱状電極部材を複数の半導体素子上に位置精度良く配置することができる。また、これにより、複数の半導体素子と、複数の柱状電極部材と、端子板との組み付けが容易となり、生産性を向上することができる。

請求項２の発明によれば、柱状電極部材の鍔部を端子板の段差部に当接させて、柱状電極部材を位置決めすることができると共に傾きや倒れが防止され、また、鍔部と段差部との間に配置された導電性接合材によって、柱状電極部材と端子板とを確実に電気的に接続することができる。

請求項３の発明によれば、柱状電極部材群の複数の柱状電極部材を、一度に端子板の複数の貫通孔に挿通することができ、組み付け効率を向上することができる。

請求項４の発明によれば、複数の半導体素子間に高さのばらつきがあっても、導電性接合材によって、高さのばらつきを解消して、複数の柱状電極部材と端子板とを確実に電気的に接続させることができる。

請求項５の発明によれば、端子板の少なくとも一つの貫通孔に複数の柱状電極部材を挿通して柱状電極部材を位置決めすることによって、複数の柱状電極部材の傾きや倒れが抑制され、且つ、複数の柱状電極部材を半導体素子上に位置精度良く配置することができる。また、複数の半導体素子と、複数の柱状電極部材と、端子板とを同時に電気的に接続するので、組み付けが容易となり、生産性を向上することができる。

本発明の一実施形態に係る半導体装置としてのインバータを搭載した駆動システムの回路図である。 （ａ）は、本発明の第１実施形態に係る半導体装置の一部省略平面図、（ｂ）は、（ａ）のＩＩ―ＩＩ線断面図である。 図２に示す半導体装置の一方のアームを説明するため、半導体素子の配列を変えて示す縦断面図である。 図３に示す半導体装置の各構成部品を模式的に示す分解図である。 （ａ）は、図３に示す半導体装置の柱状電極部材群の平面図であり、（ｂ）は、端子板及び半田の平面図である。 図３に示す半導体装置の組み付け状態を示す縦断面図である。 第１実施形態の第１変形例の半導体装置の縦断面図である。 （ａ）は、図７に示す半導体装置の柱状電極部材群の平面図であり、（ｂ）は、端子板及び半田の平面図である。 第１実施形態の第２変形例の半導体装置の縦断面図である。 本発明の第２実施形態に係る半導体装置の縦断面図である。 図１０に示す半導体装置の分解図である。 第２実施形態の変形例の要部拡大断面図である。

以下、本発明の一実施形態に係る半導体装置及びその製造方法について、添付図面を参照して詳細に説明する。

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置としてのインバータを搭載した駆動システムの回路構成図である。

図１に示すように、駆動システム１００は、インバータ１１６に加え、モータ１１２と、直流電源１１４（以下「電源１１４」ともいう。）と、コンデンサ１１８と、電子制御装置１２０（以下「ＥＣＵ１２０」という。）と、を有する。

モータ１１２は、３相交流ブラシレス式であり、ＥＣＵ１２０に制御されるインバータ１１６を介して電源１１４から電力が供給される。そして、当該電力に応じた駆動力を生成する。モータ１１２は、例えば、車両の走行モータ又は電動パワーステアリング装置のアシスト力生成用のモータに用いることができる。或いは、別の用途に用いることも可能である。

直流電源１１４は、駆動システム１００の用途に応じて適宜選択されるものであり、一次電池又は二次電池のいずれともすることができる。例えば、モータ１１２が比較的高出力を要する用途で用いられる場合（例えば、車両の走行用モータとして用いられる場合）、電源１１４は、リチウムイオン２次電池、ニッケル水素２次電池又はキャパシタ等の蓄電装置（エネルギストレージ）とすることができる。また、モータ１１２が比較的低出力を要する用途で用いられる場合（例えば、車両の電動パワーステアリング装置として用いられる場合）、電源１１４は、鉛蓄電池等の蓄電装置とすることができる。

インバータ１１６は、３相ブリッジ型の構成とされて、直流／交流変換を行い、電源１１４からの直流を３相の交流に変換してモータ１１２に供給する。図１に示すように、インバータ１１６は、３相のアーム直列回路１３０ｕ、１３０ｖ、１３０ｗを有する。Ｕ相のアーム直列回路１３０ｕは、上スイッチング素子１３４ｕ及び逆並列ダイオード１３６ｕを有する上アーム１３２ｕと、下スイッチング素子１４０ｕ及び逆並列ダイオード１４２ｕを有する下アーム１３８ｕとで構成される。

同様に、Ｖ相のアーム直列回路１３０ｖは、上スイッチング素子１３４ｖ及び逆並列ダイオード１３６ｖを有する上アーム１３２ｖと、下スイッチング素子１４０ｖ及び逆並列ダイオード１４２ｖを有する下アーム１３８ｖとで構成される。

Ｗ相のアーム直列回路１３０ｗは、上スイッチング素子１３４ｗと逆並列ダイオード１３６ｗを有する上アーム１３２ｗと、下スイッチング素子１４０ｗと逆並列ダイオード１４２ｗを有する下アーム１３８ｗとで構成される。

上スイッチング素子１３４ｕ、１３４ｖ、１３４ｗと下スイッチング素子１４０ｕ、１４０ｖ、１４０ｗは、例えば、１つ又は複数のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolor Transistor）等のスイッチング素子から構成することができる。同様に、逆並列ダイオード１３６ｕ、１３６ｖ、１３６ｗ、１４２ｕ、１４２ｖ、１４２ｗはそれぞれ１つ又は複数のＦＷＤ（Free Wheeling Diode）から構成することができる。

各アーム直列回路１３０ｕ、１３０ｖ、１３０ｗにおいて、上アーム１３２ｕ、１３２ｖ、１３２ｗと下アーム１３８ｕ、１３８ｖ、１３８ｗの中点１４４ｕ、１４４ｖ、１４４ｗは、モータ１１２の巻線１４６ｕ、１４６ｖ、１４６ｗに連結される。

なお、以下では、各アーム直列回路１３０ｕ、１３０ｖ、１３０ｗをアーム直列回路１３０、各上アーム１３２ｕ、１３２ｖ、１３２ｗを上アーム１３２、各下アーム１３８ｕ、１３８ｖ、１３８ｗを下アーム１３８、各上スイッチング素子１３４ｕ、１３４ｖ、１３４ｗを上スイッチング素子１３４、各下スイッチング素子１４０ｕ、１４０ｖ、１４０ｗを下スイッチング素子１４０、各逆並列ダイオード１３６ｕ、１３６ｖ、１３６ｗを上ダイオード１３６、各逆並列ダイオード１４２ｕ、１４２ｖ、１４２ｗを下ダイオード１４２、中点１４４ｕ、１４４ｖ、１４４ｗを中点１４４、巻線１４６ｕ、１４６ｖ、１４６ｗを巻線１４６とそれぞれ総称する。

各上スイッチング素子１３４及び各下スイッチング素子１４０は、ＥＣＵ１２０からの駆動信号ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬにより駆動される。ＥＣＵ１２０は、図示しない各種センサからの出力値に基づき、モータ１１２の出力を制御する。ＥＣＵ１２０は、ハードウェアの構成として、入出力部、演算部及び記憶部（いずれも図示せず）を有する。

図２は、図１に示すインバータ１１６の１相分の上アーム１３２，及び下アーム１３８を構成する半導体装置１０の平面図（ａ）、及び断面図（ｂ）である。

図２に示すように、上アーム１３２と下アーム１３８は、それぞれ、互いに並列接続された薄い平板状の４個のＭＯＳＦＥＴやＩＧＢＴ等のスイッチング素子１３４、１４０と、互いに並列接続された薄い平板状の２個のダイオード１３６、１４２を備える。

ここで、複数のＭＯＳＦＥＴでの並列接続とは、ドレイン電極同士、ソース電極同士、及びゲート電極同士を電気的に接続することをいう。複数のダイオードの並列接続とは、アノード電極同士及びカソード電極同士を電気的に接続することをいう。

図２（ｂ）に示すように、半導体装置１０は、最下層側に設けられた厚板の金属のヒートシンク１１と、ヒートシンク１１上に下面が接着された絶縁基板１２と、絶縁基板１２の上面に下面側が接着された電極板１３（Ｐ側電極板１３ａ，中点側電極板１３ｂ）とを備える。図２（ａ）に示すように、ヒートシンク１１と絶縁基板１２は、平面視で、同形の四角形状とされ、電極板１３は、四角形状とされている。

図２（ｂ）に示すように、上アーム１３２側では、Ｐ側電極板１３ａの上面側に、スイッチング素子１３４の各ドレイン電極と、ダイオード１３６の各カソード電極とが接合される。スイッチング素子１３４の上面側の各ソース電極と、ダイオード１３６の各アノード電極とは、導電性の柱状電極部材１４の下面側に接合され、柱状電極部材１４の上面側が上アーム１３２側の端子板２０ａ（中点側電極）に接合されている。上アーム１３２側の端子板２０ａは、平面視で略Ｌ字状にされている（図２（ａ）参照）。

上アーム１３２のスイッチング素子１３４、ダイオード１３６、及び柱状電極部材１４は、図２（ａ）に示すように、平面視で、Ｐ側電極板１３ａ上に２行３列の行列状に配置されている。

一方、下アーム１３８側では、図２（ｂ）に示すように、絶縁基板１２の上面に、平面視で四角形状の中点側電極板１３ｂの下面側が接着される。中点側電極板１３ｂの上面側に、スイッチング素子１４０の下面側の各ドレイン電極と、ダイオード１４２の各カソード電極とが接合される。

スイッチング素子１４０の上面側の各ソース電極と、ダイオード１４２の各アノード電極とが導電性の柱状電極部材１４の下面側に接合され、柱状電極部材１４の上面側が下アーム１３８側の端子板２０ｂ（Ｎ側電極板）に接合されている。下アーム１３８側の端子板２０ｂは、平面視で、Ｌ字状にされている（図２（ａ）参照）。

下アーム１３８のスイッチング素子１４０、ダイオード１４２、及び柱状電極部材１４は、図２（ａ）に示すように、平面視で、中点側電極板１３ｂ上に２行３列の行列状に配置されている。

このように構成される半導体装置１０は、Ｐ側電極板１３ａに対して直流電源１１４の正極が接続され、下アーム１３８側の端子板２０ｂ（Ｎ側電極板）に対して直流電源１１４の負極が接続され、上アーム１３２側の端子板２０ａ（中点側電極板）と、中点側電極板１３ｂは、相互に接続されてモータ１１２の巻線１４６に接続される（図１参照）。

次に、半導体装置１０の接続構造について、図３〜図５を参照して説明する。なお、上アーム１３２及び下アーム１３８は、同様の構成を有するので、以下の説明においては、上アーム１３２について説明する。また、スイッチング素子１３４及びダイオード１３６は、半導体素子１５と総称し、図２では、スイッチング素子１３４、ダイオード１３６、及び複数の柱状電極部材１４は、２行３列の行列状に配置していたが、図３以降では、４個の半導体素子１５、及び４個の柱状電極部材１４が直線状に配置されたものとして説明する。

図３及び図４に示す半導体装置１０は、インバータ１１６の上アーム１３２を構成しており、ヒートシンク１１と、絶縁基板１２と、電極板１３（１３ａ）と、複数の半導体素子１５と、複数の半導体素子１５の上面に導電性接合材としての半田３０を介して配置された柱状電極部材群１６と、端子板２０と、を備える。

本実施形態の半導体素子１５は、例えば、ＳｉＣ（Silicon Carbide）半導体からなるＭＯＳＦＥＴ、ＩＧＢＴ、ＦＷＤなどであり、半田３０により電極板１３の上面に接合されている。

柱状電極部材群１６は、Ｃｕ又は、Ｃｕを含む合金材料（例えば、ＣｕＭｏ合金、ＣｕＷ合金など）からなり、縦長の複数（半導体素子１５の数と同じ４個）の柱状電極部材１４を有する。１列に整列配置された各柱状電極部材１４の上部同士は、柱状電極部材１４から側方に突出して形成された鍔部１７により一体に連結されている。図５も参照して、各柱状電極部材１４の横断面形状は、半導体素子１５の電極板１３への投影形状と略同じ、例えば、矩形形状に形成されている。

各柱状電極部材１４の下面１４ａは、それぞれの半導体素子１５の上面１５ａに半田３０を介して電気的に接合されている。このような形状の柱状電極部材群１６は、例えば、Ｃｕ又は、Ｃｕを含む合金材料のブロックを機械加工することで形成される。

端子板２０は、Ｃｕ又は、Ｃｕを含む合金材料からなり、ＢＵＳプレート部２１とＢＵＳ端子部２２との２つに分割形成され、ＢＵＳプレート部２１とＢＵＳ端子部２２とは、半田３０により電気的に一体接合されている。ＢＵＳプレート部２１は、所定の厚さを有し、上面に柱状電極部材群１６の鍔部１７が接合される板状接続部２３と、板状接続部２３の一端から下方に突出して形成された凸部２４とが、一体に形成されている。

板状接続部２３の上面には、柱状電極部材群１６の鍔部１７より僅かに大きな面積を有し、鍔部１７を収容可能な大きさの段差部２５が、下方に凹んで形成されている。段差部２５内には、各柱状電極部材１４に対応する位置に、４個の貫通孔２６が設けられている。貫通孔２６は、僅かな隙間をもって柱状電極部材１４が挿通可能であり、貫通孔２６の長さは、柱状電極部材１４を貫通孔２６に挿通したとき、柱状電極部材１４の倒れや傾きを許容値以下に抑制することができるように設定されている。

ＢＵＳ端子部２２は、柱状電極部２７と、モータ１１２の巻線１４６に接続される端子部２８とを有し、略Ｌ字型に形成されている。柱状電極部２７の上面には、ＢＵＳプレート部２１の凸部２４に対応して、矩形状の位置決め用ざぐり溝２９が形成されている。ＢＵＳプレート部２１の凸部２４は、半田３０を介して位置決め用ざぐり溝２９に嵌合し、ＢＵＳ端子部２２に接合されている。柱状電極部２７の下面は、電極板１３から電気的に隔離されて絶縁基板１２上に設けられた他の電極板１８に半田３０を介して接続されており、ＢＵＳ端子部２２の取付け姿勢を安定させることができる。

電極板１３、半導体素子１５、柱状電極部材群１６、ＢＵＳプレート部２１、及びＢＵＳ端子部２２は、それぞれ所定の接合部に、シート状にプリフォームされた半田３０を配置して加熱することにより、半田３０で電気的に接合される。

半田３０は、柱状電極部材群１６の鍔部１７と、板状接続部２３の段差部２５との間に配置される半田３０Ａ（図４参照）を除いて、接合面と略同じ形状の略矩形に形成されている。鍔部１７と段差部２５との間に配置される半田３０Ａは、鍔部１７と略同じ大きさの長方形の板状に形成され、板状接続部２３の貫通孔２６に対応して、柱状電極部材１４を挿通するための４個の挿通孔３１が形成されている。

次に、半導体装置１０の組み付けついて、図６を参照して説明する。
先ず、図６（ａ）に示すように、半田３０を介して、複数の半導体素子１５を電極板１３上の所定の位置に整列配置し、不図示のリフロー炉に投入して1回目のリフロー処理を行い（加熱）、半導体素子１５を電極板１３上に接合する。

その後、図６（ｂ）に示すように、半導体素子１５が接合された電極板１３を上下逆転させて加熱ヒータ付きコネクト４０に吸着保持させる。次いで、ＢＵＳプレート部２１の段差部２５内に、４個の挿通孔３１を有するシート状の半田３０Ａを配置した後、半田３０Ａの挿通孔３１、及びＢＵＳプレート部２１の貫通孔２６に、柱状電極部材群１６の各柱状電極部材１４を挿通する。このとき、柱状電極部材群１６の柱状電極部材１４は、ＢＵＳプレート部２１の貫通孔２６と嵌合して案内されるので、倒れや傾きの発生が抑制されて、高い位置精度で位置決めされる。また、柱状電極部材群１６として一体形成されている複数の柱状電極部材１４は、ＢＵＳプレート部２１の複数の貫通孔２６に一度に挿入することができ、効率的に組み付けることができる。

更に、柱状電極部２７の位置決め用ざぐり溝２９に矩形シート状の半田３０を配置してＢＵＳプレート部２１の凸部２４を嵌合させた状態で、各柱状電極部材１４の下面１４ａ、及び柱状電極部２７の下面（図６においては、いずれも上面）に矩形シート状の半田３０を配置し、ホットプレート４１上に載せて加熱する。なお、柱状電極部材１４の下面１４ａには、予め半田３０を予備半田しておくこともできる。

次いで、加熱ヒータ付きコネクト４０で電極板１３上に接合された半導体素子１５を加熱しながら下降させて、半導体素子１５と柱状電極部材１４の下面１４ａ（接合面）とを接触させると、各柱状電極部材１４の下面１４ａに配置した半田３０が溶融し、半導体素子１５の上面１５ａに濡れ広がって、半導体素子１５と柱状電極部材１４とが電気的に接合する。

また、同時に、ＢＵＳプレート部２１の段差部２５内に配置した半田３０Ａが溶融して、ＢＵＳプレート部２１と柱状電極部材群１６の鍔部１７が接合すると共に、ＢＵＳプレート部２１とＢＵＳ端子部２２、及びＢＵＳ端子部２２の柱状電極部２７と他の電極板１８とが接合する。なお、ＢＵＳプレート部２１の段差部２５は、余剰の半田３０が発生したとき、これを収納する収容部としても機能する。これにより、電極板１３と、半導体素子１５と、柱状電極部材群１６と、端子板２０（ＢＵＳプレート部２１、及びＢＵＳ端子部２２）とが、半田３０により電気的に接続される（２回目のリフロー処理）。

なお、電極板１３上に接合された半導体素子１５は、上下逆転した状態で接合操作されるので、加熱ヒータ付きコネクト４０の加熱により半田３０が溶融して半導体素子１５が電極板１３から剥がれ落ちる虞がある。このため、半導体素子１５と電極板１３との接合には、他の部位の半田３０と比較して融点が、例えば、５℃から１０℃程度高い半田３０を用いることが望ましい。

或いは、融点が同じ、又は近い半田３０を用いる場合には、半導体素子１５と柱状電極部材１４の下面１４ａとが接触するまでの間、加熱ヒータ付きコネクト４０による加熱温度を、半田３０の融点より、例えば、５℃から１０℃程度低めに設定するのがよい。そして、半導体素子１５と柱状電極部材１４の下面１４ａとが接触した後、半田３０の溶融温度以上に加熱する。なお、半田３０による各部材の接合は、窒素ガス（Ｎ_２）が充満した不活性雰囲気や、水素ガス（Ｈ_２）が充満した還元雰囲気のリフロー炉中で行うことが望ましい。

このように、柱状電極部材群１６の複数の柱状電極部材１４は、鍔部１７で一体とされているので、一度に複数の柱状電極部材１４をＢＵＳプレート部２１の複数の貫通孔２６に挿通することができる。また、複数の柱状電極部材１４は、貫通孔２６により倒れや傾きが抑制されるので、複数の半導体素子１５に対して位置精度良く配置することができる。更に、各接合部を一括して同時に接合することができ、作業効率が大幅に向上する。

以上説明したように、本実施形態に係る半導体装置１０によれば、電極板１３上に配置された複数の半導体素子１５の上面１５ａに、それぞれ柱状電極部材１４が配置され、複数の柱状電極部材１４の上部に跨って共通の端子板２０が配置される。複数の柱状電極部材１４は、端子板２０に形成された複数の貫通孔２６に挿通されて、複数の半導体素子１５と、複数の柱状電極部材１４と、端子板２０とが電気的に接続されているので、複数の柱状電極部材１４が、端子板２０の複数の貫通孔２６に挿通されて位置決めされることによって、複数の柱状電極部材１４の傾きや倒れが抑制され、且つ、複数の柱状電極部材１４を複数の半導体素子１５上に位置精度良く配置することができる。また、これにより、複数の半導体素子１５と、複数の柱状電極部材１４と、端子板２０との組み付けが容易となり、生産性が向上する。

また、柱状電極部材１４は、上部に側方に突出する鍔部１７を備え、柱状電極部材１４が貫通孔２６に挿通する端子板２０には、鍔部１７に対応して下方に凹んだ段差部２５が設けられ、鍔部１７と段差部２５との間には、半田３０が配置されているので、面積の大きな鍔部１７により柱状電極部材１４を位置決めすることができると共に傾きや倒れが防止される。また、鍔部１７と段差部２５との間に配置された半田３０によって、鍔部１７と段差部２５との広い面積で柱状電極部材１４と端子板２０とを確実に電気的に接続するこができる。

また、鍔部１７同士が互いに連結されて一体的に形成された柱状電極部材群１６が、端子板２０の複数の貫通孔２６に挿通されるので、複数の柱状電極部材１４を、一度に端子板２０の複数の貫通孔２６に挿通することができ、組み付け効率を向上することができる。

また、複数の半導体素子１５を電極板１３の所定の平面上に配置する工程と、複数の柱状電極部材１４の形状に対応して端子板２０に形成された複数の貫通孔２６に、複数の柱状電極部材１４を挿通する工程と、半導体素子１５の上面１５ａに端子板２０の貫通孔２６に挿通された複数の柱状電極部材１４をそれぞれ配置する工程と、半導体素子１５と、柱状電極部材１４と、端子板２０とを同時に電気的に接続する工程と、を備えるので、端子板２０の複数の貫通孔２６に複数の柱状電極部材１４を挿通して複数の柱状電極部材１４を位置決めすることによって、複数の柱状電極部材１４の傾きや倒れが抑制され、且つ、複数の柱状電極部材１４を半導体素子１５上に位置精度良く配置することができる。また、複数の半導体素子１５と、複数の柱状電極部材１４と、端子板２０との接合を、一括して同時に行うことができ、効率的に半導体装置１０を形成することができ、生産性が向上する。

（第１変形例）
図７は、第１変形例の半導体装置の縦断面図、図８は、柱状電極部材群及び端子板の平面図である。第１変形例の半導体装置１０は、隣接する半導体素子１５の間隔、換言すれば、隣接する柱状電極部材１４の間隔Ｗが、狭い幅に設定されている。また、ＢＵＳプレート部２１に形成された貫通孔２６、及び半田３０Ａに形成された挿通孔３１が、柱状電極部材１４の４個分連結された長孔となっている。

このような本変形例の半導体装置１０においても、複数の柱状電極部材１４が、端子板２０の貫通孔２６に挿通されて位置決めされることによって、複数の柱状電極部材１４の傾きや倒れが抑制され、且つ、複数の柱状電極部材１４を複数の半導体素子１５上に位置精度良く配置することができる。また、半導体素子１５の設置間隔を狭めることができ、半導体装置１０の小型化が可能となる。

（第２変形例）
図９は、第２変形例の半導体装置の縦断面図である。第２変形例の半導体装置１０は、半導体素子１５に接合される柱状電極部材１４の下面１４ａに、突起部１９が設けられている。これにより、半導体素子１５と柱状電極部材１４とを接合する半田３０の厚みを調整することができ、熱特性や信頼性のばらつきを抑制して、信頼性が向上する。

なお、柱状電極部材１４に設けられる突起部１９は、図９に示すように、複数の柱状電極部材１４が鍔部１７で連結された柱状電極部材群１６の柱状電極部材１４に限定されず、各柱状電極部材１４が独立して個別に形成された、後述する第２実施形態の柱状電極部材１４（図１０、図１１参照）にも適用することができる。

（第２実施形態）
次に、本発明の第２実施形態に係る半導体装置１０Ａ及びその製造方法について、図１０及び図１１を参照して説明する。なお、第１実施形態と同一または同等部分については、同一符号を付して、説明を省略又は簡略化する。

図１０及び図１１に示す第２実施形態の半導体装置１０Ａは、複数（４個）の柱状電極部材１４が、それぞれ独立して形成されている点で第１実施形態の半導体装置１０と異なる。本実施形態の柱状電極部材１４の上部には、平面視において略矩形形状の鍔部１７が、側面から水平方向に突出して形成されている。このように構成される複数の柱状電極部材１４は、段差部２５と鍔部１７との間に半田３０Ａを配置した後、１つずつ端子板２０に形成された複数の貫通孔２６に挿通される。そして、半田３０Ａが溶融して、ＢＵＳプレート部２１と各柱状電極部材１４の鍔部１７が接合する際、各柱状電極部材１４が、それぞれ独立しているので、複数の半導体素子１５の上面間に高さのばらつきがある場合には、複数の柱状電極部材１４の鍔部１７の高さが複数の半導体素子１５の上面の高さのばらつきと同様にばらつくこととなるが、柱状電極部材１４の鍔部１７の下面と段差部２５との間には溶融した半田３０Ａが入りこんで隙間が埋められるため、半導体素子１５と柱状電極部材１４と端子板２０とを、確実に電気的に接続できる。
なお、半田３０Ａは、４個分が連続した長方形のもの（図１１参照）に限定されず、1つの柱状電極部材１４に対応して１つずつ独立させて矩形形状に形成したものであってもよい。

以上説明したように、本実施形態の半導体装置１０Ａによれば、複数の柱状電極部材１４はそれぞれ別々に形成され、端子板２０には、複数の柱状電極部材１４の鍔部１７に対応して段差部２５が形成されているので、複数の半導体素子１５間に高さのばらつきがあっても、半田３０Ａによって、高さのばらつきを解消して、複数の柱状電極部材１４と端子板２０とを確実に電気的に接続させることができ、信頼性を向上することができる。
それ他の構成及び作用については、第１実施形態の半導体装置１０と同様である。

（変形例）
本変形例の半導体装置１０Ａは、図１２に示すように、ＢＵＳプレート部２１の段差部２５内に設けられた貫通孔２６の周囲に、段差部２５より下方に凹んで形成された半田溜り部３５が設けられている。また、柱状電極部材１４には、鍔部１７に隣接して側面から突出し、半田溜り部３５と高さが略等しい段付き凸部４２が設けられている。

これにより、段差部２５と柱状電極部材１４の鍔部１７との間に配置され、加熱されて溶融した半田３０Ａは、柱状電極部材１４の鍔部１７とＢＵＳプレート部２１とを電気的に接合し、余剰の半田３０Ａを半田溜り部３５に収容することができるので、余剰の半田３０Ａが他の部位に流れ出すことがなく、余剰の半田３０Ａによる短絡などの障害の発生が防止できる。

尚、本発明は、前述した各実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。
例えば、上記の実施形態では、ハイブリッド自動車や電気自動車などのインバータを構成する半導体装置について説明したが、本発明はこれに限定されるものでなく、柱状電極が接続される小型素子にも同様に適用することができる。
また、本発明の導電性接合材は、本実施形態の半田に限定されるものでなく、例えば、予めシート状にプリフォームされた導電性の接合材であってもよい。

１０，１０Ａ 半導体装置
１３ 電極板
１３ａ Ｐ側電極板（正極端子）
１３ｂ 中点側電極板
１４ 柱状電極部材
１５ 半導体素子
１６ 柱状電極部材群
１７ 鍔部
２０ 端子板
２０ａ 上アーム側の端子板
２０ｂ 下アーム側の端子板（負極端子）
２５ 段差部
２６ 貫通孔
３０，３０Ａ 半田（導電性接合材）
１１６ インバータ（電力変換回路）
１３２ 上アーム
１３８ 下アーム
１３４、１４０ スイッチング素子
１３６、１４２ ダイオード

Claims (5)

1. 正極端子及び負極端子の間において、スイッチング素子又はダイオードである互いに並列接続された複数の半導体素子によって電力変換回路の上アーム又は下アームが構成された半導体装置において、
   前記複数の半導体素子は、所定の平面上に配置されており、
   各々の前記半導体素子の上面に配置された複数の柱状電極部材と、
   所定の厚さを有するとともに、前記複数の柱状電極部材の上部において、前記複数の柱状電極部材に跨って配置された共通の端子板と、
   を備え、
   前記端子板には、前記複数の柱状電極部材の形状に対応して、前記複数の柱状電極部材を挿通可能な少なくとも一つの貫通孔が形成されており、
   前記少なくとも一つの貫通孔に前記複数の柱状電極部材が挿通するとともに、前記複数の半導体素子と、前記複数の柱状電極部材と、前記端子板とが電気的に接続されていることを特徴とする半導体装置。
2. 前記柱状電極部材の上部には、前記柱状電極部材の側面から水平方向に突出する鍔部が形成され、
   前記端子板には、前記柱状電極部材の前記鍔部に対応する位置において、前記端子板の上面に対して下方に凹んだ段差部が形成されており、
   互いに対向する前記鍔部と前記段差部との間に、導電性接合材が配置されていることを特徴とする請求項１に記載の半導体装置。
3. 前記複数の柱状電極部材は、前記鍔部同士が互いに連結されて一体的に形成された柱状電極部材群によって構成され、
   前記柱状電極部材群が、前記端子板の前記少なくとも一つの貫通孔に挿通されていることを特徴とする請求項２に記載の半導体装置。
4. 前記複数の柱状電極部材は、それぞれ別々に形成され、
   前記端子板には、前記複数の柱状電極部材の前記鍔部の各々に対応する位置において、前記段差部が形成されていることを特徴とする請求項２に記載の半導体装置。
5. スイッチング素子又はダイオードである互いに並列接続された複数の半導体素子を、所定の平面上に配置する工程と、
   複数の柱状電極部材の形状に対応して端子板に形成された少なくとも一つの貫通孔に、前記複数の柱状電極部材を挿通する工程と、
   各々の前記半導体素子の上面に、前記端子板の前記少なくとも一つの貫通孔に挿通された前記複数の柱状電極部材をそれぞれ配置する工程と、
   前記複数の半導体素子と、前記複数の柱状電極部材と、前記端子板とを同時に電気的に接続する工程と、
   を備えることを特徴とする半導体装置の製造方法。

Images