JP2017168596A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017168596A
JP2017168596A JP2016051682A JP2016051682A JP2017168596A JP 2017168596 A JP2017168596 A JP 2017168596A JP 2016051682 A JP2016051682 A JP 2016051682A JP 2016051682 A JP2016051682 A JP 2016051682A JP 2017168596 A JP2017168596 A JP 2017168596A
Authority
JP
Japan
Prior art keywords
metal member
conductive layer
semiconductor chip
electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016051682A
Other languages
English (en)
Inventor
茂昭 早瀬
Shigeaki Hayase
茂昭 早瀬
宏 松山
Hiroshi Matsuyama
宏 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016051682A priority Critical patent/JP2017168596A/ja
Priority to US15/250,851 priority patent/US9953902B2/en
Priority to CN201610808379.8A priority patent/CN107195622A/zh
Publication of JP2017168596A publication Critical patent/JP2017168596A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】信頼性を向上できる半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、基板と、第１導電層と、第２導電層と、第１半導体チップと、第２半導体チップと、第１金属部材と、第２金属部材と、金属板と、を有する。第１半導体チップおよび第２半導体チップは、第１導電層の上に設けられている。第１金属部材は、第１半導体チップの上に第１接続部を介して設けられている。第２金属部材は、第２半導体チップの上に第２接続部を介して設けられている。金属板は、第１金属部材の上に第３接続部を介して設けられた部分と、第２金属部材の上に第４接続部を介して設けられた部分と、を有する。金属板は、第１金属部材、第２金属部材、および第２導電層と接続されている。【選択図】図２

Description

本発明の実施形態は、半導体装置に関する。
ダイオードやＩＧＢＴ(Insulated Gate Bipolar Transistor)などの半導体チップを複数備えた半導体装置がある。このような半導体装置について、信頼性が高いことが望まれる。
特開２００６−２３７５０７号公報
本発明が解決しようとする課題は、信頼性を向上できる半導体装置を提供することである。
実施形態に係る半導体装置は、基板と、第１導電層と、第２導電層と、第１半導体チップと、第２半導体チップと、第１金属部材と、第２金属部材と、金属板と、を有する。
前記第１導電層は、前記基板の上に設けられている。
前記第２導電層は、前記基板の上に前記第１導電層と離間して設けられている。
前記第１半導体チップは、前記第１導電層の上に設けられている。前記第１半導体チップは、第１電極および第２電極を有する。前記第１電極は、前記第１導電層に接続されている。
前記第２半導体チップは、前記第１導電層の上に前記第１半導体チップと離間して設けられている。前記第２半導体チップは、第３電極および第４電極を有する。前記第３電極は、前記第１導電層に接続されている。
前記第１金属部材は、前記第１半導体チップの上に第１接続部を介して設けられている。前記第１金属部材は、前記第２電極と接続されている。
前記第２金属部材は、前記第２半導体チップの上に第２接続部を介して設けられている。前記第２金属部材は、前記第４電極と接続されている。
前記金属板は、前記第１金属部材の上に第３接続部を介して設けられた部分と、前記第２金属部材の上に第４接続部を介して設けられた部分と、を有する。前記金属板は、前記第１金属部材、前記第２金属部材、および前記第２導電層と接続されている。
第１実施形態に係る半導体装置を表す斜視図である。 第１実施形態に係る半導体装置を表す斜視図である。 第１実施形態に係る半導体装置を表す斜視図である。 第１実施形態に係る半導体装置の一部を表す断面図である。 第１実施形態に係る半導体装置が有する金属部材３０を表す斜視図である。 第１実施形態に係る半導体装置が有する金属部材３０および金属板４０の一部を表す側面図である。 第１実施形態の変形例に係る半導体装置が有する金属部材３０および金属板４０の一部を表す断面図である。 第２実施形態に係る半導体装置を表す斜視図である。 第２実施形態に係る半導体装置が有する金属部材３０および金属板４０の一部を表す側面図である。
以下に、本発明の各実施形態の一例について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。基板２の上面Ｓ１に対して垂直な方向をＺ方向（第１方向）とし、Ｚ方向に対して垂直であって相互に直交する２方向をＸ方向及びＹ方向とする。
図１〜図４を用いて、第１実施形態に係る半導体装置の一例について説明する。
図１〜図３は、第１実施形態に係る半導体装置１００を表す斜視図である。
なお、図２および図３では、封止部５、ゲート端子Ｇ、および配線の一部が省略されている。
また、図３では、金属板４０、エミッタ端子Ｅ、およびコレクタ端子Ｃを、その他の構成要素と離間させて図示している。
図４は、第１実施形態に係る半導体装置１００の一部を表す断面図である。
より具体的には、図４は、第１導電層１１〜第３導電層１３、半導体チップ２１、２２、および金属部材３０を通るＸ−Ｚ断面における構造の一部を表している。
図１〜図４に表すように、半導体装置１００は、基板１、基板２、封止部５、第１導電層１１、第２導電層１２、第３導電層１３、第４導電層１４、半導体チップ２１、半導体チップ２２、金属部材３０、金属板４０、接続部５１〜５９、コレクタ端子Ｃ、エミッタ端子Ｅ、およびゲート端子Ｇを有する。
半導体チップ２１は、例えば、ＩＧＢＴである。
半導体チップ２２は、例えば、ＦＲＤ(Fast Recovery Diode)である。
図１に表すように、封止部５は、第１基板１の上に設けられており、第１基板１の上に設けられた他の構成要素を封止している。エミッタ端子Ｅの一部、コレクタ端子Ｃの一部、およびゲート端子Ｇの一部は、封止部５の上に設けられ、外部に露出している。それぞれの端子の先端には孔が形成され、外部の回路と接続可能に構成されている。
図２および図３に表すように、封止部５の内側であって、基板１の上には、複数の基板２が互いに離間して設けられている。
図４に表すように、基板２の下面Ｓ２には、第４導電層１４が設けられている。第４導電層１４が基板１の上面と接続部５１によって接続されることで、基板２が基板１の上に固定されている。
また、基板２の上面Ｓ１（第１面）には、第１導電層１１、第２導電層１２、および複数の第３導電層１３が、互いに離間して設けられている。
図２に表すように、第１導電層１１は、コレクタ端子Ｃと接続されている。第２導電層１２は、エミッタ端子Ｅと接続されている。第３導電層１３は、不図示の配線およびプリント基板を介してゲート端子Ｇと接続されている。
なお、第１導電層１１〜第３導電層１３の配置や形状などは、それぞれの端子の配置や形状、後述する半導体チップ２１および２２の数や配置などに応じて適宜変更可能である。
第１導電層１１の上には、複数の半導体チップ２１および複数の半導体チップ２２が設けられている。
図４に表すように、半導体チップ２１は、接続部５２を介して第１導電層１１の上に設けられている。
半導体チップ２１は、半導体層２１Ｓ、コレクタ電極２１Ｃ、エミッタ電極２１Ｅ、およびゲート電極２１Ｇを有する。
コレクタ電極２１Ｃは、接続部５２によって第１導電層１１と接続されている。
半導体層２１Ｓには、半導体チップ２１がＩＧＢＴとして機能するために必要な構造が形成されている。
ゲート電極２１Ｇは、ボンディングワイヤによって第３導電層１３と接続されている。
半導体チップ２２は、接続部５４を介して第１導電層１１の上に設けられている。
半導体チップ２２は、半導体層２２Ｓ、カソード電極２２Ｃ、およびアノード電極２２Ａを有する。
カソード電極２２Ｃは、接続部５４によって第１導電層１１と接続されている。
半導体層２２Ｓには、半導体チップ２２がダイオードとして機能するために必要な構造が形成されている。
エミッタ電極２１Ｅの上には、接続部５３を介して金属部材３０Ａが設けられている。
アノード電極２２Ａの上には、接続部５５を介して金属部材３０Ｂが設けられている。
以降では、金属部材３０Ａおよび３０Ｂに共通の性質を説明する場合、これらをまとめて「金属部材３０」と称する。
金属板４０の一部は、複数の金属部材３０の上に設けられ、他の一部は、接続部５８を介して第２導電層１２の上に設けられている。すなわち、エミッタ電極２１Ｅは、金属部材３０Ａおよび金属板４０を介して第２導電層１２と接続され、アノード電極２２Ａは、金属部材３０Ｂおよび金属板４０を介して第２導電層１２と接続されている。
図５は、第１実施形態に係る半導体装置１００が有する金属部材３０を表す斜視図である。
図６は、第１実施形態に係る半導体装置１００が有する金属部材３０および金属板４０の一部を表す側面図である。
なお、図５（ａ）および図６（ａ）は、金属部材３０Ａを表し、図５（ｂ）および図６（ｂ）は、金属部材３０Ｂを表している。
図５および図６に表すように、金属部材３０は、底部３１と、本体部３２と、突部３３と、を有する。
底部３１は、金属部材３０の下方に位置している。Ｘ−Ｙ面において、底部３１の面積は、本体部３２の面積および突部３３の面積よりも大きい。金属部材３０を各電極の上に設ける場合、底部３１と各電極とが、接続部５３または５４によって接続される。
本体部３２は、底部３１の上に設けられている。
突部３３は、本体部３２の上に設けられ、金属部材３０の上方に位置している。
突部３３の幅（Ｘ方向およびＹ方向における寸法）は、本体部３２の幅よりも狭い。
金属部材３０ＡのＺ方向における長さＬ１は、金属部材３０ＢのＺ方向における長さＬ２よりも短い。
より具体的には、金属部材３０Ａの突部３３のＺ方向における長さと、金属部材３０Ｂの突部３３のＺ方向における長さと、は等しく、金属部材３０Ａの底部３１および本体部３２のＺ方向における長さＬ３が、金属部材３０Ｂの底部３１および本体部３２のＺ方向における長さＬ４よりも短い。
金属板４０には、図２および図３に表すように、複数の孔が形成されている。
各金属部材３０の突部３３は、図６に表すように、金属板４０のそれぞれの孔に挿入されている。また、金属部材３０Ａと金属板４０の孔との隙間には、接続部５６が設けられ、金属部材３０Ｂと金属板４０の孔との隙間には、接続部５７が設けられている。金属部材３０は、接続部５６および５７によって金属板４０と接続されている。
ここで、各構成要素の材料の一例を説明する。
基板１は、ＡｌＳｉＣなどで構成された放熱板である。
基板２は、ＡｌＮなどの絶縁性セラミック材料から構成されている。
封止部５は、シリコーン樹脂などの絶縁性樹脂を含む。
第１導電層１１、第２導電層１２、第３導電層１３、および第４導電層１４は、銅やアルミニウムなどの金属材料を含む。
半導体層２１Ｓおよび２２Ｓは、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素などの半導体材料を主成分として含む。
半導体チップ２１および２２が有する各電極は、アルミニウムやニッケルなどの金属材料を含む。
金属部材３０、金属板４０、エミッタ端子Ｅ、コレクタ端子Ｃ、およびゲート端子Ｇは、銅やアルミニウムなどの金属材料から構成されている。
接続部５１〜５９は、はんだや銅、銀などの金属材料を含む。
ここで、本実施形態による作用および効果について説明する。
本実施形態に係る半導体装置では、複数の半導体チップ２１が基板２の上に設けられている。そして、各半導体チップ２１の上には、接続部５３を介して金属部材３０Ａが設けられている。
それぞれの半導体チップ２１の上に接続部５３（はんだ）を配した際、接続部５３の厚みには、ばらつきが生じる。このため、複数の半導体チップ２１の上に接続部５３を介して金属板４０を載せると、接続部５３同士の間の厚みのばらつきにより、金属板４０に傾きが生じる。この金属板４０の傾きにより、一部の接続部５３の厚みが薄くなってしまう場合がある。厚みが薄い接続部５３では、半導体装置の使用に伴う熱膨張および熱収縮の繰り返しによりクラックなどが生じ、半導体装置が正常に動作しなくなる場合がある。
これに対して、本実施形態に係る半導体装置では、各半導体チップ２１の上に接続部５３が設けられ、それぞれの接続部５３の上に金属部材３０Ａが設けられている。この場合、金属部材３０Ａは、各接続部５３の上に別個に設けられているため、金属部材３０Ａには、接続部５３同士の間の厚みのばらつきに起因する傾きは生じない。このため、接続部５３の厚みが薄くなることを抑制できる。
一方で、接続部５３同士の間の厚みのばらつきによって、各金属部材３０ＡのＺ方向における位置にばらつきが生じることがある。このため、金属部材３０Ａの上に設けられた金属板４０に傾きが生じ、一部の接続部５６の厚みが薄くなる可能性がある。
しかし、接続部５６と半導体チップ２１との間の距離は、接続部５３と半導体チップ２１との距離よりも長い。加えて、金属部材３０Ａは金属で構成されているため、半導体チップ２１で生じた熱の一部は、接続部５６に伝わるまでの間に、金属部材３０を通して放熱される。このため、半導体装置の動作に伴う接続部５６における温度変化は、接続部５３における温度変化よりも小さく、一部の接続部５６の厚みが薄くなったとしても、接続部５６にはクラック等が生じにくい。
なお、ここでは、各半導体チップ２１の上に設けられた接続部５３同士の間の厚みのばらつきについて説明した。しかし、本実施形態はこれに限らず、各半導体チップ２２の上に設けられた接続部５５同士の間の厚みのばらつき、および半導体チップ２１の上に設けられた接続部５３と半導体チップ２２の上に設けられた接続部５５との間の厚みのばらつきに対しても有効である。
すなわち、本実施形態によれば、複数の半導体チップのそれぞれの上に金属部材３０を別個に設け、それらの金属部材３０の上に金属板４０を設けることで、金属板４０の傾きに起因する接続部のクラック等の発生を抑制し、半導体装置の信頼性を向上させることが可能となる。
また、本実施形態に係る半導体装置では、半導体チップ２１の厚みは、半導体チップ２２の厚みよりも厚い。これは、ＦＲＤとＩＧＢＴに対して同じ耐圧が求められる場合、一般的に、ＩＧＢＴの方が、ＦＲＤよりも厚みが必要なためである。
このため、半導体チップ２１と２２の上に金属板４０を直接設けた場合、厚みの差によって金属板４０の傾きが生じ、上述したように、一部の接続部の厚みが薄くなってしまう。
この点について、本実施形態に係る半導体装置では、半導体チップ２２の上に設けられた金属部材３０ＢのＺ方向における長さＬ２が、半導体チップ２１の上に設けられた金属部材３０ＡのＺ方向における長さＬ１よりも長い。金属部材３０Ｂの長さＬ２を、金属部材３０Ａの長さＬ１よりも長くすることで、半導体チップの厚みの差の少なくとも一部が、金属部材の長さの差によって相殺される。このため、半導体チップの厚みの差により金属板４０の傾きが低減され、接続部の厚みが薄くなる可能性を低減することができる。
すなわち、本実施形態によれば、厚みの異なる半導体チップのそれぞれの上に、長さの異なる金属部材を設け、それらの金属部材の上に金属板を設けることで、各接続部におけるクラック等の発生を抑制し、半導体装置の信頼性を向上させることが可能となる。
図５および図６では、金属部材３０Ｂの長さＬ２が、金属部材３０Ａの長さＬ１よりも長い場合を例示した。
しかし、長さＬ１と長さＬ２が等しくてもよい。この場合でも、金属板４０の一部（第１部分）が半導体チップ２１と２２の上に設けられ、金属部材３０Ｂの、半導体チップ２２と第１部分との間に位置する部分（第３部分）の長さを、金属部材３０Ａの、半導体チップ２１と第１部分との間に位置する部分（第２部分）の長さよりも長くすることで、半導体チップ間の厚みの差を相殺できる。また、この場合、金属部材３０Ｂの突部３３の長さは、金属部材３０Ａの突部３３の長さよりも短くなる。
なお、図５および図６に表す例では、上述した第２部分および第３部分は、具体的には、それぞれの金属部材３０の底部３１および本体部３２に相当する。また、第２部分の長さは、長さＬ３に相当し、第３部分の長さは、長さＬ４に相当する。
また、上述した半導体装置１００では、金属部材３０Ａ、３０Ｂ、および金属板４０が別個の部材であり、これらは接続部によって互いに接続されている。しかし、半導体チップ２１および２２の厚みの差を、金属部材３０Ａの長さと金属部材３０Ｂの長さとの差で相殺することのみを目的とする場合、金属部材３０Ａ、３０Ｂ、および金属板４０は、一体に形成された部材であってもよい。
（変形例）
図７は、第１実施形態の変形例に係る半導体装置が有する金属部材３０および金属板４０の一部を表す断面図である。
図５および図６に表す例では、金属板４０に複数の孔が形成され、金属部材３０の突部３３が、金属板４０の孔に挿入されていた。
これに対して、図７に表す例では、金属板４０の下面に複数の窪みが形成され、金属部材３０の突部３３は、この窪みに挿入されている。また、窪みの内壁と突部３３との間には、接続部５６または５７が設けられている。
この場合でも、図５および図６に表す例と同じように、金属部材３０Ｂの長さＬ２を、金属部材３０Ａの長さＬ１よりも長くすることで、半導体チップ２１と２２との間の厚みの差を相殺することができる。
（第２実施形態）
図８は、第２実施形態に係る半導体装置２００を表す斜視図である。
図９は、第２実施形態に係る半導体装置が有する金属部材３０および金属板４０の一部を表す側面図である。
なお、図８では、封止部５、コレクタ端子Ｃ、エミッタ端子Ｅ、ゲート端子Ｇ、および配線の一部が省略されている。
図８および図９に表すように、第２実施形態に係る半導体装置２００では、第２導電層１２の上に、接続部５８を介して金属部材３０Ｃが設けられている。
金属部材３０Ｃは、金属部材３０Ａおよび３０Ｂと同様に、底部３１、本体部３２、および突部３３を有する。突部３３は、金属板４０に形成された孔に挿入されている。突部３３と金属板４０との隙間には、接続部５９が設けられており、金属部材３０Ｃと金属板４０は、接続部５９によって接続されている。
すなわち、半導体装置１００では、金属板４０が接続部５８のみを介して第２導電層１２に接続されていたのに対して、本実施形態に係る半導体装置２００では、金属板４０が接続部５８、金属部材３０Ｃ、および接続部５９を介して第２導電層１２と接続されている。
金属部材３０ＣのＺ方向における長さＬ５は、金属部材３０Ａの長さＬ１および金属部材３０Ｂの長さＬ２よりも長い。
より具体的には、金属部材３０Ｃの長さＬ５は、金属部材３０Ａの長さＬ１と、半導体チップ２１の厚みと、の和に略等しい。また、金属部材３０Ｃの長さＬ５は、金属部材３０Ｂの長さＬ２と、半導体チップ２２の厚みと、の和に略等しい。
本実施形態によれば、第２導電層１２の上に金属部材３０Ｃを設け、金属部材３０Ｃを介して第２導電層１２と金属板４０とが接続されている。このため、金属板４０の一部を、半導体装置１００のように折り曲げる必要が無い。
すなわち、本実施形態によれば、第１実施形態に比べて、半導体装置をより容易に製造することができ、半導体装置の生産性を向上させることが可能となる。
なお、上述した実施形態に係る半導体装置では、半導体チップ２１がＩＧＢＴであり、半導体チップ２２がＦＲＤである場合について説明した。しかし、実施形態に係る半導体装置は、これに限られない。半導体チップ２１および２２は、ダイオードやＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)、ＩＧＢＴなどから適宜選択することができる。
また、半導体チップ２１と２２とが同種の半導体チップであってもよい。半導体チップ２１と２２とが同種の半導体チップの場合であっても、半導体チップ２１の厚みと半導体チップ２２の厚みとが異なる場合、それぞれの半導体チップの上に設けられる金属部材の長さを変えることで、半導体チップ間の厚みの差を相殺することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、基板１、基板２、封止部５、第１導電層１１、第２導電層１２、第３導電層１３、第４導電層１４、半導体チップ２１、半導体チップ２２、金属部材３０、金属板４０、接続部５１〜５９、コレクタ端子Ｃ、エミッタ端子Ｅ、ゲート端子Ｇなどの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１００、２００…半導体装置、 １、２…基板、 ５…封止部、 １１〜１４…導電層、 ２１、２２…半導体チップ、 ３０…金属部材、 ４０…金属板、 ５１〜５９…接続部

Claims (5)

  1. 基板と、
    前記基板の上に設けられた第１導電層と、
    前記基板の上に前記第１導電層と離間して設けられた第２導電層と、
    前記第１導電層の上に設けられ、第１電極および第２電極を有し、前記第１電極が前記第１導電層に接続された第１半導体チップと、
    前記第１導電層の上に前記第１半導体チップと離間して設けられ、第３電極および第４電極を有し、前記第３電極が前記第１導電層に接続された第２半導体チップと、
    前記第１半導体チップの上に第１接続部を介して設けられ、前記第２電極と接続された第１金属部材と、
    前記第２半導体チップの上に第２接続部を介して設けられ、前記第４電極と接続された第２金属部材と、
    前記第１金属部材の上に第３接続部を介して設けられた部分と、前記第２金属部材の上に第４接続部を介して設けられた部分と、を有し、前記第１金属部材、前記第２金属部材、および前記第２導電層と接続された金属板と、
    を備えた半導体装置。
  2. 第１面を有する基板と、
    前記第１面の上に設けられた第１導電層と、
    前記第１面の上に、前記第１導電層と離間して設けられた第２導電層と、
    前記第１導電層の上に設けられ、第１電極および第２電極を有し、前記第１電極が前記第１導電層に接続された第１半導体チップと、
    前記第１導電層の上に前記第１半導体チップと離間して設けられ、第３電極および第４電極を有し、前記第３電極が前記第１導電層に接続され、前記第１半導体チップよりも薄い第２半導体チップと、
    前記第１半導体チップおよび前記第２半導体チップの上に設けられた第１部分を有し、前記第２導電層と接続された金属板と、
    前記第１半導体チップと前記第１部分との間に位置する第２部分を有し、前記第２電極と前記第１部分とに接続された第１金属部材と、
    前記第２半導体チップと前記第１部分との間に位置する第３部分を有し、前記第４電極と前記第１部分とに接続され、前記第３部分の前記第１面に対して垂直な第１方向における長さが前記第２部分の前記第１方向における長さよりも長い第２金属部材と、
    を備えた半導体装置。
  3. 前記金属板は、複数の孔を有し、
    前記第１金属部材の上部および前記第２金属部材の上部は、前記複数の孔のそれぞれに挿入された請求項１または２に記載の半導体装置。
  4. 前記金属板は、下面に複数の窪みを有し、
    前記第１金属部材の上部および前記第２金属部材の上部は、前記複数の窪みのそれぞれに挿入された請求項１または２に記載の半導体装置。
  5. 前記第２導電層の上に第５接続部を介して設けられた第３金属部材をさらに備え、
    前記金属板は、前記第３金属部材の上に、第６接続部を介して設けられた部分を有する請求項１〜４のいずれか１つに記載の半導体装置。
JP2016051682A 2016-03-15 2016-03-15 半導体装置 Pending JP2017168596A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016051682A JP2017168596A (ja) 2016-03-15 2016-03-15 半導体装置
US15/250,851 US9953902B2 (en) 2016-03-15 2016-08-29 Semiconductor device including semiconductor chips electrically connected via a metal plate
CN201610808379.8A CN107195622A (zh) 2016-03-15 2016-09-07 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016051682A JP2017168596A (ja) 2016-03-15 2016-03-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2017168596A true JP2017168596A (ja) 2017-09-21

Family

ID=59847537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016051682A Pending JP2017168596A (ja) 2016-03-15 2016-03-15 半導体装置

Country Status (3)

Country Link
US (1) US9953902B2 (ja)
JP (1) JP2017168596A (ja)
CN (1) CN107195622A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017008996A1 (de) 2016-09-27 2018-04-19 Asahi Glass Company, Limited Verfahren zur Herstellung eines Glasgegenstands und ein Glasgegenstand
JP2020155501A (ja) * 2019-03-18 2020-09-24 株式会社東芝 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478521B (zh) * 2016-07-26 2022-10-11 三菱电机株式会社 半导体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284525A (ja) * 2000-03-30 2001-10-12 Denso Corp 半導体チップおよび半導体装置
JP2002329828A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2003234447A (ja) * 2002-02-08 2003-08-22 Toyota Central Res & Dev Lab Inc 半導体素子実装回路および半導体素子実装方法
JP2008305902A (ja) * 2007-06-06 2008-12-18 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2009117428A (ja) * 2007-11-01 2009-05-28 Hitachi Ltd パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
US20100244213A1 (en) * 2009-03-31 2010-09-30 Yoshiaki Nozaki Semiconductor device and manufacturing method therefor
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
JP2014027324A (ja) * 2013-11-08 2014-02-06 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2015035437A (ja) * 2013-08-07 2015-02-19 本田技研工業株式会社 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546522B2 (ja) 1993-11-26 1996-10-23 日本電気株式会社 搭載用ｈｉｃモジュール用接続金具
JP2006237507A (ja) 2005-02-28 2006-09-07 Mitsubishi Heavy Ind Ltd 半田付けを用いた構造物
JP5768889B2 (ja) 2011-09-07 2015-08-26 株式会社村田製作所 モジュールの製造方法およびモジュール

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284525A (ja) * 2000-03-30 2001-10-12 Denso Corp 半導体チップおよび半導体装置
JP2002329828A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2003234447A (ja) * 2002-02-08 2003-08-22 Toyota Central Res & Dev Lab Inc 半導体素子実装回路および半導体素子実装方法
JP2008305902A (ja) * 2007-06-06 2008-12-18 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2009117428A (ja) * 2007-11-01 2009-05-28 Hitachi Ltd パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
US20100244213A1 (en) * 2009-03-31 2010-09-30 Yoshiaki Nozaki Semiconductor device and manufacturing method therefor
JP2010238892A (ja) * 2009-03-31 2010-10-21 Sharp Corp 半導体装置およびその製造方法
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
JP2015035437A (ja) * 2013-08-07 2015-02-19 本田技研工業株式会社 半導体装置及びその製造方法
JP2014027324A (ja) * 2013-11-08 2014-02-06 Okutekku:Kk 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017008996A1 (de) 2016-09-27 2018-04-19 Asahi Glass Company, Limited Verfahren zur Herstellung eines Glasgegenstands und ein Glasgegenstand
JP2020155501A (ja) * 2019-03-18 2020-09-24 株式会社東芝 半導体装置
JP7309396B2 (ja) 2019-03-18 2023-07-18 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN107195622A (zh) 2017-09-22
US20170271247A1 (en) 2017-09-21
US9953902B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
JP4988784B2 (ja) パワー半導体装置
JP5900620B2 (ja) 半導体装置
US9711429B2 (en) Semiconductor device having a substrate housed in the housing opening portion
US9768100B1 (en) Semiconductor device
US20190035770A1 (en) Semiconductor device and semiconductor element
JP2013069782A (ja) 半導体装置
CN110047807B (zh) 半导体装置
JP6711098B2 (ja) 半導体装置の放熱構造
JP2017168596A (ja) 半導体装置
JP7353233B2 (ja) 半導体装置
JP7052887B2 (ja) 半導体装置
WO2017179264A1 (ja) 半導体装置の放熱構造
JP2017073406A (ja) 電極リードおよび半導体装置
CN112530915B (zh) 半导体装置
JP2017135144A (ja) 半導体モジュール
JP6642719B2 (ja) 半導体装置
US10186607B2 (en) Power semiconductor device including a semiconductor switching element
US20230215776A1 (en) Semiconductor device
US10643922B2 (en) Semiconductor device
CN111863743B (zh) 半导体装置
JP2013128065A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
US20240014106A1 (en) Semiconductor device
JP2017199830A (ja) パワーモジュール
JP2020115532A (ja) 半導体モジュール
KR20240006446A (ko) 반도체 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181031