JP2015018979A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2015018979A JP2015018979A JP2013145986A JP2013145986A JP2015018979A JP 2015018979 A JP2015018979 A JP 2015018979A JP 2013145986 A JP2013145986 A JP 2013145986A JP 2013145986 A JP2013145986 A JP 2013145986A JP 2015018979 A JP2015018979 A JP 2015018979A
- Authority
- JP
- Japan
- Prior art keywords
- insulation layer
- resin insulation
- layer
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 176
- 239000011347 resin Substances 0.000 claims abstract description 176
- 238000009413 insulation Methods 0.000 claims abstract description 119
- 239000004020 conductor Substances 0.000 claims description 64
- 229910000679 solder Inorganic materials 0.000 claims description 41
- 239000003985 ceramic capacitor Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000011162 core material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 209
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- BVKSYBQAXBWINI-LQDRYOBXSA-N (2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-6-amino-2-[[(2s)-2-amino-5-(diaminomethylideneamino)pentanoyl]amino]hexanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]-3-hydroxypropanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]propanoy Chemical compound OC(=O)CC[C@@H](C(O)=O)NC(=O)[C@H](C)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CO)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CCCCN)NC(=O)[C@@H](N)CCCN=C(N)N BVKSYBQAXBWINI-LQDRYOBXSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 239000010954 inorganic particle Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- RQPZNWPYLFFXCP-UHFFFAOYSA-L barium dihydroxide Chemical compound [OH-].[OH-].[Ba+2] RQPZNWPYLFFXCP-UHFFFAOYSA-L 0.000 description 1
- 229910001863 barium hydroxide Inorganic materials 0.000 description 1
- AXCZMVOFGPJBDE-UHFFFAOYSA-L calcium dihydroxide Chemical compound [OH-].[OH-].[Ca+2] AXCZMVOFGPJBDE-UHFFFAOYSA-L 0.000 description 1
- 239000000920 calcium hydroxide Substances 0.000 description 1
- 229910001861 calcium hydroxide Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- VTHJTEIRLNZDEV-UHFFFAOYSA-L magnesium dihydroxide Chemical compound [OH-].[OH-].[Mg+2] VTHJTEIRLNZDEV-UHFFFAOYSA-L 0.000 description 1
- 239000000347 magnesium hydroxide Substances 0.000 description 1
- 229910001862 magnesium hydroxide Inorganic materials 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- 150000004692 metal hydroxides Chemical class 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電子部品を内蔵し反りの小さいプリント配線板を提供する。
【解決手段】電子部品90L、電子部品93の下側に、第2樹脂絶縁層50A、第3樹脂絶縁層50B、50Cよりも熱膨張係数の低い第1樹脂絶縁層30が設けられる。第1樹脂絶縁層30は、熱膨張係数が低いため、第1樹脂絶縁層30の外縁側が下がる方向への反りが生じ、熱膨張係数の大きな第2樹脂絶縁層50A及び第3樹脂絶縁層50B、50Cでの外縁部が上がる方向への反りを打ち消し、プリント配線板10の反りを小さくすることができる。
【選択図】図1
【解決手段】電子部品90L、電子部品93の下側に、第2樹脂絶縁層50A、第3樹脂絶縁層50B、50Cよりも熱膨張係数の低い第1樹脂絶縁層30が設けられる。第1樹脂絶縁層30は、熱膨張係数が低いため、第1樹脂絶縁層30の外縁側が下がる方向への反りが生じ、熱膨張係数の大きな第2樹脂絶縁層50A及び第3樹脂絶縁層50B、50Cでの外縁部が上がる方向への反りを打ち消し、プリント配線板10の反りを小さくすることができる。
【選択図】図1
Description
本発明は、電子部品を内蔵しているプリント配線板に関する。
特許文献1は、薄型化のためコア基板を用いず、電子部品を絶縁層に埋め込むことを開示している。該特許文献1は、支持板上に電子部品を搭載することと、支持板上で電子部品を絶縁層に埋め込むことと、支持板を除去することとを含む半導体装置の製造方法を開示している。
樹脂絶縁層に電子部品を埋め込むと、シリコンからなり剛性の高い電子部品の外縁部の樹脂絶縁層に反りが生じ易く、プリント配線板の外縁部が上がる形状に反り成り易く、該プリント配線板上に電子部品又は第2のプリント配線板の実装する際の接続信頼性が低下すると考えられる。
本発明の目的は、電子部品を内蔵し反りの小さいプリント配線板を提供することである。
本発明に係るプリント配線板は、主面と該主面とは反対側の副面とを有する第1樹脂絶縁層と、前記第1樹脂絶縁層の主面上に配置された電子部品と、前記第1樹脂絶縁層の主面に積層され、前記電子部品を埋める第2樹脂絶縁層と、前記第2樹脂絶縁層上に積層される第3樹脂絶縁層と、前記第1樹脂絶縁層、前記第2樹脂絶縁層、前記第3樹脂絶縁層上に形成される導体層と、前記第1樹脂絶縁層、前記第2樹脂絶縁層、前記第3樹脂絶縁層に形成されるビア導体と、前記電子部品の電極と前記第2樹脂絶縁層上の導体層とを接続する接続ビア導体と、前記第1樹脂絶縁層の副面側に形成されるパッドと、を有する。そして、前記第1樹脂絶縁層の熱膨張係数が、前記第2樹脂絶縁層、及び、前記第3樹脂絶縁層の熱膨張係数よりも低い。
本発明のプリント配線板は、電子部品の下側に、電子部品を埋設する第2樹脂絶縁層、該第2樹脂絶縁層上に形成される第3樹脂絶縁層よりも熱膨張係数の低い第1樹脂絶縁層が設けられる。第1樹脂絶縁層は、熱膨張係数が低いため、第1樹脂絶縁層の外縁側が下がる方向への反りが生じ、第2樹脂絶縁層及び第3樹脂絶縁層での外縁部が上がる方向への反りを打ち消し、プリント配線板の反りを小さくすることができる。これにより、プリント配線板上への電子部品、第2プリント配線板の実装の信頼性を高めることが可能となる。
[第1実施形態]
図1、図2を参照して本発明の第1実施形態に係るプリント配線板が以下に説明されている。
図1は第1実施形態に係るプリント配線板10の断面を示している。図2は、第1実施形態のプリント配線板の用途を示している。図2では、図1のプリント配線板に第3のICチップ290が実装され、さらに、別のPKG基板110が第1実施形態のプリント配線板に搭載されている。
図1、図2を参照して本発明の第1実施形態に係るプリント配線板が以下に説明されている。
図1は第1実施形態に係るプリント配線板10の断面を示している。図2は、第1実施形態のプリント配線板の用途を示している。図2では、図1のプリント配線板に第3のICチップ290が実装され、さらに、別のPKG基板110が第1実施形態のプリント配線板に搭載されている。
図1に示されるようにプリント配線板10は、主面(F)と該主面の反対側の副面(S)を備える最下層の第1樹脂絶縁層30と、該第1樹脂絶縁層30の副面側のパッド51SPと、該第1樹脂絶縁層の主面(F)上の第1導体層34と、第1樹脂絶縁層30上のロジックICチップ90Lと積層セラミックコンデンサ93と、第1樹脂絶縁層の主面上に形成されロジックICチップ90L及び積層セラミックコンデンサ93を埋設する第2樹脂絶縁層50Aと、第2樹脂絶縁層50A上の第2導体層58Aと、第2樹脂絶縁層50A及び第2導体層58A上の第3樹脂絶縁層50Bと、第3樹脂絶縁層50B上の第3導体層58Bと、第3樹脂絶縁層50B及び第3導体層58B上の最外層の第3樹脂絶縁層50Cと、最外層の第3樹脂絶縁層50C上の最外層の第3導体層58Cとを有する。ロジックICチップ90Lと積層セラミックコンデンサ93と第1樹脂絶縁層30との間には、接着剤26が配置されている。接着剤の代わりに銀ペースト等からなるダイアタッチを用いても良い。パッド51SPは、第1樹脂絶縁層30の副面から凹んだ位置に形成されている。パッド51SPと第1導体層34とは、第1樹脂絶縁層を貫通するビア導体36を介して接続されている。第1導体層34と第2導体層58Aとは、第2樹脂絶縁層を貫通するビア導体60Aを介して接続されている。ICチップの電極92と第2導体層58Aとは接続ビア導体60AAを介して接続されている。第2導体層58Aと第3導体層58Bとは第3樹脂絶縁層50Bを貫通するビア導体60Bを介して接続されている。第3導体層58Bと最外層の第3導体層58Cとは、最外層の第3樹脂絶縁層50Cを貫通するビア導体60Cを介して接続されている。最外層の第3樹脂絶縁層50C上にはソルダーレジスト層70が形成されている。ソルダーレジスト層70には、中心側に相対的に小径の開口71Iと、外周側に相対的に大径の開口71Oが形成され、小径の開口71Iには小径の半田バンプ76Iが、大形の開口71Oには大径の半田バンプ76Oが形成されている。ここで、小径の半田バンプ76I間ピッチは、大径の半田バンプ76O間ピッチよりも小さい。また、小径の半田バンプ76Iの高さよりも、大径の半田バンプ76Oの高さが高い。
図2に示されるようにプリント配線板10の中心側の小径の半田バンプ96Iを介して第3のICチップ290のパッド292が接続される。プリント配線板10の外周側の大径の半田バンプ96Oを介してメモリーチップ190を内蔵するPKG基板110のパッド112が接続される。メモリーチップ190は、封止樹脂114によって封止されている。最下層の第1樹脂絶縁層30のパッド51SPには、図示しない半田バンプが形成されてマザーボードに接続される。
第1実施形態のプリント配線板では、第1樹脂絶縁層30が厚さt1:50μmに形成され、第2樹脂絶縁層50Aが厚さt2:55μmに形成され、第3樹脂絶縁層50Bが厚さt3:30μmに形成され、最外層の第3樹脂絶縁層50Cが厚さt4:30μmに形成され、ソルダーレジスト層70が厚さt5:20μmに形成されている。ICチップを埋設する第2樹脂絶縁層の厚みが最も厚く形成されている。第2樹脂絶縁層50Aと第3樹脂絶縁層50Bと最外層の第3樹脂絶縁層50Cとは同一の組成であり、CTE(熱膨張係数)は大体30〜40ppmである。第1樹脂絶縁層30は、第2樹脂絶縁層50Aと第3樹脂絶縁層50Bと最外層の第3樹脂絶縁層50Cとは同一の樹脂成分から成るが無機フィラー量によりCTEが調整され、大体10〜20ppmと第2樹脂絶縁層、第3樹脂絶縁層、最外層の第3樹脂絶縁層の1/3〜2/3程度に調整されている。ソルダーレジスト層のCTEは、第1樹脂絶縁層と第2樹脂絶縁層、第3樹脂絶縁層、最外層の第3樹脂絶縁層との中間値になるように調整されている。第1、第2、第3樹脂絶縁層は樹脂中に水酸化物等からなる無機粒子が含有されてなる。樹脂としてエポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂などが挙げられる。水酸化物からなる無機粒子として水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム、水酸化バリウム等の金属水酸化物が挙げられる。第1、第2、第3樹脂絶縁層は、芯材を備えない。但し、第1樹脂絶縁層は、芯材(補強材)を備えることもできる。その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。ガラスはTガラスであることが好ましい。
第1実施形態のプリント配線板は、ロジックICチップ90L、積層セラミックコンデンサ93の下側に、ロジックICチップ90Lと積層セラミックコンデンサ93を埋設する第2樹脂絶縁層50A、該第2樹脂絶縁層上に形成される第3樹脂絶縁層50B、50Cよりも熱膨張係数の低い第1樹脂絶縁層30が設けられる。第1樹脂絶縁層は、熱膨張係数が低いため、第1樹脂絶縁層の外縁側が下がる方向への反りが生じ、熱膨張係数の大きな第2樹脂絶縁層及び第3樹脂絶縁層での外縁部が上がる方向への反りを打ち消し、プリント配線板の反りを小さくすることができる。これにより、プリント配線板上への第3のICチップ290、PKG基板110の実装の信頼性を高めることが可能となる。
第1実施形態では、第1樹脂絶縁層の凹部51Sにパッド51SPが設けられているため、半田バンプを形成する際の短絡防止用のソルダーレジスト層が不要である。このため、第1樹脂絶縁層の露出面側に熱膨張係数の低いソルダーレジスト層を設けることが無いため、第1樹脂絶縁層による反り低減の役割をソルダーレジスト層が阻害することが無い。
図1〜図7を参照して第1実施形態のプリント配線板の製造方法が以下に説明されている。
銅箔22が樹脂基板20に積層された両面銅張積層板20Aと、厚さ3〜20μmの銅箔24が準備される(図3(A))。銅張積層板の銅箔22に銅箔24が接着剤又は超音波接続により接合され、銅張積層板の外周と銅箔の外周が所定の幅で接合される。
銅箔22が樹脂基板20に積層された両面銅張積層板20Aと、厚さ3〜20μmの銅箔24が準備される(図3(A))。銅張積層板の銅箔22に銅箔24が接着剤又は超音波接続により接合され、銅張積層板の外周と銅箔の外周が所定の幅で接合される。
銅箔24上に開口を備えるめっきレジスト(図示せず)が形成され、開口内に電解めっきにより銅層25c、ニッケル層25b、銅層25aが順次形成され、めっきレジストが剥離される(図3(B))。
銅箔24上に層間樹脂絶縁層形成用の樹脂フィルムが積層され、第1樹脂絶縁層30が形成される(図3(C))。
レーザにより第1樹脂絶縁層30に、銅層25aに至る開口30Oが形成される(図3(D))。
無電解めっき処理により、第1樹脂絶縁層30の表面及び開口30O内に無電解銅めき膜31が形成される(図4(A))。
無電解銅めき膜31上に所定パターンのめっきレジスト35が形成される(図4(B))。
電解めっき処理により、めっきレジスト35非形成部に電解めっき膜33が形成される(図4(C))。この際に、開口30O内が電解めっき膜で充填されビア導体36が形成される。
めっきレジストが剥離され、電解めっき膜非形成部の無電解銅めき膜31が除去され、無電解めっき膜31と電解めっき膜とから成る第1導体層34が形成される(図5(A))。
第1樹脂絶縁層30の所定位置に、接着剤26を介して、再配線層91の形成されたロジックICチップ90Lと積層セラミックコンデンサ93が搭載される(図5(B))。
第1樹脂絶縁層30上に、図3(C)〜図5(B)を参照して上述されたと同様な工程により、第2樹脂絶縁層50A、及び、第2導体層58Aが形成される。第1導体層34と第2導体層58Aはビア導体60Aを介して接続され、ICチップの電極92と第2導体層58Aは接続ビア導体60AAを介して接続される(図5(C))。
第2樹脂絶縁層50A上に、図3(C)〜図5(B)を参照して上述されたと同様な工程により、第3樹脂絶縁層50B、及び、第3導体層58Bが形成される。第2導体層58Aと第3導体層58Bはビア導体60Bを介して接続される。第3樹脂絶縁層50B上に、図3(C)〜図5(B)を参照して上述されたと同様な工程により、最外層の第3樹脂絶縁層50C、及び、最外層の第3導体層58Cが形成される。第3導体層58Bと最外層の第3導体層58Cはビア導体60Cを介して接続される(図6(A))。
最外層の第3樹脂絶縁層50C上に中心側に小径の開口71Iを、外周側に大径の開口71Oを備えるソルダーレジスト層70が形成される(図6(B))。積層基板1000が完成する。
積層基板は銅箔24と両面銅張積層板20Aの接合箇所より内側のK−Kで切断され、両面銅張積層板20Aが除去される(図7(A))。
積層基板1000から銅箔24及び銅層25cが選択的にエッチングにより除去される。エッチング液としてメック社製のSF−5420を使用することができる。銅層25aの下部のニッケル層25bが選択的にエッチングで除去され、銅層25aが露出され、該銅層がパッド51SPを構成する(図7(B))。第1樹脂絶縁層の凹部51Sは、銅層25c及びニッケル層25bの除去により形成され、該凹部51Sにパッド51SPが形成されている。
ソルダーレジスト層70の開口71I、71Oにより露出される最外層の第3導体層58Cや、パッド51SP上に、Ni膜72、Au膜74が形成される(図7(C))。Ni/Au膜の代わりに、Ni/Pd/Au膜、Sn膜等の金属膜を形成することができる。金属膜の代わりに、図8に示す第1改変例のようパッド51SP上にOSP(耐熱型水溶性プレフレックス等の有機被膜)73を形成することもできる。OSPはめっきによる金属膜よりも簡易に形成できる。
ソルダーレジスト層70の中心側の小径の開口71Iに小径の半田バンプ76I、ソルダーレジスト層の外周側の大径の開口71Oに大径の半田バンプ76Oが形成される(図1)。
プリント配線板10の中心側の小径の半田バンプ96Iを介して第3のICチップ290のパッド292が接続される。プリント配線板10の外周側の大径の半田バンプ96Oを介してメモリーチップ190を内蔵するPKG基板110のパッド112が接続される(図2)。
第1実施形態のプリント配線板において、パッド51SPは、第1樹脂絶縁層30の副面Sより凹んでいる。このため、隣接するパッド上の半田バンプが短絡し難い。
図9は、第1実施形態の第2改変例に係るプリント配線板を示す。
第1実施形態の改変例のプリント配線板では、ロジックICチップ90L、積層セラミックコンデンサ93直下にパッドが設けられていない。第1実施形態の第2改変例では、第1樹脂絶縁層による反り抑制の効果を更に高めることができる。
第1実施形態の改変例のプリント配線板では、ロジックICチップ90L、積層セラミックコンデンサ93直下にパッドが設けられていない。第1実施形態の第2改変例では、第1樹脂絶縁層による反り抑制の効果を更に高めることができる。
図10は、第1実施形態の第3改変例に係るプリント配線板を示す。
第1実施形態の第3改変例のプリント配線板では、ロジックICチップ90Lと共に、メモリーICチップ90Mが内蔵されている。
第1実施形態の第3改変例のプリント配線板では、ロジックICチップ90Lと共に、メモリーICチップ90Mが内蔵されている。
図11は、第1実施形態の第4改変例に係るプリント配線板を示す。
第1実施形態の第3改変例のプリント配線板では、ロジックICチップ90Lと積層セラミックコンデンサ93とが接続線58ASを介して直接接続されている。
第1実施形態の第3改変例のプリント配線板では、ロジックICチップ90Lと積層セラミックコンデンサ93とが接続線58ASを介して直接接続されている。
[第2実施形態]
図12は、第2実施形態に係るプリント配線板を示す。
第2実施形態では、熱膨張係数の低い第1樹脂絶縁層30にロジックICチップ90L、積層セラミックコンデンサ93を埋設させてある。プリント配線板10は、該第1樹脂絶縁層30上の第1導体層34と、第1樹脂絶縁層30及び第1導体層34上の第3樹脂絶縁層50Bと、第3樹脂絶縁層50B上の第3導体層58Bと、第3樹脂絶縁層50B及び第3導体層58B上の最外層の第3樹脂絶縁層50Cと、最外層の第3樹脂絶縁層50C上の最外層の第3導体層58Cとを有する。ロジックICチップ90Lと積層セラミックコンデンサ93と第1樹脂絶縁層30の背面には、銀ペースト等からなる接着層(ダイアタッチ)27が形成され、該接着層が露出されている。パッド51SPは、第1樹脂絶縁層30の副面から凹んだ位置に形成されている。パッド51SPと第1導体層34とは、第1樹脂絶縁層を貫通するビア導体36を介して接続されている。ICチップの電極92と第1導体層34とは接続ビア導体36AAを介して接続されている。第1導体層34と第3導体層58Bとは、第3樹脂絶縁層を貫通するビア導体60Bを介して接続されている。第3導体層58Bと最外層の第3導体層58Cとは、最外層の第3樹脂絶縁層50Cを貫通するビア導体60Cを介して接続されている。最外層の第3樹脂絶縁層50C上にはソルダーレジスト層70が形成されている。ソルダーレジスト層70には、中心側に相対的に小径の開口71Iと、外周側に相対的に大径の開口71Oが形成され、小径の開口71Iには小径の半田バンプ76Iが、大形の開口71Oには大径の半田バンプ76Oが形成されている。
図12は、第2実施形態に係るプリント配線板を示す。
第2実施形態では、熱膨張係数の低い第1樹脂絶縁層30にロジックICチップ90L、積層セラミックコンデンサ93を埋設させてある。プリント配線板10は、該第1樹脂絶縁層30上の第1導体層34と、第1樹脂絶縁層30及び第1導体層34上の第3樹脂絶縁層50Bと、第3樹脂絶縁層50B上の第3導体層58Bと、第3樹脂絶縁層50B及び第3導体層58B上の最外層の第3樹脂絶縁層50Cと、最外層の第3樹脂絶縁層50C上の最外層の第3導体層58Cとを有する。ロジックICチップ90Lと積層セラミックコンデンサ93と第1樹脂絶縁層30の背面には、銀ペースト等からなる接着層(ダイアタッチ)27が形成され、該接着層が露出されている。パッド51SPは、第1樹脂絶縁層30の副面から凹んだ位置に形成されている。パッド51SPと第1導体層34とは、第1樹脂絶縁層を貫通するビア導体36を介して接続されている。ICチップの電極92と第1導体層34とは接続ビア導体36AAを介して接続されている。第1導体層34と第3導体層58Bとは、第3樹脂絶縁層を貫通するビア導体60Bを介して接続されている。第3導体層58Bと最外層の第3導体層58Cとは、最外層の第3樹脂絶縁層50Cを貫通するビア導体60Cを介して接続されている。最外層の第3樹脂絶縁層50C上にはソルダーレジスト層70が形成されている。ソルダーレジスト層70には、中心側に相対的に小径の開口71Iと、外周側に相対的に大径の開口71Oが形成され、小径の開口71Iには小径の半田バンプ76Iが、大形の開口71Oには大径の半田バンプ76Oが形成されている。
第2実施形態では、第3樹脂絶縁層50Bと最外層の第3樹脂絶縁層50Cとは同一の組成であり、CTE(熱膨張係数)は大体30〜40ppmである。第1樹脂絶縁層30は、第3樹脂絶縁層50Bと最外層の第3樹脂絶縁層50Cとは同一の樹脂成分から成るが無機フィラー量によりCTEが調整され、大体10〜20ppmと、第3樹脂絶縁層、最外層の第3樹脂絶縁層の1/3〜2/3程度に調整されている。ソルダーレジスト層のCTEは、第1樹脂絶縁層と第3樹脂絶縁層、最外層の第3樹脂絶縁層との中間値になるように調整されている。
第2実施形態のプリント配線板は、熱膨張係数の低い第1樹脂絶縁層30上に熱膨張係数の高い第3樹脂絶縁層50B、50Cが設けられる。第1樹脂絶縁層は、熱膨張係数が低いため、第1樹脂絶縁層の外縁側が下がる方向への反りが生じ、熱膨張係数の大きな第3樹脂絶縁層での外縁部が上がる方向への反りを打ち消し、プリント配線板の反りを小さくすることができる。
第2実施形態のプリント配線板は、ロジックICチップ90Lと積層セラミックコンデンサ93と第1樹脂絶縁層30の背面が露出しているので、ヒートシンク等を直接取り付けることができ、放熱性に優れる。
上述した実施形態では、ICチップを2個内蔵するプリント配線板を例示したが、1個のみ内蔵することもできる。また、ICチップの代わりに、チップコンデンサ等の受動部品を内蔵することも可能である。
10 プリント配線板
30 第1樹脂絶縁層
34 第1導体層
50A 第2樹脂絶縁層
50B 第3樹脂絶縁層
58A 第2導体層
58B 第3導体層
60A ビア導体
60AA 接続ビア導体
60B ビア導体
90L ロジックICチップ
90M メモリーICチップ
30 第1樹脂絶縁層
34 第1導体層
50A 第2樹脂絶縁層
50B 第3樹脂絶縁層
58A 第2導体層
58B 第3導体層
60A ビア導体
60AA 接続ビア導体
60B ビア導体
90L ロジックICチップ
90M メモリーICチップ
Claims (14)
- 主面と該主面とは反対側の副面とを有する第1樹脂絶縁層と、
前記第1樹脂絶縁層の主面上に配置された電子部品と、
前記第1樹脂絶縁層の主面に積層され、前記電子部品を埋める第2樹脂絶縁層と、
前記第2樹脂絶縁層上に積層される第3樹脂絶縁層と、
前記第1樹脂絶縁層、前記第2樹脂絶縁層、前記第3樹脂絶縁層上に形成される導体層と、
前記第1樹脂絶縁層、前記第2樹脂絶縁層、前記第3樹脂絶縁層に形成されるビア導体と、
前記電子部品の電極と前記第2樹脂絶縁層上の導体層とを接続する接続ビア導体と、
前記第1樹脂絶縁層の副面側に形成されるパッドと、を有するプリント配線板において:
前記第1樹脂絶縁層の熱膨張係数が、前記第2樹脂絶縁層、及び、前記第3樹脂絶縁層の熱膨張係数よりも低い。 - 請求項1のプリント配線板であって:
前記パッドは、前記第1樹脂絶縁層の副面の表面よりも凹んだ位置に設けられている。 - 請求項1のプリント配線板であって、
前記第2樹脂絶縁層の厚みは、前記第1樹脂絶縁層の厚みよりも厚い。 - 請求項1のプリント配線板であって、
前記第1樹脂絶縁層、前記第2樹脂絶縁層、前記第3樹脂絶縁層は芯材を有さない。 - 請求項1のプリント配線板であって、
前記第2樹脂絶縁層の熱膨張係数と、前記第3樹脂絶縁層の熱膨張係数とは等しい。 - 請求項1のプリント配線板であって:
前記パッドの表面に有機被膜が形成されている。 - 請求項1のプリント配線板であって:
前記電子部品には再配線層が形成されている。 - 請求項1のプリント配線板であって:
前記電子部品は、前記第1樹脂絶縁層に接着剤を介して固定されている。 - 請求項1のプリント配線板であって:
最外層の樹脂絶縁層上にソルダーレジスト層が形成され、
前記ソルダーレジスト層の中央側に第2の電子部品を接続するための第1半田バンプが形成され、
前記ソルダーレジスト層の外周側に第2のプリント配線板を接続するための第2半田バンプが形成されている。 - 請求項9のプリント配線板であって:
前記第1半田バンプ間のピッチは、前記第2半田バンプ間のピッチよりも狭く、
前記第1半田バンプの高さよりも、前記第2半田バンプの高さが高い。 - 請求項9のプリント配線板であって:
前記ソルダーレジスト層の熱膨張係数が、前記第2樹脂絶縁層、及び、前記第3樹脂絶縁層の熱膨張係数よりも低い。 - 請求項1のプリント配線板であって:
前記第1樹脂絶縁層の主面上に、少なくとも2つ電子部品が配置され、そのうち1つの電子部品は受動電子部品である。 - 請求項12のプリント配線板であって:
前記2つの電子部品が電気接続されている。 - 請求項12のプリント配線板であって:
前記受動電子部品は積層セラミックコンデンサである。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013145986A JP2015018979A (ja) | 2013-07-12 | 2013-07-12 | プリント配線板 |
CN201410306759.2A CN104284511B (zh) | 2013-07-12 | 2014-06-30 | 印刷布线板 |
US14/329,453 US9474158B2 (en) | 2013-07-12 | 2014-07-11 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013145986A JP2015018979A (ja) | 2013-07-12 | 2013-07-12 | プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015018979A true JP2015018979A (ja) | 2015-01-29 |
Family
ID=52258845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013145986A Pending JP2015018979A (ja) | 2013-07-12 | 2013-07-12 | プリント配線板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9474158B2 (ja) |
JP (1) | JP2015018979A (ja) |
CN (1) | CN104284511B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170004882A (ko) * | 2015-07-03 | 2017-01-11 | 가부시키가이샤 제이디바이스 | 반도체장치 및 그 제조방법 |
WO2023095402A1 (ja) * | 2021-11-26 | 2023-06-01 | Tdk株式会社 | 電子部品内蔵基板 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015211194A (ja) * | 2014-04-30 | 2015-11-24 | イビデン株式会社 | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 |
JP2016035987A (ja) * | 2014-08-04 | 2016-03-17 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
JP5873152B1 (ja) * | 2014-09-29 | 2016-03-01 | 日本特殊陶業株式会社 | 配線基板 |
KR102262906B1 (ko) * | 2014-11-13 | 2021-06-09 | 삼성전기주식회사 | 회로기판 |
TWI573231B (zh) * | 2015-07-17 | 2017-03-01 | 矽品精密工業股份有限公司 | 封裝基板及其製法 |
JP2017123459A (ja) * | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板 |
JP2018022823A (ja) * | 2016-08-05 | 2018-02-08 | イビデン株式会社 | プリント配線板 |
JP2018032659A (ja) * | 2016-08-22 | 2018-03-01 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
KR102055593B1 (ko) * | 2017-02-03 | 2019-12-13 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
JP2018152508A (ja) * | 2017-03-14 | 2018-09-27 | イビデン株式会社 | プリント配線板 |
TWI648834B (zh) * | 2017-07-07 | 2019-01-21 | 欣興電子股份有限公司 | 半導體封裝結構及其製作方法 |
JP2019062092A (ja) * | 2017-09-27 | 2019-04-18 | イビデン株式会社 | プリント配線板 |
JP7046639B2 (ja) * | 2018-02-21 | 2022-04-04 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP7289620B2 (ja) * | 2018-09-18 | 2023-06-12 | 新光電気工業株式会社 | 配線基板、積層型配線基板、半導体装置 |
KR102597994B1 (ko) * | 2018-12-06 | 2023-11-06 | 삼성전자주식회사 | 배선 구조체 및 이의 형성 방법 |
JP7371882B2 (ja) * | 2019-04-12 | 2023-10-31 | 株式会社ライジングテクノロジーズ | 電子回路装置および電子回路装置の製造方法 |
CN111834354B (zh) * | 2019-04-18 | 2024-07-16 | 三星电子株式会社 | 半导体封装件 |
CN112335036A (zh) | 2019-05-16 | 2021-02-05 | 莱新科技股份有限公司 | 电子电路装置以及电子电路装置的制造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101232778B (zh) * | 1999-09-02 | 2011-12-28 | 揖斐电株式会社 | 印刷布线板 |
JP3729487B2 (ja) * | 2000-12-15 | 2005-12-21 | 三菱電機株式会社 | Bgaパッケージ実装基板 |
TW511405B (en) * | 2000-12-27 | 2002-11-21 | Matsushita Electric Ind Co Ltd | Device built-in module and manufacturing method thereof |
US6855892B2 (en) * | 2001-09-27 | 2005-02-15 | Matsushita Electric Industrial Co., Ltd. | Insulation sheet, multi-layer wiring substrate and production processes thereof |
JP2006059992A (ja) | 2004-08-19 | 2006-03-02 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2006100752A (ja) * | 2004-09-30 | 2006-04-13 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP4736451B2 (ja) * | 2005-02-03 | 2011-07-27 | パナソニック株式会社 | 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器 |
JP2006222164A (ja) | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7843302B2 (en) * | 2006-05-08 | 2010-11-30 | Ibiden Co., Ltd. | Inductor and electric power supply using it |
JP4518113B2 (ja) * | 2007-07-25 | 2010-08-04 | Tdk株式会社 | 電子部品内蔵基板及びその製造方法 |
CN101843181B (zh) * | 2007-11-01 | 2014-05-28 | 大日本印刷株式会社 | 内置元件电路板 |
JP2010114434A (ja) * | 2008-10-08 | 2010-05-20 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板及びその製造方法 |
US8745860B2 (en) | 2011-03-11 | 2014-06-10 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
KR101939236B1 (ko) * | 2011-11-10 | 2019-01-16 | 삼성전자 주식회사 | 기판 및 이를 포함하는 전자 장치 |
-
2013
- 2013-07-12 JP JP2013145986A patent/JP2015018979A/ja active Pending
-
2014
- 2014-06-30 CN CN201410306759.2A patent/CN104284511B/zh active Active
- 2014-07-11 US US14/329,453 patent/US9474158B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170004882A (ko) * | 2015-07-03 | 2017-01-11 | 가부시키가이샤 제이디바이스 | 반도체장치 및 그 제조방법 |
JP2017017238A (ja) * | 2015-07-03 | 2017-01-19 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
US10256196B2 (en) | 2015-07-03 | 2019-04-09 | J-Devices Corporation | Semiconductor device and method for manufacturing same |
KR102593380B1 (ko) * | 2015-07-03 | 2023-10-24 | 가부시키가이샤 앰코테크놀로지재팬 | 반도체장치 및 그 제조방법 |
WO2023095402A1 (ja) * | 2021-11-26 | 2023-06-01 | Tdk株式会社 | 電子部品内蔵基板 |
Also Published As
Publication number | Publication date |
---|---|
US20150016079A1 (en) | 2015-01-15 |
US9474158B2 (en) | 2016-10-18 |
CN104284511A (zh) | 2015-01-14 |
CN104284511B (zh) | 2018-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015018979A (ja) | プリント配線板 | |
US9391044B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP5987314B2 (ja) | プリント配線板 | |
KR100653249B1 (ko) | 메탈코어, 패키지 기판 및 그 제작방법 | |
JP6504665B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
KR20150092881A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
JP2013214578A (ja) | 配線板及びその製造方法 | |
US11430725B2 (en) | Wiring board and method of manufacturing the same | |
JP2013214579A (ja) | 配線板及びその製造方法 | |
JP2017108019A (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2014239218A (ja) | 半導体パッケージ基板及び半導体パッケージ基板の製造方法 | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP2020178005A (ja) | インダクタ内蔵基板 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2016111069A (ja) | パッケージ基板 | |
JP2020178006A (ja) | インダクタ内蔵基板 | |
JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
JP5660462B2 (ja) | プリント配線板 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
KR101300413B1 (ko) | 반도체 패키지용 인쇄회로기판 및 그 제조방법 | |
JP5779970B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2018022823A (ja) | プリント配線板 | |
JP2020178004A (ja) | インダクタ内蔵基板 |