JP2015015069A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2015015069A JP2015015069A JP2014165515A JP2014165515A JP2015015069A JP 2015015069 A JP2015015069 A JP 2015015069A JP 2014165515 A JP2014165515 A JP 2014165515A JP 2014165515 A JP2014165515 A JP 2014165515A JP 2015015069 A JP2015015069 A JP 2015015069A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- source
- odd
- voltage
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
Description
さらに本発明の目的は、従来のビット線シールドに代替する方法でページ読出しまたはプログラムすることが可能な半導体記憶装置を提供することである。
さらに本発明に係る半導体記憶装置は、電気的に書き換え可能な記憶素子が直列に接続されたセルユニットが行列状に複数配置されたメモリアレイと、前記セルユニットのドレイン側に接続されたビット線と、偶数番目のセルユニットのソース側に接続された第1のソース線と、奇数番目のセルユニットのソース側に接続された第2のソース線と、前記セルユニット内の行方向の記憶素子を選択する行選択手段と、センス回路に接続される偶数ビット線または奇数ビット線を選択する第1の選択手段と、電圧供給源に接続される偶数ビット線または奇数ビット線を選択する第2の選択手段と、前記第1のソース線および前記第2のソース線に電圧を供給するソース電圧供給手段とを有し、ブロック消去後のベリファイ動作時に、前記第1の選択手段により選択されたビット線を前記センス回路から切断し、フローティング状態の選択されたビット線に前記ソース電圧供給手段から第1の電圧を供給した後に前記第1の選択手段により選択されたビット線を前記センス回路に接続する。
さらに本発明に係るベリファイ方法は、電気的に書き換え可能な記憶素子が直列に接続されたセルユニットが行列状に複数配置されたメモリアレイと、前記セルユニットのドレイン側に接続されたビット線と、偶数番目のセルユニットのソース側に接続された第1のソース線と、奇数番目のセルユニットのソース側に接続された第2のソース線と、前記セルユニット内の行方向の記憶素子を選択する行選択手段と、センス回路に接続される偶数ビット線または奇数ビット線を選択する第1の選択手段と、電圧供給源に接続される偶数ビット線または奇数ビット線を選択する第2の選択手段と、前記第1のソース線および前記第2のソース線に電圧を供給するソース電圧供給手段とを有する半導体記憶装置のブロック消去後のベリファイ方法であって、前記第1の選択手段により選択されたビット線を前記センス回路から切断し、選択されたビット線をフローティング状態にするステップと、選択されたビット線に前記ソース電圧供給手段から第1の電圧を供給するステップと、前記第1の選択手段により選択されたビット線を前記センス回路に接続するステップと、前記センス回路によって選択されたビット線のベリファイを行うステップとを有する。
100:メモリアレイ
160:ページバッファ/センス回路
160A:センスアンプ
160B:ラッチ回路
200:ビット線選択回路
210:第1の選択部
220:第2の選択部
GBL_e:偶数ビット線
GBL_o:奇数ビット線
SL_e:共通偶数ソース線
SL_o:共通奇数ソース線
VIRPWR:仮想電位
SEL_e:偶数選択トランジスタ
SEL_o:奇数選択トランジスタ
BLS:ビット線選択トランジスタ
YSEL_e:偶数バイアストランジスタ
YSEL_o:奇数バイアストランジスタ
SSEL_e:偶数ソース線選択トランジスタ
SSEL_o:奇数ソース線選択トランジスタ
BCO:ビットコンタクト
SCO:ソースコンタクト
Claims (2)
- 電気的に書き換え可能な記憶素子が直列に接続されたセルユニットが行列状に複数配置されたメモリアレイと、
前記セルユニットのドレイン側に接続されたビット線と、
偶数番目のセルユニットのソース側に接続された第1のソース線と、
奇数番目のセルユニットのソース側に接続された第2のソース線と、
前記セルユニット内の行方向の記憶素子を選択する行選択手段と、
センス回路に接続される偶数ビット線または奇数ビット線を選択する第1の選択手段と、
電圧供給源に接続される偶数ビット線または奇数ビット線を選択する第2の選択手段と、
前記第1のソース線および前記第2のソース線に電圧を供給するソース電圧供給手段とを有し、
ブロック消去後のベリファイ動作時に、前記第1の選択手段により選択されたビット線を前記センス回路から切断し、フローティング状態の選択されたビット線に前記ソース電圧供給手段から第1の電圧を供給した後に前記第1の選択手段により選択されたビット線を前記センス回路に接続する、半導体記憶装置。 - 電気的に書き換え可能な記憶素子が直列に接続されたセルユニットが行列状に複数配置されたメモリアレイと、前記セルユニットのドレイン側に接続されたビット線と、偶数番目のセルユニットのソース側に接続された第1のソース線と、奇数番目のセルユニットのソース側に接続された第2のソース線と、前記セルユニット内の行方向の記憶素子を選択する行選択手段と、センス回路に接続される偶数ビット線または奇数ビット線を選択する第1の選択手段と、電圧供給源に接続される偶数ビット線または奇数ビット線を選択する第2の選択手段と、前記第1のソース線および前記第2のソース線に電圧を供給するソース電圧供給手段とを有する半導体記憶装置のブロック消去後のベリファイ方法であって、
前記第1の選択手段により選択されたビット線を前記センス回路から切断し、選択されたビット線をフローティング状態にするステップと、
選択されたビット線に前記ソース電圧供給手段から第1の電圧を供給するステップと、
前記第1の選択手段により選択されたビット線を前記センス回路に接続するステップと、
前記センス回路によって選択されたビット線のベリファイを行うステップと、
を有するベリファイ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014165515A JP5792878B2 (ja) | 2014-08-15 | 2014-08-15 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014165515A JP5792878B2 (ja) | 2014-08-15 | 2014-08-15 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012189479A Division JP5626812B2 (ja) | 2012-08-30 | 2012-08-30 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015015069A true JP2015015069A (ja) | 2015-01-22 |
JP5792878B2 JP5792878B2 (ja) | 2015-10-14 |
Family
ID=52436699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014165515A Active JP5792878B2 (ja) | 2014-08-15 | 2014-08-15 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5792878B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016110672A (ja) * | 2014-12-08 | 2016-06-20 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11176960A (ja) * | 1997-12-10 | 1999-07-02 | Toshiba Corp | 不揮発性半導体メモリ及びデータ読み出し方法 |
US20080247240A1 (en) * | 2007-04-06 | 2008-10-09 | Hynix Semiconductor Inc. | Erase verifying method of nand flash memory device |
JP2010067327A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2014
- 2014-08-15 JP JP2014165515A patent/JP5792878B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11176960A (ja) * | 1997-12-10 | 1999-07-02 | Toshiba Corp | 不揮発性半導体メモリ及びデータ読み出し方法 |
US20080247240A1 (en) * | 2007-04-06 | 2008-10-09 | Hynix Semiconductor Inc. | Erase verifying method of nand flash memory device |
JP2010067327A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016110672A (ja) * | 2014-12-08 | 2016-06-20 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
US9564236B2 (en) | 2014-12-08 | 2017-02-07 | Winbond Electronics Corp. | NAND flash memory and reading method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5792878B2 (ja) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5626812B2 (ja) | 半導体記憶装置 | |
JP5619812B2 (ja) | 半導体記憶装置 | |
JP5550609B2 (ja) | 半導体記憶装置 | |
US8279673B2 (en) | Non-volatile semiconductor memory | |
US10418113B2 (en) | Operation method for suppressing floating gate (FG) coupling | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
JP5249394B2 (ja) | 半導体記憶装置 | |
JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
JP2009245556A (ja) | 半導体記憶装置 | |
JP2010211899A (ja) | 半導体記憶装置 | |
JP2011003850A (ja) | 半導体記憶装置 | |
US9865358B2 (en) | Flash memory device and erase method thereof capable of reducing power consumption | |
JP4690713B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
US9330762B2 (en) | Semiconductor memory device | |
JP2010198685A (ja) | 不揮発性半導体メモリ | |
JP2011076678A (ja) | 不揮発性半導体記憶装置 | |
JP2017079088A (ja) | 不揮発性半導体記憶装置 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
JP6437421B2 (ja) | 不揮発性半導体記憶装置 | |
JP5792878B2 (ja) | 半導体記憶装置 | |
JP2006331476A (ja) | 不揮発性半導体記憶装置 | |
JP2011216169A (ja) | 半導体メモリ | |
JP2012133854A (ja) | 半導体記憶装置 | |
JP2012212485A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5792878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |