JP5249394B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5249394B2 JP5249394B2 JP2011213086A JP2011213086A JP5249394B2 JP 5249394 B2 JP5249394 B2 JP 5249394B2 JP 2011213086 A JP2011213086 A JP 2011213086A JP 2011213086 A JP2011213086 A JP 2011213086A JP 5249394 B2 JP5249394 B2 JP 5249394B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- selection signal
- memory
- transistor
- line driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000003491 array Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
110A、110B:メモリアレイ
120:ワード線デコーダ
130:ワード線駆動回路
132:スイッチ部
134:昇圧部
140:ページバッファ
Claims (7)
- 電気的に書き換え可能なメモリセルが直列に接続されたセルユニットが複数配置されたメモリアレイと、
アドレス信号に基づきメモリアレイ内の特定のメモリブロックを選択し、選択されたメモリブロックに選択信号を出力するワード線デコード手段と、
前記選択信号に基づきメモリセルに供給される動作電圧のスイッチングを行うスイッチ回路、および前記選択信号を昇圧する昇圧回路を含むワード線駆動手段とを有し、
前記スイッチ回路は、前記動作電圧に応じて前記選択信号をセルフブーストするトランジスタを含み、
前記ワード線駆動手段は、行方向に延びる第1および第2のメモリアレイ間に配置され、かつ前記ワード線駆動手段は、前記第1および第2のメモリアレイに共通である、半導体記憶装置。 - 前記スイッチ回路は、前記動作電圧をメモリセルのゲートに伝達するための複数の伝達トランジスタを含み、複数の伝達トランジスタのゲートには、前記選択信号が供給され、複数の伝達トランジスタは、前記動作電圧が供給されたことに応答して前記選択信号をセルフブーストする、請求項1に記載の半導体記憶装置。
- 前記昇圧回路は、電源電圧以上にプリチャージされたノードと、当該ノードにゲートが接続された昇圧トランジスタとを含み、前記昇圧トランジスタは、前記選択信号がドレインに供給されたことに応答して前記ノードの電位を昇圧する、請求項1または2に記載の半導体記憶装置。
- 前記ワード線デコード手段は、昇圧回路を含み、電源電圧よりも昇圧された選択信号を前記ワード線駆動手段に供給する、請求項1ないし3いずれか1つに記載の半導体記憶装置。
- 前記ワード線デコード手段は、前記セルユニットのビット線選択トランジスタおよびソース線選択トランジスタを駆動する駆動回路を含む、請求項1ないし4いずれか1つに記載の半導体記憶装置。
- 電気的に書き換え可能なメモリセルが直列に接続されたセルユニットが複数配置されたメモリアレイと、
アドレス信号に基づきメモリアレイ内の特定のメモリブロックを選択し、選択されたメモリブロックに選択信号を出力するワード線デコード手段と、
前記選択信号に基づきメモリセルに供給される動作電圧のスイッチングを行うスイッチ回路、および前記選択信号を昇圧する昇圧回路を含むワード線駆動手段とを有し、
前記スイッチ回路は、前記動作電圧に応じて前記選択信号をセルフブーストするトランジスタを含み、
前記メモリアレイは、行方向に2分割され、前記ワード線駆動手段は、分割されたメモリアレイの間に配置され、前記ワード線デコード手段は、前記メモリアレイの一方の端部に配置され、前記ワード線デコード手段は、前記選択信号を搬送する配線層を含み、当該配線層は、前記ワード線デコード手段から前記ワード線駆動手段まで一方のメモリアレイ上を行方向に延在する、半導体記憶装置。 - ワード線は、前記ワード線駆動手段からそれぞれのメモリアレイ上に延在する、請求項6に記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011213086A JP5249394B2 (ja) | 2011-09-28 | 2011-09-28 | 半導体記憶装置 |
US13/404,710 US8717816B2 (en) | 2011-09-28 | 2012-02-24 | Semiconductor memory device |
KR1020120032476A KR101370465B1 (ko) | 2011-09-28 | 2012-03-29 | 반도체 기억장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011213086A JP5249394B2 (ja) | 2011-09-28 | 2011-09-28 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013073657A JP2013073657A (ja) | 2013-04-22 |
JP5249394B2 true JP5249394B2 (ja) | 2013-07-31 |
Family
ID=47911163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011213086A Active JP5249394B2 (ja) | 2011-09-28 | 2011-09-28 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8717816B2 (ja) |
JP (1) | JP5249394B2 (ja) |
KR (1) | KR101370465B1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160023183A (ko) * | 2014-08-21 | 2016-03-03 | 에스케이하이닉스 주식회사 | 플래시 메모리 소자 |
KR20160094117A (ko) * | 2015-01-30 | 2016-08-09 | 에스케이하이닉스 주식회사 | 플래시 메모리 소자 |
US9659620B2 (en) * | 2015-03-26 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device with self-boosted mechanism |
JP2017212546A (ja) * | 2016-05-24 | 2017-11-30 | 東芝メモリ株式会社 | レベルシフタ |
JP2017224370A (ja) * | 2016-06-15 | 2017-12-21 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
JP2017228325A (ja) * | 2016-06-20 | 2017-12-28 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
JP6744893B2 (ja) * | 2018-07-20 | 2020-08-19 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
JP6820380B2 (ja) * | 2019-06-18 | 2021-01-27 | ウィンボンド エレクトロニクス コーポレーション | ダミーセルの制御方法および半導体装置 |
JP6770140B1 (ja) * | 2019-06-20 | 2020-10-14 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置およびその動作方法 |
WO2021163945A1 (en) * | 2020-02-20 | 2021-08-26 | Yangtze Memory Technologies Co., Ltd. | Method of programming multi-plane memory device |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04349298A (ja) * | 1991-05-27 | 1992-12-03 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPH05225778A (ja) * | 1992-02-17 | 1993-09-03 | Fujitsu Ltd | ワード線駆動回路 |
KR0145224B1 (ko) * | 1995-05-27 | 1998-08-17 | 김광호 | 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로 |
JPH09288899A (ja) * | 1996-04-19 | 1997-11-04 | Toshiba Corp | 半導体記憶装置 |
KR100252476B1 (ko) * | 1997-05-19 | 2000-04-15 | 윤종용 | 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법 |
JPH11354744A (ja) * | 1998-06-09 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
JP3578444B2 (ja) * | 1998-12-01 | 2004-10-20 | シャープ株式会社 | 半導体記憶装置 |
JP3940513B2 (ja) * | 1999-01-11 | 2007-07-04 | 株式会社東芝 | 半導体記憶装置 |
JP3822410B2 (ja) * | 1999-01-29 | 2006-09-20 | 株式会社東芝 | 半導体集積回路 |
US6088287A (en) * | 1999-08-23 | 2000-07-11 | Advanced Micro Devices, Inc. | Flash memory architecture employing three layer metal interconnect for word line decoding |
EP1191542B1 (en) * | 2000-09-22 | 2008-10-29 | SAMSUNG ELECTRONICS Co. Ltd. | Driving circuits for a memory cell array in a NAND-type flash memory device |
KR100407564B1 (ko) * | 2000-10-30 | 2003-12-01 | 삼성전자주식회사 | 반도체 메모리 장치의 서브-워드 라인 구동 회로 |
KR100374640B1 (ko) | 2000-11-18 | 2003-03-04 | 삼성전자주식회사 | 전하펌프를 구비하지 않는 디코더 및 이를 구비하는 비휘발성메모리장치 |
KR100474201B1 (ko) * | 2002-05-17 | 2005-03-08 | 주식회사 하이닉스반도체 | 낸드형 플래시 메모리의 워드 라인 디코더 |
KR100609576B1 (ko) * | 2004-10-05 | 2006-08-09 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자의 블럭 스위치 |
KR100624302B1 (ko) | 2004-10-07 | 2006-09-19 | 주식회사 하이닉스반도체 | 난드 플래시 메모리의 로우 디코더 회로 및 이를 이용한동작 전압 공급 방법 |
KR100645055B1 (ko) * | 2004-10-28 | 2006-11-10 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100586171B1 (ko) * | 2005-07-05 | 2006-06-07 | 삼성전자주식회사 | 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법 |
KR100699852B1 (ko) * | 2005-07-14 | 2007-03-27 | 삼성전자주식회사 | Hpmos를 이용한 불휘발성 메모리 장치의 워드라인디코더 |
JP4907967B2 (ja) | 2005-12-01 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
KR100700147B1 (ko) * | 2005-12-13 | 2007-03-28 | 삼성전자주식회사 | 반도체 메모리 장치의 서브 워드라인 구동회로 및 서브워드라인 구동 방법 |
JP5010192B2 (ja) * | 2006-06-22 | 2012-08-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8194455B2 (en) * | 2009-02-06 | 2012-06-05 | Samsung Electronics Co., Ltd. | Methods for programming nonvolatile memory devices |
-
2011
- 2011-09-28 JP JP2011213086A patent/JP5249394B2/ja active Active
-
2012
- 2012-02-24 US US13/404,710 patent/US8717816B2/en active Active
- 2012-03-29 KR KR1020120032476A patent/KR101370465B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101370465B1 (ko) | 2014-03-06 |
KR20130034568A (ko) | 2013-04-05 |
JP2013073657A (ja) | 2013-04-22 |
US20130077413A1 (en) | 2013-03-28 |
US8717816B2 (en) | 2014-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5249394B2 (ja) | 半導体記憶装置 | |
KR102046073B1 (ko) | 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법 | |
JP5626812B2 (ja) | 半導体記憶装置 | |
KR101361131B1 (ko) | 공유되는 로우 디코더를 갖는 플래쉬 메모리 장치 | |
US8233328B2 (en) | Nonvolatile semiconductor memory | |
US8994440B2 (en) | Voltage select circuit and intergrated circuit including the same | |
JP5619812B2 (ja) | 半導体記憶装置 | |
JP2008140488A (ja) | 半導体記憶装置 | |
JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
US9865358B2 (en) | Flash memory device and erase method thereof capable of reducing power consumption | |
JP6027665B1 (ja) | 不揮発性半導体記憶装置 | |
US20130135931A1 (en) | Semiconductor memory device | |
JP6122478B1 (ja) | 不揮発性半導体記憶装置 | |
JP2020205133A (ja) | ダミーセルの制御方法および半導体装置 | |
US10083755B2 (en) | Discharge circuit and semiconductor memory device | |
US7952931B2 (en) | Nonvolatile semiconductor memory device which realizes “1” write operation by boosting channel potential | |
JP5792878B2 (ja) | 半導体記憶装置 | |
TWI475570B (zh) | 半導體記憶裝置 | |
JP6744893B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5249394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |