JP2014524700A - 送信装置および信号を送信するための方法 - Google Patents
送信装置および信号を送信するための方法 Download PDFInfo
- Publication number
- JP2014524700A JP2014524700A JP2014525319A JP2014525319A JP2014524700A JP 2014524700 A JP2014524700 A JP 2014524700A JP 2014525319 A JP2014525319 A JP 2014525319A JP 2014525319 A JP2014525319 A JP 2014525319A JP 2014524700 A JP2014524700 A JP 2014524700A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- data
- transmission
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
- Transmitters (AREA)
Abstract
Description
論理レベルに基づく信号に対応するシングルエンド高速(High Speed:HS)データと、
特に、コモンモード信号に基づく信号に対応する差動低電力(Low Power:LP)データと、
が、共通信号ストリームを形成するようにシリアル化される送信装置が提案される。例えば、シリアル化された後に、1〜4つのデータチャネルが送信される場合、シリアライゼーション要素またはシリアライザにクロックが印加されていれば、または印加されている限り、エラーのない安定した伝送が可能である。
シングルエンド論理レベルベースのデータ信号およびクロック信号と、
特に、コモンモードベースの差動データ信号およびクロック信号と、
から成る共通信号ストリームの一貫してエラーのない、および安定した伝送を確実にするために、特に、DSIおよび/またはCSIの差動データラインと差動クロックラインをシリアル化する間のデータ損失およびビット誤りを確実に回避するため、シリアル化された光学および/または電気的D−PHY接続がオフに切り替えられる前に、遅延が生ずる。
上述したタイプによる少なくとも1つの送信装置と、
上述したタイプによる少なくとも1つの受信装置と、
を備える少なくとも1つの回路装置に関する。
原理的には、
本発明による送信装置Sに関する図1Aに示す実施形態によって、および
本発明による受信装置Eに関する図2Aに示す実施形態によって、
ケーブルベースのリンクを実現するおよび作動させるための、本発明による回路装置S,E(図1A、図2Aを参照)が得られ(本発明に関しては、互いに無関係に、送信装置Sと受信装置Eを実現すること、および作動させることが可能である)、
そのリンクは、光学的に、具体的には、少なくとも1つの光学媒体に基づいて、例えば、光導波路OM(図1A、図2Aの詳細図を参照)に基づいて、例えば、少なくとも1つのガラス繊維に基づいて、および/または少なくとも1つのプラスチック繊維に基づいて多重化され、およびシリアル化され、および/または
そのリンクは、電気的にまたはガルバニックに、具体的には、少なくとも1つの電気的またはガルバニックなリンクGA(図3を参照)に基づいて、例えば、少なくとも1つの銅ケーブルに基づいて、および/または例えば、少なくともプリント回路基板上に配列された少なくとも1つの電気的ラインに基づいて多重化されていないことが可能である。
S 送信装置
AE 受信装置Eの出力部
AP アプリケーションプロセッサ
AS 送信装置Sの出力部
AT 出力ドライバ、具体的には、レーザドライバ
CD クロックおよびデータリカバリユニット
CE 受信インタフェースロジックLEのクロックモジュール
CH0± 第1のデータラインまたは第1のチャネル
CH1± 第2のデータラインまたは第2のチャネル
CH2± 第3のデータラインまたは第3のチャネル
CH3± 第4のデータラインまたは第4のチャネル
CLK± クロックラインまたはクロックチャネル
CS 送信インタフェースロジックLSのクロックモジュール
DD0± 第1のデータラインまたは第1のチャネルCH0±上の差動信号、具体的には、コモンモードベースのデータ信号
DD1± 第2のデータラインまたは第2のチャネルCH1±上の差動信号、具体的には、コモンモードベースのデータ信号
DD2± 第3のデータラインまたは第3のチャネルCH2±上の差動信号、具体的には、コモンモードベースのデータ信号
DD3± 第4のデータラインまたは第4のチャネルCH3±上の差動信号、具体的には、コモンモードベースのデータ信号
DF デフレーマ
DK デフレーマDFの復号器、具体的には、6b/5b復号器ブロック
DM デマルチプレクサ
DS デシリアライゼーション要素またはデシリアライザ
DU ディスプレイユニット
EE 受信装置Eの入力部
ES 送信装置Sの入力部
EV 入力増幅器、具体的には、トランスインピーダンス増幅器
FD フォトダイオード
FR フレーマ
HSD0 第1のデータラインまたは第1のチャネルCH0±上のシングルエンド論理レベルベースのデータ信号
HSD1 第2のデータラインまたは第2のチャネルCH1±上のシングルエンド論理レベルベースのデータ信号
HSD2 第3のデータラインまたは第3のチャネルCH2±上のシングルエンド論理レベルベースのデータ信号
HSD3 第4のデータラインまたは第4のチャネルCH3±上のシングルエンド論理レベルベースのデータ信号
IE データシンク関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
IS データソース関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
KA カメラ
KO フレーマの符号器、具体的には、5b/6b符号器ブロック
LA レーザ
LE 受信インタフェースロジック
LS 送信インタフェースロジック
MU マルチプレクサ
OM 光学媒体、具体的には、光導波路、例えば、ガラス繊維および/またはプラスチック繊維
PD 検出/制御手段、具体的には、パワーダウン制御装置
PS クロック発振器、具体的には、位相ロックループ、例えば、クロックマルチプライヤユニット
SE シリアライゼーション要素またはシリアライザ
SI 共通信号ストリーム
TL クロックライン
Claims (15)
- 少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、特に、コモンモードベースの、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)のと両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号の両方が存在するクロック信号と、
をそれに印加することができる送信装置(S)であって、
前記送信装置(S)は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号をシリアル化して共通信号ストリーム(SI)とを形成し、および
前記送信装置(S)は、
少なくとも1つの基準クロックを少なくとも1つのクロックライン(TL)上に生成するための少なくとも1つのクロック発振器(PS)と、
前記クロック発振器(PS)の下流の少なくとも1つのシリアライザ(SE)であって、前記クロックライン(TL)上で検出可能な停止状態によって作動することができ、共通信号電流(SI)に、停止状態に割り当てられた少なくとも1つの停止シーケンスを挿入し、そのシーケンスによって、少なくとも1つの受信装置(E)のために、少なくとも1つの規定の時間間隔を経た後に、前記共通信号ストリーム(SI)の伝送をオフに切り替えることのできる停止状態を検出することができるシリアライザと、
前記クロック発振器(PS)の上流の、前記クロックライン(TL)で前記停止状態を検出するための、および時間遅延を伴って、前記停止状態に割り当てられた少なくとも1つのスイッチオフ信号を前記クロック発振器(PS)へ転送するための少なくとも1つの検出/制御手段(PD)であって、そのスイッチオフ信号を用いて、前記クロック発振器(PS)と前記シリアライザ(SE)をアイドル状態に切り替えることができる手段と、
を備える送信装置。 - 前記送信装置(S)は、
特に、少なくとも1つのカメラ(KA)として、および/または
特に、少なくとも1つのアプリケーションプロセッサ(AP)として、
構成された少なくとも1つのデータソースに割り当てられることを特徴とする請求項1に記載の送信装置。 - 前記受信装置(E)は、
特に、少なくとも1つのアプリケーションプロセッサ(AP)としての、および/または
少なくとも1つのディスプレイユニット(DU)としての、
少なくとも1つのデータシンクに割り当てられることを特徴とする請求項1または2に記載の送信装置。 - 前記クロック発振器(PS)は、少なくとも1つの位相ロックループとして、具体的には、少なくとも1つのクロックマルチプライヤユニットとして構成されることを特徴とする請求項1〜3の少なくとも一項に記載の送信装置。
- 前記シリアライザ(SE)は、
前記共通信号電流(SI)のための、前記受信装置(E)で認識可能な少なくとも1つのフレームを生成するための少なくとも1つのフレーマ(FR)と、
前記フレーマ(FR)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのマルチプレクサ(MU)と、
を備えることを特徴とする請求項1〜4の少なくとも一項に記載の送信装置。 - 前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方を、前記フレーマ(FR)に印加することができること、および、前記フレーマは、少なくとも1つの符号器(KO)を用いて、具体的には、少なくとも1つの5b/6b符号器ブロックを用いて、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)のストリームに埋め込むことを特徴とする請求項5に記載の送信装置。
- 前記検出/制御手段(PD)は、少なくとも1つのパワーダウン制御装置として構成されることを特徴とする請求項1〜6の少なくとも一項に記載の送信装置。
- 前記シリアライザ(SE)および前記検出/制御手段(PD)は、前記データ信号およびクロック信号を受け取るために割り当てられた、それらの上流に配置された、前記データソースの少なくとも1つの、例えば、4ビット幅以下のCSIおよびCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース(IS)を有することを特徴とする請求項1〜7の少なくとも一項に記載の送信装置。
- 伝送インタフェースロジック(LS)は、前記データ信号を正しく解釈するための、および/またはHS(高速)データ信号とLS(低速)データ信号を識別するための少なくとも1つの状態機械を備えることを特徴とする請求項8に記載の送信装置。
- 請求項1〜9に記載の少なくとも1つの送信装置(S)と、
少なくとも1つの受信装置(E)と、
を備える回路装置(S,E)。 - 少なくとも1つの送信装置(S)は、それに、すなわち
少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、特に、コモンモードベースの差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックラインで輸送可能なクロック信号(CLK+,CLK−)であって、クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの差動クロック信号との両方が存在するクロック信号と、
に適用することができ、
少なくとも1つの基準クロックが、少なくとも1つのクロック発振器(PS)によって、少なくとも1つのクロックライン(TL)上に生成され、
前記クロックライン(TL)の停止状態は、前記クロック発振器の上流の少なくとも1つの検出制御手段(PD)によって検出され、
前記停止状態に割り当てられた少なくとも1つのスイッチオフ信号は、前記検出制御手段(PD)によって、時間遅延を伴って、前記クロック発振器(PS)へ転送され、そのスイッチオフ信号を用いて、前記クロック発振器(PS)と、前記クロック発振器(PS)の下流の少なくとも1つのシリアライザ(SE)が、前記アイドル状態に切り替えられ、および
前記シリアライザ(SE)は、前記クロックライン(TL)上で検出された前記停止状態によって作動され、および少なくとも1つの受信装置(E)に伝送する前記共通信号ストリームに、前記停止状態に割り当てられた少なくとも1つの停止シーケンスを挿入し、その停止シーケンスによって、前記受信装置(E)は、規定の時間間隔を経た後に、前記伝送がオフに切り替えられることを検出する方法。 - 前記規定の時間間隔は、前記スイッチオフ信号の前記時間遅延に割り当てられることを特徴とする請求項11に記載の方法。
- 前記規定の時間間隔は、前記スイッチオフ信号の前記時間遅延に、少なくとも概ね相当することを特徴とする請求項12に記載の方法。
- 前記停止シーケンスは、少なくとも1つの仮想テレグラムレーンで伝送されることを特徴とする請求項11〜13の少なくとも一項に記載の方法。
- シングルエンド論理レベルベースのデータ信号およびクロック信号と、特に、コモンモードベースの、差動データ信号およびクロック信号との両方の、具体的には、D−PHYデータ信号およびD−PHYクロック信号、例えば、1〜4ビット幅のMIPI−D−PHYデータ信号およびMIPI−D−PHYクロック信号の、少なくとも1つのデータソース、具体的には、例えば、画像ソースとして機能する、例えば、少なくとも1つの高解像度カメラ(KA)および/または少なくとも1つのアプリケーションプロセッサ(AP)と、少なくとも1つのデータシンク、具体的には、少なくとも1つのアプリケーションプロセッサ(AP)および/または少なくとも1つの例えば、高解像度ディスプレイユニット(DU)および/または例えば、画像シンクとして機能するディスプレイユニット、例えば、少なくとも1つのディスプレイまたは少なくとも1つのモニタとの間での、少なくとも1つの同時のシリアルおよび/または一括の、具体的には、CSIプロトコルベースのおよび/またはCSI−2プロトコルベースのおよび/またはCSI−3プロトコルベースのおよび/またはDSIプロトコルベースのおよび/またはDSI−2プロトコルベースの伝送中の、請求項10に記載の少なくとも1つの回路装置(S,E)の、および/または請求項11〜14の少なくとも一項に記載の方法の用途。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011052765.6 | 2011-08-16 | ||
DE102011052765 | 2011-08-16 | ||
PCT/DE2012/200055 WO2013023657A2 (de) | 2011-08-16 | 2012-08-16 | Sendeanordnung und verfahren zum übertragen von signalen |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014524700A true JP2014524700A (ja) | 2014-09-22 |
JP2014524700A5 JP2014524700A5 (ja) | 2015-10-08 |
JP6126604B2 JP6126604B2 (ja) | 2017-05-10 |
Family
ID=47519769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014525319A Expired - Fee Related JP6126604B2 (ja) | 2011-08-16 | 2012-08-16 | 送信装置および信号を送信するための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9197361B2 (ja) |
EP (1) | EP2745185B1 (ja) |
JP (1) | JP6126604B2 (ja) |
DE (1) | DE112012003369A5 (ja) |
WO (1) | WO2013023657A2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001103028A (ja) * | 1999-10-01 | 2001-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 信号多重方法 |
JP2006033804A (ja) * | 2004-06-18 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 携帯情報端末機器およびその機器内相互通信方法 |
JP2008113321A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Cable Ltd | 光電気複合配線部品及びこれを用いた電子機器 |
JP2008160370A (ja) * | 2006-12-22 | 2008-07-10 | Kddi Corp | データ伝送システム及び方法、データ送信装置並びにデータ受信装置 |
WO2008126753A1 (ja) * | 2007-04-05 | 2008-10-23 | Omron Corporation | 光伝送モジュール |
US20090238576A1 (en) * | 2007-09-10 | 2009-09-24 | Nokia Corporation | Changing hardware settings based on data preamble |
JP2010050847A (ja) * | 2008-08-22 | 2010-03-04 | Omron Corp | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7587537B1 (en) * | 2007-11-30 | 2009-09-08 | Altera Corporation | Serializer-deserializer circuits formed from input-output circuit registers |
JP5187277B2 (ja) * | 2009-06-16 | 2013-04-24 | ソニー株式会社 | 情報処理装置、及びモード切り替え方法 |
-
2012
- 2012-08-16 EP EP12812150.6A patent/EP2745185B1/de active Active
- 2012-08-16 JP JP2014525319A patent/JP6126604B2/ja not_active Expired - Fee Related
- 2012-08-16 WO PCT/DE2012/200055 patent/WO2013023657A2/de active Application Filing
- 2012-08-16 DE DE112012003369.8T patent/DE112012003369A5/de not_active Withdrawn
-
2014
- 2014-02-14 US US14/181,468 patent/US9197361B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001103028A (ja) * | 1999-10-01 | 2001-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 信号多重方法 |
JP2006033804A (ja) * | 2004-06-18 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 携帯情報端末機器およびその機器内相互通信方法 |
JP2008113321A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Cable Ltd | 光電気複合配線部品及びこれを用いた電子機器 |
JP2008160370A (ja) * | 2006-12-22 | 2008-07-10 | Kddi Corp | データ伝送システム及び方法、データ送信装置並びにデータ受信装置 |
WO2008126753A1 (ja) * | 2007-04-05 | 2008-10-23 | Omron Corporation | 光伝送モジュール |
US20090238576A1 (en) * | 2007-09-10 | 2009-09-24 | Nokia Corporation | Changing hardware settings based on data preamble |
JP2010050847A (ja) * | 2008-08-22 | 2010-03-04 | Omron Corp | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2013023657A2 (de) | 2013-02-21 |
JP6126604B2 (ja) | 2017-05-10 |
US20150043675A1 (en) | 2015-02-12 |
US9197361B2 (en) | 2015-11-24 |
EP2745185A2 (de) | 2014-06-25 |
WO2013023657A3 (de) | 2013-06-20 |
DE112012003369A5 (de) | 2014-06-26 |
EP2745185B1 (de) | 2020-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6126600B2 (ja) | 回路装置および信号を送信するための方法 | |
US7272679B2 (en) | Protocol independent data transmission using a 10 Gigabit Attachment Unit interface | |
JP2941245B2 (ja) | 高速度マルチメディア・データ・ネットワーク | |
JP6126598B2 (ja) | 回路装置および信号を送信するための方法 | |
EP2020104B1 (en) | Multiple fiber optic gigabit ethernet links channelized over single optical link | |
US9479277B2 (en) | Mechanism for channel synchronization | |
EP2207315B1 (en) | Transmission of parallel data flows on a parallel bus | |
JP6126601B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126602B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126599B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126604B2 (ja) | 送信装置および信号を送信するための方法 | |
JP6126603B2 (ja) | 回路装置および信号を送信するための方法 | |
EP4016428A1 (en) | Data processing device and system | |
KR100406490B1 (ko) | 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160726 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6126604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |