JP2014524699A - 回路装置および信号を送信するための方法 - Google Patents
回路装置および信号を送信するための方法 Download PDFInfo
- Publication number
- JP2014524699A JP2014524699A JP2014525317A JP2014525317A JP2014524699A JP 2014524699 A JP2014524699 A JP 2014524699A JP 2014525317 A JP2014525317 A JP 2014525317A JP 2014525317 A JP2014525317 A JP 2014525317A JP 2014524699 A JP2014524699 A JP 2014524699A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- clock
- downstream
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Bidirectional Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
Description
小さなリンクを備えた携帯電話、または、
その意図した目的を考慮して、本質的に、全体にわたって最小限の直径を有していなければならない内視鏡、
において、ケーブルが延びている場合、幾何学的な問題またはスペースの問題につながる可能性がある。
論理レベルに基づく信号に対応するシングルエンドHSデータと、
特に、コモンモード信号に基づく信号に対応する差動LPデータと、
が、共通信号ストリームを形成するようにシリアル化される回路装置および方法が提案される。
原理的には、
本発明による送信装置Sに関する図1Aに示す実施形態によって、および
本発明による受信装置Eに関する図2Aに示す実施形態によって、
ケーブルベースのリンクを実現するおよび作動させるための、本発明による回路装置A(図3を参照)の実施形態が全体で得られ(本発明に関しては、互いに無関係に、送信装置Sと受信装置Eを実現すること、および作動させることが可能である)、
そのリンクは、光学的に、具体的には、少なくとも1つの光学媒体に基づいて、例えば、光導波路OM(図1A、図2Aの詳細図を参照)に基づいて、例えば、少なくとも1つのガラス繊維に基づいて、および/または少なくとも1つのプラスチック繊維に基づいて多重化され、およびシリアル化され、および/または
そのリンクは、電気的にまたはガルバニックに、具体的には、少なくとも1つの電気的またはガルバニックなリンクGA(図3を参照)に基づいて、例えば、少なくとも1つの銅線に基づいて、および/または例えば、少なくともプリント回路基板上に配列された少なくとも1つの電気的ラインに基づいて多重化されていない
ことが可能である。
E 受信装置
S 送信装置
AE 受信装置Eの出力部
AP アプリケーションプロセッサ
AS 送信装置Sの出力部
AT 出力ドライバ、具体的には、レーザドライバ
AZ 送信装置Sの他のまたはさらなるまたは追加的な出力部
BPWMW バイナリ/PWM(パルス幅変調)コンバータ
CD クロックおよびデータリカバリユニット
CE 受信インタフェースロジックLEのクロックモジュール
CH0± 第1のデータラインまたは第1のチャネル
CH1± 第2のデータラインまたは第2のチャネル
CH2± 第3のデータラインまたは第3のチャネル
CH3± 第4のデータラインまたは第4のチャネル
CLK± クロックラインまたはクロックチャネル
CS 送信インタフェースロジックLSのクロックモジュール
DD0± 第1のデータラインまたは第1のチャネルCH0±上の差動信号、具体的には、コモンモードベースのデータ信号
DD1± 第2のデータラインまたは第2のチャネルCH1±上の差動信号、具体的には、コモンモードベースのデータ信号
DD2± 第3のデータラインまたは第3のチャネルCH2±上の差動信号、具体的には、コモンモードベースのデータ信号
DD3± 第4のデータラインまたは第4のチャネルCH3±上の差動信号、具体的には、コモンモードベースのデータ信号
DF デフレーマ
DK デフレーマDFの復号器、具体的には、6b/5b復号器ブロック
DM デマルチプレクサ
DMP 受信装置Eの送信/受信モジュールTXRXEにおける、および送信装置Sの送信/受信モジュールTXRXSにおけるデマルチプレクサ
DS デシリアライゼーション要素またはデシリアライザ
DU ディスプレイユニット
DV 差動増幅器
EE 受信装置Eの入力部
ES 送信装置Sの入力部
EV 入力増幅器、具体的には、トランスインピーダンス増幅器
EZ 受信装置Eの他のまたはさらなるまたは追加的な入力部
FD フォトダイオード
FR フレーマ
GA 電気的またはガルバニックなリンク、具体的には、例えば、プリント回路基板上に配置された銅線または電気的ライン
HS 高速
HSD0 第1のデータラインまたは第1のチャネルCH0±上のシングルエンド論理レベルベースのデータ信号
HSD1 第2のデータラインまたは第2のチャネルCH1±上のシングルエンド論理レベルベースのデータ信号
HSD2 第3のデータラインまたは第3のチャネルCH2±上のシングルエンド論理レベルベースのデータ信号
HSD3 第4のデータラインまたは第4のチャネルCH3±上のシングルエンド論理レベルベースのデータ信号
IE データシンク関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
IS データソース関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
KA カメラ
KO フレーマの符号器、具体的には、5b/6b符号器ブロック
LA レーザ
LD ラインドライバ
LE 受信インタフェースロジック
LP 低電力
LS 送信インタフェースロジック
MU マルチプレクサ
MUP 受信装置Eの送信/受信モジュールTXRXEにおける、および送信装置Sの送信/受信モジュールTXRXSにおけるマルチプレクサ
OM 光学媒体、具体的には、光導波路、例えば、ガラス繊維および/またはプラスチック繊維
PD バイナリおよび/または並列信号
PS クロック発振器、具体的には、位相ロックループ、例えば、クロックマルチプライヤユニット
PWMBW PWM/バイナリコンバータ
R0 終端抵抗器
R1 抵抗器
SA 第1の重み付け信号
SB 第2の重み付け信号
SC 差動増幅器DVの後の信号
SE シリアライゼーション要素またはシリアライザ
SI 共通信号ストリーム
TL クロックライン
TXRXE 受信装置Eの送信/受信モジュール
TXRXS 送信装置Sの送信/受信モジュール
Claims (15)
- シングルエンド論理レベルベースのデータ信号およびクロック信号(HS)と、
特に、コモンモードベースの、差動データ信号およびクロック信号(LP)との両方を、
少なくとも1つのデータソースに割り当て可能な少なくとも1つの送信装置(S)と、少なくとも1つのデータシンクに割り当て可能な少なくとも1つの受信装置(E)との間で、
前記シングルエンド論理レベルベースのデータ信号およびクロック信号(HS)と、前記差動データ信号およびクロック信号(LP)をシリアル化する少なくとも1つの共通信号ストリーム(SI)の形態で、および/または
前記差動データ信号およびクロック信号(LP)と、特に、追加的な、バイナリ信号(PD)との両方を備える、例えば、全二重に基づいて実施される、少なくとも1つの、特に双方向の信号ストリームの形態で、
伝送するための回路装置(A)。 - 前記共通信号ストリーム(SI)は、少なくとも1つの光媒体(OM)を介して、具体的には、少なくとも1つの光導波路を介して、例えば、少なくとも1つのガラス繊維または少なくとも1つのプラスチック繊維を介して送信され得ることを特徴とする請求項1に記載の回路装置。
- 前記差動データ信号およびクロック信号(LP)と、前記バイナリ信号(PD)との両方を備える前記信号ストリームを、少なくとも1つの電気的またはガルバニックな、具体的には、1ビット幅のリンク(GA)を介して、具体的には、少なくとも1つのプリント回路基板上に配置された少なくとも1つの電気的ラインを介して送信することができることを特徴とする請求項1または2に記載の回路装置。
- 前記電気的またはガルバニックなリンク(GA)は、
前記送信装置(S)において、少なくとも1つの送信/受信モジュール(TXRXS)に割り当てられ、および、
前記受信装置(E)において、少なくとも1つの送信/受信モジュール(TXRXE)に割り当てられ、それを用いて、前記差動データ信号およびクロック信号(LP)と、前記バイナリ信号(PD)との両方を備える前記信号ストリームを送信/受信することができることを特徴とする請求項3に記載の回路装置。 - 特に、送信モジュールとしてのその機能における、前記送信/受信モジュール(TXRXS,TXRXE)は、
前記差動データ信号およびクロック信号(LP)と、前記バイナリ信号(PD)とをシリアル化するための少なくとも1つのマルチプレクサ(MUP)と、
前記マルチプレクサ(MUP)の下流の、シリアル化された信号ストリームを、バイナリNRZ(non retrun−to−zero)フォーマットからパルス幅変調フォーマットへ変えるための少なくとも1つのバイナリPWM(puls width modulation)コンバータ(BPWMW)と、
前記バイナリPWMコンバータ(BPWMW)の下流の少なくとも1つのラインドライバ(LD)と、
前記ラインドライバ(LD)の下流の少なくとも1つの終端抵抗(R0)と、
を備えることを特徴とする請求項4に記載の回路装置。 - 特に、その受信モジュールとしての機能における、前記送信/受信モジュール(TXRXS,TXRXE)は、
前記終端抵抗(R0)の下流の、前記終端抵抗(R0)によって分けられた、および特に、1:2の比で重み付けされた少なくとも2つの信号(SA,SB)を減算するための少なくとも1つの差動増幅器(DV)と、
前記差動増幅器(DV)の下流の、パルス幅変調フォーマットから前記バイナリNRZフォーマットへ変えるための少なくとも1つのPWMバイナリコンバータ(PWMBW)と、
前記PWMバイナリコンバータ(PWMBW)の下流の、前記差動データ信号およびクロック信号(LP)と前記バイナリ信号(PD)に非シリアル化するための少なくとも1つのデマルチプレクサ(DMP)と、
を備えることを特徴とする請求項5に記載の回路装置。 - 前記送信装置(S)は、
前記データ信号およびクロック信号のための少なくとも1つの入力部(ES)と、
前記入力部(ES)の下流の、前記データ信号およびクロック信号を受け取るための少なくとも1つの送信インタフェースロジック(LS)と、
前記送信インタフェースロジック(LS)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのシリアライザ(SE)と、
前記シリアライザ(SE)の上流で、前記送信インタフェースロジック(LS)のクロックモジュール(CS)の下流に設けられた、少なくとも1つの基準クロックを生成するための少なくとも1つのクロック発振器(PS)、特に、位相ロックループ、例えば、クロックマルチプライヤユニットと、
前記シリアライザ(SE)の下流の少なくとも1つの出力ドライバ(AT)と、
前記出力ドライバ(AT)の下流の、前記共通信号ストリーム(SI)を前記受信装置(E)へ送信するための少なくとも1つの出力部(AS)と、
を備えることを特徴とする請求項1〜6の少なくとも一項に記載の回路装置。 - 前記シリアライザ(SE)は、
前記送信インタフェースロジック(LS)の下流の、前記共通信号ストリーム(SI)のための、前記受信装置(E)で認識可能な少なくとも1つのフレームを生成するための少なくとも1つのフレーマ(FR)と、
前記フレーマ(FR)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのマルチプレクサ(MU)と、
を備えることを特徴とする請求項7に記載の回路装置。 - 前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方を、前記フレーマ(FR)に印加することができること、および、前記フレーマは、少なくとも1つの符号器(KO)を用いて、具体的には、少なくとも1つの5b/6b符号器ブロックを用いて、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)のストリームに埋め込むことを特徴とする請求項8に記載の回路装置。
- 前記受信装置(E)は、
前記送信装置(S)によって送信された前記共通信号ストリーム(SI)のための少なくとも1つの入力部(EE)と、
前記共通信号ストリーム(SI)を受け取るための少なくとも1つの入力増幅器(EV)と、
前記データ信号およびクロック信号を前記共通信号ストリーム(SI)から復元するための少なくとも1つのクロックおよびデータリカバリユニット(CD)と、
前記クロックおよびデータリカバリユニット(CD)の下流の、少なくとも1つの受信インタフェースロジック(LE)の少なくとも1つのクロックモジュール(CE)と、
前記クロックおよびデータリカバリユニット(CD)の下流の、前記データ信号を再並列化するための、および前記再並列化されたデータ信号を前記受信インタフェースロジック(LE)に割り当てるための少なくとも1つのデシリアライザ(DS)と、
前記受信インタフェースロジック(LE)の下流の、前記データ信号およびクロック信号のための少なくとも1つの出力部(AE)と、
を備えることを特徴とする請求項1〜請求項9の少なくとも一項に記載の回路装置。 - 前記デシリアライザ(DS)は、
前記クロックおよびデータリカバリユニット(CD)の下流の、前記データ信号を再並列化するための少なくとも1つのデマルチプレクサ(DM)と、
前記デマルチプレクサ(DM)の下流の、前記再並列化されたデータ信号を、前記受信インタフェースロジック(LE)に割り当てるための少なくとも1つのデフレーマ(DF)と、
を備えることを特徴とする請求項10に記載の回路装置。 - 前記デフレーマ(DF)は、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、少なくとも1つの復号器(DK)を用いて、具体的には、少なくとも1つの6b/5b復号器ブロックを用いて、前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と分けて、前記再並列化されたデータ信号を、それぞれのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)に割り当てることを特徴とする請求項11に記載の回路装置。
- シングルエンド論理レベルベースのデータ信号およびクロック信号(HS)と、
特に、コモンモードベースの、差動データ信号およびクロック信号(LP)との両方を、
少なくとも1つのデータソースに割り当て可能な少なくとも1つの送信装置(S)と、少なくとも1つのデータシンクに割り当て可能な少なくとも1つの受信装置(E)との間で、
前記シングルエンド論理レベルベースのデータ信号およびクロック信号(HS)と、前記差動データ信号およびクロック信号(LP)とをシリアル化する少なくとも1つの共通信号ストリーム(SI)の形態で、および
前記差動データ信号およびクロック信号(LP)と、特に、追加的な、バイナリ信号(PD)との両方を備える少なくとも1つの全二重に基づく、特に双方向の信号ストリームの形態で、
伝送するための方法。 - 前記差動データ信号およびクロック信号(LP)と、前記バイナリ信号(PD)とが、異なる周波数でスキャンされること、具体的には、前記差動データ信号およびクロック信号(LP)は、前記バイナリ信号(PD)よりも8倍多い頻度でスキャンされることを特徴とする請求項13に記載の方法。
- シングルエンド論理レベルベースのデータ信号およびクロック信号(HS)と、特に、コモンモードベースの、差動データ信号およびクロック信号(LP)の両方の、具体的には、D−PHYデータ信号およびD−PHYクロック信号、例えば、1〜4ビット幅のMIPI−D−PHYデータ信号およびMIPI−D−PHYクロック信号の、少なくとも1つのデータソース、具体的には、例えば、画像ソースとして機能する、例えば、少なくとも1つの高解像度カメラ(KA)および/または少なくとも1つのアプリケーションプロセッサ(AP)と、少なくとも1つのデータシンク、具体的には、少なくとも1つのアプリケーションプロセッサ(AP)および/または少なくとも1つの例えば、高解像度ディスプレイユニット(DU)および/または例えば、画像シンク(DU)として機能するディスプレイユニット、例えば、少なくとも1つのディスプレイまたは少なくとも1つのモニタとの間での、少なくとも1つのシリアルおよび/または一括の、具体的には、CSIプロトコルベースのおよび/またはCSI−2プロトコルベースのおよび/またはCSI−3プロトコルベースのおよび/またはDSIプロトコルベースのおよび/またはDSI−2プロトコルベースの送信中の、請求項1〜12の少なくとも一項に記載の少なくとも1つの回路装置(A)の、および/または請求項13または14の少なくとも一項に記載の方法の用途。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011052762.1 | 2011-08-16 | ||
DE102011052762 | 2011-08-16 | ||
PCT/DE2012/200053 WO2013023655A2 (de) | 2011-08-16 | 2012-08-16 | Schaltungsanordnung und verfahren zum uebertragen von signalen |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014524699A true JP2014524699A (ja) | 2014-09-22 |
JP2014524699A5 JP2014524699A5 (ja) | 2015-10-08 |
JP6126602B2 JP6126602B2 (ja) | 2017-05-10 |
Family
ID=47519768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014525317A Expired - Fee Related JP6126602B2 (ja) | 2011-08-16 | 2012-08-16 | 回路装置および信号を送信するための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9231755B2 (ja) |
EP (1) | EP2745457B1 (ja) |
JP (1) | JP6126602B2 (ja) |
DE (1) | DE112012003384A5 (ja) |
WO (1) | WO2013023655A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10114789B2 (en) * | 2015-01-08 | 2018-10-30 | Samsung Electronics Co., Ltd. | System on chip for packetizing multiple bytes and data processing system including the same |
TWI705666B (zh) * | 2015-06-15 | 2020-09-21 | 日商新力股份有限公司 | 傳送裝置、接收裝置、通信系統 |
CN108886043B (zh) * | 2016-04-25 | 2023-06-30 | 奥林巴斯株式会社 | 摄像元件、内窥镜以及内窥镜*** |
CN113993227B (zh) * | 2021-10-08 | 2024-06-21 | 深圳市广和通无线股份有限公司 | 通讯模组和终端设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001103028A (ja) * | 1999-10-01 | 2001-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 信号多重方法 |
JP2006033804A (ja) * | 2004-06-18 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 携帯情報端末機器およびその機器内相互通信方法 |
JP2006153927A (ja) * | 2004-11-25 | 2006-06-15 | Sanyo Electric Co Ltd | 表示装置 |
JP2008113321A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Cable Ltd | 光電気複合配線部品及びこれを用いた電子機器 |
JP2008160370A (ja) * | 2006-12-22 | 2008-07-10 | Kddi Corp | データ伝送システム及び方法、データ送信装置並びにデータ受信装置 |
WO2008126753A1 (ja) * | 2007-04-05 | 2008-10-23 | Omron Corporation | 光伝送モジュール |
US20090238576A1 (en) * | 2007-09-10 | 2009-09-24 | Nokia Corporation | Changing hardware settings based on data preamble |
JP2010050847A (ja) * | 2008-08-22 | 2010-03-04 | Omron Corp | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7496780B2 (en) * | 2003-02-11 | 2009-02-24 | Agere Systems Inc. | Reduction of data skew in parallel processing circuits |
US7627044B2 (en) * | 2005-10-31 | 2009-12-01 | Silicon Image, Inc. | Clock-edge modulated serial link with DC-balance control |
JP5187277B2 (ja) * | 2009-06-16 | 2013-04-24 | ソニー株式会社 | 情報処理装置、及びモード切り替え方法 |
-
2012
- 2012-08-16 JP JP2014525317A patent/JP6126602B2/ja not_active Expired - Fee Related
- 2012-08-16 WO PCT/DE2012/200053 patent/WO2013023655A2/de active Application Filing
- 2012-08-16 EP EP12812149.8A patent/EP2745457B1/de active Active
- 2012-08-16 DE DE112012003384.1T patent/DE112012003384A5/de not_active Withdrawn
-
2014
- 2014-02-14 US US14/181,462 patent/US9231755B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001103028A (ja) * | 1999-10-01 | 2001-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 信号多重方法 |
JP2006033804A (ja) * | 2004-06-18 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 携帯情報端末機器およびその機器内相互通信方法 |
JP2006153927A (ja) * | 2004-11-25 | 2006-06-15 | Sanyo Electric Co Ltd | 表示装置 |
JP2008113321A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Cable Ltd | 光電気複合配線部品及びこれを用いた電子機器 |
JP2008160370A (ja) * | 2006-12-22 | 2008-07-10 | Kddi Corp | データ伝送システム及び方法、データ送信装置並びにデータ受信装置 |
WO2008126753A1 (ja) * | 2007-04-05 | 2008-10-23 | Omron Corporation | 光伝送モジュール |
US20090238576A1 (en) * | 2007-09-10 | 2009-09-24 | Nokia Corporation | Changing hardware settings based on data preamble |
JP2010050847A (ja) * | 2008-08-22 | 2010-03-04 | Omron Corp | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2013023655A3 (de) | 2013-06-06 |
EP2745457A2 (de) | 2014-06-25 |
DE112012003384A5 (de) | 2014-07-10 |
US20150043691A1 (en) | 2015-02-12 |
WO2013023655A2 (de) | 2013-02-21 |
US9231755B2 (en) | 2016-01-05 |
EP2745457B1 (de) | 2019-10-30 |
JP6126602B2 (ja) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6126600B2 (ja) | 回路装置および信号を送信するための方法 | |
CA2450825C (en) | Protocol independent transmission using a 10 gigabit attachment unit interface | |
JP2941245B2 (ja) | 高速度マルチメディア・データ・ネットワーク | |
JP6126598B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126602B2 (ja) | 回路装置および信号を送信するための方法 | |
US9071357B1 (en) | Data communications system including an optical fiber data link disposed between serial bidirectional electrical data busses | |
US6915036B2 (en) | Field reconfigurable line cards for an optical transport system | |
JP6126601B2 (ja) | 回路装置および信号を送信するための方法 | |
JP2014524699A5 (ja) | ||
JP6126599B2 (ja) | 回路装置および信号を送信するための方法 | |
US11563494B2 (en) | Optical network apparatus and optical module | |
JP6126603B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126604B2 (ja) | 送信装置および信号を送信するための方法 | |
JP6998876B2 (ja) | 複数速度のデータを処理する方法および装置 | |
KR20030061936A (ko) | 멀티미디어 다중 전송 시스템 | |
KR100406490B1 (ko) | 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치 | |
JP4175048B2 (ja) | 光伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160726 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6126602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |