JP2014220770A - 進行波型増幅器 - Google Patents
進行波型増幅器 Download PDFInfo
- Publication number
- JP2014220770A JP2014220770A JP2013100654A JP2013100654A JP2014220770A JP 2014220770 A JP2014220770 A JP 2014220770A JP 2013100654 A JP2013100654 A JP 2013100654A JP 2013100654 A JP2013100654 A JP 2013100654A JP 2014220770 A JP2014220770 A JP 2014220770A
- Authority
- JP
- Japan
- Prior art keywords
- cascode transistor
- input
- amplifier
- output
- traveling wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】TWAの特性上の波形劣化に対しても信頼性を十分に高めることが可能な進行波型増幅器を提供すること。
【解決手段】この進行波型増幅器10は、複数の差動増幅器40が遅延素子を介在させて互いに並列に接続された進行波型増幅器であって、それぞれの差動増幅器40は、互いに直列に接続されたスイッチングトランジスタTr3a、静的カスコードトランジスタTr4a、及び動的カスコードトランジスタTr5aを備えており、動的カスコードトランジスタTr5aは、コレクタ出力がベース入力に抵抗分圧回路49aを介して帰還されるように構成されている。
【選択図】図4
【解決手段】この進行波型増幅器10は、複数の差動増幅器40が遅延素子を介在させて互いに並列に接続された進行波型増幅器であって、それぞれの差動増幅器40は、互いに直列に接続されたスイッチングトランジスタTr3a、静的カスコードトランジスタTr4a、及び動的カスコードトランジスタTr5aを備えており、動的カスコードトランジスタTr5aは、コレクタ出力がベース入力に抵抗分圧回路49aを介して帰還されるように構成されている。
【選択図】図4
Description
本発明は、進行波型増幅器に関するものである。
光通信において使用される光送信モジュールは、通常、レーザダイオード等の光源と、電界吸収型光変調器(EAM:Electro Absorption Modulator)、マッハ・ツェンダ変調器(MZM:Mach-Zehnder Modulator)等の光変調器と、光変調器駆動回路とで構成される。25Gbpsや40Gbpsの高速通信で使用される光送信モジュールでは、光出力波形のアイパターンにおいて、10ps以下の短い立下り、立上り時間が要求される。そのため、広帯域な電気/光(E/O)応答を持つ光変調器を使用する必要があり、光変調器駆動回路には進行波型増幅器(TWA:Traveling Wave Amplifier)を用いた回路が用いられる。この進行波型増幅器については様々な構成が提案されている(下記特許文献1,2参照。)。光変調器によっては2〜8Vの高振幅での駆動が必要になる場合があるため、駆動回路に内蔵される進行波型増幅器には、その回路を構成するトランジスタの耐圧を超える振幅を出力するための回路構成である動的カスコード回路が用いられる(下記特許文献3、下記非特許文献1参照。)。
K. W. Kobayashi et al., "A 2-50 GHz InAlAs/InGaAs-InP HBTDistributed Amplifier", GaAs IC Symposium IEEE Gallium Arsenide IntegratedCircuit Symposium. 18th Annual Technical Digest 1996, p.207-210
しかしながら、TWA回路に動的カスコード回路を組み合わせた場合、TWA回路の特性に起因した、波形劣化及び信頼性上の問題を引き起こす現象が発生する。
そこで、本発明は、かかる課題に鑑みて為されたものであり、TWAの特性上の波形劣化に対しても信頼性を十分に高めることが可能な進行波型増幅器を提供することを目的とする。
上記課題を解決するため、本発明の一側面に係る進行波型増幅器は、複数のセル回路が遅延素子を介在させて互いに並列に接続された進行波型増幅器であって、それぞれのセル回路は、互いに直列に接続されたスイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタを備えており、動的カスコードトランジスタは、コレクタ出力がベース入力に抵抗分圧回路を介して帰還されるように構成されている。
或いは、本発明の他の側面に係る進行波型増幅器は、遅延素子を介して互いに並列に接続された複数のセル回路と、遅延素子の入力側を終端する前方終端抵抗と、遅延素子の出力側を終端する後方終端抵抗とを備え、複数のセル回路の出力を、前方終端抵抗に向けて異なる時間で遅延させて重畳させる進行波型増幅器であって、それぞれのセル回路は、出力端と基準電位との間で互いに直列に接続されたスイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタを備えており、動的カスコードトランジスタは、コレクタ出力がベース入力に分圧して帰還されるように構成されている。
かかる進行波型増幅器によれば、セル回路において動的カスコードトランジスタに対してカスコードトランジスタが直列に接続されていることにより、動的カスコードトランジスタのベース電位がセル回路の出力電位で決定される電位に維持されるので、動的カスコードトランジスタのコレクタ−エミッタ間電圧を出力電位に対して安定化させることができる。その結果、出力電位がTWAの特性上の波形劣化を起こした場合であっても、トランジスタの耐圧を超えた電圧の発生を抑制でき、信号増幅動作の信頼性を十分に高めることができる。
動的カスコードトランジスタのベースへの帰還入力は、直列に接続された2つの抵抗による抵抗分圧回路により与えられる、ことが好適である。この場合、低周波信号に対して動的カスコードトランジスタの帰還入力と出力電位との関係を安定化することができ、動的カスコードトランジスタのコレクタ−エミッタ間電圧を出力電位に対して安定化させることができる。
また、抵抗分圧回路は、動的カスコードトランジスタのコレクタ出力を受けるエミッタフォロア回路からの入力を受けるように構成されている、ことが好適である。かかる抵抗分圧回路を備えれば、動的カスコードトランジスタのベースに対して出力電位との関係で適切に配分された帰還信号を入力させることができる。
さらに、動的カスコードトランジスタのベースとグラウンドとの間に接続されたキャパシタをさらに備える、ことが好適である。こうすれば、動的カスコードトランジスタのベースに対して高周波の出力電位との関係で適切に配分された帰還信号を入力させることができる。
またさらに、動的カスコードトランジスタのベースとグラウンドとの間に接続されたキャパシタと抵抗とを含む直列回路をさらに備える、ことも好適である。かかる直列回路を備えれば、動的カスコードトランジスタのベースに対して低周波の出力電位との関係で適切に配分された帰還信号を入力させることができる。
さらにまた、進行波型増幅器の電源電圧は、スイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタの耐圧よりも大きい、ことも好適である。この場合、出力電圧の振幅を大きくしながら、トランジスタのコレクタ−エミッタ間に耐圧を超える電圧の発生を抑制して信頼性を高めることができる。
本発明によれば、TWAの特性上の波形劣化に対しても信頼性を十分に高めることができる。
以下、添付図面を参照しながら本発明による進行波型増幅器の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本発明の実施形態に係る光送信モジュールの構成を示す回路図であり、図2は、図1の進行波型増幅器の詳細構成を示す回路図である。この光送信モジュール1は、光通信で使用され、レーザダイオード等の光源20と、EAM、MZM等の光変調器30と、光変調器を駆動する進行波型増幅器10とで構成される。図2に示す形態においては、光変調器30は、整合抵抗RLと並列に設けられている。整合抵抗RLと光変調器30は、伝送線路Ltを介して、進行波型増幅器10の出力端子Tout1に接続されている。
図2に示すように、進行波型増幅器10は、増幅器(セル回路)12a、12b、12c及び12dを備えている。また、進行波型増幅器10は、入力伝送線路(遅延線)Lin1及びLin2、出力伝送線路(遅延線)Lout1及びLout2を備え得る。ここで、本実施形態の進行波型増幅器10は、差動増幅器を増幅器12a、12b、12c、12dの4個備えているが、2個以上の任意の個数に変更されてもよい。この場合は、差動増幅器の個数に対応して入力伝送線路Lin1、Lin2、及び出力伝送線路Lout1、Lout2の遅延時間(詳細は後述する。)が設定される。
入力伝送線路Lin1及びLin2の入力端には入力端子Tin1及びTin2がそれぞれ設けられている。一実施形態においては、進行波型増幅器10は、差動信号を増幅する進行波型差動増幅器であり、当該進行波型増幅器10には、差動入力信号が入力される。即ち、入力端子Tin1には正相入力信号が入力され、入力端子Tin2には逆相入力信号が入力される。これら入力伝送線路Lin1及びLin2はそれぞれ、入力端と反対側の出力側において、終端抵抗(後方終端抵抗)R3及びR4によって終端されている。
出力伝送線路Lout1の出力端には出力端子Tout1が設けられている。出力伝送線路Lout1は、出力端と反対側の入力側において終端抵抗(前方終端抵抗)R2を介して接地(終端)されている。また、出力伝送線路Lout2の出力側の一方端Tout2は、終端抵抗(後方終端抵抗)R5を介して接地(終端)されている。出力伝送線路Lout2の入力側の他方端は、終端抵抗(前方終端抵抗)R1を介して接地(終端)されている。
一実施形態においては、進行波型増幅器10は、前置増幅器16を備え得る。前置増幅器16は、入力伝送線路Lin1及びLin2上に設けられている。より具体的には、前置増幅器16の非反転入力は入力端子Tin1に接続されており、その非反転出力は入力伝送線路Lin1に接続されている。また、前置増幅器16の反転入力は入力端子Tin2に接続されており、その反転出力は入力伝送線路Lin2に接続されている。前置増幅器16は、正相入力信号を非反転入力に受けて、非反転出力から正相出力信号を入力伝送線路Lin1に出力する。また、前置増幅器16は、逆相入力信号を反転入力に受けて逆相出力信号を反転出力から入力伝送線路Lin2に出力する。
増幅器12a、12b、12c及び12dは、一実施形態においては、差動型の非反転増幅器(差動増幅回路)であり得る。増幅器12a、12b、12c及び12dは、入力側において、共通の入力伝送線路Lin1及びLin2に接続され、異なる遅延時間で入力信号を受ける。より具体的には、増幅器12a、12b、12c及び12dの非反転入力は入力伝送線路Lin1に接続されており、増幅器12a、12b、12c及び12dの反転入力は入力伝送線路Lin2に接続されている。
また、増幅器12a、12b、12c及び12cは、出力側において、共通の出力伝送線路Lout1及びLout2に接続され、異なる遅延時間で出力信号を出力する。より具体的には、増幅器12a、12b、12c及び12cの非反転出力は出力伝送線路Lout1に接続されており、増幅器12a、12b、12c及び12dの反転出力は出力伝送線路Lout2に接続されている。
増幅器12a、12b、12c及び12dは、前置増幅器16からの正相信号を、入力伝送線路Lin1を介して受けて、正相出力信号を出力伝送線路Lout1に出力する。また、増幅器12a、12b、12c及び12dは、前置増幅器16からの逆相信号を、入力伝送線路Lin2を介して受けて、逆相出力信号を出力伝送線路Lout2に出力する。
増幅器12a、12b、12c及び12cは、入力端子Tin1及びTin2に入力される差動入力信号を、前置増幅器16を介して、それぞれ固有の遅延時間で受ける。増幅器12a、12b、12c及び12cに入力される信号の遅延時間は、入力端子Tin1及びTin2から増幅器それぞれまでの伝送線路によって規定される。即ち、伝送線路の遅延時間は、(LC)1/2により規定される。ここで、Lは伝送線路のインダクタンス成分であり、Cは伝送線路の容量成分である。
図1に示す伝送線路Lin11は、増幅器12aの入力に接続する線路の伝送線路Lin1上の分岐ノードと増幅器12bの非反転入力との間に存在する伝送線路であり、増幅器12bの入力容量(およそ10fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lin21は、増幅器12aの入力に接続する線路の伝送線路Lin2上の分岐ノードと増幅器12bの反転入力との間に存在する伝送線路であり、増幅器12bの入力容量(およそ10fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
また、伝送線路Lin12は、増幅器12bの入力に接続する線路の伝送線路Lin1上の分岐ノードと増幅器12cの非反転入力との間に存在する伝送線路であり、増幅器12cの入力容量(およそ10fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lin22は、増幅器12bの入力に接続する線路の伝送線路Lin2上の分岐ノードと増幅器12cの反転入力との間に存在する伝送線路であり、増幅器12cの入力容量(およそ10fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
さらに、伝送線路Lin13は、増幅器12cの入力に接続する線路の伝送線路Lin1上の分岐ノードと増幅器12dの非反転入力との間に存在する伝送線路であり、増幅器12dの入力容量(およそ10fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lin23は、増幅器12cの入力に接続する線路の伝送線路Lin2上の分岐ノードと増幅器12dの反転入力との間に存在する伝送線路であり、増幅器12dの入力容量(およそ10fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
また、伝送線路Lin14は、増幅器12dの入力に接続する線路の伝送線路Lin1上の分岐ノードと終端抵抗R3との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lin24は、増幅器12dの入力に接続する線路の伝送線路Lin2上の分岐ノードと終端抵抗R4との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
伝送線路Lout12は、増幅器12bの出力に接続する線路と伝送線路Lout1との接続点と増幅器12aの非反転出力との間に存在する伝送線路であり、増幅器12aの出力容量(およそ20fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lout22は、増幅器12bの出力に接続する線路と伝送線路Lout2との接続点と増幅器12aの反転出力との間に存在する伝送線路であり、増幅器12aの出力容量(およそ20fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
また、伝送線路Lout13は、増幅器12cの出力に接続する線路と伝送線路Lout1との接続点と増幅器12bの非反転出力との間に存在する伝送線路であり、増幅器12bの出力容量(およそ20fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lout23は、増幅器12cの出力に接続する線路と伝送線路Lout2との接続点と増幅器12bの反転出力との間に存在する伝送線路であり、増幅器12bの出力容量(およそ20fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
さらに、伝送線路Lout14は、増幅器12dの出力に接続する線路と伝送線路Lout1との接続点と増幅器12cの非反転出力との間に存在する伝送線路であり、増幅器12cの出力容量(およそ20fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lout24は、増幅器12dの出力に接続する線路と伝送線路Lout2との接続点と増幅器12cの反転出力との間に存在する伝送線路であり、増幅器12cの出力容量(およそ20fF)、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
また、伝送線路Lout11は、増幅器12aの出力に接続する線路の伝送線路Lout1上の分岐ノードと終端抵抗R2との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lout21は、増幅器12aの出力に接続する線路の伝送線路Lout2上の分岐ノードと終端抵抗R1との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
進行波型増幅器10では、増幅器12a,12bが伝送線路(遅延素子)Lin11、Lin21、Lout12、及び、Lout22を介在させて互いに並列に接続されている。ここで、進行波型増幅器10においては、伝送線路Lin11、Lin21、Lout12、及び、Lout22が信号に与える遅延時間は、実質的に等しくなるように設定され、各増幅器12a,12bの遅延時間も等しくされている。したがって、前置増幅器16から増幅器12a、12bのそれぞれを通り出力端子Tout1に到達する信号は遅延時間が実質的に同じで位相が一致することになる。同様に、増幅器12b,12cが伝送線路(遅延素子)Lin12、Lin22、Lout13、及び、Lout23を介在させて互いに並列に接続されており、伝送線路Lin12、Lin22、Lout13、及び、Lout23が、信号に与える遅延時間は実質的に等しくなるように設定されており、各増幅器12b,12cの遅延時間も等しくされている。したがって、前置増幅器16から増幅器12b、12cのそれぞれを通り出力端子Tout1に到達する信号は遅延時間が実質的に同じで位相が一致することになる。さらに同様に、増幅器12c,12dが伝送線路(遅延素子)Lin13、Lin23、Lout14、及び、Lout24を介在させて互いに並列に接続されており、伝送線路Lin13、Lin23、Lout14、及び、Lout24が、信号に与える遅延時間は実質的に等しくなるように設定されており、各増幅器12c,12dの遅延時間も等しくされている。したがって、前置増幅器16から増幅器12c、12dのそれぞれを通り出力端子Tout1に到達する信号は遅延時間が実質的に同じで位相が一致することになる。これにより、入力端子Tin1に入力された信号が増幅器12a、12b、12c、12dの各々を通ることにより出力端子Tout1に出力される各々の電流信号は、出力端子Tout1において位相整合される。
一方、進行波型増幅器10では、伝送線路Lout1,Lout2上の進行波の他に、伝送線路Lout1,Lout2上の退行波の影響も存在する。例えば、このような退行波は、増幅器12bを経て終端抵抗R1、R2に至る信号、増幅器12cを経て同抵抗に至る信号、及び増幅器12dを経て同抵抗に至る信号である。その結果、増幅器12aの出力端における出力電圧波形は、各増幅器12b,12c,12dの出力を異なる時間で遅延させた退行波が重畳されたものとなり、入力端子Tin1,Tin2における入力電圧波形とは完全に同期しないような劣化された波形となりうる。同様に、増幅器12b,12cの出力端における出力電圧波形も劣化された波形となりうる。
次に、図3、図4を参照して、増幅器12a,12b,12c,12dの具体的な回路構成を説明する。
増幅器12a、12b、12c及び12cは、図3に示すような差動増幅器40によって構成されている。増幅器40は、トランジスタTr1、Tr2、Tr11、Tr12、2つの増幅回路部41a,41bを含む差動増幅回路41、電流源I1、I2、I11、及びI4を備えている。差動増幅器40は、入力端子In1及びIn2に入力される差動入力信号を増幅して、差動出力信号を出力端子Out1及びOut2に出力する。
差動増幅器40においては、トランジスタTr1のベースが入力端子In2に接続されており、トランジスタTr1のコレクタが接地電位に接続されており、トランジスタTr1のエミッタが電流源I1及びトランジスタTr11のベースに接続されている。また、トランジスタTr2のベースが入力端子In1に接続されており、トランジスタTr2のコレクタが接地電位に接続されており、トランジスタTr2のエミッタが電流源I2及びトランジスタTr12のベースに接続されている。また、トランジスタTr11のコレクタが接地電位に接続されており、トランジスタTr11のエミッタが電流源I11及び増幅回路部41aの入力に接続されている。また、トランジスタTr12のコレクタが接地電位に接続されており、トランジスタTr12のエミッタが電流源I12及び増幅回路部41bの入力に接続されている。これらのトランジスタTr1、Tr2、Tr11、及びTr12は、2段のエミッタフォロワ回路を構成する。
図4に移って、増幅回路部41aは、出力端子Out1と基準電位である電源電位Veeとの間に互いに直列に接続されたスイッチングトランジスタTr3a、静的カスコードトランジスタTr4a、及び動的カスコードトランジスタTr5aを含んで構成されている。すなわち、スイッチングトランジスタTr3aには、トランジスタTr4a及びトランジスタTr5aがカスコード接続されている。より詳細には、スイッチングトランジスタTr3aのコレクタに静的カスコードトランジスタTr4aのエミッタが接続されており、静的カスコードトランジスタTr4aのコレクタに動的カスコードトランジスタTr5aのエミッタが接続されている。スイッチングトランジスタTr3aのエミッタは抵抗素子43a及び電流源I4を介して電源電位Veeに接続されており、トランジスタTr5aのコレクタは、出力端子Out1に接続されている。
さらに、動的カスコードトランジスタTr5aには、そのコレクタとベース間に直列に接続された2つの抵抗素子45a,47aを含む抵抗分圧回路49aが接続されている。この抵抗分圧回路49aの一端が出力端子Out1に接続され、その他端は入力端子In3aを介して規定電位Vtが印加されると共にキャパシタ51aを介して接地電位(グラウンド)に接続されている。動的カスコードトランジスタTr5aのベースは、この抵抗分圧回路49aを介して動的カスコードトランジスタTr5aのコレクタに接続されると共に、直列に接続された抵抗素子53a及びキャパシタ55aを含む直列回路を介して接地電位に接続されている。このような構成により、動的カスコードトランジスタTr5aにおいては、コレクタ出力がベース入力に分圧して帰還される。
また、静的カスコードトランジスタTr4aのベースには、キャパシタ57aを介して接地電位が接続されるとともに、入力端子In4aを介して規定電位Vt2が印加される。すなわち、キャパシタ57aの容量が高周波的に入力端子In4aを接地するための十分大きな容量に設定されることにより、静的カスコードトランジスタTr4aのベースは、定電位Vt2でバイアスされると共に、交流的には接地されている。さらに、スイッチングトランジスタTr3aのベースには、入力端子In5aを介してトランジスタTr11のエミッタが接続されて2段のエミッタフォロア回路を経由した入力信号が印加される。
次に、上記構成の増幅回路部41aの動作を説明する。
動的カスコードトランジスタTr5aには、接合容量及び寄生容量であるベース−コレクタ容量Cbc5a及びベース−エミッタ容量Cbe5aが存在し、静的カスコードトランジスタTr4aにもベース−コレクタ容量Cbc4aが存在する。動的カスコードトランジスタTr5aのベースへの帰還入力は、そのコレクタ出力から抵抗分圧回路49aにより与えられる。キャパシタ51aの容量は大きな値に設定されているので、低周波の入力信号に対しては、2つの抵抗素子45a,47aによって出力端子Out1における出力電位Voutが分圧されてコレクタ−ベース帰還が為される。すなわち、動的カスコードトランジスタTr5aのベース電位は、抵抗素子45a,47aの抵抗値をそれぞれR1,R2とすると、下記式;
(Vout−Vt)×R2/(R1+R2)+Vt
によって計算される電位に設定される。
(Vout−Vt)×R2/(R1+R2)+Vt
によって計算される電位に設定される。
一方、高周波の入力信号に対しては、動的カスコードトランジスタTr5aのベース−エミッタ容量Cbe5aは常に順バイアスされているので、ベース−コレクタ容量Cbc5a及びベース−コレクタ容量Cbc4aよりも十分大きな値とみなされる。従って、高周波信号に関しては、増幅回路部41aは、ベース−コレクタ容量Cbc5aの実効的な容量をCbc5afとすると、動的カスコードトランジスタTr5aの周りは、図5に示すような等価回路で表すことができる。ここで、動的カスコードトランジスタTr5aのベース電位をVcasb、抵抗素子53aの抵抗値をR3、キャパシタ55aの容量をC1としている。ベース−エミッタ容量Cbe5aはベース−コレクタ容量Cbc4aより十分大きいので、動的カスコードトランジスタTr5aのベースとエミッタとは交流的にショートされているとみなされる。また、容量Cbc5afは、動的カスコードトランジスタTr5aの相互コンダクタンス(Gm)の影響も考慮した実効的なベース−コレクタ間容量である。また、キャパシタ57aの容量をC3とすると、容量C3は容量Cbc4aより十分に大きいために、容量C3は高周波的にはグラウンドへのショートと考えることができる。
同図に示すように、動的カスコードトランジスタTr5aのベース電位Vcasbが、低周波的には抵抗値R1,R2の2つの抵抗を含む分圧回路で与えられ、高周波的には容量値Cbc5af,Cbc4aの2つのキャパシタを含む分圧回路で与えられる。詳細には、ベース電位Vcasbは、高周波的には、下記式;
Vcasb/Vout=(Cbc5af)/(C1+Cbc4a+Cbc5af)
によって計算される値になる。このことから、入力端子In5aに印加される入力電位Vinと出力電位Voutが同期しない信号であっても、容量(C1+Cbc4a)と容量Cbc5afとの割合を設計する(例えば、両者を等しくする)ことにより、ベース電位Vcasbの出力電位Voutに対する割合を設定することができる(例えば、Vcasb=0.5×Voutを維持できる)。これにより、入力端子In5aに印加される入力電位Vinの影響を受けないので、動的カスコードトランジスタTr5aのベースは出力電位Voutのみで決定されるレベルに維持され、動的カスコードトランジスタTr5aのコレクタ−エミッタ間電圧Vceの値が不必要に(入力電位Vin及び出力電位Voutの関係以外で)高められることを回避できる。
Vcasb/Vout=(Cbc5af)/(C1+Cbc4a+Cbc5af)
によって計算される値になる。このことから、入力端子In5aに印加される入力電位Vinと出力電位Voutが同期しない信号であっても、容量(C1+Cbc4a)と容量Cbc5afとの割合を設計する(例えば、両者を等しくする)ことにより、ベース電位Vcasbの出力電位Voutに対する割合を設定することができる(例えば、Vcasb=0.5×Voutを維持できる)。これにより、入力端子In5aに印加される入力電位Vinの影響を受けないので、動的カスコードトランジスタTr5aのベースは出力電位Voutのみで決定されるレベルに維持され、動的カスコードトランジスタTr5aのコレクタ−エミッタ間電圧Vceの値が不必要に(入力電位Vin及び出力電位Voutの関係以外で)高められることを回避できる。
増幅回路部41aに並列に電流源I4と接続された増幅回路部41bは、上述した増幅回路部41aと同様な回路構成を有し、トランジスタTr12のエミッタから入力信号を受けて、出力端子Out1から出力信号を出力する。
以上説明した進行波型増幅器10によれば、差動増幅器40において動的カスコードトランジスタTr5aに対して静的カスコードトランジスタTr4aが直列に接続されていることにより、動的カスコードトランジスタTr5aのベース電位が差動増幅器40の出力電位Voutで決定される電位に維持されるので、動的カスコードトランジスタTr5aのコレクタ−エミッタ間電圧Vceを出力電位Voutに対して安定化させることができる。その結果、出力電位VoutがTWAの特性上の波形劣化を起こした場合であっても、カスコードトランジスタの耐圧を超えた電圧の発生を抑制でき、信号増幅動作の信頼性を十分に高めることができる。また、進行波型増幅器10の電源電圧をスイッチングトランジスタTr3a、静的カスコードトランジスタTr4a、及び動的カスコードトランジスタの耐圧より大きく設定することで、出力電位Voutの振幅を大きくしながら、トランジスタのコレクタ−エミッタ間に耐圧を超える電圧の発生を抑制して信頼性を高めることができる。
ここで、動的カスコードトランジスタTr5aのベースへの帰還入力は、直列に接続された2つの抵抗素子45a,47aによる抵抗分圧回路49aにより与えられるので、低周波信号に対して動的カスコードトランジスタTr5aの帰還入力と出力電位Voutとの関係を安定化することができ、動的カスコードトランジスタTr5aのコレクタ−エミッタ間電圧Vceを出力電位Voutに対して安定化させることができる。
ここで、進行波型増幅器10の作用効果を、比較例と比較しつつ、より詳細に説明する。図8は、比較例に係る差動増幅器940の回路図である。同図に示す差動増幅器940と図3の差動増幅器40との相違点は、増幅回路部941aにおいてカスコードトランジスタとしてトランジスタTr95aの1つしか備えられておらず、そのトランジスタTr95aのベースは、2つの抵抗945,945を含む抵抗分圧回路によって定電圧が印加されると共に、キャパシタ949を介して接地電位に接続されている(帰還回路を備えていない)点である。
図8に示す差動増幅器940に備えられるカスコードトランジスタTr95aは、それと直列接続されたスイッチングトランジスタTr3aのコレクタ電位を安定化するために設けられる。ベースが交流的に接地されたカスコードトランジスタTr95aをスイッチングトランジスタTr3aのコレクタ側に挿入することにより、そのコレクタ電位が安定化する(入力信号に追随してそのレベルが変動しない)一方で、増幅回路部941aに流れる電流はスイッチングされる。その結果、ベース−コレクタ間の寄生容量によるミラー効果が低減される。しかし、スイッチングトランジスタTr3aのコレクタ−エミッタ間電圧が安定化されるのに対し、カスコードトランジスタTr95aのコレクタ−エミッタ間電圧が大きく変調されてしまう。そのため、接地電位と電源電位Veeとの間の電圧の大部分がカスコードトランジスタTr95aのコレクタ−エミッタ間で消費されてしまい、カスコードトランジスタTr95aに大きな耐圧特性を要求することとなる。
上記の問題を解決するために、図9に示すように、増幅回路部941aのカスコードトランジスタTr95aのコレクタ−ベース間に、コレクタ電位をベースに帰還入力させるためのバッファ回路951を設けることができる。図10には、図9の増幅回路部941aの具体的な回路構成例を示している。
増幅回路部941aにおいては、スイッチングトランジスタTr3aにカスコードトランジスタTr95aがカスコード接続されている。カスコードトランジスタTr95aは、増幅回路部41aと同様な帰還回路部を有している。詳細には、カスコードトランジスタTr95aには、そのコレクタとベース間に直列に接続された2つの抵抗素子45a,47aを含む抵抗分圧回路49aが接続されている。この抵抗分圧回路49aの一端が出力端子Out1に接続され、その他端は入力端子In3aを介して規定電位Vtが印加されると共にキャパシタ51aを介して接地電位に接続されている。カスコードトランジスタTr95aのベースは、この抵抗分圧回路49aを介してカスコードトランジスタTr95aのコレクタに接続されると共に、キャパシタ55aを介して接地電位に接続されている。さらに、スイッチングトランジスタTr3aのベースには、抵抗素子953及び入力端子In5aを介してトランジスタTr11のエミッタが接続されて2段のエミッタフォロア回路を経由した入力信号が印加される。また、カスコードトランジスタTr95aには、接合容量及び寄生容量であるベース−コレクタ容量Cbc95a及びベース−エミッタ容量Cbe95aが存在し、スイッチングトランジスタTr3aにもベース−コレクタ容量Cbc3aが存在する。
このような構成の増幅回路部941aにおいては、低周波の入力信号に対しては、2つの抵抗素子45a,47aによって出力端子Out1における出力電位Voutが分圧されてコレクタ−ベース帰還が為される。一方、高周波の入力信号に対しては、カスコードトランジスタTr95aのベース−エミッタ容量Cbe95aは常に順バイアスされているので、ベース−コレクタ容量Cbc3a及びベース−コレクタ容量Cbc95aよりも十分大きな値とみなされる。従って、高周波信号に関しては、増幅回路部941aは、ベース−コレクタ容量Cbc95a,Cbc3aの実効的な容量をそれぞれCbc5af,Cbc3afとし、入力電位Vinを接地電位とみなすと、カスコードトランジスタTr95aの周りは、図11に示すような等価回路で表すことができる。ここで、抵抗素子953の抵抗値をRef1としている。すなわち、高周波的には、出力電位Voutを容量Cbc95af及び容量Cbc3afの等価インピーダンスで分圧した値が、カスコードトランジスタTr95aのベースに帰還される。一般に、容量Cbc95af,Cbc3afは比率が一定値になる(例えば、等しい値になる)保証はない。トランジスタのサイズが異なれば当然に容量比も異なってくる。一般には、カスコードトランジスタTr95aのサイズを大きくし、スイッチングトランジスタTr3aのサイズを小さくして、前段の駆動能力に余裕が与えられる。その場合、容量Cbc3afが必然的に小さく設定されるので、キャパシタ55aを挿入することにより分圧比を所定値に(例えば、1対1に)近づけることが行われる。
進行波型増幅器においては、上述したように、退行波の影響で出力電位Voutは入力電位Vinに同期しておらず、スイッチングトランジスタTr3aの容量Cbc3aの実効値Cbc3afが時間的にランダムに近い変化をする。あるいは、図11の等価回路の場合には、出力電位Voutとは同期しない入力電位Vinが、容量Cbc3afを介してスイッチングトランジスタTr3aのベースに入力される。そのため、ランダムな信号入力においては、ベース電位Vcasbを出力電位Voutの所定割合(例えば、0.5倍)に維持できないという問題がある。
これに対して、本実施形態の進行波型増幅器10に備えられる差動増幅器40によれば、静的カスコードトランジスタTr4aを介在させることにより、動的カスコードトランジスタTr5aの帰還入力と出力電位Voutとの関係を安定化することができ、動的カスコードトランジスタTr5aのエミッタ電位(静的カスコードトランジスタTr4aのコレクタ電位、交流的には静的カスコードトランジスタTr4aのベース電位)を安定化することができる。
また、図10及び図11に示した比較例の増幅回路部941aには、入力端子In5aとの間に前段の出力抵抗に対応する抵抗素子953が介在していた。その場合は、容量C1/抵抗R2/容量Cbc3afによって構成される共振ループにダンピング抵抗Ref1が存在することにより、この共振ループのQ値を低下させることが実質的に可能であった。本実施形態の増幅回路部41aにおいては、動的カスコードトランジスタTr5aに対して入力電位Vinをマスクしているため、この出力抵抗Ref1が存在しない。つまり、図4及び図5に示すように、静的カスコードトランジスタTr4aのベース−コレクタ間容量Cbc4aが直接的に接地されることになる。そこで、共振ループのQ値が非常に高い値になってしまうことを避けるために、抵抗素子53aが挿入されている。このダンピング抵抗53aは、静的カスコードトランジスタTr4aのベース或いはエミッタ側に挿入することも考えられる。しかしながら、前者の場合は静的カスコードトランジスタTr4aの電流利得を低下させてしまうという問題が残り、後者の場合は、挿入した抵抗に増幅回路部41aの主電流が流れるために消費電力が増大するという問題が残る。キャパシタ55aに直列に、かつ、ベースに並列に挿入する場合には、それらの問題も回避することができ、共振ループのQ値も低下させることができるために好ましい。
本発明は上述した実施形態に限定されるものではない。例えば、本発明は、図6に示すような構成の差動増幅器140を採用してもよい。同図に示すように、差動増幅器140に含まれる増幅回路部141a,141bにおいて、動的カスコードトランジスタが1個ずつ追加された構成を有する。詳細には、スイッチングトランジスタTr3a、静的カスコードトランジスタTr4a、動的カスコードトランジスタTr5aに対して直列に、動的カスコードトランジスタTr5aと出力端子Out1との間において、動的カスコードトランジスタTr6aが設けられる。この動的カスコードトランジスタTr6aは、動的カスコードトランジスタTr5aと同一構成の帰還回路部と直列回路部とを有している。このような変形例によれば、差動増幅器140の電源電圧がトランジスタの耐圧よりも高く設定された場合であっても、この電源電圧を複数のトランジスタに適切に配分することができる。
また、本発明は、図7に示すような構成の差動増幅器240を採用してもよい。同図に示すように、差動増幅器240に含まれる増幅回路部241a,241bにおいて、エミッタフォロア回路が追加されている。詳細には、動的カスコードトランジスタTr5aのコレクタ−ベース間にエミッタフォロア回路を構成するトランジスタTr7aが追加され、トランジスタTr7aのベースは動的カスコードトランジスタTr5aのコレクタに接続され、そのコレクタにはバイアス電位が印加され。そのエミッタは動的カスコードトランジスタTr5aの抵抗分圧回路49aに接続されている。これにより、出力電位Voutを動的カスコードトランジスタTr5aのベースに適切に帰還させることができるので、トランジスタTr3a,Tr4a,Tr5a間でコレクタ−エミッタ間電圧を瞬時的にも適切に配分することができる。また、トランジスタの耐圧を超えたコレクタ−エミッタ間電圧が1つのトランジスタに集中することもない。なお、この変形例において、トランジスタTr7aのコレクタにはこのトランジスタを適切に動作させるためには、出力電位Voutを超える電圧を供給する必要がある。エミッタフォロアの線形動作を保証するために、少なくとも出力電位Voutより0.7〜0.8V大きな電圧が印加される。一方で、このトランジスタTr7aには大きな電流を流す必要はなく、単にトランジスタTr7aを線形動作させるのに必要な電流が供給される。
10…進行波型増幅器、12a,12b,12c,12d…増幅器(セル回路)、40,140,240…差動増幅器(セル回路)、45a,47a…抵抗素子、49a…抵抗分圧回路、53a…抵抗素子、55a…キャパシタ、Lin11,Lin12,Lin13,Lin14,Lin21,Lin22,Lin23,Lin24,Lout11,Lout12,Lout13,Lout14,Lout21,Lout22,Lout23,Lout24…伝送線路(遅延素子)、Tr3a…スイッチングトランジスタ、Tr4a…静的カスコードトランジスタ、Tr5a…動的カスコードトランジスタ、Tr6a…動的カスコードトランジスタ、Tr7a…トランジスタ(エミッタフォロア回路)。
Claims (7)
- 複数のセル回路が遅延素子を介在させて互いに並列に接続された進行波型増幅器であって、
それぞれの前記セル回路は、互いに直列に接続されたスイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタを備えており、
前記動的カスコードトランジスタは、コレクタ出力がベース入力に抵抗分圧回路を介して帰還されるように構成されている、
ことを特徴とする進行波型増幅器。 - 遅延素子を介して互いに並列に接続された複数のセル回路と、前記遅延素子の入力側を終端する前方終端抵抗と、前記遅延素子の出力側を終端する後方終端抵抗とを備え、前記複数のセル回路の出力を、前記前方終端抵抗に向けて異なる時間で遅延させて重畳させる進行波型増幅器であって、
それぞれの前記セル回路は、出力端と基準電位との間で互いに直列に接続されたスイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタを備えており、
前記動的カスコードトランジスタは、コレクタ出力がベース入力に分圧して帰還されるように構成されている、
ことを特徴とする進行波型増幅器。 - 前記動的カスコードトランジスタのベースへの帰還入力は、直列に接続された2つの抵抗による抵抗分圧回路により与えられる、
ことを特徴とする請求項1又は2に記載の進行波型増幅器。 - 前記抵抗分圧回路は、前記動的カスコードトランジスタのコレクタ出力を受けるエミッタフォロア回路からの入力を受けるように構成されている、
ことを特徴とする請求項3に記載の進行波型増幅器。 - 前記動的カスコードトランジスタのベースとグラウンドとの間に接続されたキャパシタをさらに備える、
ことを特徴とする請求項1又は2に記載の進行波型増幅器。 - 前記動的カスコードトランジスタのベースとグラウンドとの間に接続されたキャパシタと抵抗とを含む直列回路をさらに備える、
ことを特徴とする請求項1又は2に記載の進行波型増幅器。 - 前記進行波型増幅器の電源電圧は、前記スイッチングトランジスタ、前記カスコードトランジスタ、及び前記動的カスコードトランジスタの耐圧よりも大きい、
ことを特徴とする請求項1又は2に記載の進行波型増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013100654A JP2014220770A (ja) | 2013-05-10 | 2013-05-10 | 進行波型増幅器 |
US14/272,865 US9369100B2 (en) | 2013-05-10 | 2014-05-08 | Traveling wave amplifier providing cascade units each including a dynamic cascade transistor whose collector output is fed back to its base input |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013100654A JP2014220770A (ja) | 2013-05-10 | 2013-05-10 | 進行波型増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014220770A true JP2014220770A (ja) | 2014-11-20 |
Family
ID=51864351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013100654A Pending JP2014220770A (ja) | 2013-05-10 | 2013-05-10 | 進行波型増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9369100B2 (ja) |
JP (1) | JP2014220770A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017017411A (ja) * | 2015-06-29 | 2017-01-19 | 住友電気工業株式会社 | 進行波型増幅器 |
JP2019508955A (ja) * | 2016-02-04 | 2019-03-28 | フラウンホーファ−ゲゼルシャフト ツァー フォルデルング デア アンゲバンデン フォルシュンク エー. ファオ.Fraunhofer−Gesellschaft Zur Forderung Der Angewandten Forschung E. V. | マトリックス電力増幅器 |
CN110120197A (zh) * | 2019-04-11 | 2019-08-13 | 深圳天源中芯半导体有限公司 | 一种省略***电阻电容减少干扰的级联应用***及其实现方法 |
US11869399B2 (en) | 2020-11-19 | 2024-01-09 | Sumitomo Electric Industries, Ltd. | Driving circuit and semiconductor integrated circuit for use in an optical communication device |
JP7455878B2 (ja) | 2016-03-11 | 2024-03-26 | インテル コーポレイション | ロバストなam-pmひずみ自己抑制技術を備えた超小型のマルチバンド送信器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016054452A (ja) * | 2014-09-04 | 2016-04-14 | 住友電気工業株式会社 | 光変調器駆動回路 |
US9712125B2 (en) * | 2015-02-15 | 2017-07-18 | Skyworks Solutions, Inc. | Power amplification system with shared common base biasing |
JP2018121217A (ja) * | 2017-01-25 | 2018-08-02 | 住友電気工業株式会社 | 光変調器駆動回路 |
JP2021077970A (ja) * | 2019-11-07 | 2021-05-20 | 住友電気工業株式会社 | 駆動回路 |
US11601098B2 (en) * | 2021-03-26 | 2023-03-07 | Psemi Corporation | Differential cascode amplifier arrangement with reduced common mode gate RF voltage |
CN114785299B (zh) * | 2022-04-07 | 2023-06-27 | 电子科技大学 | 一种超宽带高线性高效率的功率放大器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005033650A (ja) * | 2003-07-09 | 2005-02-03 | Mitsubishi Electric Corp | カスコード接続回路及びその集積回路 |
US20060119435A1 (en) * | 2004-12-02 | 2006-06-08 | Hyoung-Seok Oh | Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique |
US20120229216A1 (en) * | 2011-03-09 | 2012-09-13 | Keith Benson | Distributed amplifier with improved stabilization |
JP2012213050A (ja) * | 2011-03-31 | 2012-11-01 | Sumitomo Electric Ind Ltd | 光変調器駆動回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1981001924A1 (en) * | 1979-12-28 | 1981-07-09 | Int Rectifier Corp Jp Ltd | Field effect transistor circuit configuration |
JPH09130170A (ja) | 1995-10-27 | 1997-05-16 | Hitachi Ltd | 分布型差動増幅器 |
TWI230915B (en) | 2003-10-16 | 2005-04-11 | Ind Tech Res Inst | Driving circuit of optical modulator |
SE528052C2 (sv) * | 2004-02-05 | 2006-08-22 | Infineon Technologies Ag | Radiofrekvenseffektförstärkare med kaskadkopplade MOS-transistorer |
US7279980B2 (en) * | 2005-04-28 | 2007-10-09 | Regents Of The University Of California | Non-uniform distributed multi-stage circuits |
WO2009060095A1 (en) * | 2007-11-09 | 2009-05-14 | Nxp B.V. | Electronic circuit with cascode amplifier |
JP4965602B2 (ja) | 2009-05-19 | 2012-07-04 | 日本電信電話株式会社 | 差動分布回路icパッケージ |
-
2013
- 2013-05-10 JP JP2013100654A patent/JP2014220770A/ja active Pending
-
2014
- 2014-05-08 US US14/272,865 patent/US9369100B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005033650A (ja) * | 2003-07-09 | 2005-02-03 | Mitsubishi Electric Corp | カスコード接続回路及びその集積回路 |
US20060119435A1 (en) * | 2004-12-02 | 2006-06-08 | Hyoung-Seok Oh | Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique |
US20120229216A1 (en) * | 2011-03-09 | 2012-09-13 | Keith Benson | Distributed amplifier with improved stabilization |
JP2012213050A (ja) * | 2011-03-31 | 2012-11-01 | Sumitomo Electric Ind Ltd | 光変調器駆動回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017017411A (ja) * | 2015-06-29 | 2017-01-19 | 住友電気工業株式会社 | 進行波型増幅器 |
JP2019508955A (ja) * | 2016-02-04 | 2019-03-28 | フラウンホーファ−ゲゼルシャフト ツァー フォルデルング デア アンゲバンデン フォルシュンク エー. ファオ.Fraunhofer−Gesellschaft Zur Forderung Der Angewandten Forschung E. V. | マトリックス電力増幅器 |
US10530316B2 (en) | 2016-02-04 | 2020-01-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Matrix power amplifier |
JP7455878B2 (ja) | 2016-03-11 | 2024-03-26 | インテル コーポレイション | ロバストなam-pmひずみ自己抑制技術を備えた超小型のマルチバンド送信器 |
CN110120197A (zh) * | 2019-04-11 | 2019-08-13 | 深圳天源中芯半导体有限公司 | 一种省略***电阻电容减少干扰的级联应用***及其实现方法 |
CN110120197B (zh) * | 2019-04-11 | 2024-03-08 | 深圳天源中芯半导体有限公司 | 一种省略***电阻电容减少干扰的级联应用***及其实现方法 |
US11869399B2 (en) | 2020-11-19 | 2024-01-09 | Sumitomo Electric Industries, Ltd. | Driving circuit and semiconductor integrated circuit for use in an optical communication device |
Also Published As
Publication number | Publication date |
---|---|
US20140333374A1 (en) | 2014-11-13 |
US9369100B2 (en) | 2016-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014220770A (ja) | 進行波型増幅器 | |
Knochenhauer et al. | A Compact, Low-Power 40-GBit/s Modulator Driver With 6-V Differential Output Swing in 0.25-$\mu $ m SiGe BiCMOS | |
US9991965B2 (en) | Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit | |
US8704592B2 (en) | Traveling wave amplifier with pre-emphasis function | |
JP2013239952A (ja) | 進行波型増幅器 | |
US9641136B2 (en) | Travelling wave amplifier (TWA) for driving optical modulator | |
CN104426523A (zh) | 具有减小的抖动的波形转换电路 | |
US8049534B2 (en) | Low-power high-speed differential driver with precision current steering | |
US20060001491A1 (en) | Fast transconductance amplifier | |
KR101618971B1 (ko) | 인버터 형태의 전력 증폭기 | |
JP6102198B2 (ja) | 増幅回路 | |
US11869399B2 (en) | Driving circuit and semiconductor integrated circuit for use in an optical communication device | |
US8593201B2 (en) | Signal output circuit | |
JP5617741B2 (ja) | 分布定数型増幅器 | |
JP5948817B2 (ja) | 駆動回路、及び、光送信装置 | |
JP5234776B2 (ja) | レーザ駆動回路 | |
CN115021694B (zh) | 一种大输出摆幅驱动电路 | |
US6958650B1 (en) | Push-pull buffer/amplifier | |
US9998080B2 (en) | Low voltage supply amplifier | |
US7230476B1 (en) | Bipolar high impedance element | |
JPH10145221A (ja) | 出力回路装置 | |
CN113972906B (zh) | 宽带电平位移电路及其设计方法 | |
CN220985646U (zh) | 大输出摆幅驱动电路和通信集成电路 | |
CN112803903B (zh) | 应用于全晶片式高速通讯的低供应电压和低消耗功率的分散式放大器 | |
JP5799549B2 (ja) | 光変調器駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171205 |