JP2018121217A - 光変調器駆動回路 - Google Patents
光変調器駆動回路 Download PDFInfo
- Publication number
- JP2018121217A JP2018121217A JP2017011519A JP2017011519A JP2018121217A JP 2018121217 A JP2018121217 A JP 2018121217A JP 2017011519 A JP2017011519 A JP 2017011519A JP 2017011519 A JP2017011519 A JP 2017011519A JP 2018121217 A JP2018121217 A JP 2018121217A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- circuit
- signal
- input
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 132
- 230000005540 biological transmission Effects 0.000 claims abstract description 123
- 230000003321 amplification Effects 0.000 abstract description 20
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 29
- 108091053735 lin-4 stem-loop Proteins 0.000 description 16
- 108091032363 lin-4-1 stem-loop Proteins 0.000 description 16
- 108091028008 lin-4-2 stem-loop Proteins 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 230000002441 reversible effect Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 101100074846 Caenorhabditis elegans lin-2 gene Proteins 0.000 description 7
- 101100497386 Mus musculus Cask gene Proteins 0.000 description 7
- 101100181929 Caenorhabditis elegans lin-3 gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- -1 L n3 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
- G02F1/0123—Circuits for the control or stabilisation of the bias voltage, e.g. automatic bias control [ABC] feedback loops
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
- G02F1/0327—Operation of the cell; Circuit arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
- H04B10/2507—Arrangements specific to fibre transmission for the reduction or elimination of distortion or dispersion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
- H04B10/54—Intensity modulation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
【課題】同相除去比を増加させて多値振幅変調に好適な線形増幅動作を行うことができる光変調器駆動回路を提供する。
【解決手段】一実施形態では、差動入力信号を伝送する一対の入力側伝送線路と差動入力信号を受けて増幅された差動入力信号を差動信号として出力する複数の差動増幅回路と複数の差動増幅回路から出力された差動信号を伝送する一対の出力側伝送線路を備える。複数の差動増幅回路は差動入力信号に応じて差動信号を生成する差動対回路と遅延線路と遅延線路を介して差動対回路に電流を供給する電流源とを含む第1の差動増幅回路と、差動入力信号に応じて差動信号を生成する差動対回路と前記差動対回路に電流を直接供給する電流源とを含む第2の差動増幅回路とを備える。第1の差動増幅回路と第2の差動増幅回路とが一対の入力側伝送線路と一対の出力側伝送線路との間に互いに並列に接続されている。
【選択図】図10
【解決手段】一実施形態では、差動入力信号を伝送する一対の入力側伝送線路と差動入力信号を受けて増幅された差動入力信号を差動信号として出力する複数の差動増幅回路と複数の差動増幅回路から出力された差動信号を伝送する一対の出力側伝送線路を備える。複数の差動増幅回路は差動入力信号に応じて差動信号を生成する差動対回路と遅延線路と遅延線路を介して差動対回路に電流を供給する電流源とを含む第1の差動増幅回路と、差動入力信号に応じて差動信号を生成する差動対回路と前記差動対回路に電流を直接供給する電流源とを含む第2の差動増幅回路とを備える。第1の差動増幅回路と第2の差動増幅回路とが一対の入力側伝送線路と一対の出力側伝送線路との間に互いに並列に接続されている。
【選択図】図10
Description
本発明は、光送信器等に使用される光変調器の駆動回路に関する。
コアネットワークを構成する光伝送システムやデータセンタ内のサーバ間通信では、OSI参照モデルの物理層において、電気信号−光信号間の相互変換と光信号の送受信とを行う光トランシーバ(光送受信器)が多用されている。光トランシーバは送信部(光送信器)と受信部(光受信器)とを備えている。光送信器には、電気信号を光信号に変換して、その光信号を光ファイバー等の光導波路へ送出するために、半導体レーザ等の光源と、光源から出力されるCW光を駆動電圧の増減に応じて変調し変調光出力を行う光変調器と、電気信号に応じて駆動電圧を生成すると共にその基準電圧となるバイアス電圧を供給する光変調器駆動回路等とが使用される(外部変調方式の場合であり、図1参照)。
例えば25[Gbaud]や40[Gbaud]等のシンボルレートにて光変調器を駆動するために、駆動信号波形には高速な立上り/立下りや低ジッタ等の良好な波形品質が要求される。そのために、例えば40[GHz]程度の周波数まで高周波信号の反射係数を小さく抑えることが必要であり、変調駆動回路のSパラメータS22や光変調器のSパラメータS11を低く抑えることを意図した駆動回路等が特許文献1,2に開示されている。また、同相除去比を改善することを意図した駆動回路等が特許文献3に開示されている。
特許文献1には、複数のトランジスタの入力端子間および出力端子間に伝送線路を形成することによって広帯域化を図る分布型増幅器(以下、進行波型増幅器(TWA;Traveling Waveform Amplifier)と呼ぶ場合がある)の手法を差動増幅回路に応用した技術が開示されている。特許文献2には、分布型差動増幅回路(半導体ICチップ)をパッケージに実装する場合の周波数特性の高周波領域における改善方法が開示されている(図は省略)。特許文献3には、高周波領域においても同相除去比を大きくすることができ、多値振幅変調に好適な線形増幅動作を行うことができる光変調器駆動回路が開示されている(図は省略)。
ネットワークの通信トラフィック需要の年々の急増傾向に対処するため、より高速で大容量の通信を可能にするディジタルコヒーレント光伝送システムが実用化されつつあり、そこでは変調方式としてPAM−4(Pulse Amplitude Modulation)や16QAM(直角位相振幅変調;Quadrature Amplitude Modulation)等が使用される。
TWAを用いた光変調器駆動回路として、図2に進行波型増幅器の構成を示す。図2の光変調器駆動回路は、互いに並列に接続されたセル増幅回路Cell−1,Cell−2,Cell−3,Cell−4と、出力側伝送線路Lout0、Lout1、Lout2、Lout3、Loutb0、Loutb1、Loutb2、Loutb3と、入力側伝送線路Lin1、Lin2、Lin3、Lin4、Linb1、Linb2、Linb3、Linb4と、終端抵抗Re1、Re2、Re3、Re4と、正相入力端子Din、逆相入力端子Dinbと、正相出力端子Dout、逆相出力端子Doutbとを備える。セル増幅回路Cell−1〜Cell−4は、差動増幅回路である。出力側伝送線路Lout0〜Lout3,Loutb0〜Loutb3は、それぞれの配線のインダクタンスと、セル増幅回路Cell−1〜Cell−4のそれぞれの出力容量(およそ20[fF])とによって分布定数回路で形成される特性インピーダンスが50[Ω]の伝送線路である。入力側伝送線路Lin1〜Lin4,Linb1〜Linb4は,それぞれの配線のインダクタンスと、セル増幅回路Cell−1〜Cell−4の入力容量(およそ20[fF])とによって分布定数回路で形成される伝送線路である。セル増幅回路Cell−1〜Cell−4によって増幅される信号の遅延時間はそれぞれ互いに等しい。そして、各伝送線路の遅延時間は、対応する入力側および出力側とでそれぞれの遅延時間が互いに等しくなっている。すなわち、Lout1、Loutb1、Lin1、およびLinb1のそれぞれの遅延時間は互いに等しく、Lout2、Loutb2、Lin2、およびLinb2のそれぞれの遅延時間は互いに等しく、Lout3、Loutb3、Lin3、およびLinb3のそれぞれの遅延時間は互いに等しい。
各セル増幅回路の遅延時間および各伝送線路の遅延時間がそれぞれこのように調整されていることによって、正相入力端子Din、逆相入力端子Dinbに入力された信号は、各Cell(Cell−1〜Cell−4のそれぞれ)を異なる位相(タイミング)で通って増幅された後に、正相出力端子Doutと逆相出力端子Doutbとのそれぞれにおいて同じ位相で重ね合される。図2に示すような光変調器駆動回路(進行波型増幅器)を用いたPAM(Pulse Amplitude Modulation)−4(さらにPAM−8等)や16QAM等の多値変調方式では、通信信号の振幅方向に2N(N=2,3,4,...)個の論理レベルが設けられる。それぞれの論理レベルについて識別エラーを抑制するには隣接する論理レベル間の間隔は均等であることが好ましい。そのために、光変調器駆動回路は線形増幅動作を行う必要がある。
すなわち、例えば、図3(PAM−4信号の場合)にて、差動入力電圧のVin−Vinb[V](横軸)および差動出力電圧のVout−Voutb[V](縦軸)はそれぞれ4個の論理レベル(入力In0〜In3,出力Out0〜Out3)を有するが、曲線の右上がりの部分(傾きΔ(Vout−Voutb)/Δ(Vin−Vinb)は電圧利得に相当する)が入力信号の電圧範囲に対して線形(直線)となっていれば各論理レベルは同じ比率で出力信号に伝達され、線形(直線)から外れるに従ってその比率が論理レベルによって不均等となり、出力信号が歪んでしまう。線形増幅動作を行うには、差動増幅回路の電圧利得は飽和動作(破線)の場合よりも小さく設定される。なお、図3は静特性を示しているが、実際の変調動作は高速のパルス信号によって行われるため、電圧利得の周波数特性も所定の周波数領域において平坦であることが好ましい。すなわち、図3の右上がり部分の傾き(電圧利得)は、入力信号の周波数によって変化せずに一定であることが好ましい。ここで、Vin[V]は正相入力端子Dinに入力される正相入力電圧を、Vinb[V]は逆相入力端子Dinbに入力される逆相入力電圧を、それぞれ表し、正相入力電圧Vin[V]と逆相入力電圧Vinb[V]とは、互いに位相が逆の電圧信号となっている。また、Vout[V]は正相出力端子Doutから出力される正相出力電圧を、Voutb[V]は逆相出力端子Doutbから出力される逆相出力電圧を、それぞれ表し、正相出力電圧Vout[V]と逆相出力電圧Voutb[V]とは、互いに位相が逆の電圧信号となっている。
一方、電圧利得を下げて差動増幅回路に線形増幅動作をさせると、5[GHz]以上の高周波領域で同相除去比(CMRR;Common−Mode Reduction Ratio)[dB]が低下して出力信号波形のジッタが増大し、このことが光受信器の識別エラーを増大させる要因となる。同相除去比CMRR[dB]は、値が大きいほど特性が良いことを意味する。図4は、図2に示すTWA型の光変調器駆動回路への入力信号を発生するDAC(Digital to Analog Converter)を含めた送信部分のブロック図を示す。DACから出力された差動信号DAC−Dout,DAC−Doutbは、多値振幅変調信号(例えば、上述のPAM−4信号)であり、高周波伝送線路を通って光変調器駆動回路に入力される。なお、高周波伝送線路は、DACの出力端子から光変調器駆動回路の入力端子まで所定の特性インピーダンスを有する伝送線路を形成することが好ましい。このとき、高周波伝送線路の正相信号(Vout[V])側と逆相信号(Voutb[V])側との遅延時間の差(スキュー)や、DAC正相出力端子DAC−Dout、DAC逆相出力端子DAC−Doutbが持つ正相信号と逆相信号との間の信号のアンバランスにより、光変調器駆動回路に入力される信号は、差動信号だけではなく同相信号も成分として含まれる。同相除去比CMRR[dB]は次式(1)にて表される;CMRR=20×log10(Ad/Ac)[dB]…(1)。ここで、Ad[dB]は差動利得を表し、入力電圧信号の差動成分と出力電圧信号の差動成分の比である。また、Ac[dB]は同相利得を表し、入力電圧信号の同相成分と出力電圧信号の同相成分の比である。具体的には、Ad=(Vout−Voutb)/(Vin−Vinb)であり、Ac=(Vout+Voutb)/(Vin+Vinb)である。
更に、図2に示すTWA型の光変調器駆動回路において、同相除去比CMRR[dB]は、主に光変調器駆動回路のセル増幅回路Cell−1〜Cell−4の差動増幅回路の電流源の電気的特性に依存する。図2に示すTWA型の光変調器駆動回路のセル増幅回路の回路構成の例を図5に示す。セル増幅回路(ここでは、差動増幅回路)は、差動入力端子Daと、差動対回路Db(トランジスタTr3、Tr4のそれぞれのエミッタが、抵抗R1、R2を介して互いに接続されている)と、差動対回路Dbを駆動するエミッタフォロワ回路Dcと、差動対回路DbのトランジスタTr3,Tr4の各コレクタに接続された2個のカスコード接続トランジスタ(トランジスタTr5、Tr6のそれぞれのベースが互いに接続されている)と、電流源Isと、差動出力端子Ddと、を備える。差動入力端子Daは、正相入力端子Cell−inと逆相入力端子Cell−inbとを備え、差動出力端子Ddは、正相出力端子Cell−outと逆相出力端子Cell−outbとを備える。電流源Isは、差動対回路Dbの抵抗R1と抵抗R2との接続点P1に接続されており差動対回路Dbに電流を供給する。電流源Isは、図5に示すようにトランジスタTr7を使って構成する場合、トランジスタTr7の電気的特性に起因して図6に示すような寄生成分(容量Cbc、インピーダンスZc2)を伴う等価回路によって扱われる。容量Cbcは、トランジスタTr7のベース−コレクタ間の寄生容量に相当する。インピーダンスZc2は、トランジスタTr7の相互コンダクタンスGm(トランジスタTr7の電圧電流利得(ΔIce/ΔVbe))による帰還作用を考慮したインピータンスであり、20[GHz]程度の高周波では容量Cbcに比べて低いインピータンスの値を取る。なお、図6における電流源Isは、トランジスタTr7の電気的特性に基づく真性の電流源を表している。この電流源Isの等価回路の特性に同相除去比CMRR[dB]が依存する。
また、図2に示すTWA型の光変調器駆動回路のセル増幅回路Cell−1〜Cell−4のそれぞれの電流源Isの端子Vcon1には、入力回路CTR(図示せず)が接続されている。入力回路CTRは、制御電圧をトランジスタTr7のベースに供給し、電流源Isが生成する電流を調節する。電流源Isの端子Vcon1は、入力回路CTRに接続されていると共に、コンデンサCeを介して接地されている。入力回路CTRは、電流源Isを調整するための制御電圧を生成し、端子Vcon1に入力する。
図7A〜図7Cに、線形増幅動作方式が用いられたTWA型の光変調器駆動回路の周波数特性(Ac,Ad,CMRR)のシミュレーションの結果を示す。なお、図7A〜図7Cに示す結果は、図2の構成において、セル増幅回路の数が8個の場合に得られた結果である。図7Aにおいて、横軸は入力信号の周波数f[GHz]を表し、縦軸は出力信号の同相利得Acをデシベル[dB]にて表している(デシベルで表すために、Acは20×log10(Ac)と計算される)。図7Bにおいて、横軸は入力信号の周波数f[GHz]を表し、縦軸は出力信号の差動利得Adをデシベル[dB]にて表している(デシベルで表すために、Adは20×log10(Ad)と計算される)。図7Cにおいて、横軸は入力信号の周波数f[GHz]を表し、縦軸は図7Aおよび図7Bに示す結果によって得られる同相除去比CMRR[dB]を表している。図7Aにおいて、曲線G1は、図2および図5の回路構成について得られた同相利得Ac[dB]である。図7Bにおいて、曲線G2は、図2および図5の回路構成について得られた差動利得Ad[dB]である。図7Cにおいて、曲線G3は、図7Aの曲線G1に示す結果と図7Bの曲線G2に示す結果とから式(1)を用いて算出された同相除去比CMRR[dB]を表している。
同相利得Ac[dB]は、主に、図5の電流源Isを構成するトランジスタTr7のコレクタ・インピーダンスZによって決定される。同相利得Ac[dB]は、図7Aを参照すれば、入力信号の周波数fが5[GHz]以上の範囲において、入力信号の周波数fの増加に伴って全体の傾向として上昇している。差動利得Ad[dB]は、図7Bを参照すれば、入力信号の周波数fの増加に伴って減少している。そして、同相除去比CMRRは、図7Cを参照すれば、入力信号の周波数fが5[GHz]以上の範囲において、入力信号の周波数fの増加に伴って減少している。
そこで本発明は、上記の課題を鑑みてなされたもので、同相除去比を増加させて多値振幅変調に好適な線形増幅動作を行うことができる光変調器駆動回路を提供することを目的とする。
本発明の一態様に係る光変調器駆動回路は、外部から差動入力信号を受ける差動入力端子と、前記差動入力端子で受けた前記差動入力信号を伝送する一対の入力側伝送線路と、前記差動入力信号を受けて、増幅された前記差動入力信号を差動信号として出力する、複数の差動増幅回路と、前記複数の差動増幅回路から出力された前記差動信号を伝送する一対の出力側伝送線路と、前記差動信号を重畳して出力する差動出力端子と、を備える。前記複数の差動増幅回路は、前記差動入力信号に応じて前記差動信号を生成する差動対回路と、遅延線路と、前記遅延線路を介して前記差動対回路に電流を供給する電流源と、を含む第1の差動増幅回路と、前記差動入力信号に応じて前記差動信号を生成する差動対回路と、前記差動対回路に電流を直接供給する電流源と、を含む第2の差動増幅回路とを備え、第1の差動増幅回路と第2の差動増幅回路とが、前記一対の入力側伝送線路と前記一対の出力側伝送線路との間に互いに並列に接続されて構成されている。
本発明によれば、上記の課題を鑑みてなされたもので、同相除去比を増加させて多値振幅変調に好適な線形増幅動作を行うことができる光変調器駆動回路を実現できる。
[本発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。本発明の一態様に係る光変調器駆動回路は、外部から差動入力信号を受ける差動入力端子と、前記差動入力端子で受けた前記差動入力信号を伝送する一対の入力側伝送線路と、前記差動入力信号を受けて、増幅された前記差動入力信号を差動信号として出力する、複数の差動増幅回路と、前記複数の差動増幅回路から出力された前記差動信号を伝送する一対の出力側伝送線路と、前記差動信号を重畳して出力する差動出力端子と、を備える。前記複数の差動増幅回路は、前記差動入力信号に応じて前記差動信号を生成する差動対回路と、遅延線路と、前記遅延線路を介して前記差動対回路に電流を供給する電流源と、を含む第1の差動増幅回路と、前記差動入力信号に応じて前記差動信号を生成する差動対回路と、前記差動対回路に電流を直接供給する電流源と、を含む第2の差動増幅回路とを備え、第1の差動増幅回路と第2の差動増幅回路とが、前記一対の入力側伝送線路と前記一対の出力側伝送線路との間に互いに並列に接続されて構成されている。発明者は、この遅延線路が入力信号のうち同相信号のみに影響を与えて差動信号には影響を与えないことを見い出し、さらにその上で、遅延線路を備える差動増幅回路と当該遅延線路を備えない差動増幅回路とを共に備えることによって、光変調器駆動回路から出力される同相信号を低減させることができ、よって、光変調器駆動回路の同相除去比を向上させることができることを見い出した。
最初に本発明の実施形態を列記して説明する。本発明の一態様に係る光変調器駆動回路は、外部から差動入力信号を受ける差動入力端子と、前記差動入力端子で受けた前記差動入力信号を伝送する一対の入力側伝送線路と、前記差動入力信号を受けて、増幅された前記差動入力信号を差動信号として出力する、複数の差動増幅回路と、前記複数の差動増幅回路から出力された前記差動信号を伝送する一対の出力側伝送線路と、前記差動信号を重畳して出力する差動出力端子と、を備える。前記複数の差動増幅回路は、前記差動入力信号に応じて前記差動信号を生成する差動対回路と、遅延線路と、前記遅延線路を介して前記差動対回路に電流を供給する電流源と、を含む第1の差動増幅回路と、前記差動入力信号に応じて前記差動信号を生成する差動対回路と、前記差動対回路に電流を直接供給する電流源と、を含む第2の差動増幅回路とを備え、第1の差動増幅回路と第2の差動増幅回路とが、前記一対の入力側伝送線路と前記一対の出力側伝送線路との間に互いに並列に接続されて構成されている。発明者は、この遅延線路が入力信号のうち同相信号のみに影響を与えて差動信号には影響を与えないことを見い出し、さらにその上で、遅延線路を備える差動増幅回路と当該遅延線路を備えない差動増幅回路とを共に備えることによって、光変調器駆動回路から出力される同相信号を低減させることができ、よって、光変調器駆動回路の同相除去比を向上させることができることを見い出した。
一実施形態において、前記第1の差動増幅回路の個数と、前記第2の差動増幅回路の個数との差が1以内であることが好ましい。光変調器駆動回路において遅延線路を備える第1の差動増幅回路の個数と遅延線路を備えない第2の差動増幅回路の個数とをほぼ同一にすることによって、光変調器駆動回路から出力される同相信号をより低減させることができる。
一実施形態において、前記遅延線路は、前記第2の差動増幅回路の生成する同相信号の位相が前記第1の差動増幅回路の生成する同相信号の位相と異なるように設定された遅延時間を有することが好ましい。発明者は、遅延線路の遅延時間を、第2の差動増幅回路の生成する同相信号の位相が第1の差動増幅回路の生成する同相信号の位相と異なるように設定された遅延時間とすることによって、比較的に高周波の同相信号をより低減させることができることを見い出した。より具体的には、遅延線路は、当該遅延線路に入力する信号に対して3ps以上10ps以下の遅延時間を生じさせることが可能である。
一実施形態において、前記電流源が供給する電流を調整するための制御電圧を生成する制御電圧回路と、抵抗とを更に備え、前記複数の差動増幅回路のそれぞれの前記電流源は、前記制御電圧を前記制御電圧回路から前記抵抗を介して受ける。発明者は、電流源が供給する電流を調整するための制御電圧を生成する制御電圧回路と抵抗と更に設けることによって、光変調器駆動回路の一の差動増幅回路の電流源から制御電圧回路側に供給される同相信号を光変調器駆動回路が備える他の差動増幅回路側に供給し当該他の差動増幅回路から互いに異なる位相で出力させ、これによって、光変調器駆動回路から出力される同相信号をより低減させることができることを見出した。
[本発明の実施形態の詳細]
本発明の実施形態に係る光変調器駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。
本発明の実施形態に係る光変調器駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。
図8は、本発明の実施形態に係る光変調器駆動回路100の概略を示す図である。図9は、本発明の実施形態に係る図8の入力回路CTR(制御電流回路)の一例を示す回路図である。図10は、本発明の実施形態に係るセル増幅回路(差動増幅回路)Ampの一例を示す回路図である。
図8の光変調器駆動回路100は、進行波型増幅回路を含んで構成されている。光変調器駆動回路100は、差動入力端子Din、Dinbと、入力側伝送線路Lin1、Lin2、Lin3、Lin4、Linb1、Linb2、Linb3、Linb4と、入力側終端抵抗Re1、Re2と、複数のセル増幅回路Ampと、出力側伝送線路Lout0、Lout1、Lout2、Lout3、Loutb0、Loutb1、Loutb2、Loutb3と、出力側終端抵抗Re3、Re4と、差動出力端子Dout、Doutbとを備える。差動出力端子Dout、Doutbは、差動信号を重畳して出力し、差動出力信号の正相成分(正相出力信号)を出力するための正相出力端子Doutと差動出力信号の逆相成分(逆相出力信号)を出力するための逆相出力端子Doutbとを備えている。複数のセル増幅回路(差動増幅回路)Ampのぞれぞれは、例えば、図10の回路図に示されるような差動増幅回路である。光変調器駆動回路100の複数(図8に示される例において四個となっている)のセル増幅回路(差動増幅回路)Ampは、それぞれ一対の入力端子と一対の出力端子とを備える。
差動入力端子Din、Dinbは、外部から差動入力信号を受ける。差動入力端子Din、Dinbは、差動入力信号の正相成分(正相入力信号)を入力するための正相入力端子Dinと差動入力信号の逆相成分(逆相入力信号)を入力するための逆相入力端子Dinbとを備えている。すなわち、正相入力端子Dinは正相入力信号を受け、逆相入力端子Dinbは逆相入力信号を受ける。正相入力信号は、逆相入力信号の位相と180°異なる位相を有する。入力側伝送線路Lin1〜Lin4は、この順番に縦続に接続され、例えば、特性インピーダンスが50[Ω]の1本の伝送線路を構成している。
入力側伝送線路Lin1は正相入力端子Dinに接続され、入力側伝送線路Lin4は入力側終端抵抗Re3の一端に接続されている。入力側終端抵抗Re3の他端は接地されている。また、入力側伝送線路Linb1〜Linb4は、この順番に縦続に接続され、例えば、特性インピーダンスが50[Ω]の1本の伝送線路を構成している。
入力側伝送線路Linb1は逆相入力端子Dinbに接続され、入力側伝送線路Linb4は入力側終端抵抗Re4の一端に接続されている。入力側終端抵抗Re4の他端は接地されている。入力側伝送線路Lin1〜Lin4は、正相入力端子Dinに入力された正相入力信号を入力側終端抵抗Re3に向かって伝送する。同様に、入力側伝送線路Linb1〜Linb4は、逆相入力端子Dinbに入力された正相入力信号を入力側終端抵抗Re4に向かって伝送する。このようにして、入力側伝送線路Lin1〜Lin4と、入力側伝送線路Linb1〜Linb4とは、差動入力端子Din、Dinbにて外部から受けた差動入力信号を一対の伝送線路として入力側終端抵抗Re3、Re4に向けて伝送する。
出力側伝送線路Lout0〜Lout3は、この順番に縦続に接続され、例えば、特性インピーダンスが50[Ω]の1本の伝送線路を構成している。出力側伝送線路Lout0は出力側終端抵抗Re2の一端に接続され、出力側伝送線路Lout3は正相出力端子Doutに接続されている。また、出力側伝送線路Loutb0〜Loutb3は、この順番に縦続に接続され、例えば、特性インピーダンスが50[Ω]の1本の伝送線路を構成している。出力側伝送線路Loutb0は出力側終端抵抗Re1の一端に接続され、出力側伝送線路Loutb3は逆相出力端子Doutbに接続されている。出力側終端抵抗Re1、Re2のそれぞれの他端は電源Vccと接続されている。
複数のセル増幅回路Ampは、入力側伝送線路Lin1〜Lin4、Linb1〜Linb4と、出力側伝送線路Lout0〜Lout3、Loutb0〜Loutb3との間に互いに並列に接続されている。セル増幅回路Ampは、それぞれの一対の入力端子にて入力側伝送線路Lin1〜Lin4と入力側伝送線路Linb1〜Linb4とによって伝送される差動入力信号を受ける。セル増幅回路Ampは、ぞれぞれのセル増幅回路Ampが受けた差動入力信号を増幅して、それぞれの一対の出力端子から出力側伝送線路Lout0〜Lout3と出力側伝送線路Loutb0〜Loutb3とに差動信号として出力する。一対の出力側伝送線路(出力側伝送線路Lout0〜Lout3、出力側伝送線路Loutb0〜Loutb3)は、複数のセル増幅回路Ampから出力された差動信号を伝送する。セル増幅回路Ampによって増幅される差動信号の遅延時間はそれぞれ互いに等しい。
入力側伝送線路Lin1〜Lin4とセル増幅回路Ampとは、入力側伝送線路Lin1〜Lin4のそれぞれの伝送線路を形成する配線のインダクタンスと、セル増幅回路Ampのそれぞれの入力容量とが分布定数回路を構成するように接続される。入力側伝送線路Linb1〜Linb4とセル増幅回路Ampとは、入力側伝送線路Linb1〜Linb4のそれぞれの伝送線路を形成する配線のインダクタンスと、セル増幅回路Ampのそれぞれの入力容量とが分布定数回路を構成するように接続される。それぞれの分布定数回路は、入力側伝送線路Lin1〜Lin4と入力側伝送線路Linb1〜Linb4のそれぞれの等価回路として、伝送線路の電気的特性、例えば特性インピーダンスおよび遅延時間を定めるのに使用することができる。
出力側伝送線路Lout0〜Lout3とセル増幅回路Ampとは、出力側伝送線路Lout0〜Lout3のそれぞれの伝送線路を形成する配線のインダクタンスと、セル増幅回路Ampのそれぞれの出力容量とが分布定数回路を構成するように接続される。出力側伝送線路Loutb0〜Loutb3とセル増幅回路Ampとは、出力側伝送線路Loutb0〜Loutb3のそれぞれの伝送線路を形成する配線のインダクタンスと、セル増幅回路Ampのそれぞれの出力容量とが布定数回路を構成するように接続される。それぞれの分布定数回路は、出力側伝送線路Lout0〜Lout3と出力側伝送線路Loutb0〜Loutb3のそれぞれの等価回路として、伝送線路の電気的特性、例えば特性インピーダンスおよび遅延時間を定めるのに使用することができる。
各伝送線路Lin1〜Lin4、Linb1〜Linb4、Lout0〜Lout3およびLoutb0〜Loutb3のそれぞれの遅延時間は、対応する入力側および出力側とで遅延時間が互いに等しくなるよう設計されている。すなわち、Lout1、Loutb1、Lin1、およびLinb1のそれぞれの遅延時間は互いに等しく、Lout2、Loutb2、Lin2、およびLinb2のそれぞれの遅延時間は互いに等しく、Lout3、Loutb3、Lin3、およびLinb3のそれぞれの遅延時間は互いに等しい。
セル増幅回路Ampのそれぞれの入力端子の一方は、例えば、正相入力端子Dinと入力側伝送線路Lin1との間、入力側伝送線路Lin1と入力側伝送線路Lin2との間、入力側伝送線路Lin2と入力側伝送線路Lin3との間、入力側伝送線路Lin3と入力側伝送線路Lin4との間、にそれぞれ接続される。セル増幅回路Ampのそれぞれの入力端子の他方は、例えば、逆相入力端子Dinbと入力側伝送線路Linb1との間、入力側伝送線路Linb1と入力側伝送線路Linb2との間、入力側伝送線路Linb2と入力側伝送線路Linb3との間、入力側伝送線路Linb3と入力側伝送線路Linb4との間、にそれぞれ接続される。
セル増幅回路Ampのそれぞれの出力端子の一方は、例えば、出力側伝送線路Lout0と出力側伝送線路Lout1との間、出力側伝送線路Lout1と出力側伝送線路Lout2との間、出力側伝送線路Lout3と正相出力端子Doutとの間にそれぞれ接続される。セル増幅回路Ampのそれぞれの出力端子の他方は、例えば、出力側伝送線路Loutb0と出力側伝送線路Loutb1との間、出力側伝送線路Loutb1と出力側伝送線路Loutb2との間、出力側伝送線路Loutb3と正相出力端子Doutbとの間に、それぞれ接続される。
図8の光変調器駆動回路100の入力回路CTR(制御電圧回路)は、例えば、図9に示すように、抵抗R9aと抵抗R9bとを備える。入力回路CTRにおいて、抵抗R9aと抵抗R9bとは直列に接続されている。抵抗R9aの一端は、電圧端子Vconに接続される。抵抗R9aの他端は、抵抗R9bの一端と、コンデンサCeの一端と、抵抗R8の一端とに接続される。抵抗R9bの他端は、接地されている。コンデンサCeの他端は、接地されている。抵抗R8の他端は、セル増幅回路Ampのそれぞれの電流源Isの端子Vcon1に共通に接続されている。入力回路CTRは、抵抗R9aと抵抗R9bとによって、いわゆる電圧分割回路を構成し、抵抗R9aと抵抗R9bとのそれぞれの抵抗値の比を変えることによって電流源Isに印加される制御電圧の値を調節することができる。端子Vconから印加された電圧は、抵抗R9aおよび抵抗R9bによって分圧され、さらにコンデンサCeによって安定化される。なお、入力回路CTRは、電源端子Vconに印加された電圧から端子Vcon1に印加する制御電圧を生成できるものであれば、上述した抵抗による電圧分割回路以外の回路であっても良い。
光変調器駆動回路100は、図8に示すように、抵抗R8(第3の抵抗)を更に備える。光変調器駆動回路100が備える複数の差動増幅回路Ampのそれぞれの電流源Isは、抵抗R8を介して入力回路CTRに互いに並列に接続されている。入力回路CTRは、電流源Isによって生成される電流(電流源Isが供給する電流)を調節するための制御電圧を生成し、この制御電圧をセル増幅回路Ampのそれぞれの電流源Isの端子Vcon1に印加する。すなわち、入力回路CTRによって生成された制御電圧は抵抗R8を介してセル増幅回路Ampのそれぞれの電流源Isの端子Von1に印加される。このように、複数のセル増幅回路Ampのそれぞれの電流源Isは、入力回路CTRによって生成された制御電圧を入力回路CTRから抵抗R8を介して受けることとなる。
ここで、例えば、電流源Isの端子Vcon1の持つ寄生リアクタンスが1[nH]であって電流源IsのコンデンサC2の容量が0.5[pF]の場合、光変調器駆動回路100の複数の差動増幅回路Ampのうち例えば正相入力端子Dinおよび逆相入力端子Dinbに最も近い位置に配置されたセル増幅回路(差動増幅回路)Amp(以下、セル増幅回路Amp1という)に入力する10[GHz]以下の信号については、セル増幅回路Amp1の電流源Isの容量Cbcを介した同相信号Se1が、差動増幅回路Amp1の端子Vcon1に伝搬する。同相信号Se1は、電圧信号である。この同相信号Se1は、抵抗R8が有する抵抗値(共通インピーダンス)を介して、差動増幅回路Amp1以外の他の全ての差動増幅回路Ampの電流源Isに端子Vcon1を介して入力され、当該他の全ての差動増幅回路Ampから同相信号Se2として差動出力端子Doutおよび差動出力端子Doutbに重畳して出力される。当該他の全ての差動増幅回路Ampから出力される複数の同相信号Se2は、それらの複数の同相信号Se2が出力側伝送線路を伝達する際に、互いに伝送線路の遅延時間が一致していないので、正相出力端子Doutおよび逆相出力端子Doutbにおいて、位相も一致していない。さらに、複数の同相信号Se2は、差動増幅回路Amp1から出力側伝送線路Lout1および出力側伝送線路Loutb1に出力される同相信号とも、正相出力端子Doutおよび逆相出力端子Doutbにおいて、異なる位相を有する。従って、差動増幅回路Amp1から出力側伝送線路Lout1および出力側伝送線路Loutb1に出力される同相信号と複数の同相信号Se2とは、互いに位相の一致しておらず、よって正相出力端子Doutおよび逆相出力端子Doutbにおいて互いに打ち消しあうので、光変調器駆動回路100から出力される同相信号は低減され得る。
一方、図2に示す抵抗R8を備えない比較例の光変調器駆動回路の場合には、同相信号は、正相入力端子Dinおよび逆相入力端子Dinbから差動増幅回路Ampを介して、差動信号と同様に、位相差無く正相出力端子Doutおよび逆相出力端子Doutbに至るので、図8に示す抵抗R8を備える光変調器駆動回路100の場合に比較して同相特性は低く、よって同相除去比CMRR[dB]も低い。
なお、ここでは、光変調器駆動回路100の複数の差動増幅回路Ampのうち正相入力端子Dinおよび逆相入力端子Dinbに最も近い位置に配置された差動増幅回路Ampを、差動増幅回路Amp1としたが、差動増幅回路Amp1以外の光変調器駆動回路100の他の差動増幅回路Ampであっても、差動増幅回路Amp1と同様に同相信号Se2が生じ得る。
差動増幅回路Ampは、図10に示すように、差動入力端子Daと、差動対回路Dbと、差動対回路Dbを駆動するエミッタフォロワ回路Dcと、差動対回路Dbに含まれるトランジスタTr3、Tr4の各コレクタに接続された2個のカスコード接続トランジスタ(トランジスタTr5、トランジスタTr6)と、電流源Isと、差動出力端子Ddとを備える。
差動入力端子Daは、正相入力端子Cell−inと逆相入力端子Cell−inbとを備え、差動出力端子Ddは、正相出力端子Cell−outと逆相出力端子Cell−outbとを備える。正相入力端子Cell−inと逆相入力端子Cell−inbとには、それぞれ、正相入力信号と逆相入力信号とが入力される。正相入力信号と逆相入力信号は、一対の相補信号であり、一つの差動入力信号を構成する。正相入力信号は逆相入力信号の位相と180[°]異なる位相を有する。正相出力端子Cell−outと逆相出力端子Cell−outbとからは、それぞれ、増幅された差動入力信号が差動出力信号として出力される。すなわち、正相出力端子から正相出力信号が出力され、逆相出力端子から逆相出力信号が出力される。正相出力信号と逆相出力信号は、一対の相補信号であり、差動出力信号を構成する。正相出力信号は逆相出力信号の位相と180[°]異なる位相を有する。差動入力信号に対する差動出力信号の極性(正論理か負論理か)は、光変調器駆動回路100が用いられる光送信器の構成に応じて、セル増幅回路(差動増幅回路)の増幅動作を非反転とするか反転とするかによって決められる。例えば、非反転増幅動作を行う場合、正相入力信号が増加するときに正相出力信号が増加し、正相入力信号が減少するときに正相出力信号が減少する(逆相信号に関しては、正相信号に対して増減が逆転することが自明なので説明を省略する)。また、例えば、反転増幅動作を行う場合、正相入力信号が増加するときに正相出力信号が減少し、正相入力信号が減少するときに正相出力信号が増加する。すなわち、例えば、図3に示されるように差動入力信号に対して差動出力信号が出力される場合には、差動増幅回路は非反転増幅動作を行っており、差動入力信号が正論理であるとすれば、差動出力信号は正論理となっている。一般に、差動増幅回路において、差動信号の極性(論理)を反転することは、差動信号を構成する一対の信号を互いに入れ替えて接続することで容易に行うことができる。例えば、差動増幅回路の差動出力信号が次段の回路に入力されているとき、差動出力信号を構成する正相出力信号と逆相出力信号とを入れ替えて次段に接続することで次段の回路に入力される差動出力信号の論理が反転する。従って、光変調器駆動回路100の受ける差動入力信号と次段の回路あるいは光変調器に出力する差動出力信号との関係に応じて、セル増幅回路の正相入力信号と逆相入力信号とを入れ替えて使用しても良いし、あるいは正相出力信号と逆相出力信号とを入れ替えて使用しても良い。次に述べるように、エミッタフォロワ回路Dcを介して、逆相入力端子Cell−inbと差動対回路DbのトランジスタTr3とが接続され、正相入力端子Cell−inと差動対回路DbのトランジスタTr4とが接続される。
エミッタフォロワ回路Dcは、トランジスタTr11とトランジスタTr12と抵抗R5と抵抗R6とを備える。トランジスタTr11のベースは、逆相入力端子Cell−inbに接続されている。トランジスタTr11のコレクタは、電源Vccに接続されている。トランジスタTr11のエミッタは、抵抗R5を介して接地されている。トランジスタTr11のエミッタは、差動対回路DbのトランジスタTr3のベースに接続されている。トランジスタTr12のベースは、正相入力端子Cell−inに接続されている。トランジスタTr12のコレクタは、電源Vccに接続されている。トランジスタTr12のエミッタは、抵抗R6を介して接地されている。トランジスタTr12のエミッタは、差動対回路DbのトランジスタTr4のベースに接続されている。
差動対回路Dbは、トランジスタTr3と抵抗R1(第1の抵抗)とを備える回路と、トランジスタTr4と抵抗R2(第2の抵抗)とを備える回路とが対になって構成されている。すなわち、差動対回路Dbでは、一対のトランジスタTr3およびトランジスタTr4のエミッタ同士が抵抗R1、R2を介して互いに接続されている。差動対回路Dbは、差動入力信号に応じて差動信号を生成する。トランジスタTr3のベースは、トランジスタTr11のエミッタ(エミッタフォロワ回路の一つの出力端子)に接続されている。トランジスタTr3のエミッタは、抵抗R1に接続されている。トランジスタTr3のエミッタは、抵抗R1を介して電流源Isに接続されている。トランジスタTr3のコレクタは、トランジスタTr5のエミッタに接続されている。トランジスタTr4のベースは、トランジスタTr12のエミッタ(エミッタフォロワ回路のもう一つの出力端子)に接続されている。トランジスタTr4のエミッタは、抵抗R2に接続されている。トランジスタTr4のエミッタは、抵抗R2を介して電流源Isに接続されている。トランジスタTr4のコレクタは、トランジスタTr6のエミッタに接続されている。
トランジスタTr5およびトランジスタTr6は、差動出力端子Ddを高インピータンスに保つことを目的として設けられている。トランジスタTr5のベースは、トランジスタTr6のベースに接続されている。トランジスタTr5およびトランジスタTr6のそれぞれのベースは、何れも、コンデンサC1を介して接地されている。トランジスタTr5のコレクタは、正相出力端子Cell−outに接続されている。トランジスタTr6のコレクタは、逆相出力端子Cell−outbに接続されている。なお、トランジスタTr5およびトランジスタTr6を省いて、差動対回路Dbのコレクタを直接、正相出力端子Doutと逆相出力端子Doutbとに接続しても良い。
電流源Isは、抵抗R1と抵抗R2との接続点P1を介して差動対回路Dbに電流を供給する。電流源Isは、トランジスタTr7と抵抗R7とコンデンサC2とを備える。電流源Isは、抵抗R1と抵抗R2との接続点P1に一端が接続され。電流源Isは、差動対回路Dbに接続されており差動対回路Dbに電流を供給する。トランジスタTr7のベースは、電圧端子Vcon1に接続されている。トランジスタTr7のベースは、コンデンサC2を介して接地されている。トランジスタTr7のエミッタは、抵抗R7を介して接地されている。トランジスタTr7のコレクタは、トランジスタTr3のエミッタに抵抗R1を介して接続され、トランジスタTr4のエミッタに抵抗R2を介して接続されている。コンデンサC2は、ノイズ等の影響によって生じるトランジスタTr7のベース電位の高周波の揺れを抑制する。電圧端子Vcon1に外部から与える直流電圧値を調節することでトランジスタTr7のコレクタ電流の大きさを変えることができる。このコレクタ電流は、電流源Isが差動対回路Dbに供給する電流となる。すなわち、トランジスタTr7は電圧制御電流源として動作する。
抵抗R4の一端は電源Vccと接続され、抵抗R3の一端は接地されている。抵抗R4の他端と抵抗R3の他端とは、接続されている。すなわち、抵抗R4と抵抗R3とは電源Vccとグランドとの間に直列に接続されている。抵抗R4と抵抗R3との接続点は、トランジスタTr5のベースとトランジスタTr6のベースとに接続されている。抵抗R3と抵抗R4とは、いわゆる電圧分割回路を構成し、それぞれの抵抗値の比を変えることによってトランジスタTr5とトランジスタTr6のそれぞれのベースに印加される電圧の値を調節することができる。
光変調器駆動回路100の複数の差動増幅回路Ampは、ぞれぞれの接続点P1と電流源Isとの間に遅延線路Zadd(伝送線路)を備える一または複数の差動増幅回路Amp(第1の差動増幅回路)と、ぞれぞれの接続点P1と電流源Isとが直接接続された一または複数の差動増幅回路Amp(図5のCell−1等と同一の差動増幅回路)(第2の差動増幅回路)とから成る。遅延線路Zaddは、第2の差動増幅回路の生成する同相信号の位相が第1の差動増幅回路の生成する同相信号の位相と異なるように設定された遅延時間を有する。光変調器駆動回路100の複数の差動増幅回路Ampのうち第1の差動増幅回路の電流源Isは、図10に示すように、遅延線路Zaddを介して接続点P1に接続されており、遅延線路Zaddを介して差動対回路Dbに電流を供給する。光変調器駆動回路100の複数の差動増幅回路Ampのうち第2の差動増幅回路の電流源Isは、遅延線路Zaddを介さずに接続点P1に直接接続されており、差動対回路Dbに電流を直接供給する。第1の差動増幅回路と第2の差動増幅回路とは、入力側伝送線路Lin1〜Lin4、Linb1〜Linb4と、出力側伝送線路Lout0〜Lout3、Loutb0〜Loutb3との間に互いに並列に接続されている。光変調器駆動回路100の複数の差動増幅回路Ampにおいて第1の差動増幅回路の個数と第2の差動増幅回路の個数との差の絶対値は0または1である(1以内である)。例えば、光変調器駆動回路100が2N個(Nは1以上の整数であり、図8の場合にはN=2である)の差動増幅回路Ampを備える場合(すなわち、光変調器駆動回路100が偶数個の差動増幅回路Ampを備える場合)、第1の差動増幅回路の個数がNであり、第2の差動増幅回路の個数もNである。また、光変調器駆動回路100が2N+1個(Nは1以上の整数)の差動増幅回路Ampを備える場合(すなわち、光変調器駆動回路100が3以上の奇数個の差動増幅回路Ampを備える場合)、第1の差動増幅回路の個数がN+1であり且つ第2の差動増幅回路の個数がNであるか、または、第1の差動増幅回路の個数がNであり且つ第2の差動増幅回路の個数がN+1である。
差動増幅回路Ampの回路構成上、第1の差動増幅回路Ampの差動増幅動作は、遅延線路Zaddを備えることによる影響を受けない。しかし、遅延線路Zaddは、第1の差動増幅回路Ampの同相増幅動作には影響を与え得る。すなわち、遅延線路Zaddによって、第1の差動増幅回路Ampの同相出力電流は、遅延される。
遅延線路Zaddは、例えば、50[Ω]以上80[Ω]の特性インピーダンスを有する伝送線路を含んで構成される。遅延線路Zaddは、遅延線路Zaddに入力する信号(同相電流信号)に対して3[ps]以上10[ps]以下の遅延時間を生じさせ得る。例えば、光変調器駆動回路100が8個の差動増幅回路Ampを備える場合、これらの差動増幅回路Ampから出力される同相電流信号の遅延量が、遅延線路Zadd(伝送線路)を備える差動増幅回路Amp(第1の差動増幅回路)と、遅延線路Zaddを備えない差動対回路Dbと電流源Isとが直接接続された差動増幅回路Amp(第2の差動増幅回路)とでは、互いに異なるので、光変調器駆動回路100から出力される同相電流信号の位相に不整合が生じ、位相の互いに異なる複数の同相信号同士が弱めあうことよって、光変調器駆動回路100の同相除去比CMRR[dB]は、増加し改善され得る。この本発明の実施形態に係る光変調器駆動回路100の同相除去比CMRRの改善効果については、数式(図13)を用いて詳細に後述する。
図11Aおよび図11Bに、光変調器駆動回路の周波数特性(Ac,CMRR)のシミュレーションの結果を示す。図11Aおよび図11Bに示す結果は、セル増幅回路(差動増幅回路)Ampが8個の場合に得られた結果である。また、図11Aおよび図11Bに示す結果は、光変調器駆動回路の全ての差動増幅回路Ampが図10の遅延線路Zaddを含まない構成によって得られた結果である。
図11Aは、光変調器駆動回路100によって得られた同相利得Ac[dB]を示す図である。図11Aにおいて、横軸は差動入力信号の周波数f[GHz]を表し、縦軸は差動出力信号の同相利得Ac[dB]を表している。図11Aに示す結果は、50[Ω]の抵抗値を有する抵抗R8の場合に得られた結果である。図11Bは、光変調器駆動回路の同相除去比CMRR[dB]を示す図である。図11Bにおいて、横軸は差動入力信号の周波数f[GHz]を表し、縦軸は図11Aに示す同相利得Acの結果によって得られる同相除去比CMRR[dB]を表している。
曲線G4aは、図2および図5に示す比較例の構成によって得られた結果であり、曲線G4bは、図8の光変調器駆動回路100によって得られた結果である。ただし、セル増幅回路AMPの数は8とした。曲線G4aに示す結果は、図7Aの曲線G1に示す結果対応する。曲線G4bは、光変調器駆動回路100の全ての差動増幅回路Ampが図10の遅延線路Zaddを含まない構成(すなわち光変調器駆動回路100の全ての差動増幅回路Ampが第2の増幅回路の構成である場合)によって得られた結果である。
図11Aおよび図11Bに示す結果を得たシミュレーションにおいて、差動利得Ad[dB]については、図2および図5に示す比較例によって得られた結果(図7Bの曲線G2に示す結果)とに対応する。
曲線G5aは、図2および図5に示す比較例の構成によって得られた結果である。曲線G5aに示す結果は、図7Cの曲線G3に示す結果に相当する。より詳細には、曲線G5aは、曲線G4a(曲線G1)に示す結果(Ac[dB])と図7Bの曲線G2に示す結果(Ad[dB])とを用いて得られた同相除去比CMRR[dB]に対応している。曲線G5bは、図8の光変調器駆動回路100によって得られた結果である。より詳細には、曲線G5bは、曲線G4bに示す結果(Ac[dB])と図7Bの曲線G2に示す結果(Ad[dB])とを用いて得られた同相除去比CMRR[dB]に対応している。
図11Aおよび図11Bを参照すれば、抵抗R8を有する図8の光変調器駆動回路100では、抵抗R8を有さない比較例の光変調器駆動回路(図2の光変調器駆動回路)の場合に比較して、差動入力信号の周波数fが4[GHz]以上10[GHz]程度の場合に、同相利得Ac[dB]は最大で2[dB]程度低減され、それによって同相除去比CMRR[dB]も2[dB]程度改善される。例えば、図4に示すように、光変調器駆動回路とDACとの間の高周波伝送線路の遅延時間が50[ps]程度である場合に、光変調器駆動回路の差動入力端子とDACの差動出力端子との間の同相反射信号では、10[GHz]以下の周波数fにおいて定在波が形成される。この場合、周波数fが10[GHz]以下で同相除去比CMRR[dB]が比較的に高い光変調器駆動回路100では、同相ノイズを十分に低減できる。なお、図11Aおよび図11Bに示す結果は、光変調器駆動回路100が図10に示す差動増幅回路Ampを一個以上含む場合にも同様に得られ得る。
図12は、周波数f[GHz]の同相信号が差動入力端子に入力された場合に、図10の差動増幅回路Ampの電流源Isにおいて生じる電流信号の位相変化の値Δα[°]の周波数特性を示した図である。図12に示す結果は、シミュレーション結果である。図12に示す結果は、差動増幅回路Ampが8個の場合に得られた結果である。図12に示す結果を得たシミュレーションにおいて、遅延線路Zaddは、50[Ω]の特性インピーダンスと4[ps]の遅延時間とを有していた。図12において、横軸は同相入力信号の周波数f[GHz]を表し、縦軸は電流源Isにおいて生じる差動電流信号の位相変化の値Δα[°]を表している。曲線G6aは、図2および図5に示す比較例の構成によって得られた結果であり、曲線G6bは、遅延線路Zaddを備えた図8の光変調器駆動回路100および図10の差動増幅回路Ampによって得られた結果に相当する。
図12を参照すれば、40[GHz]程度の周波数fの場合に、位相変化の値Δα[°]が100[°]程度となっている。この100[°]程度の位相変化の値α[°]は遅延時間に換算すれば、7[ps]程度である。なお、遅延線路Zaddの遅延時間が4[ps]であるので、理論上、遅延線路Zaddを往復することにより8[ps]程度の遅延時間が生じ得ると考えられるが、周波数f[GHz]が概ね40[GHz]以上の場合に遅延線路Zaddと電流源IsのトランジスタTr7のコレクタとの間にはインピーダンス不整合が生じ、このインピーダンス不整合によって遅延線路Zaddによる実際の遅延時間(7[ps]程度)が理論値(8[ps]程度)よりも短くなる。
図13は、光変調器駆動回路から出力される出力信号の同相成分が低減されることを説明するための数式群2である。図13に示す式(2−1)、式(2−2)、および、式(2−3)は、光変調器駆動回路が8個の差動増幅回路Ampを備える場合に対応している。図13に示すIOUTは、光変調器駆動回路から出力される出力信号の同相成分であり、式(2−1)に示される。I1〜I8は、8個の(セル増幅回路)差動増幅回路Ampのそれぞれから出力される同相信号の振幅を表している。jは、虚数を表している。tは、時間を表している。ωは、角周波数であり、ω=2π×fである。fは、8個の差動増幅回路Ampのそれぞれに入力される信号の周波数を表している。td1〜td8は、8個の差動増幅回路Ampのそれぞれから出力される信号の相対的な遅延時間差を表しており、この遅延時間差は、遅延線路Zaddによって生成される。
光変調器駆動回路が位相整合されている場合(例えば、光変調器駆動回路が備える8個の差動増幅回路Ampの全てにおいて遅延線路Zaddが設けられてない場合、すなわち、8個の差動増幅回路が全て上述の第2の差動増幅回路である場合)、td1〜td8は、全て0となる。この場合、Ia=I1+I2+・・+I8とすると、IOUTは式(2−2)に示される。
また、実施形態に係る図8の光変調器駆動回路100のように光変調器駆動回路の8個の差動増幅回路Ampのうち、半数の4個の差動増幅回路Ampのそれぞれには同一の遅延時間(td)を有する遅延線路Zaddが設けられており、残りの半数の4個の差動増幅回路Ampの全てには遅延線路Zaddが設けられていない場合であって、すなわち、4個が上述の第1の差動増幅回路で残りの4個が上述の第2の差動増幅回路である場合、I1〜I8が全て等しいとすると、IOUTは式(2−3)に示される。
図14は、入力信号の周波数f[GHz]と光変調器駆動回路の出力信号の同相成分の振幅との相関を示す図である。図14において、横軸は入力信号の周波数f[GHz]を表し、縦軸は、IOUTの絶対値(|IOUT|)をIOUTの周波数f=0[GHz]の直流におけるスカラー値(I0)で規格化した値[dB]を表している。式(2−2)に示すIOUTは、図14の曲線G7aに示される。また、式(2−3)は、図8に示す実施形態に係る光変調器駆動回路100に対応しており、特にtd=7[ps]の場合に、図14の曲線G7bに示される。曲線G7bを参照すれば、td=7[ps]の場合に、遅延線路Zaddによる遅延時間差による同相信号の低下は、周波数f[GHz]が40[GHz]程度において3.8[dB]程度となっている。従って、式(2−3)に対応する構成(実施形態に係る光変調器駆動回路100)の場合、すなわち、光変調器駆動回路の複数の差動増幅回路Ampにおいて遅延線路Zaddが設けられた第1の差動増幅回路の個数と遅延線路Zaddが設けられていない第2の差動増幅回路の個数との差の絶対値が0または1である場合には、同相除去比CMRR[dB]が改善され得る。なお、式(2−3)において、各同相成分に相当する項を入れ替えても数式としては加法を行うため同じ結果を得ることができる。すなわち、総数8個の差動増幅回路について、どの位置の差動増幅回路を第1の差動増幅回路とし、どの位置の差動増幅回路を第2の増幅回路とするか、任意に選んでも良い。例えば、差動入力端子Din、Dinbから差動出力端子Dout、Doutbに向かって、第1の差動増幅回路を4個並べてから第2の差動増幅回路を4個並べても良く、第1の差動増幅回路と第2の差動増幅回路とを交互に1個ずつ配置しても良い。
図15Aおよび図15Bに、図8の光変調器駆動回路100の周波数特性(Ac,CMRR)のシミュレーションの結果を示す。図15Aおよび図15Bに示す結果は、差動増幅回路Ampの総数が8個の場合に得られた結果である。図15Aは、光変調器駆動回路100によって得られる同相利得Ac[dB]の周波数特性を示す図である。図15Aにおいて、横軸は入力信号の周波数f[GHz]を表し、縦軸は出力信号の同相利得Ac[dB]を表している。
図15Aに示す結果は、遅延線路Zaddが50[Ω]の特性インピーダンスと4[ps]の遅延時間とを有しており、且つ、抵抗R8が50[Ω]の抵抗値を有する場合に得られた結果である。図15Bは、光変調器駆動回路の同相除去比CMRR[dB]の周波数特性を示す図である。図15Bにおいて、横軸は入力信号の周波数f[GHz]を表し、縦軸は図15Aに示す結果によって得られる同相除去比CMRR[dB]を表している。
図15Aに示す結果は、遅延線路Zaddが50[Ω]の特性インピーダンスと4[ps]の遅延時間とを有しており、且つ、抵抗R8が50[Ω]の抵抗値を有する場合に得られた結果である。図15Bは、光変調器駆動回路の同相除去比CMRR[dB]の周波数特性を示す図である。図15Bにおいて、横軸は入力信号の周波数f[GHz]を表し、縦軸は図15Aに示す結果によって得られる同相除去比CMRR[dB]を表している。
曲線G8aは、図2および図5に示す比較例の構成によって得られた結果であり、曲線G8bは、図8の光変調器駆動回路100によって得られた結果である。曲線G8aに示す結果は、図11Aの曲線G4bに示す結果に相当している。曲線G8bは、光変調器駆動回路100の総数8個の差動増幅回路Ampのうち、半数の4個の差動増幅回路Ampのそれぞれには同一の遅延時間(4[ps]程度)を有する遅延線路Zaddが設けられており、残りの半数の4個の差動増幅回路Ampの全てには遅延線路Zaddが設けられていない場合に得られた結果である。すなわち、第1の差動増幅回路と第2の差動増幅回路のそれぞれの個数は、4個ずつとなっている。
図15Aおよび図15Bに示す結果を得たシミュレーションにおいて、差動利得Ad[dB]については、図2および図5に示す比較例の構成によって得られた結果(図7Bの曲線G2に示す結果)と同様である。
曲線G9aは、図2および図5に示す比較例の構成によって得られた結果である。具体的には、曲線G9aは、曲線G8a(曲線G4b)に示す結果(Ac[dB])と図7Bの曲線G2に示す結果(Ad[dB])とを用いて得られた同相除去比CMRR[dB]を表している。曲線G9bは、図8の光変調器駆動回路100によって得られた結果である。具体的には、曲線G9bは、曲線G8bに示す結果(Ac[dB])と図7Bの曲線G2に示す結果(Ad[dB])とを用いて得られた同相除去比CMRR[dB]を表している。
図15Aおよび図15Bを参照すれば、周波数f[GHz]が40[GHz]程度の場合に、同相除去比CMRR[dB]が2.2[dB]程度改善されている。
図11Bおよび図15Bに示すように、本発明の実施形態に係る光変調器駆動回路100では、入力信号の周波数f[GHz]の比較的に広い範囲にわたって(特に、10[GHz]程度および40[GHz]程度において)、同相除去比CMRR[dB]が十分に改善され得ることが分かった。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
100…光変調器駆動回路、2…数式群、Amp…差動増幅回路、C1…コンデンサ,C2…コンデンサ,Ce…コンデンサ、Cbc…容量、Cell−in…正相入力端子、Cell−inb…逆相入力端子、Cell−out…正相出力端子、Cell−outb…逆相出力端子、CTR…入力回路(制御電圧回路)、Da…差動入力端子、DAC−Dout…DAC正相出力端子、DAC−Doutb…DAC逆相出力端子、Db…差動対、Dc…エミッタフォロワ回路、Dd…差動出力端子、Din,Dinb…入力端子、Dout,Doutb…出力端子、G1,G2,G3,G4a,G4b,G5a,G5b,G6a,G6b,G7a,G7b,G8a,G8b,G9a,G9b…曲線、Is…電流源、Lin1,Lin2,Lin3,Lin4,Linb1,Linb2,Linb3,Linb4…入力側伝送線路、Lout0,Lout1,Lout2,Lout3,Loutb0,Loutb1,Loutb2,Loutb3…出力側伝送線路、P1…接続点、R1,R2,R3,R4,R5,R6,R7,R8,R9a,R9b…抵抗、Re1,Re2,Re3,Re4…終端抵抗、Se1,Se2…同相信号、Tr11,Tr12,Tr3,Tr4,Tr5,Tr6,Tr7…トランジスタ、Vcon,Vcon1…端子、Zadd…遅延線路、Zc2…インピーダンス。
Claims (4)
- 外部から差動入力信号を受ける差動入力端子と、
前記差動入力端子で受けた前記差動入力信号を伝送する一対の入力側伝送線路と、
前記差動入力信号を受けて、増幅された前記差動入力信号を差動信号として出力する、複数の差動増幅回路と、
前記複数の差動増幅回路から出力された前記差動信号を伝送する一対の出力側伝送線路と、
前記差動信号を重畳して出力する差動出力端子と、
を備え、
前記複数の差動増幅回路は、
前記差動入力信号に応じて前記差動信号を生成する差動対回路と、遅延線路と、前記遅延線路を介して前記差動対回路に電流を供給する電流源と、を含む第1の差動増幅回路と、
前記差動入力信号に応じて前記差動信号を生成する差動対回路と、前記差動対回路に電流を直接供給する電流源と、を含む第2の差動増幅回路とが、
前記一対の入力側伝送線路と前記一対の出力側伝送線路との間に互いに並列に接続されて構成されている、
光変調器駆動回路。 - 前記第1の差動増幅回路の個数と、前記第2の差動増幅回路の個数との差が1以内である、
請求項1に記載の光変調器駆動回路。 - 前記遅延線路は、前記第2の差動増幅回路の生成する同相信号の位相が前記第1の差動増幅回路の生成する同相信号の位相と異なるように設定された遅延時間を有する、
請求項1または請求項2に記載の光変調器駆動回路。 - 前記電流源が供給する電流を調整するための制御電圧を生成する制御電圧回路と、抵抗とを更に備え、
前記複数の差動増幅回路のそれぞれの前記電流源は、前記制御電圧を前記制御電圧回路から前記抵抗を介して受ける、
請求項1〜3の何れか一項に記載の光変調器駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017011519A JP2018121217A (ja) | 2017-01-25 | 2017-01-25 | 光変調器駆動回路 |
US15/876,870 US10345627B2 (en) | 2017-01-25 | 2018-01-22 | Driving circuit for optical modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017011519A JP2018121217A (ja) | 2017-01-25 | 2017-01-25 | 光変調器駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018121217A true JP2018121217A (ja) | 2018-08-02 |
Family
ID=62906149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017011519A Pending JP2018121217A (ja) | 2017-01-25 | 2017-01-25 | 光変調器駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10345627B2 (ja) |
JP (1) | JP2018121217A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11126017B2 (en) | 2019-11-07 | 2021-09-21 | Sumitomo Electric Industries, Ltd. | Driving circuit for optical device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110518979A (zh) * | 2019-08-09 | 2019-11-29 | 西安中车永电电气有限公司 | 一种模拟信号光纤传输装置及其控制方法 |
US11088878B2 (en) * | 2020-01-03 | 2021-08-10 | Korea University Research And Business Foundation | Transceiver using multi-level braid signaling and method of operating the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1238658A (ja) * | 1967-06-13 | 1971-07-07 | ||
JPH09130170A (ja) | 1995-10-27 | 1997-05-16 | Hitachi Ltd | 分布型差動増幅器 |
JP4965602B2 (ja) | 2009-05-19 | 2012-07-04 | 日本電信電話株式会社 | 差動分布回路icパッケージ |
US8704592B2 (en) * | 2011-03-31 | 2014-04-22 | Sumitomo Electric Industries, Ltd. | Traveling wave amplifier with pre-emphasis function |
JP2013239952A (ja) * | 2012-05-16 | 2013-11-28 | Sumitomo Electric Ind Ltd | 進行波型増幅器 |
JP2014220770A (ja) * | 2013-05-10 | 2014-11-20 | 住友電気工業株式会社 | 進行波型増幅器 |
JP6484962B2 (ja) * | 2014-08-29 | 2019-03-20 | 住友電気工業株式会社 | 進行波型増幅器 |
JP2016054452A (ja) * | 2014-09-04 | 2016-04-14 | 住友電気工業株式会社 | 光変調器駆動回路 |
JP6503663B2 (ja) * | 2014-09-10 | 2019-04-24 | 住友電気工業株式会社 | 差動増幅回路 |
-
2017
- 2017-01-25 JP JP2017011519A patent/JP2018121217A/ja active Pending
-
2018
- 2018-01-22 US US15/876,870 patent/US10345627B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11126017B2 (en) | 2019-11-07 | 2021-09-21 | Sumitomo Electric Industries, Ltd. | Driving circuit for optical device |
Also Published As
Publication number | Publication date |
---|---|
US20180210239A1 (en) | 2018-07-26 |
US10345627B2 (en) | 2019-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9500886B2 (en) | Optical modulator driver | |
US9584222B2 (en) | Driving circuit for driving non-linear optical modulator by signal having plural logic levels | |
US7126419B2 (en) | Analog summing and differencing circuit, optical receiving circuit, optical transmitting circuit, automatic gain control amplifier, automatic frequency compensation amplifier, and limiting amplifier | |
JP2018113644A (ja) | 光送信装置、光変調器モジュール、及び光伝送システム | |
US8718488B2 (en) | Driver and optical transmission apparatus | |
US9825709B2 (en) | Traveling wave amplifier for driving optical modulator | |
US20170025816A1 (en) | Laser driver with variable resistor and variable capacitance element, and optical transmitter including the same | |
JP2018121217A (ja) | 光変調器駆動回路 | |
JP6484962B2 (ja) | 進行波型増幅器 | |
US10720996B2 (en) | Frequency characteristic adjustment circuit, optical transmission module using the same, and optical transceiver | |
US20230198476A1 (en) | Amplifier with non-linearity cancellation | |
US10312873B2 (en) | Split cascode circuits and related communication receiver architectures | |
US20170117860A1 (en) | Amplifier | |
JP6192179B2 (ja) | トランスインピーダンス増幅回路、及びその半導体装置 | |
US7816987B2 (en) | Driver circuit and driver IC | |
WO2011047159A1 (en) | High speed intra-pair de-skew circuit | |
JP2014099762A (ja) | 増幅回路 | |
EP1445902B1 (en) | Low voltage differential signaling (LVDS) receiver | |
US8270846B2 (en) | Amplification circuit, differential amplification circuit, and optical transmitter | |
JP3940117B2 (ja) | デュオバイナリ光伝送装置 | |
CN113541619B (zh) | 差分放大器 | |
JP2013157779A (ja) | 光送信回路 | |
US10999055B2 (en) | SerDes systems and differential comparators | |
US10951185B2 (en) | Differential amplifier circuit and serial transmission circuit | |
JP5807551B2 (ja) | 伝送装置 |