JP2014200087A - ラジオ周波数パッシブ及びアンテナのための方法、装置及び材料 - Google Patents

ラジオ周波数パッシブ及びアンテナのための方法、装置及び材料 Download PDF

Info

Publication number
JP2014200087A
JP2014200087A JP2014063211A JP2014063211A JP2014200087A JP 2014200087 A JP2014200087 A JP 2014200087A JP 2014063211 A JP2014063211 A JP 2014063211A JP 2014063211 A JP2014063211 A JP 2014063211A JP 2014200087 A JP2014200087 A JP 2014200087A
Authority
JP
Japan
Prior art keywords
package
antenna
magnetic
substrate
nanocomposite material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014063211A
Other languages
English (en)
Other versions
JP5951669B2 (ja
Inventor
ケー.ナイル ヴィジェイ
K Nair Vijay
ケー.ナイル ヴィジェイ
ホゥ チュワン
Chuan Hu
ホゥ チュワン
エム.リッフ ショウナ
M Liff Shawna
エム.リッフ ショウナ
イー.モスリー ラリー
E Mosley Larry
イー.モスリー ラリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2014200087A publication Critical patent/JP2014200087A/ja
Application granted granted Critical
Publication of JP5951669B2 publication Critical patent/JP5951669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H01Q7/06Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop with core of ferromagnetic material
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/0036Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties showing low dimensional magnetism, i.e. spin rearrangements due to a restriction of dimensions, e.g. showing giant magnetoresistivity
    • H01F1/0045Zero dimensional, e.g. nanoparticles, soft nanoparticles for medical/biological use
    • H01F1/0054Coated nanoparticles, e.g. nanoparticles coated with organic surfactant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2291Supports; Mounting means by structural association with other equipment or articles used in bluetooth or WI-FI devices of Wireless Local Area Networks [WLAN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00Antennas with active circuits or circuit elements integrated within them or attached to them
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6672High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053Oxides composed of metals from groups of the periodic table
    • H01L2924/054414th Group
    • H01L2924/05442SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/142HF devices
    • H01L2924/1421RF devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/186Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19011Structure including integrated passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Details Of Aerials (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

【課題】ラジオ周波数パッシブデバイス及びアンテナの、効率及び帯域幅を低下させない。【解決手段】パッケージ10は整列した磁区を有する合成磁性ナノコンポジット材料22、ナノコンポジット材料22内に埋め込まれ貫通して延びる導体24、ナノコンポジット材料22上に構築されるアンテナ20、及び導体24に接続するためのコンタクトパッド27を有し、ビルドアップ層(BUL)12を介して、ダイ16に接続される。【選択図】図1

Description

分野:
本発明は、ラジオ周波数パッシブデバイス及びパッケージの分野、特にナノ磁性コンポジット上の小型アンテナを使用するパッシブデバイス及びパッケージングに関する。
背景:
ウルトラブックコンピュータ、タブレット及びスマートフォンのようなスモールフォームファクタデバイスは、Wi−Fi,Bluetooth(登録商標),移動体通信ネットワーク(例えばLTE(ロング・ターム・エボリューション)もしくは3G(第3世代移動体通信),FM(周波数変調)ラジオ,GPS(グローバル・ポジショニング・システム),RFID(無線周波数識別),NFC(近接場型の無線通信)及びDTV(デジタルテレビ放送)サービス、等)をカバーするため、5乃至7個のアンテナもしくはそれ以上を収容する。アンテナの数、そのサイズ及びそのRF隔離条件は、デバイスのフォームファクタ及びデザインに厳しい制限を加える。従来、アンテナ及びインダクタ(これらは典型的にはマザーボード上に置かれた)の両方に個別部品が使用されてきた。もしアンテナサイズを顕著に減らせるならば、通信デバイスの全体のサイズを減らすことができ、もしくは前記デバイスの多くを他の目的に使用できるかもしれない。
典型的な一般に普及しているタブレットコンピュータの一例は、4個のアンテナ、平面逆Fセルラーバンドアンテナ(GSM(登録商標)/WCDMA(登録商標)/LTE)及びWi−Fi/Bluetoothアンテナ、その他を有するかもしれない。セルラーバンドアンテナはおおよそ35mm×10mmであるかもしれず、Wifi/Bluetoothアンテナはおおよそ16mm×10mmであるかもしれない。アンテナはまた、受信を最適化するため、デバイスの残りの部分に関して設計自由度と衝突する複雑な形状を有するかもしれない。
効率的なRFアンテナは、モバイルの、小型及び無線システムにおいて使用される未来の小型電子部品のパッケージにふさわしいスモールフォームファクター磁気回路(magnetics)のわずか一例である。電力供給のためのインダクタ及び他の部品が望まれてもいる。マザーボード上に置かれた個別部品がアンテナ及びインダクタの両方に使用されてきたが、これは最終製品のサイズに顕著に影響し得る。このような部品のサイズは、材料及び電気仕様により物理的に制限される。高い比透磁率はより小さいデバイスを可能にすることができるが、高透磁率の材料はまた導電性の傾向にある。これは渦電流損失及び他の障害を引き起こす。
図面の簡単な説明:
本発明の実施形態は、例示を意図して、及び限定を意図してではなく添付の図面において説明される。図面中同じ参照番号は類似の要素を意味する。
図1は、本発明の一実施形態によるRFパッケージの単純化した断面図である。 図2は、図1のRFパッケージの単純化した上面図(top elevation diagram)である。 図3は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有するパッケージの形成における段階の順序の断面図である。 図4は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有するパッケージの形成における段階の順序の断面図である。 図5は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有するパッケージの形成における段階の順序の断面図である。 図6は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有するパッケージの形成における段階の順序の断面図である。 図7は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有するパッケージの形成における段階の順序の断面図である。 図8は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有するパッケージの形成における段階の順序の断面図である。 図9は、図3乃至8に図示のように形成されたパッケージの断面図である。 図10は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有する別のパッケージの形成における段階の順序の断面図である。 図11は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有する別のパッケージの形成における段階の順序の断面図である。 図12は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有する別のパッケージの形成における段階の順序の断面図である。 図13は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有する別のパッケージの形成における段階の順序の断面図である。 図14は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有する別のパッケージの形成における段階の順序の断面図である。 図15は、本発明の一実施形態によるナノ磁性コンポジット材料を包含するアンテナを有する別のパッケージの形成における段階の順序の断面図である。 図16Aは、本発明の一実施形態によるナノ磁性コンポジット材料のシリカナノ粒子のためのコーティングの式の図である。 図16Bは、本発明の一実施形態によるナノ磁性コンポジット材料のシリカナノ粒子のためのコーティングの別の式の図である。 図17Aは、本発明の一実施形態による非整列磁区(magnetic domains)を有するナノ磁性コンポジット材料の図である。 図17Bは、本発明の一実施形態による、磁区を整列させた後の図17Aのナノ磁性コンポジット材料の図である。 図18Aは、本発明の一実施形態によるナノ磁性コンポジット材料を使用して形成されたインダクタの断面図である。 図18Bは、図18Aのインダクタの上面図である。 図19は、本発明の一実施形態によるマイクロ電子パッケージを形成することについてのフロー図である。 図20は、本発明の一実施形態によるマイクロ電子パッケージを含むコンピューティングデバイスのブロック図である。
詳細説明:
有機パッケージ基板上に堆積したナノ磁性材料を使用して、非常に小型のアンテナが製造されるかもしれない。該アンテナは、それ自体が有機パッケージ基板に積層もしくは成形されているナノ磁性コンポジット材料上で製造可能である。例えばウルトラブックコンピュータ、タブレット及びスマートフォンにおいて有用な非常に小さいRFパッケージもしくはモジュールを生成するため、該アンテナはその次に他のRF部品と一体化されるかもしれない。
アンテナのサイズは、少なくとも3つの重要なファクター、即ちRF周波数;誘電率;及びアンテナ基板材料の透磁率に関連付けられる。
これらの関係は、数1及び数2としてと数学的に表記できる。
Figure 2014200087
式中、λは誘電率εr及び透磁率μを有する基板における波長であり;λは自由空間波長(c/f)であり;cは自由空間における光の速度であり、fはアンテナに関するRF周波数である。
Figure 2014200087
式中、ηは誘電率ε及び透磁率μを有する基板におけるインピーダンスであり、ηは自由空間におけるインピーダンスである。
これらの関係(数1及び数2)により示されるように、アンテナのサイズはλに依存し、λは、今度はεとμとの積に依存する。インピーダンスηは、μとεとの比に依存する。結果として、高誘電率εを有する電率非磁性誘電材料(即ちμ 1を有する材料)を使用してアンテナのサイズを減らすことができる。
しかしながら、誘電率が増えるにつれてアンテナサイズが減る場合、インピーダンスもまた減少する。インピーダンス・ミスマッチが増加する場合(即ちη/η)、アンテナからのエネルギー転送が減らされる。今度はこのことが、アンテナ効率及び帯域幅(アンテナが運べるデータレート)を低下させる。非常に高い透磁率の磁性材料は容易に入手可能であり、多くの用途に使用されるが、これらはアンテナ製造にはふさわしくない。なぜならこれらの材料の透磁率は高周波数において(即ち数百MHzより上)急激に下がるからである。
RF周波数においてより高い透磁率及び誘電率を有するナノ磁性コンポジット材料層を、半導体パッケージの最上部で形成可能である。より小さくより効率的なアンテナをもたらすナノ磁性材料で、アンテナ構造を設計可能である。ナノ磁性基板上にアンテナを設計し、次いで表面実装部品としてパッケージ基板に取り付け可能である。アンテナの面積における3倍以上の減少が、ナノ磁性材料により達成可能である。例えば35mm×10mmアンテナは、約20mm×5mmに減らせるかもしれない。16mm×10mmアンテナは、約10mm×10mmに減らせるかもしれない。これはいくつかの半導体パッケージのサイズに近くのものであって、無線通信用途用のアンテナをパッケージ上に形成可能にする。
アンテナをパッケージに物理的に取り付けることにより、より短い相互接続距離及び低下したRF挿入損失のおかげで、RF性能がさらに改善される。もしかしたらタブレットもしくはスマートフォンの縁に存在したかもしれない外部アンテナにRFトランシーバを接続するための高価な同軸RFケーブルの必要もない。同軸RFケーブルの排除はRF損失及びコストを減らす。
ナノ磁性コンポジット層は、磁性ナノ粒子をエポキシ樹脂に含浸させ、次いで前記含浸により形成したコンポジット材料を硬化させることにより、合成されるかもしれない。このようなナノコンポジット基板層は、より高い周波数において(例えば約5乃至10GHzまで)その磁気特性を、適当な誘電率(例えば約10乃至20)及び透磁率(例えば約1.5乃至4)とともに保持する。この材料を市販のナノ磁性粒子(例えばサイズ約20乃至50nm)及びエポキシ化合物を使用して合成することができる。
以下により詳しく記載されるように、スクリーン印刷もしくは成形により、合成材料をパッケージ基板もしくは他の表面上に集積することができる。上述の非常に小型のフォームファクタを達成するため、アンテナ構造をこのナノ磁性層の最上部に製造できる。サイズをその上さらに減らすため、このナノ磁性材料は、パッケージの最上部にスクリーン印刷もしくは積層されるかもしれない。アンテナ構造は、ナノ磁性層の最上部に銅をメッキすることにより作成されるかもしれない。アンテナをパッケージ上のRF回路及びグラウンドへ接続するため、貫通ビアをナノ磁性層上に作成可能である。
以下に記載のように、ナノ粒子磁性コンポジット層をパッケージ製造の一部として構築可能である。次いでアンテナをこのナノ粒子基板の上に製造可能である。RF回路パッケージとほぼ同サイズを有するスモールフォームファクタRFトランシーバモジュールを製造するため、そのアンテナをパッケージ内のRF送受信回路と一体化可能である。
図1は、アンテナ、任意のRF回路ダイ及び接続パッドを有するRFパッケージの断面図である。パッケージ10は基板、この場合においては1個もしくは複数のビルドアップ層(BUL)12上に構築される。ビルドアップ層(BUL)12は、ソルダーボール14によりプリント回路板(例えばシステムボード、マザーボードもしくはロジックボード(図9に図示された38))に取り付けられるかもしれない。ソルダーボール14はもっとたくさくさん存在するかもしれないにもかかわらず、2個しか示されていない。BULは、RF電子回路を収容するダイ16を保持する。BULを貫通するビア27は、ダイをアンテナ構造20と接続する。また、アンテナ構造20は1個もしくは複数のビルドアップ層12に取り付けられている。
パッケージ10は、ビルドアップ層12の上に選択的に積層されたナノ粒子磁性コンポジット22を含む。コンポジット及び基板を貫通してダイ16にアンテナ20を接続するため、コンポジット材料を貫通するビア24は基板を貫通する導電経路26と接続する。アンテナはこれらのビアを貫通して、マザーボード(図示されない)のような外部デバイス上の外部電源もしくは他の接続14にも結合されるかもしれない。あるいは、アンテナ20はナノ磁性材料22上に別々に構築され、次いで後に表面実装部品として1個もしくは複数のRFパッケージビルドアップ層に取り付けられるかもしれない。
パッケージ基板もしくはBUL12は、シリコンダイ及びアンテナに結合された、様々な追加の個別部品28をも保持する。これらのものはパッシブと呼ばれるが、個別部品はパッシブでもアクティブでもよい。アンテナ、パッシブ、ビア及び様々な接続を密閉及び絶縁するため、パッケージは成形コンパウンド30のような誘電体で被覆される。成形コンパウンドは、アンテナが送受信するように意図される無線周波数に対して透過性であるように選択される。
キャパシタのようなパッシブデバイス部品28を、ライン26,例えばアンテナへの信号ラインに電気的に接続してよい。このような実施形態において、ダイ16内信号ポートから来る直流(DC)は、パッシブデバイス28によりブロックされるか経路変更されるかもしれず、そうするとDC電流はアンテナ(アンテナは無線周波数(RF)信号受信専用に設計される)に接続された信号ラインもしくはビア24に沿って流れない。別の実施形態において、ダイ内で信号ポートから来る信号のインピーダンスのおかげで、パッシブデバイスはアンテナに行こうとするパッケージ内の信号ラインのための周波数セレクタとして機能するかもしれない。
アクティブデバイス部品28(例えばパワーアンプ、低ノイズアンプもしくはRFスイッチ)は、基板12に取り付けられる前に、ヒ化ガリウムダイを基にして最初に形成されるかもしれない。このような実施形態において、パワーアンプのようなアクティブデバイスは、選択されたRF信号をビア24を介してアンテナ20へ増幅もしくは送信するかもしれない。アンテナから来る受信信号は、受信RF信号を選択及び増幅するため、アンテナスイッチ及び低ノイズアンプデバイスを通されるもしれない。この増幅信号は、信号ライン26に沿って基板12を貫通してダイ16を送られる。別の実施形態において、アクティブデバイスは、パワーアンプを包含するSOC(システムオンチップ)ダイかもしれない。
図2は、図1のパッケージ10の上面図である。図面中アンテナ構造及びコンポジット材料は見えるが、基板及びパッシブ部品は見えない。アンテナ構造20は種々の異なる形状を取りことができ、コンポジット材料22の最上部に載っている。アンテナは、適当な場所においてビア24を貫通して他の部品に結合され、それ故アンテナが受信した信号は、ダウンコンバート、復調、ベースバンド処理及び他のRF段階のため、ダイ16へと運ばれるかもしれない。
以下に示すように、ナノ粒子磁性コンポジット材料をパッケージ基板の最上部に集積し、それからパッケージの最上部にモールド化可能である。アンテナ構造20はコンポジット表面30上でパターン化されるかもしれない。RFトランシーバモジュールを完成させるため、回路からのRF出力信号ラインをこれらのアンテナに接続する。成形材料をドリル加工することにより、もしくは種々の他の方法でダイのRF回路への接続ビア24を作成してよい。成形材料内に埋め込まれた部品の最上部表面に接続するため、ビアは成形材料の厚み全体を貫通していても、成形材料を部分的にだけ貫通してしていてもよい。
図3乃至9はパッケージの断面図であり、例えば製造の進行段階における図1及び2のそれである。図3は、図1及び2の単一パッケージと同様の単一パッケージを形成するプロセスのための部品の最初の構成の側面断面図である。図3において、他の部品を保持するため、一時的キャリア34を形成する。別の実施形態において、キャリアは固定された基板である。一時的キャリアは、図示されているもの、例えばウエハよりもずっと大きいかもしれないので、多くのパッケージがキャリア表面にわたって同時に形成される。キャリア基板はいずれの平面基板(例えばテープ、シリコンウエハ、ガラス、金属もしくはポリマー)でよい。
前記キャリアに対して、パッシブ28、ナノ磁性アンテナ23(前記材料22、金属20、ビア24及び金属パッド2を含む)及びいずれか他の部品を保持するため、キャリアの最上部に接着剤36を塗布する。部品は、パッシブデバイス部品及びアクティブ部品であり得る。パッシブ部品は、バンドパスフィルタ、キャパシタ、インダクタ、抵抗器及びクロック発生用水晶を包含可能である。アクティブ部品はパワーアンプ及びRFスイッチを包含できる。
パッシブ部品28及びナノ磁性アンテナ29は、キャリアの最上部の上に置かれるパッド29を包含する。次いでコンポジット材料及び前記コンポジットの上でパターン化されたアンテナ構造20を貫通するビア24をドリル加工可能である。別の実施形態において、ナノ磁性層を基板上に、ナノ磁性コンポジット材料の最上部に設計されるアンテナ構造まで選択的に積層する。パッシブは典型的には別々のプロセスで、パッシブを取り付け及び基板を貫通して接続させるための接続パッド29により製造される。コンポジット材料及びアンテナ構造は別々に製造され、次いでキャリア34に取り付けられるか、一時的キャリア上で直接製造されるかもしれない。
図4において、パッシブ部品及びナノコンポジットアンテナ23を埋めるため、成形コンパウンド30がコンポジットアンテナ23及びパッシブ28の上に適用される。次いで、パッケージ上の部品に対してソリッドな機械的サポートを与えるため、成形コンパウンドは硬化されるかもしれない。スピンコート、射出成型、圧縮成型及びトランスファー成形を包含する様々なやり方のいずれかで、成形コンパウンドは適用されるかもしれない。例えば、成形コンパウンドは、エポキシ樹脂、フェノール樹脂、ポリイミド及びポリ−ベンズオキサゾール(PBO)のような熱硬化性材料であり得る。成形コンパウンドは充填されていてもい。一実施形態において、成形コンパウンドは約90%充填剤、例えばシリカ粒子を有する。デバイス部品のアライメントを固めるため、及び取扱いのための剛性を提供するため、成形コンパウンド層を次いで完全に硬化させる。
図5において、接着剤を溶かすことにより、成形コンパウンド30は一時的キャリア34から解放されている。成形コンパウンドが完全に硬化した後、離型剤としてふるまうような接着剤が選択されるかもしれない。次いで接着剤は、適正な温度処理により成形コンパウンドの底部から分離可能である。キャリア34の除去は、パッシブ及びアンテナの上に形成された金属パッド29を露出させる。アンテナ及びキャリアは、ピーリング、レーザリフトオフ及び紫外線(UV)照射により解放されるかもしれない。図示されるように、以前にキャリア基板と接触していたデバイス部品のそれぞれについての露出された表面は、以前にキャリア基板と接触していた成形コンパウンドの露出表面と同一平面(coplanar)かもしれない。これは、形成されるかもしれない追加の基板層上に平面を与える。
図6において、パッケージはひっくり返されている(flipped)。典型的には、ウエハ上の多くの他のパッケージと共に形成されるので、ウエハ全体がひっくり返される。新しい基板12が成形コンパウンド30の上に構築される。アンテナ23及びパッシブ28を接続するため、及びそれらの意図した機能をサポートするために望まれるのと同じだけのレベルにおける同数の銅配線経路26とともに、新しい基板は形成される。はんだもしくは金属経路27は、ビアを形成するために提供される。一実施形態において、単一の再分配層(RDL)ファンアウト及びビルドアップ層は、同一平面表面上に基板12として形成される。
いくつかの実施形態において、1個以上のトレース26を有するパターン化RDLが最初に形成され、次いで前記RDL上にビルドアップ層を堆積させ、前記ビルドアップ層をパターン化して、複数の開口25を形成する。該開口はコンタクトパッド及びトレースを露出させるかもしれない。様々な誘電性材料をビルドアップ層を形成するのに使用してよい。一実施形態において、感光性ポリイミドを使用する。このような実施形態において、開口を形成するためのパターン化の後、前記感光性ポリイミドをUV照射により硬化させる。
図7において、ソルダーボール14,18を、開口25内の再分配層もしくは基板12に取り付ける。該開口はその目的のために形成してあった。図8において、別個のプロセスで形成したダイ16を中心ソルダ―ボール構造18に取り付ける。複数の実施形態において、ダイ16を、RDL12の反対側のパッシブに直接に垂直に隣接する単一RDLに電気的に結合する。このような接続は、アクティブダイ16のピックアンドプレース、その後ソルダーリフローもしくは熱圧着(TCB)により作成可能である。図示されるように、最小の横方向ルーティング及びファンアウトのために(これらは(x,y)フォームファクター寸法を減らすことができる)、ダイのソルダ―ボール18のためのバンプパターンを個別部品28と整列させる。あるいは、ダイをワイヤボンド(図示されない)を有する基板に電気的に結合するかもしれない。
図9において、ダイ16及びアンテナ23を保持するパッケージ10を回路板38に結合する。ボールグリッドアレイ14もしくはいずれの他の適当な構造が、パッケージをボードに取り付けるのに使用されかもしれない。ソルダーボール14は、基板の外縁に沿って配置された導電性バンプの形態かもしれない。スクリーン印刷もしくはマイクロボールのボールグリッドアレイ(BGA)を包含する様々なプロセスを使用して、内部及び外部導電性バンプ14,18が形成されるかもしれない。PCBのための導電性バンプ14は、導電性バンプ18、即ち基板にダイを取り付けるソルダーボールの高さよりも大きい高さを有する。ダイ16を基板12に電気的に結合する前に、これらのより高いバンプが基板上に置かれるかもしれない。図7に示されるように、導電性バンプの大きい方14及び小さい方18の全てが、同時にもしくは異なるステップで基板上に置かれる。基板をPCBに取り付ける前の図8に示すように次いでダイ16を基板に取り付ける。
図10は、別の実施形態によるパッケージの別の形態の断面図である。誘電体基板60を、様々な部品と相互接続するため、金属通路64と共に存在するルーティング層62の上に取り付ける。
ダイ及びパッシブを密封かつ保護するため、及びそれらを適所に保持するため、成形コンパウンド70を前記誘電体基板60上に適用する。第2の誘電体層72を成形コンパウンド70の上に形成し、金属通路74を第2の誘電体層72の最上部に形成する。次いで、ナノ粒子コンポジット材料76を誘電体層72の上に形成できる。いったんコンポジット材料76が形成されたら、アンテナ構造78を前記コンポジット材料の上に形成できる。意図した接続を形成するため、所望通りに、コンポジット材料内部をドリル加工し、成形コンパウンドを相互接続層64までずっと貫通するビア80を形成してよい。図10の例において、ダイ66及びパッシブ68が成形コンパウンド70内で保護される間、アンテナ78はパッケージの最上部において露出される。
図11乃至15は、製造の進行段階におけるパッケージ(例えば図10のパッケージ)の断面図である。図11は、図10に示したパッケージを形成するための初期の出発構造の断面図である。図11によると、ダイ66(例えばシステムオンチップ(SOC)ダイ)(SOC)を、図3乃至6に図示且つ説明したのと同様のやり方で成形コンパウンド70内に埋め込み、次いで基板60及びルーティング層62に取り付ける。
図12において、ダイ及びルーティング層を保持するウエハをひっくり返されることにより、成形コンパウンド70の最上部表面は露出させ、ルーティング層は露出せないようにする。成形コンパウンドを貫通するビア80をドリル加工し、金属層74を適用して、前記ビアをメッキ、被覆もしくは充填し、パッシブもしくはルーティング層62まで成形コンパウンドを貫通する導電性通路を提供し、ダイもしくは外部部品(図示されない)との接続を作成する。
図13は、成形コンパウンド70及び金属化層74の上に形成されたナノ粒子コンポジット材料76を表す。図14においてアンテナ構造78がナノ粒子コンポジット材料の上に形成される。アンテナ構造は、いずれの所望の形状及びサイズを形成するため、銅メッキにより形成されるかもしれない。
図15において、パッケージをより大きなデバイス(例えばマザーボードもしくはロジックボード)に取り付けられるようにするため、ボールグリッドアレイもしくは他の取り付け機構84が、ルーティング層62上に形成される。基板及びルーティング層は、様々な異なる材料のいずれかから作成されていてよい。FR4基板を、LTE帯域(約700MHz)を包含する多くの用途に使用してよい。
整列した磁区を有する高性能無機/有機ナノコンポジットを作るため、磁性ナノコンポジット配合組成22,76を調整及び製造してよい。この整列した磁性ナノコンポジット材料は、RFアンテナ及びインダクタによく適している。その製造は、表面処理及び化学官能性不動態化、単一磁区、磁性ナノ粒子を包含するかもしれない。
コンポジット材料を、低温から中温までにおいて低粘度もしくは流動性である、CUFエポキシ樹脂に類似の有機熱硬化性樹脂を使用して形成可能である。架橋活性化温度よる上の高温に曝露する際、樹脂は表面処理を介してナノ粒子に化学結合可能である。磁性粒子が自由に回転可能で、次いで引き続きその整列をガラス化もしくは硬化を可能にするような特定の温度プロファイルの適用中に、磁界を印加する。樹脂で覆うもしくは磁区整列を奨励するため、及び有機樹脂を磁性ナノ粒子に化学結合する(即ち架橋もしくは共有結合する)ため、前記温度プロファイルを使用してよい。
単一磁区ナノ粒子を使用するかもしれない。ナノ粒子は、不動態化層(例えばSiO)を包含するかもしれない。不動態化処理は、磁性ナノ粒子の分散を安定かつ非凝集に保つ傾向にある。粒子を不動態化するための様々な異なるやり方がある。一実施形態において、粒子はゾル−ゲル法により不動態化される。ゾル−ゲル超音波キャビテーションを使用すると、粒子凝集物が断片化され、反応性が促進される。ゾル−ゲル処理と合わせると、シリカ被覆された粒子が得られる。シリカ被覆された粒子は、不動態化層なしのコア粒子よりも、有機溶剤もしくは樹脂内でより容易に分散するかもしれない。
粒子の粘度及び表面エネルギーを改変するため、及び粒子とマトリックスとの間の共有結合を促進するため、シリカナノ粒子を表面処理してよい。シリカナノ粒子を、アミノシラン(例えば図16Aに示すN−アミノエチル−3−アミノプロピルトリメトキシ−シラン(AEAPS))を包含する様々な異なる表面処理剤(treatments)のいずれかにより被覆してよい。この場合、処理剤のシラン部分がシリカ粒子表面に接着する一方で、アミノ部分は自由にぶら下がっており、エポキシ樹脂と反応可能である。ナノコンポジットのための有機樹脂の選択に依存して、他の表面の処理剤、シランもしくは他の方法を使用してよい。あるいは、アミノシラン及び図16Bに図示する3−グリシジルオキシプロピルトリメトキシシラン(GPTS)の組み合わせを使用してもよく、その結果エポキシド環及びアミン末端基が共有結合し、追加の有機バインダの最小限の使用で粒子を緊密に結合する。
上述の例示製造プロセスにおいて、ソルダーペーストもしくは他の粒状有機/無機混合物と同様、ナノコンポジット材料はせん断を介してモールドもしくはキャビティ内に広げられてよい。最適化した二重分散システムを、樹脂を広げるために使用するなら、シリカナノ粒子の80体積%過剰の樹脂に対する体積含有率を使用してよい。このような場合、大きな粒子対小さな粒子の比率はできるだけ高く、大きな粒子の体積含有率を大きな粒子及び小さな粒子の体積含有率で割った比率は0.7乃至0.8の範囲である。従って、配合物の20体積%よりも大きい後者に必要とされる全ては、高分子バインダである。該高分子バインダは、いったん磁区整列が達成され、活性化温度に到達したら、粒子が容易に広がるようにし、かつ熱プロファイルを使用して粒子を共有結合的に架橋させる。
不動態化した磁性ナノ粒子の表面処理及び対応する樹脂を調整することにより、有機材料の誘電性及び機械的特性並びに架橋の際の収縮量は、インダクタとして使用するために、もしくはRFパッケージ及びアンテナに関して、最適化可能である。
上述の製造プロセスにおいて、樹脂及び不動態化ナノ粒子の溶液をペースト印刷、スリットコート、スクリーン印刷又はパッケージキャビティもしくはモールド内部で実行可能ないずれかの手段により塗布可能である。次いで温度を樹脂架橋の活性化温度未満のレベル(Talign)まで上昇させる。これは溶液の粘度を低下させ、球状磁性ナノ粒子に回転を容易にさせる。この温度において、粒子の磁区(domain)を整列させるため、磁界を粒子に印加する。いったん整列が達成されたら、温度を活性化温度より上に上昇させる。その高い温度は架橋を誘発する。架橋は適所に整列した粒子をロックする。あるいは、ほかの架橋刺激、即ちUV照射を、熱的加熱の代わりにもしくはそれに追加して使用してもよい。先に図示及び説明したように、得られる磁性ナノコンポジット材料をパッケージキャビティに塗布及び硬化可能であり、又はモールド内に形成された場合、離型し、次いでマクロ電子パッケージもしくは実装表面内に埋め込み可能である。
図17Aは、ナノ磁性粒子114で充填された樹脂112から形成されたナノコンポジット材料110を表す。ナノ粒子114は、矢印で示されるようにランダムに配向している。一般的な仕切られた小空間(cubicle)キャビティを充填するのに有機バインダを使用するので、このような形状を有する。材料の特有の形状及び充填量を、いずれの特定の実装もしくは複雑な形状に合わせて修正してよい。
図17Bは、同じ材料110すなわち樹脂112を充填された粒子114を表すが、ただしナノ粒子114の磁界は整列した状態でロックされている。粒子は、磁界116の印加により整列している一方で、樹脂は、周囲温度Tambより上且つ樹脂の活性化温度Tactより下の昇温状態Talignにある。図示のようにいったん粒子が整列したら、活性化温度より上、磁性ナノ粒子を整列位置にロックするロック温度まで昇温させる。
ナノコンポジットの充填道度をさらに改善するため、プロセス中の整列ロックを加圧下で実施可能である。あるいは、架橋の際、顕著な収縮を受ける樹脂を使用可能である。
種々の異なる樹脂配合組成、例えばキャピラリーアンダーフィル用途に使用される樹脂を使用してよい。樹脂は、温度90乃至110℃において低粘度であり、次いで125℃以上の温度で架橋するように設計される。これは、共有結合する前に、粒状混合物を容易に流れるようにする。粒子サイズ分布を、エポキシ中の粒子の体積含有率を最小化するように調節可能である。例えば、最大充填率が88体積%に近づくまで、大きな球状粒子対小さな球状粒子のサイズ比及び対応する濃度を最適化可能である。
上述のように、制御磁界(governing field)に対して各粒子磁区を整列させるため、強磁界をエポキシコンポジットに印加してよい。充填されたナノ粒子にはせん断により動くことは難しいかもしれないが、磁界に曝露される際、粒子回転は相変わらず容易である。回転は部分的に容易である。なぜなら、各粒球状粒子は、温度が上昇するまでは、その隣り合うものと結合していないからである。局所摩擦及び流体力学的な相互作用は従って最小限となる。独立した整列を確実にするため、磁性粒子の不動態化厚さを最適化することにより、整列が向上されるかもしれない。いずれか特定の樹脂とナノ粒子の組み合わせに関するパラメータの選択は、選択される特定の材料及び樹脂が塗布されるパッケージ材料の性質に依存する。
上述のナノコンポジット材料及びプロセスを利用する追加の応用は、インダクタ(非結合及び結合の両方)、変圧器、及びスモールフォームファクタ内において高周波数性能で使用されるべき磁性材料を必要とする他の用途を含む可能性がある。ナノコンポジット材料の特定の使用は、種々の異なる用途に合うように変更してよい。
図18Aは、高周波数電圧レギュレータ回路内でもしくは種々の他の用途において使用される非結合インダクタの断面図である。インダクタは、多くの他の部品と共有されていても、もしくは図示されたインダクタのためにのみ使用されてもよい基板132上に構築される。基板は、シリコン,BUL,ガラス,又は種々の他の誘電体材料もしくは導体材料のいずれかでよい。一実施形態において、材料が流れるのを防止するため、インダクタの周囲に誘電性保持体134が形成される。第2の実施形態において、樹脂の粘度が十分に高いならば、引き続く処理中に樹脂が流れたりしないので、誘電性保持体は必要とされない。図18Bは、図18Aのインダクタの上面図である。誘電体は、インダクタの四辺に壁を形成する。一例として長方形の形状を示す。様々なパッケージ要件及び性能要件を満足する様々な形状で、インダクタが形成されるかもしれない。
ナノコンポジット磁性材料136の第1の層は、誘電体境界内で堆積され、加工される。導体138、例えば銅がこの磁性層136の上に形成され、次いで第2の磁性層が堆積され、加工され、ストリップライン導体を形成するようにパターン化される。この場合、導体は追加の磁性材料により囲まれている。追加の誘電体もしくは磁性材料は、導体の上で形成され、前記導体にコンタクトパッドを与えるためにビア140が形成されるかもしれない。図18Bは、一次銅導体138がナノコンポジット磁性材料136で被覆されるが、導体を他の部品に接続するため、接続140はアクセス可能であることを表す。
その真っ直ぐな導体を使用すると、シングル・ターン・インダクタが形成されるが、しかしながら、デバイスの電気的仕様を制御する追加のターンもしくは追加の特性を形成するため、導体は種々の異なる形状を有するかもしれない。結合インダクタを、追加の導体線路を加えることにより、このやり方で製造可能である。トロイダルインダクタを、ナノコンポジット磁性材料の単一層を使用して形成してよい。次いで、コイル(windings)を、環状構成内の磁性層の周囲に形成してよい。この場合のナノコンポジット磁性材料は、インダクタのコアの役割を務める。他のデバイスを形成してもよい。インダクタは、アンテナを有する、もしくは有しないパッケージ内のパッシブかもしれない。該インダクタは、電源もしくは他のマイクロ電子デバイス内で使用されるかもしれない。
図19は、上述のナノコンポジット材料アンテナ構造を形成するプロセスフロー図である。161において、ナノ粒子コンポジット樹脂材料を基板に塗布する。このナノ粒子コンポジット樹脂材料を、ペースト印刷、スクリーン印刷、スリットコート、展開、ジェット分配もしくは他の技法により基板に塗布してよい。得られるコンポジット材料の形状及びサイズを決定するため、モールドもしくはステンシルを使用するかもしれない。上述のコンポジットは、ナノ粒子を充填した樹脂(例えば高分子バインダ)である。ナノ粒子は磁性体であり、樹脂内での分散性もしくは樹脂に対する相溶性を改善するため、シランもしくは他の材料で1個以上の層に下塗り(first coated)されているかもしれない。樹脂との結合もしくは架橋能力を増すように、表面処理が選択されるかもしれない。
基板は、追加の回路、もしくは他の回路へ至る導電経路、もしくはその両方を包含するかもしれない。基板は他のRFデバイス、例えばキャパシタ、抵抗器及びパッシブデバイスをも保持するかもしれない。あるいは基板は、後で取り除かれ、他のデバイス、部品もしくは基板に置換される一時的なキャリアかもしれない。上に示したように、基板は、ナノ粒子コンポジット樹脂として同じ基板上に、もしくは反対側の表面に1個以上のダイを保持しているかもしれない。
162において、コンポジット及び基板をアライメント温度、樹脂が低粘度を有する温度まで加熱する。この温度は、磁性ナノ粒子を回転運動させ、及びおそらくせん断運動もさせるのにも十分な高さである。いくつかの実施形態において、この温度は90乃至110℃であるが、特定の温度は樹脂及びナノ粒子充填剤の組成物に依存する。
163において、ナノ粒子を整列させるため、コンポジットに磁界を印加する。アライメント温度で磁界を印加すると、ナノ粒子は印加された磁界による整列へと回転可能である。あるいは、磁界が最初に印加されてよく、次いで、温度が上昇するにつれてナノ粒子を整列させるように、コンポジットを加熱する。164でナノ粒子を整列させた後、樹脂を結合温度まで加熱する。この温度は、例えばナノ粒子と樹脂との間に共有結合を生成することにより、ナノ粒子を所定の位置にロックするのに十分である。いくつかの実施形態において、この温度は125℃より上であるが、該温度は樹脂の性質に依存する。165において、樹脂を硬化および冷却させる。
166において、樹脂を貫通する、及び特定の構成に依存して、基板を貫通するビアをドリル加工する。ビアは、適用されたアンテナを、樹脂の反対側で基板内もしくは何か他のデバイス内の回路もしくは経路と接続させる。
167において、導電性通路をドリル加工されたビア内部へ、及び特定の構成に依存して、コンポジットの最上部表面へ適用する。これらの通路は、最終的なパッケージにおいてアンテナ構造を互いに及び他のデバイスに接続するため、RF及び電気的接続にコンポジットを横切らせ且つ貫通させる。導電性通路は、銅,アルミニウム,銀もしくはいずれか他の適当な導電性材料から作られてよく、蒸着、インクジェット堆積、リソグラフィー、金属メッキもしくは種々の他のやり方のいずれかにより適用してよい。
168においてアンテナ構造を作成し、回路へのRF接続を可能にするため、167で作製した導電性通路に接続する。各アンテナの形状及び構成は、アンテナを介して受信もしくは送信される特定の周波数及び変調に合うように変更されるかもしれない。アンテナは、印刷、金属メッキ及び堆積を包含する種々の異なるやり方のいずれかで形成されるかもしれない。
最後に169において、パッケージ加工を仕上げる。パッケージを仕上げるのに使用される操作は、特定のパッケージ設計に依存して様々でよい。上記の例に示すように、仕上げ操作は、成形コンパウンド内の樹脂及びアンテナを被覆すること、半導体ダイを取り付けること、基板を取り付けること、及びソルダーボールもしくはソルダーボールグリッドアレイを取り付けることを包含してよい。カバーもしくは種々の他の構造、基板もしくは部品のいずれかを取り付けることにより、パッケージを仕上げてもよい。
図20は、本発明の一実施形態によるコンピューティングデバイス500を説明する。コンピューティングデバイス500はシステムボード502を収容する。ボード502は、プロセッサ504及び少なくとも1個の通信パッケージ506を包含する(ただしこれらに限定されない)多くの部品を含んでよい。通信パッケージは1個以上のアンテナ516に結合される。プロセッサ504は物理的及び電気的にボード502に結合される。本発明のいくつかの実施形態において、少なくとも1個のアンテナ516は通信パッケージ506と一体化し、該パッケージを介してボード502に物理的及び電気的に結合される。
ここに記載されるナノ磁性材料系アンテナは、その小さいフットプリントのおかげで通信パッケージ506への一体化を可能にし、それによりボード502及びコンピューティングデバイス500のフットプリントを減らす。コンピューティングデバイスは、チップセットパッケージに対して一体化されない他のアンテナを有してよい。さらなる実施形態において、通信パッケージ506は、プロセッサ504の一部である。これらの通信チップのいずれか1個以上は、ここに記載されるアンテナを包含してよい。他の部品のいずれか1個以上は、ここに記載されるナノ磁性コンポジット材料を使用して形成されるかもしれない。
その用途に応じて、コンピューティングデバイス500は、ボード502に物理的及び電気的に結合されていてもいなくてもよい他の部品を包含するかもしれない。これらの他の部品は、揮発メモリ(例えばDRAM)508,不揮発メモリ(例えばROM)509,フラッシュメモリ(図示しない),グラフィックスプロセッサ512,デジタル信号プロセッサ(図示しない),暗号プロセッサ(図示しない),チップセット514,アンテナ516,ディスプレイ518(例えばタッチスクリーンディスプレイ),タッチスクリーン・コントローラ520,バッテリー522,オーディオコーデック(図示しない),ビデオコーデック(図示しない),パワーアンプ524,グローバル・ポジショニング・システム(GPS)デバイス526,コンパス528,加速度計(図示しない),ジャイロスコープ(図示しない),スピーカー530,カメラ532,及び大容量記憶装置(例えばハードディスクドライブ510,コンパクトディスク(CD)(図示しない),デジタル多用途ディスク(DVD)(図示しない)等)を包含する(ただしこれらに限定されない)。これらの部品は、システムボード502に接続されても、システムボードに搭載されても、他の部品のいずれかと組み合わせてもよい。
通信パッケージ506は、コンピューティングデバイス500を出入りするデータを送信するための無線及び/又は有線の通信を可能にする。用語「無線」及びその派生形は、非固体媒体を貫通する変調電磁波の使用によりデータをやり取りする回路、デバイス、システム、方法、技法、通信チャネル、等を記載するのに使用してよい。該用語は、関連デバイスはいずれのワイヤを含まないことを意味しないが、いくつかの実施態様において関連デバイスはワイヤを有しない。通信パッケージ506は、Wi−Fi(IEEE802.11ファミリー),WiMAX(IEEE802.16ファミリー),IEEE802.20,ロング・ターム・エボリューション(LTE),Ev−DO,HSPA+,HSDPA+,HSUPA+,EDGE,GSM,GPRS,CDMA,TDMA,DECT,Bluetooth,これらのイーサネット(登録商標)派生仕様を包含する(ただしこれらに限定されない)多くの無線もしくは有線規格もしくはプロトコルのいずれか、並びに3G,4G,5G及びそれ以降として設計されるいずれか他の無線及び有線プロトコルを実行するかもしれない。コンピューティングデバイス500は複数の通信パッケージ506を包含するかもしれない。例えば、第1の通信パッケージ506は、短距離無線通信、例えばWi−Fi及びBluetooth専用かもしれず、第2の通信パッケージ506は長距離無線通信、例えばGPS,EDGE,GPRS,CDMA,WiMAX,LTE,EV−DO及びその他専用かもしれない。
コンピューティングデバイス500のプロセッサ504は、プロセッサ504内にパッケージされた集積回路ダイを包含する。用語「プロセッサ」は、レジスタ及び/又はメモリからの電子的なデータを処理して、該電子的データをレジスタ及び/又はメモリに格納され得る他の電子的データに変換する、いずれのデバイスもしくはデバイスの一部を意味してよい。
様々な実施形態において、コンピューティングデバイス500はラップトップ,ネットブック,ノートブック,ウルトラブック,スマートフォン,タブレット,携帯情報端末(PDA),ウルトラモバイルPC,携帯電話,デスクトップコンピュータ,サーバ,プリンタ,スキャナ,モニタ,セットトップボックス,エンターテインメント・コントロール・ユニット,デジタルカメラ,携帯音楽プレーヤー,もしくはデジタルビデオレコーダであるかもしれない。さらなる実施形態において、コンピューティングデバイス500は、データを処理するいずれか他の電子デバイスであるかもしれない。
実施形態は、1個以上のメモリチップ,コントローラ,CPU(中央処理装置),マザーボードを使用して相互接続されたマイクロチップもしくは集積回路,特定用途向け集積回路(ASIC),及び/又は現場でプログラム可能なゲートアレイ(FPGA)の一部として実施されるかもしれない。
「一実施形態」、「実施形態」、「例示実施形態」、「様々な実施形態」等の言及は、そのように記載された本発明のその実施形態は特定の特徴、構造もしくは特性を包含し得るが、全ての実施形態が必ずしもその特定の特徴、構造もしくは特性を包含するとは限らないことを表す。さらに、いくつかの実施形態は、他の実施形態について記載された特徴のいくつか、全てを有し、もしくは何も有しないかもしれない。
以下の説明および請求項において、用語「結合した(coupled)」およびその派生語を使用するかもしれない。「結合した」は、2個以上の素子が互いに協同もしくは相互作用するが、これらの間に介在する物理的もしくは電気的部品を有しても、有しなくてもよいことを意味するのに使用される。
請求項内で使用されるように、特に指定がない限り、共通の素子を記載するため、順序を表す形容詞「第1の」、「第2の」、「第3の」等の使用は、同等の素子の様々な場合が言及されることを単に意味するのであり、そのように記載された素子が、時間的、空間的、序列的のいずれかもしくはいずれかほかのやり方で与えられた順序でなければいけないことを意図しているのはない。
図面及びこれまでに述べた説明は、実施形態の例を与える。当業者ならば、記載された素子の1個以上は単一の機能素子に組み合わされることを理解するであろう。あるいは、特定の素子は多様な機能素子へ分割されるかもしれない。一実施形態の素子は、別の実施形態に追加されるかもしれない。例えば、ここに記載されたプロセスの順番は変更してもよく、ここに記載されたやり方に限定されない。さらに、いずれのフロー図のアクションは図示された順番で実施される必要はなく、動作の全てを必ずしも実施すべきであるわけではない。また、他の動作に従属していないこれらの動作は、他の動作と並行して実施されるかもしれない。実施形態の範囲は、これらの具体的例に決して限定されない。明細書中に明確に記載されていてもいなくても、非常に多くのバリエーション(例えば構造、寸法及び材料の用途における違い)が可能である。実施形態の範囲は、少なくとも以下の請求項の範囲と同じくらい広い。
以下の例は、さらなる実施形態に関する。様々な実施形態の様々な特徴をいくつかの特徴と様々に組み合わせてもよく、種々の異なる用途に合わせるために、他の特徴を除外してもよい。いくつかの実施形態は、システムボードへの電気的接続用に構成された基板、前記基板に接続された合成磁性層、及び前記磁性層の上のアンテナを有する半導体パッケージに関する。パッケージは、半導体回路ダイを有していてもよく、アンテナは、磁性層を貫通して延びるビアによって前記ダイに接続されてよい。ダイは、アンテナに対向する基板に接続されてよく、アンテナは、基板内に形成されたビアにより回路に結合される。
実施形態において、パッケージはパッケージカバーを有してよく、磁性層は前記パッケージカバーの上にスクリーン印刷される。パッケージカバーは、成形コンパウンドからな形成されてよい。パッケージはパッケージカバーを有してよく、磁性層は基板の上にあってよく、前記パッケージカバーは基板、磁性層及びアンテナの上に形成される。アンテナは銅メッキから形成されてよい。磁性層は、エポキシ樹脂内で硬化した磁性ナノ粒子から形成されてよい。ナノ粒子は、硬化されながら、磁界を使用して整列されてよい。磁性ナノ粒子は、不動態化シラン被覆したシリカ粒子であってよく、磁性層は高分子バインダを包含してよい。
いくつかの実施形態は、整列した磁区を有する合成磁性ナノコンポジット材料、前記ナノコンポジット材料内に埋め込まれた導体、及び前記導体に接続するための前記ナノコンポジット材料を貫通して延びるコンタクトパッドを含む電子部品に関する。導体は銅ストリップであってよく、コンタクトパッドはそれぞれ、インダクタを形成するため、前記ストリップの対向する末端にある。銅ストリップは、シングル・ターン・インダクタを形成するため、直線状であってよい。基板は、前記ナノコンポジット材料及び前記導体を保持してよく、誘電体の壁は、前記ナノコンポジット材料を分離及び収容してよい。
いくつかの実施形態は、基板を有するパッケージに磁性ナノコンポジット材料を適用するステップであって、前記ナノコンポジット材料はエポキシ樹脂中に磁性ナノ粒子を有するステップ;
前記磁性ナノ粒子の磁界を整列させるステップ;
前記磁性ナノ粒子の整列を維持するため、前記樹脂を硬化するステップ;
前記ナノコンポジット材料に導電性通路を適用するステップ;及び
電子デバイスを完成させるため、前記導電性通路へのコネクタを形成するステップ;
を有する方法に関する。前記導電性通路は、シングルターンインダクタコイルでよい。前記エポキシ樹脂を加熱すること、磁界を印加すること、及び前記樹脂を印加された磁界により硬化させることにより、磁界を整列させてよい。前記磁性ナノ粒子は不動態化され、シリカ被覆されてよい。前記磁性ナノ粒子は、シラン化合物で表面処理されてよい。前記樹脂は、有機熱硬化樹脂でよい。
当該方法は、さらに前記ナノコンポジット材料上にアンテナを形成するステップ、及び前記コネクタに前記アンテナを接続するステップをさらに有してよい。当該方法は、前記基板の上でカバーを形成するステップをさらに有し、前記ナノコンポジット材料を適用するステップは、前記カバーの上で前記材料を適用するステップを含み、及び
前記アンテナを形成するステップは、前記ナノコンポジット材料の上で前記アンテナを形成するステップを含む。
いくつかの実施形態は、複数の磁性ナノ粒子、及び有機熱硬化樹脂を有する合成磁性ナノコンポジット材料に関する。前記磁性ナノ粒子は、シラン化合物で表面処理されてよい。前記磁性ナノ粒子は、80体積%過剰の樹脂を充填してよい。前記磁性粒子は、50nm乃至20nmの範囲内の種々の異なるサイズを有してよい。前記磁性粒子は、硬化されながら、磁界を使用して整列されてよい。前記磁性粒子は、不動態化シラン被覆シリカ粒子を有してよい。樹脂は、高分子バインダを包含してよい。
いくつかの実施形態は、
システムボードに結合したメインプロセッサを有するシステムボード、
前記システムボードとアンテナに結合したパッケージ基板を有するパッケージ、を有するコンピューティングデバイスに関する。前記アンテナは、前記基板に接続された合成磁性層の上に形成される。前記パッケージは、半導体回路ダイを包含してよく、アンテナは、前記磁性層を貫通して延びるビアにより前記ダイへ結合されてよい。前記パッケージは、パッケージカバーを包含してよく、前記磁性層は前記パッケージカバーの上にスクリーン印刷される。前記磁性層は、パッケージの基板の上にあってよく、パッケージは、前記基板、磁性層及びアンテナの上に形成されたパッケージカバーをさらに有する。アンテナは、銅メッキで形成されてよい。磁性層は、エポキシ樹脂内で硬化した磁性ナノ粒子で形成されてよく、硬化されながら磁界を使用して整列されてよい。
10 パッケージ
12 ビルドアップ層(BUL)、基板
14 ソルダ―ボール
18 ソルダ―ボール
20 アンテナ構造
22 ナノ粒子磁性コンポジット
24 ビア
28 個別部品
30 成形コンパウンド

Claims (25)

  1. システムボードへ電気接続するため構成された基板:
    前記基板に接続された合成磁性層;及び
    前記磁性層の上のアンテナ;
    を有する半導体パッケージ。
  2. 半導体回路ダイをさらに有し、及び
    前記アンテナは、前記磁性層を貫通して延びるビアを有する前記ダイに結合される、
    請求項1に記載のパッケージ。
  3. 前記ダイは、前記アンテナに対向する前記基板に結合され、及び
    前記アンテナは、基板内に形成されたビアにより前記回路に結合される、
    請求項2に記載のパッケージ。
  4. パッケージカバーをさらに有し、及び
    前記磁性層は前記パッケージカバーの上にスクリーン印刷される、
    請求項1,2もしくは3に記載のパッケージ。
  5. 前記パッケージカバーは成形コンパウンドから形成される、請求項4に記載のパッケージ。
  6. パッケージカバーをさらに有し、及び
    前記磁性層は前記基板の上にあり、前記パッケージカバーは前記基板、前記磁性層及び前記アンテナの上に形成される、
    請求項1に記載のパッケージ。
  7. 前記アンテナは銅メッキから形成される、請求項1に記載のパッケージ。
  8. 戦記磁性層は、エポキシ樹脂中で硬化した磁性ナノ粒子から形成される、請求項1に記載のパッケージ。
  9. 前記ナノ粒子を、硬化しながら磁界を使用して整列させる、請求項8に記載のパッケージ。
  10. 前記磁性ナノ粒子は、不動態化シランで被覆したシリカ粒子を有する、請求項8に記載のパッケージ。
  11. 前記磁性層は高分子バインダを有する、請求項1に記載のパッケージ。
  12. 整列した磁区を有する合成磁気ナノコンポジット材料;
    前記ナノコンポジット材料内に埋め込まれた導体;及び
    前記導体へ接続するため前記ナノコンポジット材料を貫通して延びるコンタクトパッド;
    を有する電子部品。
  13. 前記導体は銅ストリップであり、
    前記コンタクトパッドはインダクタを形成するため、前記ストリップの対向する末端にそれぞれ存在する、請求項12に記載の電子部品。
  14. 前記銅ストリップは、シングルターンインダクタを形成するため、直線状である、請求項13に記載の電子部品。
  15. 前記ナノコンポジット材料及び導体を保持する基板、及び前記ナノコンポジット材料を分離及び収容するための誘電体の壁をさらに有する、請求項12、13又は14に記載の電子部品。
  16. 基板を有するパッケージに磁性ナノコンポジット材料を適用するステップであって、前記ナノコンポジット材料はエポキシ樹脂中に磁性ナノ粒子を有するステップ;
    前記磁性ナノ粒子の磁界を整列させるステップ;
    前記磁性ナノ粒子の整列を維持するため、前記樹脂を硬化するステップ;
    前記ナノコンポジット材料に導電性通路を適用するステップ;及び
    電子デバイスを完成させるため、前記導電性通路へのコネクタを形成するステップ;
    を有する方法。
  17. 前記導電性通路はシングルターンインダクタコイルである、請求項16に記載の方法。
  18. 前記磁界を整列させるステップは、前記エポキシ樹脂を加熱すること、磁界を印加すること、及び前記樹脂を印加された磁界により硬化させることを有する、請求項16又は17に記載の方法。
  19. 前記磁性ナノ粒子は不動態化され、シリカ被覆されている、請求項16又は17に記載の方法。
  20. 前記磁性ナノ粒子はシラン化合物で表面処理されている、請求項19に記載の方法。
  21. 前記樹脂は有機熱硬化樹脂である、請求項20に記載の方法。
  22. 前記ナノコンポジット材料上にアンテナを形成すること、及び前記コネクタに前記アンテナを接続することをさらに有する、請求項16に記載の方法。
  23. 前記基板の上でカバーを形成することをさらに有し、
    前記ナノコンポジット材料を適用するステップは、前記カバーの上で前記材料を適用することを含み、及び
    前記アンテナを形成するステップは、前記ナノコンポジット材料の上で前記アンテナを形成することを含む、
    請求項16乃至22の何れか一項に記載の方法。
  24. 複数の磁性ナノ粒子;及び
    有機熱硬化樹脂;
    を有する合成磁性ナノコンポジット材料。
  25. 前記磁性ナノ粒子は不動態化され、シリカ被覆され、シラン化合物で表面処理され、80体積%過剰の樹脂を充填し、そして硬化されながら磁界を使用して整列されている、請求項24に記載の材料。
JP2014063211A 2013-03-29 2014-03-26 ラジオ周波数パッシブ及びアンテナのための方法、装置及び材料 Active JP5951669B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/853,977 2013-03-29
US13/853,977 US9461355B2 (en) 2013-03-29 2013-03-29 Method apparatus and material for radio frequency passives and antennas

Publications (2)

Publication Number Publication Date
JP2014200087A true JP2014200087A (ja) 2014-10-23
JP5951669B2 JP5951669B2 (ja) 2016-07-13

Family

ID=50389289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014063211A Active JP5951669B2 (ja) 2013-03-29 2014-03-26 ラジオ周波数パッシブ及びアンテナのための方法、装置及び材料

Country Status (6)

Country Link
US (2) US9461355B2 (ja)
EP (1) EP2784814B1 (ja)
JP (1) JP5951669B2 (ja)
KR (2) KR20140118889A (ja)
CN (1) CN104078451B (ja)
BR (1) BR102014007462A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103702A (ja) * 2014-11-27 2016-06-02 アルプス電気株式会社 通信モジュール
JP2020521338A (ja) * 2017-04-07 2020-07-16 タクトテック オーイー 電子アセンブリの製造方法及び電子アセンブリ
JP2021034453A (ja) * 2019-08-20 2021-03-01 富士通株式会社 パッケージ基板及び電子機器
JP2021514571A (ja) * 2018-02-21 2021-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 拡張可能フェーズド・アレイ・パッケージを実現する装置および方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
US9655253B2 (en) * 2013-07-25 2017-05-16 Cyntec Co., Ltd. Method of fabrication of encapsulated electronics devices mounted on a redistribution layer
US9391661B2 (en) * 2013-10-08 2016-07-12 Jack Winters Higher efficiency carbon nanotube antenna
US9887162B2 (en) * 2013-12-18 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Molding structure for wafer level package
US9652649B2 (en) * 2014-07-02 2017-05-16 Auden Techno Corp. Chip-type antenna device and chip structure
KR102311084B1 (ko) * 2014-08-07 2021-10-12 인텔 코포레이션 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템
EP3614410B1 (en) * 2014-10-10 2024-03-20 Finder S.P.A. Programmable switch
DE102014223653B4 (de) * 2014-11-20 2023-08-03 Zf Friedrichshafen Ag Elektrische Schaltung und Verfahren zum Herstellen einer elektrischen Schaltung für ein Fahrzeug
US10502987B2 (en) * 2015-04-07 2019-12-10 Lumentum Operations Llc High bandwidth RF or microwave interconnects for optical modulators
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US10290585B2 (en) * 2015-05-31 2019-05-14 Skyworks Solutions, Inc. Shielded module having compression overmold
US10043769B2 (en) * 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置
US10636753B2 (en) * 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
EP3332361A4 (en) * 2015-08-06 2019-03-13 Thin Film Electronics ASA WIRELESS LABELS WITH PRINTED STUD BUMPS AND METHOD FOR THE PRODUCTION AND USE THEREOF
CN105161468A (zh) * 2015-10-10 2015-12-16 中国电子科技集团公司第三十八研究所 一种射频芯片及其无源器件的封装结构和封装方法
US9953936B2 (en) * 2015-10-30 2018-04-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9711443B2 (en) 2015-11-14 2017-07-18 Intel Corporation Magnetic alignment for flip chip microelectronic devices
US10573608B2 (en) * 2015-12-22 2020-02-25 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on a die fabric on package
WO2017111975A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
CN108292651B (zh) * 2015-12-22 2022-08-23 英特尔公司 利用集成在管芯间结构上的化合物半导体器件设计的微电子器件
CN106129628A (zh) * 2016-06-17 2016-11-16 上海易码信息科技有限公司 磁脉冲发射天线制造方法
KR102587131B1 (ko) * 2016-08-23 2023-10-10 삼성전자주식회사 나노 안테나 구조체 및 그 제조 방법
US10811182B2 (en) 2016-10-28 2020-10-20 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same
DE102017200121A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit zumindest einem integrierten Antennenelement
DE102017200122B4 (de) 2017-01-05 2020-07-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit integrierten Antennen und Mittel zum Schirmen, System dieses umfassend und Verfahren zu dessen Herstellung
DE102017200124A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Packages mit integrierter oder eingebetteter Antenne
US10074622B2 (en) * 2017-02-06 2018-09-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
EP3364457A1 (en) * 2017-02-15 2018-08-22 Nxp B.V. Integrated circuit package including an antenna
DE102017104046A1 (de) * 2017-02-27 2018-08-30 Infineon Technologies Ag Nahfeld-datenübertragungsring
CN107068659B (zh) * 2017-04-19 2023-11-17 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片集成天线封装结构及方法
US10490880B2 (en) 2017-05-26 2019-11-26 Qualcomm Incorporation Glass-based antenna array package
US10511080B2 (en) 2017-08-18 2019-12-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102117463B1 (ko) * 2017-08-18 2020-06-02 삼성전기주식회사 팬-아웃 반도체 패키지
US10685924B2 (en) * 2017-08-24 2020-06-16 Qualcomm Incorporated Antenna-on-package arrangements
KR102019354B1 (ko) * 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
TWI741228B (zh) * 2017-11-22 2021-10-01 新加坡商星科金朋有限公司 半導體裝置及製造其之方法
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
US11251113B2 (en) * 2017-12-27 2022-02-15 Intel Corporation Methods of embedding magnetic structures in substrates
US10396046B2 (en) * 2017-12-29 2019-08-27 Intel Corporation Substrate assembly with magnetic feature
US10826194B2 (en) 2018-02-21 2020-11-03 International Business Machines Corporation Scalable phased array package
US11005155B2 (en) 2018-03-08 2021-05-11 Sony Corporation Microwave antenna apparatus and package
KR102039711B1 (ko) * 2018-03-13 2019-11-01 삼성전자주식회사 팬-아웃 부품 패키지
US11189905B2 (en) * 2018-04-13 2021-11-30 International Business Machines Corporation Integrated antenna array packaging structures and methods
US11443892B2 (en) * 2018-06-27 2022-09-13 Intel Corporation Substrate assembly with encapsulated magnetic feature
US10672859B2 (en) 2018-06-27 2020-06-02 Intel Corporation Embedded magnetic inductor
US11373802B2 (en) * 2018-07-10 2022-06-28 GM Global Technology Operations LLC Magnet manufacturing by additive manufacturing using slurry
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
KR102066904B1 (ko) * 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지
CN110379778A (zh) * 2019-07-23 2019-10-25 杭州晶通科技有限公司 一种低损耗无线射频芯片封装及与之配合的pcb
US11508678B2 (en) 2019-08-01 2022-11-22 Mediatek Inc. Semiconductor package structure including antenna
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN110739292A (zh) * 2019-09-02 2020-01-31 上海先方半导体有限公司 一种3d封装结构及其制作方法
CN110635221A (zh) * 2019-09-20 2019-12-31 上海先方半导体有限公司 一种应用于天线产品的bga封装结构和方法
US11101540B2 (en) 2019-10-02 2021-08-24 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11101541B2 (en) * 2019-10-03 2021-08-24 Advanced Semiconductor Engineering, Inc. Semiconductor assembly and method for manufacturing the same
KR20210157595A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 반도체 패키지
US20220190128A1 (en) * 2020-12-16 2022-06-16 Intel Corporation Contact over active gate structures with tapered gate or trench contact for advanced integrated circuit structure fabrication
US20220293327A1 (en) * 2021-03-11 2022-09-15 Intel Corporation Coreless electronic substrates having embedded inductors
US11842946B2 (en) * 2021-03-26 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package having an encapsulant comprising conductive fillers and method of manufacture
US11978729B2 (en) * 2021-07-08 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same
US11735530B2 (en) * 2021-08-25 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of integrating RF antenna interposer with semiconductor package
US20230140748A1 (en) * 2021-10-29 2023-05-04 STATS ChipPAC Pte. Ltd. Antenna-in-Package Devices and Methods of Making
US20230078536A1 (en) * 2021-09-14 2023-03-16 Apple Inc. Conductive features on system-in-package surfaces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529508A (ja) * 2001-06-08 2004-09-24 バクームシュメルツェ ゲゼルシャフト ミット ベシュレンクテル ハフツング 誘導素子とその製造方法
JP2006319867A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd アンテナモジュールおよびこれを用いた無線機器
JP2007514308A (ja) * 2003-12-10 2007-05-31 フリースケール セミコンダクター インコーポレイテッド 磁性体で包囲された電気導体から成る素子の生産方法
JP2008192283A (ja) * 2007-01-23 2008-08-21 Internatl Business Mach Corp <Ibm> 重合体中の磁性ナノ粒子の化学媒介分散液の生成および整列方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2335377C (en) * 2001-03-05 2010-12-14 Bioneer Corporation Bio-molecular microchip and manufacturing process thereof
TWI314153B (en) * 2002-07-12 2009-09-01 Mitsui Chemicals Inc Process for production of oxyalkylene derivative
US7135952B2 (en) * 2002-09-16 2006-11-14 Multi-Fineline Electronix, Inc. Electronic transformer/inductor devices and methods for making same
US20060088971A1 (en) * 2004-10-27 2006-04-27 Crawford Ankur M Integrated inductor and method of fabrication
CN101401114B (zh) * 2006-04-03 2011-03-16 松下电器产业株式会社 天线内置半导体存储模块
US8269319B2 (en) 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
KR100836536B1 (ko) 2006-12-21 2008-06-10 한국과학기술원 컨덕터의 안테나에 대한 영향이 감소된 에스아이피 및 그설계 방법
JP5362186B2 (ja) 2007-03-24 2013-12-11 株式会社ダイセル ナノインプリント用樹脂組成物
JP5294570B2 (ja) 2007-04-26 2013-09-18 株式会社小松製作所 基板温度制御装置用ステージ
JP4773479B2 (ja) * 2007-06-21 2011-09-14 ソニーケミカル&インフォメーションデバイス株式会社 磁性シート及び磁性シートの製造方法、並びに、アンテナ及び携帯通信機器
US20120249375A1 (en) * 2008-05-23 2012-10-04 Nokia Corporation Magnetically controlled polymer nanocomposite material and methods for applying and curing same, and nanomagnetic composite for RF applications
US7906376B2 (en) 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US20120217431A1 (en) 2009-10-16 2012-08-30 Mitsumi Electric Co. Ltd. Magnetic material for high frequency applications and high frequency device
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN102786810B (zh) * 2011-05-18 2014-12-31 中国石油化工股份有限公司 一种磁性聚合物颗粒及其制备方法和应用
JP5729186B2 (ja) * 2011-07-14 2015-06-03 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US10128035B2 (en) * 2011-11-22 2018-11-13 Volterra Semiconductor LLC Coupled inductor arrays and associated methods
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
JP6333749B2 (ja) * 2015-02-02 2018-05-30 富士フイルム株式会社 波長変換部材及びそれを備えたバックライトユニット、液晶表示装置、波長変換部材の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529508A (ja) * 2001-06-08 2004-09-24 バクームシュメルツェ ゲゼルシャフト ミット ベシュレンクテル ハフツング 誘導素子とその製造方法
JP2007514308A (ja) * 2003-12-10 2007-05-31 フリースケール セミコンダクター インコーポレイテッド 磁性体で包囲された電気導体から成る素子の生産方法
JP2006319867A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd アンテナモジュールおよびこれを用いた無線機器
JP2008192283A (ja) * 2007-01-23 2008-08-21 Internatl Business Mach Corp <Ibm> 重合体中の磁性ナノ粒子の化学媒介分散液の生成および整列方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103702A (ja) * 2014-11-27 2016-06-02 アルプス電気株式会社 通信モジュール
JP2020521338A (ja) * 2017-04-07 2020-07-16 タクトテック オーイー 電子アセンブリの製造方法及び電子アセンブリ
JP2021514571A (ja) * 2018-02-21 2021-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 拡張可能フェーズド・アレイ・パッケージを実現する装置および方法
JP7287971B2 (ja) 2018-02-21 2023-06-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 拡張可能フェーズド・アレイ・パッケージを実現する装置および方法
JP2021034453A (ja) * 2019-08-20 2021-03-01 富士通株式会社 パッケージ基板及び電子機器
JP7367381B2 (ja) 2019-08-20 2023-10-24 富士通株式会社 パッケージ基板及び電子機器

Also Published As

Publication number Publication date
US9461355B2 (en) 2016-10-04
CN104078451B (zh) 2017-09-22
EP2784814A2 (en) 2014-10-01
BR102014007462A2 (pt) 2015-07-14
EP2784814A3 (en) 2014-12-10
KR20160103959A (ko) 2016-09-02
US10122089B2 (en) 2018-11-06
JP5951669B2 (ja) 2016-07-13
US20160322707A1 (en) 2016-11-03
EP2784814B1 (en) 2019-12-25
KR20140118889A (ko) 2014-10-08
KR101713037B1 (ko) 2017-03-07
US20140293529A1 (en) 2014-10-02
CN104078451A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5951669B2 (ja) ラジオ周波数パッシブ及びアンテナのための方法、装置及び材料
US10867961B2 (en) Single layer low cost wafer level packaging for SFF SiP
US8890628B2 (en) Ultra slim RF package for ultrabooks and smart phones
JP6464435B2 (ja) 受動素子用のスーパーポーザ基板を備えるダイパッケージ
US10790231B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
TWI701786B (zh) 用於電子元件封裝的板、電子元件封裝和用於電子元件封裝的板的製造方法
TWI683408B (zh) 扇出型半導體封裝
US11735535B2 (en) Coaxial magnetic inductors with pre-fabricated ferrite cores
US20220302100A1 (en) 3d semiconductor packages
US11721632B2 (en) Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
US20210125944A1 (en) Package embedded magnetic inductor structures and manufacturing techniques for 5-50 mhz smps operations
EP4156255A1 (en) Localized high permeability magnetic regions in glass patch for enhanced power delivery
KR20240063884A (ko) 집적 수동 디바이스들

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160608

R150 Certificate of patent or registration of utility model

Ref document number: 5951669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250