JP2014195217A - 通信システムおよび通信方法 - Google Patents
通信システムおよび通信方法 Download PDFInfo
- Publication number
- JP2014195217A JP2014195217A JP2013071257A JP2013071257A JP2014195217A JP 2014195217 A JP2014195217 A JP 2014195217A JP 2013071257 A JP2013071257 A JP 2013071257A JP 2013071257 A JP2013071257 A JP 2013071257A JP 2014195217 A JP2014195217 A JP 2014195217A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- short pulse
- impulse generator
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】送受信器の低消費電力化、小型化を実現し、広い周波数成分を持つ短パルス信号をそのまま送受信する。
【解決手段】通信システムは、短パルス信号を誘電体導波路5に送出する送信器と、誘電体導波路5を伝搬した短パルス信号を受信してデータ信号を復元する受信器とを有する。送信器は、入力されたRZデータ信号の立ち上がりまたは立ち下がりに同期した短パルス信号を生成するインパルス発生器1と、インパルス発生器1によって生成された短パルス信号を誘電体導波路5に送出する送信用アンテナ2とを備える。受信器は、誘電体導波路5を伝搬した短パルス信号を受信する受信用アンテナ3と、受信用アンテナ3によって取り込まれた短パルス信号をRZデータ信号またはNRZデータ信号に変換するパルス検出器4とを備える。
【選択図】 図1
【解決手段】通信システムは、短パルス信号を誘電体導波路5に送出する送信器と、誘電体導波路5を伝搬した短パルス信号を受信してデータ信号を復元する受信器とを有する。送信器は、入力されたRZデータ信号の立ち上がりまたは立ち下がりに同期した短パルス信号を生成するインパルス発生器1と、インパルス発生器1によって生成された短パルス信号を誘電体導波路5に送出する送信用アンテナ2とを備える。受信器は、誘電体導波路5を伝搬した短パルス信号を受信する受信用アンテナ3と、受信用アンテナ3によって取り込まれた短パルス信号をRZデータ信号またはNRZデータ信号に変換するパルス検出器4とを備える。
【選択図】 図1
Description
本発明は、誘電体導波路を伝送路とする信号伝送技術に関し、特に用いる送受信器の小型化、低消費電力化、低コスト化を実現することができる通信システムおよび通信方法に関するものである。
高速な信号伝送を行う手法として、誘電体導波路を伝送媒体として用いた伝送方式が検討されている(非特許文献1)。誘電体導波路を伝送媒体とした伝送方式では、金属配線を伝送媒体とした伝送方式に比べて、伝送信号の高周波帯域成分の信号損失が小さく出来る点で優れており、光ファイバや光導波路を用いた光インターコネクション技術に必要なμmオーダの微細な調心精度が不要の為、簡易な実装が可能な方式として期待されている。その一方で、無線通信用のシンプルな送受信器として、インパルス無線方式の送受信器構成が提案されている(非特許文献2)。
S.Fukuda et al.,"A 12.5+12.5Gb/s Full-Duplex Plastic Waveguide Interconnect",IEEE International Solid-State Circuits Conference 2011,pp.150-151,2011
Y.Nakasha et al.,"A 12.5-Gb/s Pulse Modulator with 6.5-ps FWHM Using 0.1-μm InP HEMTs for Ultra-Wideband Impulse Radio Communications",IEEE Compound Semiconductor IC Symposium Homepage 2008,pp.1-4,2008
非特許文献1に開示された従来技術では、図14に示すように送信器は局部発振器(LO)100とミキサ101とアンプ102と送受信アンテナ103等の構成要素が必要であり、受信器は送受信アンテナ104とLNA(Low Noise Amplifier)105とLO106と可変アンプ107とミキサ108と広帯域アンプ109といった多くの構成要素が必要である。このため、低消費電力化、小型化が難しいという問題があった。
一方、非特許文献2に開示された従来技術では、図15に示すように送信器はインパルス発生器200とバンドパスフィルタ(BPF)201とアンプ202と送受信アンテナ203とから構成され、受信器は送受信アンテナ204とLNA205とBPF206と検出器207とから構成されている。図16はインパルス発生器200の構成を示す回路図である。インパルス発生器200は、トランジスタQ100〜Q110と、ダイオードD100,D101と、抵抗R100〜R102とから構成される。図16において、INとバーINは入力信号、POとバーPOはパルス出力信号、CLKとバーCLKはクロック、fixHはHighレベルの電圧、fixLはLowレベルの電圧を示している。
このように図15に示す送受信器の構成は、図14と比較して簡単な構成になっている。しかしながら、インパルス発生器200やBPF201,206などの各要素回路のサイズが大きく、またインパルス発生器200のコア回路が図16に示すように多くのトランジスタ素子を用いた構成で且つ定常的に電流を流す構成になっているため、図15、図16に示した構成を、誘電体導波路を用いた伝送方式に適用するだけでは、消費電力が大きく、やはり低消費電力化、小型化が難しいという問題が生じる。
また、一般的に短パルス信号には非常に広い周波数成分が含まれる。そのため、金属配線を伝送媒体として短パルス信号を送受信しようとすると、高周波成分の減衰が大きいため、実現が難しいという問題があった。また、短パルス信号を無線で送受信する場合、電波法等の法規制に基づいた出力に制限されるため、非常に広い周波数成分を持つ短パルス信号をそのまま送受信することが難しいという問題があった。
本発明は、上記課題を解決するためになされたもので、誘電体導波路を伝送媒体とした伝送方式において、送受信器の低消費電力化、小型化が可能で、広い周波数成分を持つ短パルス信号をそのまま送受信することができる通信システムおよび通信方法を提供することを目的とする。
本発明の通信システムは、短パルス信号を伝送媒体である誘電体導波路に送出する送信器と、前記誘電体導波路を伝搬した短パルス信号を受信してデータ信号を復元する受信器とを有し、前記送信器は、入力されたRZデータ信号の立ち上がりまたは立ち下がりに同期した短パルス信号を生成するインパルス発生器と、このインパルス発生器によって生成された短パルス信号を前記誘電体導波路に送出する送信用アンテナとを備え、前記受信器は、前記誘電体導波路を伝搬した短パルス信号を受信する受信用アンテナと、この受信用アンテナによって取り込まれた短パルス信号をRZデータ信号またはNRZデータ信号に変換するパルス検出器とを備えることを特徴とするものである。
また、本発明の通信システムの1構成例において、前記送信器のインパルス発生器は、ゲート端子がインパルス発生器の信号入力端子に接続され、ソース端子が正側電源電圧に接続されたPMOSトランジスタと、ゲート端子が前記信号入力端子に接続され、ドレイン端子が前記PMOSトランジスタのドレイン端子に接続されたNMOSトランジスタと、このNMOSトランジスタのソース端子とインパルス発生器の信号出力端子との間に設けられた整合回路とから構成され、前記信号入力端子に入力されたRZデータ信号の立ち下がりのタイミングで前記信号出力端子から短パルス信号を出力することを特徴とするものである。
また、本発明の通信システムの1構成例において、前記送信器のインパルス発生器は、ゲート端子がインパルス発生器の信号入力端子に接続されたPMOSトランジスタと、ゲート端子が前記信号入力端子に接続され、ドレイン端子が前記PMOSトランジスタのドレイン端子に接続され、ソース端子が負側電源電圧に接続されたNMOSトランジスタと、前記PMOSトランジスタのソース端子とインパルス発生器の信号出力端子との間に設けられた整合回路とから構成され、前記信号入力端子に入力されたRZデータ信号の立ち上がりのタイミングで前記信号出力端子から短パルス信号を出力することを特徴とするものである。
また、本発明の通信システムの1構成例において、前記送信器のインパルス発生器は、ゲート端子がインパルス発生器の信号入力端子に接続されたPMOSトランジスタと、ゲート端子が前記信号入力端子に接続され、ドレイン端子が前記PMOSトランジスタのドレイン端子に接続され、ソース端子が負側電源電圧に接続されたNMOSトランジスタと、前記PMOSトランジスタのソース端子とインパルス発生器の信号出力端子との間に設けられた整合回路とから構成され、前記信号入力端子に入力されたRZデータ信号の立ち上がりのタイミングで前記信号出力端子から短パルス信号を出力することを特徴とするものである。
また、本発明の通信システムの1構成例において、前記受信器のパルス検出器は、カソード端子がパルス検出器の信号入力端子に接続されたダイオードと、一端が前記ダイオードのアノード端子に接続され、他端が所定のバイアス電位の電源電圧に接続された抵抗と、一端が前記ダイオードのアノード端子に接続され、他端が前記所定のバイアス電位の電源電圧に接続された容量と、入力端子が前記ダイオードのアノード端子に接続され、出力端子がパルス検出器の信号出力端子に接続されたコンパレータとから構成されることを特徴とするものである。
また、本発明の通信システムの1構成例において、前記受信器のパルス検出器は、アノード端子がパルス検出器の信号入力端子に接続されたダイオードと、一端が前記ダイオードのカソード端子に接続され、他端が所定のバイアス電位の電源電圧に接続された抵抗と、一端が前記ダイオードのカソード端子に接続され、他端が前記所定のバイアス電位の電源電圧に接続された容量と、入力端子が前記ダイオードのカソード端子に接続され、出力端子がパルス検出器の信号出力端子に接続されたコンパレータとから構成されることを特徴とするものである。
また、本発明の通信システムの1構成例において、前記受信器のパルス検出器は、アノード端子がパルス検出器の信号入力端子に接続されたダイオードと、一端が前記ダイオードのカソード端子に接続され、他端が所定のバイアス電位の電源電圧に接続された抵抗と、一端が前記ダイオードのカソード端子に接続され、他端が前記所定のバイアス電位の電源電圧に接続された容量と、入力端子が前記ダイオードのカソード端子に接続され、出力端子がパルス検出器の信号出力端子に接続されたコンパレータとから構成されることを特徴とするものである。
また、本発明の通信システムの1構成例は、さらに、前記インパルス発生器の信号出力端子と前記送信用アンテナとの間、前記受信用アンテナと前記パルス検出器の信号入力端子との間のうち少なくとも一方にアンプを設けることを特徴とするものである。
また、本発明の通信システムの1構成例は、さらに、NRZデータ信号をRZデータ信号に変換するデータ変換器を、前記インパルス発生器の前段に設けることを特徴とするものである。
また、本発明の通信システムの1構成例は、さらに、NRZデータ信号をRZデータ信号に変換するデータ変換器を、前記インパルス発生器の前段に設けることを特徴とするものである。
また、本発明の通信方法は、短パルス信号を伝送媒体である誘電体導波路に送出する送信ステップと、前記誘電体導波路を伝搬した短パルス信号を受信してデータ信号を復元する受信ステップとを含み、前記送信ステップは、入力されたRZデータ信号の立ち上がりまたは立ち下がりに同期した短パルス信号を生成するインパルス発生ステップと、このインパルス発生ステップで生成した短パルス信号を前記誘電体導波路に送出する短パルス信号送出ステップとを含み、前記受信ステップは、前記誘電体導波路を伝搬した短パルス信号を受信する短パルス信号取込ステップと、この短パルス信号取込ステップで取り込んだ短パルス信号をRZデータ信号またはNRZデータ信号に変換するパルス検出ステップとを含むことを特徴とするものである。
本発明によれば、従来よりも小型化、低消費電力化、低コスト化が可能な送受信器を実現することができる。また、本発明では、誘電体導波路を伝送媒体としているため、金属配線を伝送媒体とする場合よりも高周波信号における信号損失を小さくすることができ、また伝送媒体(導波路)中に信号を閉じ込めて通信を行うため、無線通信のように電波法の規制に基づいた出力に制限する必要が無く、短パルス信号をそのまま送受信する通信方式を実現することができる。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る通信システムの構成を示すブロック図である。本実施の形態の通信システムの送信器は、入力されたRZ(Return to Zero)データ信号PINの立ち上がりあるいは立ち下がりのタイミングと同期した短パルス信号POUTを生成するインパルス発生器1と、インパルス発生器1によって生成された短パルス信号POUTを伝送媒体である誘電体導波路5に送出する送信用アンテナ2とから構成される。受信器は、誘電体導波路5を伝搬した短パルス信号を受信器に取り込むための受信用アンテナ3と、受信用アンテナ3によって取り込まれた短パルス信号RINをNRZ(Non-Return to Zero)データ信号ROUTに変換するパルス検出器4とから構成される。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る通信システムの構成を示すブロック図である。本実施の形態の通信システムの送信器は、入力されたRZ(Return to Zero)データ信号PINの立ち上がりあるいは立ち下がりのタイミングと同期した短パルス信号POUTを生成するインパルス発生器1と、インパルス発生器1によって生成された短パルス信号POUTを伝送媒体である誘電体導波路5に送出する送信用アンテナ2とから構成される。受信器は、誘電体導波路5を伝搬した短パルス信号を受信器に取り込むための受信用アンテナ3と、受信用アンテナ3によって取り込まれた短パルス信号RINをNRZ(Non-Return to Zero)データ信号ROUTに変換するパルス検出器4とから構成される。
図2(A)〜図2(D)に、インパルス発生器1に入力されるRZデータ信号PIN、インパルス発生器1によって生成される短パルス信号POUT、受信用アンテナ3で受信される短パルス信号RIN、パルス検出器4から出力されるNRZデータ信号ROUTの例を示す。図2(A)〜図2(D)の縦軸は電圧である。なお、図2以降の信号波形の図においても、同様に縦軸は電圧とする。
本実施の形態の送信器のインパルス発生器1は、入力されたRZデータ信号PIN中の1サイクルの矩形波を1つの短パルスに変換した短パルス信号POUTを生成する。そして、インパルス発生器1によって生成された短パルス信号POUTを送信用アンテナ2を通じて誘電体導波路5に伝搬させる。
受信器では、誘電体導波路5を伝搬した短パルス信号を受信用アンテナ3によって受信する。受信器のパルス検出器4は、受信用アンテナ3によって取り込まれた短パルス信号RINをNRZデータ信号ROUTに復調して出力する。パルス検出器4の後ろに設けられた図示しない後段回路は、送信信号に同期したクロック信号によりNRZデータ信号ROUTの論理同期を確立させる。
受信器では、誘電体導波路5を伝搬した短パルス信号を受信用アンテナ3によって受信する。受信器のパルス検出器4は、受信用アンテナ3によって取り込まれた短パルス信号RINをNRZデータ信号ROUTに復調して出力する。パルス検出器4の後ろに設けられた図示しない後段回路は、送信信号に同期したクロック信号によりNRZデータ信号ROUTの論理同期を確立させる。
インパルス発生器1の構成例を図3に示し、図3のインパルス発生器1に入力されるRZデータ信号PINを図4(A)に示し、図3のインパルス発生器1によって生成される短パルス信号POUTを図4(B)に示す。
図3のインパルス発生器1は、ゲート端子がインパルス発生器1の信号入力端子に接続され、ソース端子が電源電圧VDDに接続されたPMOSトランジスタQ10と、ゲート端子がインパルス発生器1の信号入力端子に接続され、ドレイン端子がPMOSトランジスタQ10のドレイン端子に接続され、ソース端子がインパルス発生器1の信号出力端子に接続されたNMOSトランジスタQ11と、一端がインパルス発生器1の信号出力端子に接続され、他端が電源電圧VSS(VSS<VDD)に接続された抵抗R10とから構成される。
図3のインパルス発生器1は、ゲート端子がインパルス発生器1の信号入力端子に接続され、ソース端子が電源電圧VDDに接続されたPMOSトランジスタQ10と、ゲート端子がインパルス発生器1の信号入力端子に接続され、ドレイン端子がPMOSトランジスタQ10のドレイン端子に接続され、ソース端子がインパルス発生器1の信号出力端子に接続されたNMOSトランジスタQ11と、一端がインパルス発生器1の信号出力端子に接続され、他端が電源電圧VSS(VSS<VDD)に接続された抵抗R10とから構成される。
このようにインパルス発生器1は、PMOSトランジスタQ10およびNMOSトランジスタQ11からなるCMOSインバータ回路と、抵抗R10からなる整合回路9によって構成されている。図3に示すインパルス発生器1では、入力信号PIN中の立ち下がりに同期したタイミングで信号出力端子から短パルス信号POUTが出力される(図4(B))。つまり、図3に示すインパルス発生器1では、信号入力端子に図4(A)に示すような立ち下がり信号が入力された時に、NMOSトランジスタQ11のソース端子からNMOSトランジスタQ11の寄生容量Cgsを介してインパルス発生器1の信号入力端子の方向に流れる電流と、電源電圧VDDからトランジスタQ10,Q11を介して電源電圧VSSの方向に流れる貫通電流との総和によって、インパルス発生器1の信号出力端子に流れる瞬間的な電流を短パルス信号POUTとして用いる。
インパルス発生器1の別の構成例を図5に示し、図5のインパルス発生器1に入力されるRZデータ信号PINを図6(A)に示し、図5のインパルス発生器1によって生成される短パルス信号POUTを図6(B)に示す。
図5のインパルス発生器1は、ゲート端子がインパルス発生器1の信号入力端子に接続され、ソース端子がインパルス発生器1の信号出力端子に接続されたPMOSトランジスタQ12と、ゲート端子がインパルス発生器1の信号入力端子に接続され、ドレイン端子がPMOSトランジスタQ12のドレイン端子に接続され、ソース端子が電源電圧VSSに接続されたNMOSトランジスタQ13と、一端が電源電圧VDD(VDD>VSS)に接続され、他端がインパルス発生器1の信号出力端子に接続された抵抗R11とから構成される。
図5のインパルス発生器1は、ゲート端子がインパルス発生器1の信号入力端子に接続され、ソース端子がインパルス発生器1の信号出力端子に接続されたPMOSトランジスタQ12と、ゲート端子がインパルス発生器1の信号入力端子に接続され、ドレイン端子がPMOSトランジスタQ12のドレイン端子に接続され、ソース端子が電源電圧VSSに接続されたNMOSトランジスタQ13と、一端が電源電圧VDD(VDD>VSS)に接続され、他端がインパルス発生器1の信号出力端子に接続された抵抗R11とから構成される。
このように図5に示すインパルス発生器1は、PMOSトランジスタQ12およびNMOSトランジスタQ13からなるCMOSインバータ回路と、抵抗R11からなる整合回路10によって構成されている。図5に示すインパルス発生器1では、入力信号PIN中の立ち上がりに同期したタイミングで信号出力端子から短パルス信号POUTが出力される(図6(B))。つまり、図5に示すインパルス発生器1では、信号入力端子に図6(A)に示すような立ち上がり信号が入力された時に、インパルス発生器1の信号入力端子からPMOSトランジスタQ12の寄生容量Cgsを介してPMOSトランジスタQ12のソース端子の方向に流れる電流と、電源電圧VDDからトランジスタQ12,Q13を介して電源電圧VSSの方向に流れる貫通電流との総和によって、インパルス発生器1の信号出力端子に流れる瞬間的な電流を短パルス信号POUTとして用いる。
図3、図5に示すインパルス発生器1で生成される短パルス信号POUTのパルス時間幅は入力信号PINの立ち上がり時間あるいは立ち下がり時間と同程度となるため、入力されるRZデータ信号PINの波形よりも時間的にパルス幅が小さい短パルス信号POUTを生成することができる。こうして、本実施の形態では、低消費電力で非常に簡易な構成のインパルス発生器1を利用することで、従来技術と比較して低消費電力かつ小型の送信器を実現することができる。
尚、図3、図5では整合回路9,10として抵抗を用いた構成例を説明したが、インパルス発生器1の後段に設置されるアンテナやアンプなどと整合が取れる回路構成であれば良いため、整合回路9,10の構成は図3、図5に示した構成に限らない。
パルス検出器4の構成例を図7に示し、図7のパルス検出器4に入力される短パルス信号RINを図8(A)に示し、後述するコンパレータに入力される信号VAを図8(B)に示し、図7のパルス検出器4から出力されるNRZデータ信号ROUTを図8(C)に示す。
図7のパルス検出器4は、カソード端子がパルス検出器4の信号入力端子に接続されたダイオードD40と、一端がダイオードD40のアノード端子に接続され、他端が接地された抵抗R40と、一端がダイオードD40のアノード端子に接続され、他端が接地された容量C40と、非反転入力端子に比較基準電位Vrefが入力され、反転入力端子がダイオードD40のアノード端子に接続され、出力端子がパルス検出器4の信号出力端子に接続されたコンパレータIC40とから構成される。
図7のパルス検出器4は、カソード端子がパルス検出器4の信号入力端子に接続されたダイオードD40と、一端がダイオードD40のアノード端子に接続され、他端が接地された抵抗R40と、一端がダイオードD40のアノード端子に接続され、他端が接地された容量C40と、非反転入力端子に比較基準電位Vrefが入力され、反転入力端子がダイオードD40のアノード端子に接続され、出力端子がパルス検出器4の信号出力端子に接続されたコンパレータIC40とから構成される。
図7に示すパルス検出器4では、まず図8(A)に示すような短パルス信号RINによって容量C40の電荷が放電され、コンパレータIC40の反転入力端子の電位VAはGNDレベルまで下がる(図8(B))。その後、容量C40の値と抵抗R40の値によって決まる時定数で電位VAは徐々に上昇する。コンパレータIC40は、反転入力端子の電位VAが非反転入力端子の比較基準電位Vrefより低いとき、highレベルの信号ROUTを出力し、電位VAが比較基準電位Vref以上のとき、Lowレベルの信号ROUTを出力する。こうして、コンパレータIC40の出力端子の電位は、電位VAが比較基準電位Vrefより高いか否かで反転する。抵抗R40の値および容量C40の値を適切な時定数を持つ値に調整し、かつ比較基準電位Vrefを適当な電位に設定することにより、短パルス信号RINから元のデータ信号ROUTを復元することができる。
パルス検出器4の別の構成例を図9に示し、図9のパルス検出器4に入力される短パルス信号RINを図10(A)に示し、後述するコンパレータに入力される信号VBを図10(B)に示し、図9のパルス検出器4から出力されるNRZデータ信号ROUTを図10(C)に示す。
図9のパルス検出器4は、アノード端子がパルス検出器4の信号入力端子に接続されたダイオードD41と、一端がダイオードD41のカソード端子に接続され、他端が接地された抵抗R41と、一端がダイオードD41のカソード端子に接続され、他端が接地された容量C41と、反転入力端子に比較基準電位Vrefが入力され、非反転入力端子がダイオードD41のカソード端子に接続され、出力端子がパルス検出器4の信号出力端子に接続されたコンパレータIC41とから構成される。
図9のパルス検出器4は、アノード端子がパルス検出器4の信号入力端子に接続されたダイオードD41と、一端がダイオードD41のカソード端子に接続され、他端が接地された抵抗R41と、一端がダイオードD41のカソード端子に接続され、他端が接地された容量C41と、反転入力端子に比較基準電位Vrefが入力され、非反転入力端子がダイオードD41のカソード端子に接続され、出力端子がパルス検出器4の信号出力端子に接続されたコンパレータIC41とから構成される。
図9に示すパルス検出器4では、まず図10(A)に示すような短パルス信号RINによって容量C41に電荷が蓄積され、コンパレータIC41の非反転入力端子の電位VBはGNDレベルより上がる(図10(B))。その後、容量C41の値と抵抗R41の値によって決まる時定数で電位VBはGNDレベルまで徐々に低下する。コンパレータIC41は、非反転入力端子の電位VBが反転入力端子の比較基準電位Vrefより高いとき、highレベルの信号ROUTを出力し、電位VBが比較基準電位Vref以下のとき、Lowレベルの信号ROUTを出力する。こうして、コンパレータIC41の出力端子の電位は、電位VBが比較基準電位Vrefより高いか否かで反転する。抵抗R41の値および容量C41の値を適切な時定数を持つ値に調整し、かつ比較基準電位Vrefを適当な電位に設定することにより、短パルス信号RINから元のデータ信号ROUTを復元することができる。
こうして、本実施の形態では、低消費電力で非常に簡易な構成のパルス検出器4を利用することで、従来技術と比較して低消費電力かつ小型の受信器を実現することができる。
尚、本実施の形態ではパルス検出器4から出力されるデータ信号ROUTをNRZデータ信号としているが、パルス検出器4の構成によってはRZデータ信号等への復調も可能である。つまり、図7、図9に記載のパルス検出器4では、用いる抵抗R40,R41の値および容量C40,C41の値によって、電位VAが比較基準電位Vrefよりも低くなる時間あるいは電位VBが比較基準電位Vrefよりも高くなる時間を調節できるため、NRZデータ信号に限らず、RZデータ信号等も出力可能である。
尚、本実施の形態ではパルス検出器4から出力されるデータ信号ROUTをNRZデータ信号としているが、パルス検出器4の構成によってはRZデータ信号等への復調も可能である。つまり、図7、図9に記載のパルス検出器4では、用いる抵抗R40,R41の値および容量C40,C41の値によって、電位VAが比較基準電位Vrefよりも低くなる時間あるいは電位VBが比較基準電位Vrefよりも高くなる時間を調節できるため、NRZデータ信号に限らず、RZデータ信号等も出力可能である。
以上のようにして、本実施の形態では、従来よりも小型化、低消費電力化、低コスト化が可能な送受信器を実現することができる。また、本実施の形態は、誘電体導波路を伝送媒体としているため、金属配線を伝送媒体とする場合よりも高周波信号における信号損失を小さくすることができ、また伝送媒体(導波路)中に信号を閉じ込めて通信を行うため、無線通信のように電波法の規制に基づいた出力に制限する必要が無く、短パルス信号をそのまま送受信する通信方式を実現することができる。
尚、図7、図9の構成では、抵抗R40,R41の他端および容量C40,C41の他端を接地(GND)しているが、これに限るものではない。これらの端子は、比較基準電位Vrefよりも低い所定のバイアス電位の電源電圧に接続すればよい。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図11は本実施の形態に係る通信システムの構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態と第1の実施の形態との違いは、送信器のインパルス発生器1の信号出力端子と送信用アンテナ2との間に送信アンプ6を挿入し、受信器の受信用アンテナ3とパルス検出器4の信号入力端子との間に受信アンプ7を挿入している点である。
次に、本発明の第2の実施の形態について説明する。図11は本実施の形態に係る通信システムの構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態と第1の実施の形態との違いは、送信器のインパルス発生器1の信号出力端子と送信用アンテナ2との間に送信アンプ6を挿入し、受信器の受信用アンテナ3とパルス検出器4の信号入力端子との間に受信アンプ7を挿入している点である。
これにより、本実施の形態では、アンテナ2,3や誘電体導波路5による信号減衰が大きな場合においても、インパルス発生器1から出力される短パルス信号POUTをパルス検出器4にて検出してデータ信号ROUTを復元することができる。第1の実施の形態で説明したとおり、パルス検出器4からはデータ信号ROUTとしてNRZデータ信号を出力することもできるし、RZデータ信号等の他の形式のデータ信号も出力可能である。
また、本実施の形態では、送信アンプ6と受信アンプ7の両方を挿入した形態について説明したが、いずれか一方のアンプのみを挿入した形態でも良い。
また、本実施の形態では、送信アンプ6と受信アンプ7の両方を挿入した形態について説明したが、いずれか一方のアンプのみを挿入した形態でも良い。
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図12は本実施の形態に係る通信システムの構成を示すブロック図であり、図1、図11と同一の構成には同一の符号を付してある。本実施の形態と第1、第2の実施の形態との違いは、NRZデータ信号DINとクロック信号CLKとからRZデータ信号PINを生成するデータ変換器8をインパルス発生器1の前段に設けている点である。
次に、本発明の第3の実施の形態について説明する。図12は本実施の形態に係る通信システムの構成を示すブロック図であり、図1、図11と同一の構成には同一の符号を付してある。本実施の形態と第1、第2の実施の形態との違いは、NRZデータ信号DINとクロック信号CLKとからRZデータ信号PINを生成するデータ変換器8をインパルス発生器1の前段に設けている点である。
図13(A)〜図13(F)に、データ変換器8に入力されるNRZデータ信号DIN、データ変換器8に入力されるクロック信号CLK、データ変換器8からインパルス発生器1に入力されるRZデータ信号PIN、インパルス発生器1によって生成される短パルス信号POUT、受信用アンテナ3で受信される短パルス信号RIN、パルス検出器4から出力されるNRZデータ信号ROUTの例を示す。
第1、第2の実施の形態では、インパルス発生器1において、データ信号PIN中の立ち上がり部分あるいは立ち下がり部分に同期して短パルスを出力するため、送信器への入力信号がRZデータ信号である必要があった。これに対して、本実施の形態では、インパルス発生器1の前段にNRZ→RZ変換を行うデータ変換器8を挿入することで、送信器をNRZデータ形式の入力信号に対応させることができる。
NRZ→RZ変換を行うデータ変換器8の最も簡易な構成としては、NRZデータ信号DINとクロック信号CLKとの論理積演算(AND)の結果を出力する論理積回路等が例に挙げられる。
本発明は、誘電体導波路を伝送路とする信号伝送技術に適用することができる。
1…インパルス発生器、2…送信用アンテナ、3…受信用アンテナ、4…パルス検出器、5…誘電体導波路、6…送信アンプ、7…受信アンプ、8…データ変換器、9,10…整合回路、IC40,IC41…コンパレータ、Q10,Q12…PMOSトランジスタ、Q11,Q13…NMOSトランジスタ、D40,D41…ダイオード、R10,R11,R40,R41…抵抗、C40,C41…容量。
Claims (8)
- 短パルス信号を伝送媒体である誘電体導波路に送出する送信器と、
前記誘電体導波路を伝搬した短パルス信号を受信してデータ信号を復元する受信器とを有し、
前記送信器は、
入力されたRZデータ信号の立ち上がりまたは立ち下がりに同期した短パルス信号を生成するインパルス発生器と、
このインパルス発生器によって生成された短パルス信号を前記誘電体導波路に送出する送信用アンテナとを備え、
前記受信器は、
前記誘電体導波路を伝搬した短パルス信号を受信する受信用アンテナと、
この受信用アンテナによって取り込まれた短パルス信号をRZデータ信号またはNRZデータ信号に変換するパルス検出器とを備えることを特徴とする通信システム。 - 請求項1記載の通信システムにおいて、
前記送信器のインパルス発生器は、
ゲート端子がインパルス発生器の信号入力端子に接続され、ソース端子が正側電源電圧に接続されたPMOSトランジスタと、
ゲート端子が前記信号入力端子に接続され、ドレイン端子が前記PMOSトランジスタのドレイン端子に接続されたNMOSトランジスタと、
このNMOSトランジスタのソース端子とインパルス発生器の信号出力端子との間に設けられた整合回路とから構成され、
前記信号入力端子に入力されたRZデータ信号の立ち下がりのタイミングで前記信号出力端子から短パルス信号を出力することを特徴とする通信システム。 - 請求項1記載の通信システムにおいて、
前記送信器のインパルス発生器は、
ゲート端子がインパルス発生器の信号入力端子に接続されたPMOSトランジスタと、
ゲート端子が前記信号入力端子に接続され、ドレイン端子が前記PMOSトランジスタのドレイン端子に接続され、ソース端子が負側電源電圧に接続されたNMOSトランジスタと、
前記PMOSトランジスタのソース端子とインパルス発生器の信号出力端子との間に設けられた整合回路とから構成され、
前記信号入力端子に入力されたRZデータ信号の立ち上がりのタイミングで前記信号出力端子から短パルス信号を出力することを特徴とする通信システム。 - 請求項1乃至3のいずれか1項に記載の通信システムにおいて、
前記受信器のパルス検出器は、
カソード端子がパルス検出器の信号入力端子に接続されたダイオードと、
一端が前記ダイオードのアノード端子に接続され、他端が所定のバイアス電位の電源電圧に接続された抵抗と、
一端が前記ダイオードのアノード端子に接続され、他端が前記所定のバイアス電位の電源電圧に接続された容量と、
入力端子が前記ダイオードのアノード端子に接続され、出力端子がパルス検出器の信号出力端子に接続されたコンパレータとから構成されることを特徴とする通信システム。 - 請求項1乃至3のいずれか1項に記載の通信システムにおいて、
前記受信器のパルス検出器は、
アノード端子がパルス検出器の信号入力端子に接続されたダイオードと、
一端が前記ダイオードのカソード端子に接続され、他端が所定のバイアス電位の電源電圧に接続された抵抗と、
一端が前記ダイオードのカソード端子に接続され、他端が前記所定のバイアス電位の電源電圧に接続された容量と、
入力端子が前記ダイオードのカソード端子に接続され、出力端子がパルス検出器の信号出力端子に接続されたコンパレータとから構成されることを特徴とする通信システム。 - 請求項1乃至5のいずれか1項に記載の通信システムにおいて、
さらに、前記インパルス発生器の信号出力端子と前記送信用アンテナとの間、前記受信用アンテナと前記パルス検出器の信号入力端子との間のうち少なくとも一方にアンプを設けることを特徴とする通信システム。 - 請求項1乃至6のいずれか1項に記載の通信システムにおいて、
さらに、NRZデータ信号をRZデータ信号に変換するデータ変換器を、前記インパルス発生器の前段に設けることを特徴とする通信システム。 - 短パルス信号を伝送媒体である誘電体導波路に送出する送信ステップと、
前記誘電体導波路を伝搬した短パルス信号を受信してデータ信号を復元する受信ステップとを含み、
前記送信ステップは、
入力されたRZデータ信号の立ち上がりまたは立ち下がりに同期した短パルス信号を生成するインパルス発生ステップと、
このインパルス発生ステップで生成した短パルス信号を前記誘電体導波路に送出する短パルス信号送出ステップとを含み、
前記受信ステップは、
前記誘電体導波路を伝搬した短パルス信号を受信する短パルス信号取込ステップと、
この短パルス信号取込ステップで取り込んだ短パルス信号をRZデータ信号またはNRZデータ信号に変換するパルス検出ステップとを含むことを特徴とする通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013071257A JP2014195217A (ja) | 2013-03-29 | 2013-03-29 | 通信システムおよび通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013071257A JP2014195217A (ja) | 2013-03-29 | 2013-03-29 | 通信システムおよび通信方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014195217A true JP2014195217A (ja) | 2014-10-09 |
Family
ID=51840173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013071257A Pending JP2014195217A (ja) | 2013-03-29 | 2013-03-29 | 通信システムおよび通信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014195217A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022538100A (ja) * | 2020-11-06 | 2022-08-31 | シャンハイ シンロン セミコンダクター テクノロジー カンパニー リミテッド | 復号化回路およびチップ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220264A (ja) * | 2003-01-14 | 2004-08-05 | Mitsubishi Electric Corp | 電子機器 |
JP2008061239A (ja) * | 2006-09-01 | 2008-03-13 | Korea Electrotechnology Research Inst | 1ビット高速デジタルサンプラーおよびビット決定ウィンドウを用いた超広帯域インパルス無線通信システム |
JP2010103978A (ja) * | 2008-09-25 | 2010-05-06 | Sony Corp | ミリ波誘電体内伝送装置及びその製造方法、並びに、無線伝送装置および無線伝送方法 |
JP2010183055A (ja) * | 2009-01-07 | 2010-08-19 | Sony Corp | 半導体装置、その製造方法、ミリ波誘電体内伝送装置、その製造方法、およびミリ波誘電体内伝送システム |
JP2012257012A (ja) * | 2011-06-08 | 2012-12-27 | Nippon Telegr & Teleph Corp <Ntt> | パルス発生回路 |
JP2013034075A (ja) * | 2011-08-01 | 2013-02-14 | Fujitsu Ltd | 通信装置 |
-
2013
- 2013-03-29 JP JP2013071257A patent/JP2014195217A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220264A (ja) * | 2003-01-14 | 2004-08-05 | Mitsubishi Electric Corp | 電子機器 |
JP2008061239A (ja) * | 2006-09-01 | 2008-03-13 | Korea Electrotechnology Research Inst | 1ビット高速デジタルサンプラーおよびビット決定ウィンドウを用いた超広帯域インパルス無線通信システム |
JP2010103978A (ja) * | 2008-09-25 | 2010-05-06 | Sony Corp | ミリ波誘電体内伝送装置及びその製造方法、並びに、無線伝送装置および無線伝送方法 |
JP2010183055A (ja) * | 2009-01-07 | 2010-08-19 | Sony Corp | 半導体装置、その製造方法、ミリ波誘電体内伝送装置、その製造方法、およびミリ波誘電体内伝送システム |
JP2012257012A (ja) * | 2011-06-08 | 2012-12-27 | Nippon Telegr & Teleph Corp <Ntt> | パルス発生回路 |
JP2013034075A (ja) * | 2011-08-01 | 2013-02-14 | Fujitsu Ltd | 通信装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022538100A (ja) * | 2020-11-06 | 2022-08-31 | シャンハイ シンロン セミコンダクター テクノロジー カンパニー リミテッド | 復号化回路およびチップ |
JP7263563B2 (ja) | 2020-11-06 | 2023-04-24 | シャンハイ シンロン セミコンダクター テクノロジー カンパニー リミテッド | 復号化回路およびチップ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100944774B1 (ko) | 송신 회로 및 무선 전송 장치 | |
US10419057B2 (en) | Modified current mirror circuit for reduction of switching time | |
US8502584B1 (en) | Capacitive isolation receiver circuitry | |
US9900197B1 (en) | BPSK demodulation | |
Sasaki et al. | A single-chip ultra-wideband receiver with silicon integrated antennas for inter-chip wireless interconnection | |
US8948299B2 (en) | Pulse converting and shaping communication device | |
EP3188424B1 (en) | Transmitter output driver circuits for high data rate applications, and methods of their operation | |
US7274756B2 (en) | Digital signal receiver operating beyond the -3dB frequency | |
US20160365994A1 (en) | Frequency-modulated carrier receiver using injection-locked oscillator | |
US10256854B1 (en) | Synthesizer—power amplifier interface in a wireless circuit | |
JP2007134803A (ja) | 信号伝送システム、信号送信機及び信号受信機 | |
JP5104712B2 (ja) | 送信装置 | |
JP2014195217A (ja) | 通信システムおよび通信方法 | |
US9544014B2 (en) | Pulse generator, semiconductor integrated circuit, and wireless data transmission method | |
JP2014195216A (ja) | 通信システムおよび通信方法 | |
US10623114B2 (en) | Method and apparatus for full duplex body-coupled communication | |
JP6944108B2 (ja) | 検波回路及び無線通信装置 | |
US9847777B2 (en) | Signal potential converter | |
US9219626B2 (en) | Data transmission system and data transmission method | |
US20130229165A1 (en) | Ac coupled single-ended lvds receiving circuit comprising low-pass filter and voltage regulator | |
KR100694632B1 (ko) | 쌍방향 통신용 송수신기 | |
US8781410B2 (en) | Radio communication device, transmission circuit and buffer circuit | |
US10484042B2 (en) | Bidirectional data link | |
JP6164101B2 (ja) | 復調器、受信機およびインパルス無線通信システム | |
JP5987943B1 (ja) | エッジ検出回路、半導体装置、及びバーストモード受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160119 |