JP2014187733A - 電源回路 - Google Patents

電源回路 Download PDF

Info

Publication number
JP2014187733A
JP2014187733A JP2013059036A JP2013059036A JP2014187733A JP 2014187733 A JP2014187733 A JP 2014187733A JP 2013059036 A JP2013059036 A JP 2013059036A JP 2013059036 A JP2013059036 A JP 2013059036A JP 2014187733 A JP2014187733 A JP 2014187733A
Authority
JP
Japan
Prior art keywords
signal
feedback loop
current
feedback
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013059036A
Other languages
English (en)
Other versions
JP5904964B2 (ja
Inventor
Chen Kong Teh
チェンコン テー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013059036A priority Critical patent/JP5904964B2/ja
Priority to US14/014,901 priority patent/US9190910B2/en
Publication of JP2014187733A publication Critical patent/JP2014187733A/ja
Application granted granted Critical
Publication of JP5904964B2 publication Critical patent/JP5904964B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0009Devices or circuits for detecting current in a converter
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

【課題】負荷電流が小さい軽負荷時に消費電力を抑えると共に、擬似的な電流モード制御が可能な電源回路を提供することを目的とする。
【解決手段】出力電圧Voutの情報をフィードバックする第1のフィードバックループと、負荷電流Ioutの情報としてインダクタ電流ILをフィードバックする第2のフィードバックループを有する。負荷電流Ioutが所定の閾値より大きい時には、前記第1のフィードバックループの信号と前記第2のフィードバックループからのフィードバック電流信号を用いてPWM信号を生成する。負荷電流Ioutが所定の閾値より小さくなった場合には、第2のフィードバックループを遮断し、遮断前に保持していたフィードバック電流信号のデータを用いてPWM信号を生成する。
【選択図】図1

Description

本発明の実施形態は、電流モード制御と軽負荷モード制御を備えた電源回路に関する。
従来、負荷電流の大小に応じて、制御モードを電流モード制御から電圧モード制御に切替える技術が開示されている。電流モード制御では、出力電流の検知回路等が必要になるため、電圧モード制御に比べ、電力消費が大きくなる。しかしながら、電流モード制御は、負荷応答特性に優れる利点を有する。
特開平6−225530号公報
本発明の一つの実施形態は、負荷電流が小さい軽負荷時に、消費電力を抑えると共に、擬似的な電流モード制御によりパルス幅制御信号(以降 PWM信号と言う)が生成される電源回路を提供することを目的とする。
本発明の一つの実施形態によれば、出力電圧の情報をフィードバックする第1のフィードバックループを備える。負荷電流の情報をフィードバックする第2のフィードバックループを備える。前記第1のフィードバックループの信号と前記第2のフィードバックループの信号からPWM信号を生成する制御回路を備える。前記PWM信号によりオン/オフが制御されるスイッチング素子を備える。前記負荷電流が所定の閾値より小さい場合には、前記第2のフィードバックループを遮断すると共に、遮断前に前記第2のフィードバックループから取得した保持データを用いて前記PWM信号を生成することを特徴とする電源回路が提供される。
図1は、第1の実施形態に係る電源回路を示す図である。 図2は、電流モード制御から軽負荷モード制御に切替える場合の、PWM信号のDuty Dの算出方法を概念的に示す図である。 図3は、Duty Dを算出するステップの一例を示す図である。 図4は、PWM信号の補正値dの算出方法の他の例を示す図である。 図5は、PWM信号の補正値dを算出するフローを示す図である。 図6は、本実施形態の効果を示す図である。 図7は、第2の実施形態に係る電源回路を示す図である。 図8は、第3の実施形態に係る電源回路を示す図である。
以下に添付図面を参照して、実施形態にかかる電源回路を詳細に説明する。なお、これら実施形態により本発明が限定されるものではない。
(第1の実施形態)
図1は、第1の実施形態に係る電源回路を示す図である。本実施形態の電源回路は、入力端子1と出力端子2を有する。入力端子1には、直流電源3が接続される。入力端子1には、PMOSスイッチングトランジスタ4のソース電極が接続される。PMOSスイッチングトランジスタ4のドレイン電極は、インダクタ7の一端に接続される。NMOSスイッチングトランジスタ5のドレイン電極は、インダクタ7の一端に接続され、ソース電極は、接地される。PMOSスイッチングトランジスタ4とNMOSスイッチングトランジスタ5のゲート電極には、駆動回路11の出力が供給される。インダクタ7の他端は、出力端子2に接続される。出力端子2には、コンデンサ8の一端が接続される。コンデンサ8の他端は、接地される。インダクタ7とコンデンサ8は、平滑回路を構成する。出力端子2には、所定の負荷回路が接続されるが省略している。
出力電圧Voutは、出力電圧Voutのフィードバックループを構成するADコンバータ9に供給され、デジタル値に変換される。ADコンバータ9の出力は、誤差算出回路14に供給される。誤差算出回路14では、ADコンバータ9の出力と所定の参照電圧Vref(図示せず)が比較され、その誤差信号errorが算出される。誤差信号errorは、補償回路15に供給される。補償回路15は、誤差算出回路14の出力を受け、出力電圧Voutが参照電圧Vrefに等しくなるようにPID(Proportional Integral Derivative)制御を行い、その制御の為の制御信号Ictrlを出力する。補償回路15には、出力する制御信号Ictrlを保持するメモリ回路(図示せず)を備える。制御信号Ictrlは、Duty演算回路16と有限オートマトン18に供給される。
有限オートマトン18は、電源回路の動作を電流モード制御から軽負荷モード制御に切替える所定の閾値の情報を保持している。負荷電流の情報をフィードバックして制御を行う電流モード制御では、制御信号Ictrlは、負荷電流Ioutに応じた値を示す。従って、制御信号Ictrlを検知することにより、負荷電流Ioutの大小を検知することが可能となる。有限オートマトン18は、制御信号Ictrlと所定の閾値を比較し、その比較結果に応じて、モード切替信号modeを出力する。負荷電流Ioutに応じて変化する制御信号Ictrlが、所定の閾値よりも小さい場合には、電源回路の制御モードを電流モード制御から軽負荷モード制御に切替えるモード切替信号modeを有限オートマトン18が出力する。
電流センサ6は、インダクタ7に供給される電流IL(以降 インダクタ電流と言う)をセンスする。例えば、電流センサ6は、インダクタ7に直列に接続された所定の抵抗(図示せず)において、インダクタンス電流ILによって生じる電圧降下を検知する差動増幅器(図示せず)で構成される。電流センサ6の出力は、ADコンバータ10に供給され、デジタル値に変換される。ADコンバータ10の出力(以降 フィードバック電流信号という)Isenseが、検知回路13とデジタル比較回路19に供給される。検知回路13は、フィードバック電流信号Isenseを検知し、フィードバック電流信号Isenseの傾きSlope、ピーク値Peak、及びDuty Dを検知する。Duty Dは、出力電圧Voutが所望の電圧になるように電源回路の動作を制御するPWM信号がHighレベルの期間を示す。Duty Dの期間において、PMOSスイッチングトランジスタ4がオンとなり、出力電圧Voutを上昇させる動作が行われる。インダクタ電流ILは、インダクタ7とコンデンサ8による平滑回路により平滑化され、負荷電流Ioutとして出力される。従って、インダクタ電流ILの情報を負荷電流Ioutの情報のフィードバック信号として用いることが出来る。
検知回路13は、フィードバック電流信号Isenseの傾き値Slope、ピーク値Peak、及びDuty Dを、内蔵するメモリ(図示せず)に保持する。検知回路13が検知したフィードバック電流信号Isenseの傾き値Slope、ピーク値Peak、及びDuty Dを示すデータが、Duty演算回路16に供給される。Duty演算回路16は、補償回路15からの制御信号Ictrlと検知回路13からのフィードバック電流信号Isenseの傾き値Slope、ピーク値Peak、及びDuty Dのデータから、新たなDuty Dを算出し、PWM生成回路17に供給する。PWM生成回路17は、Duty演算回路16からの出力信号に基き、新たなPWM信号を生成する。
ADコンバータ10の出力信号は、デジタル比較回路19の非反転入力端(+)に供給される。デジタル比較回路19の反転入力端子(−)には、補償回路15からの制御信号Ictrlが供給される。デジタル比較回路19での比較動作により、ADコンバータ10からの信号が制御信号Ictrlより大きくなると、RSラッチ回路20のリセット端子Rに信号が供給される。RSラッチ回路20のセット端子Sには、電源回路のスイッチング周波数を設定するクロック信号clockが供給される。RSラッチ回路20からは、パルスの立上りがクロック信号clockに制御され、立下りがデジタル比較回路19の出力で制御されるPWM信号が出力される。RSラッチ回路20の出力は、セレクタ12に供給される。
セレクタ12の出力は、有限オートマトン18からのモード切替信号modeにより選択される。負荷電流Ioutが所定の閾値より大きい場合には、RSラッチ回路20からの信号が選択され、駆動回路11に供給される。駆動回路11の出力信号により、PMOSスイッチングトランジスタ4とNMOSスイッチングトランジスタ5のオン/オフが制御される。
軽負荷モード制御が選択された場合には、有限オートマトン18からのモード切替信号modeにより、電流センサ6とADコンバータ10の動作は停止される。例えば、電流センサ6を構成する差動増幅器(図示せず)、及び、ADコンバータ10を、モード切替信号modeに応答するスイッチ(図示せず)により電源供給ライン(図示せず)から切り離すことで、動作を停止させることが出来る。これにより、電流センサ6からADコンバータ10を経る電流フィードバックループが遮断される。セレクタ12は、有限オートマトン18からのモード切替信号modeに応答してPWM生成回路17からの出力信号を選択して駆動回路11に供給する。
電流フィードバックループが遮断された場合のPWM信号の生成ステップは以下の通りとなる。有限オートマトン18からモード切替信号modeが出力されると電流センサ6とADコンバータ10の動作が停止される。検知回路13に保持されていたフィードバック電流信号Isenseの傾き値Islope、ピーク値Ipeak、及びPWM信号のDuty Dが、Duty演算回路16に供給される。Duty演算回路16では、補償回路15からの制御信号Ictrlと検知回路13からの信号に基き、新たなDuty Dを算出する。新たな、Duty Dは、PWM生成回路17に供給される。PWM生成回路17の出力はセレクタ12に供給される。モード切替信号modeに応答して、セレクタ12は、PWM生成回路17の出力を選択し、駆動回路11に供給する。駆動回路11の出力は、PMOSスイッチングトランジスタ4、及びNMOSスイッチングトランジスタ5のゲート電極に供給される。PWM生成回路17からの出力信号に応じてPMOSスイッチングトランジスタ4とNMOSスイッチングトランジスタ5のオン/オフが制御される。
本実施形態に係る電源回路においては、モード切替信号modeにより電流フィードバックループが遮断されても、検知回路13が保持していたデータを用いて、新たなPWM信号のDuty Dを算出する構成となる。従って、軽負荷モード制御では、電圧フィードバックループからの制御信号Ictrlと電流フィードバックループからの出力に応じて生成された検知回路13に保持されていたデータを用いた、擬似的な電流モード制御を実行することが出来る。軽負荷モード制御では、電流センサ6、並びに、ADコンバータを停止させることにより、消費電力が軽減され、変換効率を高めた電源回路が提供される。負荷電流Ioutが所定の閾値を超えて大きくなった場合には、有限オートマトン18からのモード切替信号modeの出力が停止し、電流センサ6、及びADコンバータ10を有する電流フィードバックループが復帰して、通常の電流モード制御に移行する。
図2は、電流モード制御から軽負荷モード制御に切替える場合の、PWM信号のDuty Dの算出方法を概念的に示す図である。図2において、期間I(before)は、電源回路のひとつ前のスイッチングサイクルの期間を示し、期間II(now)は、現在のスイッチングサイクルの期間を示す。期II(now)にて軽負荷モード制御に切替えられた場合の例を示す。図2の下段は、PWM信号、2段目はフィードバック電流信号Isense,3段目の点線はフィードバック電流信号Isenseのピーク値Ipeak,最上段は、制御信号Ictrlを示す。尚、例えば、フィードバック電流Isenseは、ADコンバータ10の出力信号で有るため、実際はデジタル値であるが、算出方法を概念的に説明する為、アナログ的に示している。
検知回路13は、期間I(before)におけるフィードバック電流信号Isenseの傾き値Islopeとピーク値IpeakとDuty Dを検知し、その情報(データ)をメモリ(図示せず)に保持している。フィードバック電流信号Isenseの傾き値Islopeは、例えば、フィードバック電流信号Isenseを所定のタイミングでサンプリングし、サンプリングした時間内でのフィードバック電流信号Isenseの増加量を検出することにより検知することが出来る。フィードバック電流信号Isenseのピーク値Ipeakは、例えば、前のタイミングでサンプリングしたIsenseの値と新たにサンプリングしたIsenseの値を比較し、前のタイミングでサンプリングした値の方が大きい場合には、前のタイミングでサンプリングした値をピーク値Ipeakとする。Duty Dは、サンプリング開始時間から、フィードバック電流信号Isenseがピーク値Ipeakに達する迄の時間を検知することにより得られる。サンプリングのタイミングにより、フィードバック電流信号Isenseの実際のピーク値と検出されたピーク値Ipeakが異なる場合も有りうるため、図2では、便宜的に両者を異ならせて表示している。
新たな期間II(now)でのDuty D(now)は、次の式(1)で示される。
D(now)=D(before)+d ・・・ (1)
ここで、補正データdは、次の式(2)で求めることが出来る。
d=Idiff/Islope ・・・ (2)
よって、新たな期間II(now)でのDuty D(now)は、次の式(3)で示すことが出来る。
D(now)=D(before)+Idiff/Islope ・・・(3)
図3は、Duty演算回路16にて、Duty D(now)を算出するステップを示す。便宜上、使用するデータに添え字before、あるいはnowを付して、対応する期間I(before)、あるいはII(now)のデータであることを示して説明する。
検知回路13に保持していた前のサイクルのDuty D(before)、フィードバック電流信号Isenseの傾き値Islope(before)、新たな期間II(now)の制御信号Ictrl(now)を読み込む(S301)。制御信号Ictrl(now)と前の期間I(before)のフィードバック電流信号Isenseのピーク値Ipeak(before)から、差分Idiffを算出する(S302)。前の期間I(before)のフィードバック電流信号Isenseのピーク値Ipeak(before)は、検知回路13に保持されている。次に、補正データd値を算出する(S303)。補正データd値は、制御信号Ictrl(now)と前の期間I(before)のフィードバック電流信号Isenseのピーク値Ipeak(before)の差分Idiffを、フィードバック電流信号Isenseの傾き値Islope(before)で割り算することにより得られる(S303)。フィードバック電流信号Isenseの傾き値Islope(before)は、検知回路13に保持されている。次に、新たなDuty D(now)を求める(S304)。新たなDuty D(now)は、前の期間I(before)のDuty D(before)に補正データdを加算することにより算出される。新たに算出されたDuty D(now)が、Duty演算回路16から出力される(S305)。新たに算出されたDuty D(now)が、PWM生成回路17に供給される。PWM生成回路17は、Duty演算回路16から供給されたDuty D(now)に基き、PWM信号を生成する。
電流フィードバックループを遮断し、軽負荷モード制御への切替を行っても、保持されていた前のスイッチングサイクル期間I(before)のフィードバック電流信号Isenseの所定のデータを用いて、新たなDuty D(now)を算出することが出来る。従って、軽負荷モード制御への切り替えを、スムーズに実行することが出来る。尚、Duty D(now)の算出にあたって、補正データdを、制御信号Ictrl(now)と電流フィードバックループ遮断前に保持したフィードバック電流信号Isenseのピーク値Ipeak(before)を用いて算出したが、フィードバック電流信号Isenseのピーク値Ipeak(before)に変えて、制御信号Ictrl(before)を用いても良い。制御信号Ictrl(now)と制御信号Ictrl(before)の差分をIdiffとして用い、既述の算出ステップと同様の算出ステップにより補正データdを算出することが出来る。制御信号Ictrl(before)は、例えば、PID制御を行う補償回路15の所定のメモリ(図示せず)に保持しておくことが出来る。尚、制御信号Ictrl(now)が、前の期間I(before)のフィードバック電流信号Isenseのピーク値Ipeak(before)、あるいは、制御信号Ictrl(before)より小さく、差分Idiffが負の値になる場合には、Duty D(now)は、D(before)から補正データd分だけ減算される。
図4は、補正データdの他の算出方法を示す図である。本算出方法においては、補正データdを割り算で求める代わりに、足し算により求める。図4において、フィードバック電流信号Isenseの傾き値Islopeは、所定の単位時間当たりの増加値を示す。補償回路15から出力される制御信号Ictrl(now)と前の期間I(before)のフィードバック電流信号Isenseのピーク値Ipeak(before)との差分Idiffに、フィードバック電流信号Isenseの傾き値Islopeが何回存在するかを計算することにより、補正データdを算出することが出来る。除算回路に比べ、簡易な回路構成で補正データdを算出することが出来る。
図5は、図4の算出方法による補正データdの算出のフローを示す図である。前の期間I(before)のフィードバック電流信号Isenseの傾き値Islope(before)と、新たな期間II(now)の制御信号Ictrl(now)と前の期間I(before)のフィードバック電流信号Isenseのピーク値Ipeak(before)との差分Idiffを読み込む(S501)。1ずつ計数のカウント数iを増やす(S502)。フィードバック電流Isenseの傾き値Islopeを、1単位ずつ加算させる(S503)。補正データdも1ずつ加算する(S504)。フィードバック電流信号Isenseの傾き値Islopeの合計値Istepと、新たな期間II(now)の制御信号Ictrl(now)と前の期間I(before)のフィードバック電流信号Isenseのピーク値Ipeak(before)との差分Idiffを比較する(S505)。合計値IstepがIdiffより大きい場合には(S505,Yes)、その時の補正データd(i)を出力する(S506)。合計値IstepがIdiffより小さい場合には(S505,No)、カウントを継続する。以上のステップにより、除算回路を用いることなく、カウンタ回路(図示せず)と加算回路(図示せず)により、補正データdを求めることが出来る。
図6は、本実施形態の効果を示す図である。横軸は、負荷電流Iout、縦軸は、電力消費を示す。図6には、負荷電流Ioutが、0.001A(アンペア)、0.01A(アンペア)、及び、0.1A(アンペア)の時の電力消費の大小を示している。図6において、電流フィードバックループlossは、既述した電流センサ6とADコンバータ10による電力消費を示す。電圧フィードバックループlossは、ADコンバータ9による電力消費を示す。switching lossは、PMOSスイッチングトランジスタ4とNMOSスイッチングトランジスタ5のゲート電極側の容量により、オン/オフに伴って生じる電力消費を示す。conduction lossは、PMOSスイッチングトランジスタ4とNMOSスイッチングトランジスタ5のオン抵抗による電力消費、インダクタ7及び配線抵抗による電力消費等を示す。各棒グラフは、左側が電流モード制御による制御の場合を示し、右側が軽負荷モード制御による制御の場合のシミュレーション結果を示す。いずれの場合も、軽負荷モード制御による制御において、消費電力が大幅に低減する。特に、負荷電流が小さい場合に、その効果が大きく、高い変換効率を得ることが出来る。
(第2の実施形態)
図7は、第2の実施形態に係る電源回路を示す。既述の実施形態に係る電源回路の構成要素に対応する構成要素には、同一の符号を付し、説明を省略する。本実施形態に係る電源回路は、アナログ比較回路22を有する。アナログ比較回路22の非反転入力端(+)には、電流センサ6により検知されたインダクタ電流ILのアナログ信号が供給される。アナログ比較回路22の反転入力端(−)には、DAコンバータ21でアナログ値に変換された制御信号Ictrlが供給される。
電流モード制御においては、RSラッチ回路20からの出力で制御されたPWM信号により駆動回路11が制御され、PMOSスイッチングトランジスタ4とNMOSスイッチングトランジスタ5のオン/オフが制御される。有限オートマトン18からのモード切替信号modeにより軽負荷モード制御に切替られた場合には、電流センサ6とADコンバータ10を含む電流フィードバックループが遮断される。第1の実施形態と同様、検知回路13に保持した前の期間I(before)のフィードバック電流信号Isenseの傾き値Islope(before)、ピーク値Ipeak(before)、Duty D(before)、補償回路15からの制御信号Ictrl(before)を用いてDuty D(now)がDuty演算回路16にて算出され、PWM生成回路17に供給される。PWM生成回路17の出力信号とRSフリップ回路20の信号が、セレクタ12に供給される。モード切替信号modeに応答して、PWM生成回路17の出力信号とRSラッチ回路20の信号がセレクタ12により選択され、駆動回路11に供給される。
第2の実施形態によれば、軽負荷時に消費電力が軽減された制御を、アナログ比較回路22を用いて構成することが出来る。アナログ比較回路22は、差動増幅器(図示せず)を用いて構成することが出来る為、回路構成が簡素化される。
(第3の実施形態)
図8は、第3の実施形態に係る電源回路を示す図である。既述の実施形態に係る電源回路の構成要素に対応する構成要素には、同一の符号を付し、説明を省略する。本実施形態に係る電源回路は、電流センサ6からの信号をデジタル値に変換するADコンバータ10の出力が、検知回路23に供給される。検知回路23は、ADコンバータ10のフィードバック電流信号Isenseから、フィードバック電流信号Isenseの傾き値Islopeを検知する。
有限オートマトン18は、補償回路15からの制御信号Ictrlと所定の閾値を比較する。有限オートマトン18は、負荷電流Ioutが小さくなり、制御信号Ictrlが所定の閾値より小さくなった場合に、保持制御信号freezeを出力する。有限オートマトン18からの保持制御信号freezeは、補償回路15、検知回路23、ADコンバータ10、及び電流センサ6に供給される。電流センサ6とADコンバータ10は、保持制御信号freezeが供給されると、電源から切り離され、動作が停止する。これにより、インダクタ電流ILの情報を検知回路23にフィードバックする電流フィードバックループが遮断される。検知回路23は、保持制御信号freezeを受け、フィードバック電流信号Isenseの傾き値Islopeのデータを保持する。フィードバック電流信号Isenseの傾き値Islopeの検知は、既述した方法により検知することが出来る。
電流モード制御の時のDuty D(now)は、次の式(4)で示される。
D(now)=D(before)+Idiff/Islope ・・・(4)
ここで、D(before)は、前のスイッチングサイクルI(before)で検知され、Duty演算回路24のメモリ(図示せず)に保持されていた信号である。Idiffは、今のスイッチングサイクルの期間II(now)の制御信号Ictrl(now)と前のスイッチングサイクルI(before)のIctrl(before)の差分を示す。フィードバック電流信号Isenseの傾き値Islopeは、前のスイッチングサイクルI(before)で検知されたフィードバック電流信号Isenseの傾き値Islope(before)である。フィードバック電流信号Isenseの傾き値Islope(before)は、電源回路のスイッチングサイクル毎に更新される。
軽負荷モード制御の時、すなわち、有限オートマトン18から保持制御信号freezeが出力され、電流フィードバックループが遮断された場合のDuty D(now)は、次の式(5)で示される。
D(now)=D(freeze)+Idiff/Islope ・・・(5)
ここで、D(freeze)は、保持制御信号freezeにより電流フィードバックループが遮断される前に算出され、Duty演算回路24に保持されていたデータである。Idiffは、補償回路15から出力されるIctrl(now)と保持制御信号freezeが出力される前の制御信号Ictrl(freeze)の差分を示す。Ictrl(freeze)は、例えば、Duty演算回路24の所定のメモリ(図示せず)に保持されている。フィードバック電流信号Isenseの傾き値Islope(freeze)は、保持制御信号freezeが出力される前に検知回路23の所定のメモリ(図示せず)に保持されていたデータである。フィードバック電流信号Isenseの傾き値Islope(freeze)と制御信号Ictrl(freeze)は、保持制御信号freezeが解除されるまで、Duty演算回路24の所定のメモリ(図示せず)内に保持され、Duty D(now)の算出に使用される。
本実施形態においては、電流モード制御と軽負荷モード制御の切り替えは、有限オートマトン18からの保持制御信号freezeに応じて切替えられる。電流モード制御においては、電源回路のスイッチングサイクル毎に更新されるフィードバック電流信号Isenseの傾き値Islope(before)を用いてDuty D(now)が算出される。負荷電流Ioutが小さい軽負荷モード制御においては、検知回路23に保持されたフィードバック電流信号Isenseの傾き値Islope(freeze)を用いて、Duty D(now)を算出する。従って、負荷電流が小さい軽負荷モード制御に切り替えた場合でも、消費電力が低減された、擬似的な電流モード制御での制御を実行することが出来る。尚、有限オートマトン18からの保持制御信号freezeを補償回路15に供給することにより、保持制御信号freezeに応答して補償回路15に保持されているデータを瞬時に補正し、制御信号Ictrlを変更することが出来る。電流モード制御と軽負荷モード制御では、制御の伝達関数が異なる。従って、制御モードの切替、すなわち、保持制御信号freezeに応じて補償回路15の補償係数を瞬時に切替えることにより、安定した回路動作が提供される。また、本実施形態によれば、電流モード制御の場合も軽負荷モード制御の場合も、駆動回路11は、PWM生成回路25の出力により制御される構成である。制御モードの切替に応じて出力を選択するセレクタは不要となり、回路構成が簡素化される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 入力端子、2 出力端子、3 直流電源、4 PMOSスイッチングトランジスタ、5 NMOSスイッチングトランジスタ、6 電流センサ、7 インダクタ、8 コンデンサ、9及び10 ADコンバータ、11 駆動回路、12 セレクタ、13 検知回路、14 誤差算出回路、15 補償回路、16 Duty演算回路、17 PWM生成回路、18 有限オートマトン、19 デジタル比較回路、20 RSラッチ回路、21 DAコンバータ、22 アナログ比較回路、23 検知回路、24 Duty演算回路、25 PWM生成回路。

Claims (9)

  1. 出力電圧の情報をフィードバックする第1のフィードバックループと、負荷電流の情報をフィードバックする第2のフィードバックループと、前記第1のフィードバックループの信号と前記第2のフィードバックループの信号から制御信号を形成する制御回路と、前記制御信号によりオン/オフが制御されるスイッチング素子を備えた電源回路において、
    前記負荷電流が所定の閾値より小さい場合には、前記第2のフィードバックループを遮断すると共に、前記第2のフィードバックループの遮断前に前記第2のフィードバックループのフィードバック電流信号から取得した保持データを用いて前記制御信号を生成することを特徴とする電源回路。
  2. 前記スイッチング素子の出力電流が供給されるインダクタを具備し、前記第2のフィードバックループは、前記スイッチング素子から前記インダクタに供給されるインダクタ電流の情報を前記フィードバック電流信号として帰還させることを特徴とする請求項1に記載の電源回路。
  3. 前記第2のフィードバックループは、前記インダクタ電流を検知する電流センサと、前記電流センサの出力をデジタル信号に変換するADコンバータを具備し、前記電流センサと前記ADコンバータの動作を停止させて、前記第2のフィードバックループを遮断することを特徴とする請求項1又は2に記載の電源回路。
  4. 前記保持データは、前記フィードバック電流信号の傾きを示すデータを含むことを特徴とする請求項1乃至3のいずれか一項に記載の電源回路。
  5. 前記保持データは、前記フィードバック電流信号のピーク値を示すデータと、前記制御信号のDutyを示すデータを含むことを特徴とする請求項1乃至4のいずれか一項に記載の電源回路。
  6. 前記第1のフィードバックループを経て供給される信号と、前記第2のフィードバックループを経て供給される両方の信号を用いて前記制御信号を生成する第1の制御モードと、前記第2のフィードバックループが遮断された時に前記第2のフィードバックループの遮断前に前記第2のフィードバックループのフィードバック電流信号から取得した保持データを用いて前記制御信号を生成する第2の制御モードを有し、前記第1及び第2の制御モードに応じて、前記スイッチング素子に供給する制御信号を選択する選択回路を備えることを特徴とする請求項1乃至5のいずれか一項に記載の電源回路。
  7. 前記第2のフィードバックループを遮断した場合には、遮断前に取得した前記フィードバック電流信号の傾きを示すデータを用いて前記制御信号を生成し、前記第2のフィードバックループが動作している場合には、電源回路のスイッチングサイクル毎に更新される前記フィードバック電流信号の傾きを示すデータを用いて前記制御信号を生成することを特徴とする請求項1乃至4のいずれか一項に記載の電源回路。
  8. 前記負荷電流が所定の閾値より小さい場合の前記制御信号のDutyは、前記第2のフィードバックループの遮断前のスイッチングサイクルのDutyの値を、前記第2のフィードバックループの遮断前に前記フィードバック電流信号から取得した保持データを用いて算出した補正値により補正することにより算出されることを特徴とする請求項1乃至7のいずれか一項に記載の電源回路。
  9. 直流電源が接続される入力端子と、
    出力端子と、
    第1、第2及び第3の電極を有し、前記第1の電極が前記入力端子に接続されるスイッチング素子と、
    前記スイッチング素子の第2の電極に一端が接続され、他端が前記出力端子に接続されるインダクタンス素子と、
    前記出力端子の電圧情報をフィードバックする第1のフィードバックループと、
    前記インダクタンス素子に供給される電流を検知する電流センサと、前記電流センサの出力信号をデジタル値に変換するADコンバータを備え、前記インダクタンス素子に供給される電流情報をフィードバックする第2のフィードバックループと、
    前記第1及び第2のフィードバックループの信号からPWM信号を生成する制御信号生成手段と、
    前記制御信号生成手段の出力信号を、前記スイッチング素子の第3の電極に供給する手段と、
    前記第1のフィードバックループの信号が所定の閾値より小さい場合には、前記電流センサと前記ADコンバータの動作を停止させるモード切替信号を出力する手段とを具備することを特徴とする電源回路。
JP2013059036A 2013-03-21 2013-03-21 電源回路 Expired - Fee Related JP5904964B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013059036A JP5904964B2 (ja) 2013-03-21 2013-03-21 電源回路
US14/014,901 US9190910B2 (en) 2013-03-21 2013-08-30 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059036A JP5904964B2 (ja) 2013-03-21 2013-03-21 電源回路

Publications (2)

Publication Number Publication Date
JP2014187733A true JP2014187733A (ja) 2014-10-02
JP5904964B2 JP5904964B2 (ja) 2016-04-20

Family

ID=51568695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059036A Expired - Fee Related JP5904964B2 (ja) 2013-03-21 2013-03-21 電源回路

Country Status (2)

Country Link
US (1) US9190910B2 (ja)
JP (1) JP5904964B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806617B1 (en) * 2016-09-09 2017-10-31 Dialog Semiconductor (Uk) Limited Switch mode power converter with overshoot and undershoot transient control circuits
EP3499669A1 (en) * 2017-12-13 2019-06-19 Ovh Circuit and system implementing a smart fuse for a power supply
US10700603B2 (en) 2017-12-13 2020-06-30 Ovh Circuit and system implementing a power supply configured for spark prevention
US10326373B1 (en) * 2017-12-29 2019-06-18 Texas Instruments Incorporated Programmable switching converter
CN108549447B (zh) * 2018-03-23 2020-01-21 成都芯源***有限公司 一种供电电源及其控制方法
WO2021072748A1 (en) * 2019-10-18 2021-04-22 Texas Instruments Incorporated Dc-dc converter with current loop gain
US11736016B2 (en) 2021-08-25 2023-08-22 Dialog Semiconductor (Uk) Limited Switching converter with improved load transient response and method of operating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008079378A (ja) * 2006-09-19 2008-04-03 Toshiba Corp 電子機器
JP2009100607A (ja) * 2007-10-19 2009-05-07 Hitachi Computer Peripherals Co Ltd デジタル制御電源装置
JP2009284709A (ja) * 2008-05-23 2009-12-03 Rohm Co Ltd スイッチング電源装置および携帯機器
JP2010200517A (ja) * 2009-02-26 2010-09-09 Fujitsu Semiconductor Ltd 電源制御装置、電源制御方法および電子機器
JP2010200450A (ja) * 2009-02-24 2010-09-09 Fujitsu Semiconductor Ltd 半導体集積回路および電源装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2975381B2 (ja) 1989-09-05 1999-11-10 株式会社豊田自動織機製作所 スイッチ素子の駆動回路
JP2838819B2 (ja) 1993-01-26 1998-12-16 サンケン電気株式会社 複数のスイッチング電源装置を並列接続した直流電源装置
JP3688448B2 (ja) * 1997-10-02 2005-08-31 富士通株式会社 スイッチング電源装置
JP3744680B2 (ja) * 1998-03-31 2006-02-15 富士通株式会社 電源装置、および電源回路の制御方法
JP4099972B2 (ja) 2001-10-26 2008-06-11 富士ゼロックス株式会社 電源装置および出力制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008079378A (ja) * 2006-09-19 2008-04-03 Toshiba Corp 電子機器
JP2009100607A (ja) * 2007-10-19 2009-05-07 Hitachi Computer Peripherals Co Ltd デジタル制御電源装置
JP2009284709A (ja) * 2008-05-23 2009-12-03 Rohm Co Ltd スイッチング電源装置および携帯機器
JP2010200450A (ja) * 2009-02-24 2010-09-09 Fujitsu Semiconductor Ltd 半導体集積回路および電源装置
JP2010200517A (ja) * 2009-02-26 2010-09-09 Fujitsu Semiconductor Ltd 電源制御装置、電源制御方法および電子機器

Also Published As

Publication number Publication date
US20140285172A1 (en) 2014-09-25
JP5904964B2 (ja) 2016-04-20
US9190910B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP5904964B2 (ja) 電源回路
US9502976B2 (en) Power supply circuit and control method for the same
JP5507980B2 (ja) スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法
CN108206628B (zh) 用于进行动态峰值电流控制的频率检测
US9735680B2 (en) Constant on-time pulse width control-based scheme including capabilities of fast transient response and adaptively adjusting on-time pulse width
US7911193B2 (en) Discontinuous conduction mode control circuit and method for synchronous converter
JP6211916B2 (ja) スイッチングレギュレータ
JP6203688B2 (ja) 電源回路とその制御方法
US9602000B2 (en) Power supply circuit and control method thereof
JP5802638B2 (ja) 昇降圧型電源回路
JP2009291006A (ja) 電圧変換装置、電圧変換方法、およびデューティ比決定プログラム
JP2012010577A (ja) 過電流保護回路および過電流保護方法
JP2008206239A (ja) 半導体装置
KR20060049915A (ko) Dc-dc 컨버터 회로
JP5791582B2 (ja) スイッチング電源装置及びそれを用いた電源システム
JP5625958B2 (ja) 出力電圧切替機能を備えたスイッチング電源装置
JP2011188226A (ja) 電磁誘導負荷の制御装置
JP2016025748A (ja) 電源システムおよび制御装置
JP2011142810A (ja) 非絶縁電圧変換器(non−isolatedvoltageconverter)を動作させる制限器(limiter)および方法を使用する可変電流制限器、電源およびポイント・オブ・ロード変換器(pointofloadconverter)
JP2014165937A (ja) 半導体装置
US9401650B2 (en) Power supply apparatus
JP2010146380A (ja) ソフトスタート回路及びそのソフトスタート回路を備えた電源回路
CN110071631A (zh) Dc-dc转换器及控制参考电压的方法
JP2011167013A (ja) スイッチング電源回路及びその負荷短絡保護方法
JP2013162539A (ja) Led駆動回路およびこれを用いた電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160315

R151 Written notification of patent or utility model registration

Ref document number: 5904964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees