JP2014187678A - 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 - Google Patents
可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 Download PDFInfo
- Publication number
- JP2014187678A JP2014187678A JP2013146341A JP2013146341A JP2014187678A JP 2014187678 A JP2014187678 A JP 2014187678A JP 2013146341 A JP2013146341 A JP 2013146341A JP 2013146341 A JP2013146341 A JP 2013146341A JP 2014187678 A JP2014187678 A JP 2014187678A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable
- impedance matching
- reactance
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Plasma Technology (AREA)
- Networks Using Active Elements (AREA)
Abstract
【課題】連続的にリアクタンス値を変更することができる可動部のない可変リアクタンス素子を提供する。
【解決手段】可変リアクタンス素子1は、インダクタLとスイッチ回路101の直列回路、その直列回路に印加される交流電圧vを検出する電圧検出器102、スイッチ回路101内のスイッチング素子Q1,Q2の駆動信号SC1を生成するスイッチ駆動回路103、及びスイッチ駆動回路103の駆動信号SC1の生成を制御するための制御信号を生成する制御部104を含む。制御部104が交流電圧vの各周期におけるスイッチング素子Q1,Q2のオン開始点とオン時間を制御することによりインダクタLを流れるインダクタ電流iLを制御して可変リアクタンス素子1のインピーダンス値を変化させる。
【選択図】図1
【解決手段】可変リアクタンス素子1は、インダクタLとスイッチ回路101の直列回路、その直列回路に印加される交流電圧vを検出する電圧検出器102、スイッチ回路101内のスイッチング素子Q1,Q2の駆動信号SC1を生成するスイッチ駆動回路103、及びスイッチ駆動回路103の駆動信号SC1の生成を制御するための制御信号を生成する制御部104を含む。制御部104が交流電圧vの各周期におけるスイッチング素子Q1,Q2のオン開始点とオン時間を制御することによりインダクタLを流れるインダクタ電流iLを制御して可変リアクタンス素子1のインピーダンス値を変化させる。
【選択図】図1
Description
本発明は、可変リアクタンス素子、その可変リアクタンス素子を用いて高周波電源と負荷とのインピーダンス整合を行うインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源に関する。
高周波電源からプラズマ処理装置に高周波電力を供給してプラズマ処理装置内にプラズマを発生させ、そのプラズマを用いて半導体ウェハの薄膜形成やエッチング処理などを行うプラズマ処理システムが知られている。そのプラズマ処理システムでは、プラズマ処理中に高周波電源からプラズマ処理装置に効率良く高周波電力を供給するため、高周波電源とプラズマ処理装置との間に高周波電源と負荷とのインピーダンス整合を自動的に行うインピーダンス整合装置が設けられている。
従来、プラズマ処理システムに用いられるインピーダンス整合装置として、図23,図24に示す構成のインピーダンス整合装置が提案されている。図23,図24は、それぞれ特許第3183914号、米国特許第5654679号の各公報に提案されているインピーダンス整合装置である。
図23に示すインピーダンス整合装置100は、装置内の入力端子対と出力端子対との間に、インダクタL1とバリアブルコンデンサC1のL型回路からなる二端子対回路と、信号ライン上にインダクタL2とバリアブルコンデンサC2を直列接続した回路からなる二端子対回路とを縦続接続した可変リアクタンス回路を内蔵する。
バリアブルコンデンサC1,C2は、互いに対向している一対の電極の一方をそれぞれモータM1,M2によって回転させることにより電極対向面積を変化させ、それにより容量値を変化させるタイプのバリアブルコンデンサである。インピーダンス整合装置100は、バリアブルコンデンサC1とバリアブルコンデンサC2の容量値を変化させて高周波電源とプラズマ処理装置とのインピーダンス整合を行う。
図24に示すインピーダンス整合装置200は、装置内の入力端子対と出力端子対との間に、コンデンサCn(n=1,2,…N)とスイッチ回路SWn(n=1,2,…N)の直列回路を並列に複数個接続した二端子対回路201と、信号ライン上にインダクタ202とコンデンサ203を直列接続した二端子対回路とを縦続接続した可変リアクタンス回路を内蔵する。
インピーダンス整合装置200は、スイッチ回路SWnによって信号ラインと接地ラインとの間に並列に接続されるコンデンサCnの個数を制御することによりコンデンサCnの合成容量値Csumを変化させて高周波電源とプラズマ処理装置とのインピーダンス整合を行う。
図23に示すインピーダンス整合装置100では、モータM1,M2によって一方の電極を回転させて電極対向面積を変化させる(容量値を変化させる)タイプのバリアブルコンデンサC1,C2を用いているので、長期間の使用によってバリアブルコンデンサC1,C2の可動部が劣化し、これによりインピーダンス整合装置100が損傷するという問題がある。
図24に示すインピーダンス整合装置200では、コンデンサC1,C2,…Cnに可動部がないので、上記の経時劣化の問題は少ないが、周波数が固定の場合、合成容量値Csumが離散的に変化するので、微調整を可能にしようとすると、非常に多くのコンデンサCnとスイッチ回路SWnの直列回路が必要になるという問題がある。従って、設計上の理由などでコンデンサCnとスイッチ回路SWnの直列回路の数が制限されると、インピーダンス整合ができない場合が生じる。
本発明は、リアクタンス値を変化させるための可動部がなく、周波数が固定であっても確実にインピーダンス整合を行うことができる可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源を提供することを目的とする。
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
本発明の第1の側面によって提供される可変リアクタンス素子は、インダクタと、前記インダクタに直列に接続されたスイッチ手段と、前記インダクタと前記スイッチ手段の直列回路に印加される交流電圧を検出する電圧検出手段と、前記交流電圧の極性が負から正に変化する電圧零点からT/4(T:前記交流電圧の周期)が経過した基準時点が検出される毎に、各基準時点からの前記スイッチ手段をオンにするオン開始点とそのオン開始点からのオン時間を制御する制御手段と、を備え、前記制御手段で前記インダクタを流れる電流を制御することによりインピーダンスが変化することを特徴とする(請求項1)。
好ましい実施の形態によれば、前記スイッチ手段は、第1の整流素子と第1のスイッチング素子を直列に接続した第1の直列回路と、前記第1の整流素子とは極性を逆にした第2の整流素子と第2のスイッチング素子を直列に接続した第2の直列回路との並列回路で構成され、前記制御手段は、各基準時点からT/2が経過するまでの第1の期間では前記第1の直列回路を導通させ、(各基準時点+T/2)からT/2が経過するまでの第2の期間では前記第2の直列回路を導通させるように、前記スイッチ手段を制御する(請求項2)。この実施の形態の場合、前記制御手段は、前記オン時間をT/2の固定値で制御するとよい(請求項3)。
また、前記第1のスイッチング素子と前記第2のスイッチング素子は、互いに異なるタイプの半導体スイッチ素子であるとよい(請求項4)。或いは、前記第1のスイッチング素子と前記第2のスイッチング素子は、同一タイプの半導体スイッチ素子であるとよい(請求項5)。
また、前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加されるとよい(請求項6)。
好ましい他の実施の形態によれば、前記スイッチ手段は、同一タイプの2個の半導体スイッチ素子を極性を逆向きに直列接続した回路若しくは互いに異なるタイプの2個の半導体スイッチ素子を直列接続した回路で構成され、前記制御手段は、前記2個の半導体スイッチ素子のオン開始点及びオン時間が同期するように制御する(請求項7)。
更に、他の実施の形態によれば、前記スイッチ手段は、2つの同一タイプの半導体スイッチ素子を極性を逆向きに接続した直列回路を2個直列に接続した回路若しくは2つの互いに異なるタイプの半導体スイッチ素子を直列に接続した直列回路を2個直列に接続した回路で構成され、前記制御手段は、前記直列に接続した2つの回路が同期してオン状態となるように制御する(請求項8)。
他の実施の形態において、前記制御手段は、各基準時点から前記オン開始点までの遅れ時間をΔtsとすると、前記オン時間を(T/2−2・Δts)に制御するとよい(請求項9)。また、前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加されるとよい(請求項10)。
本発明の第2の側面によって提供されるインピーダンス整合装置は、高周波電源と負荷との間に設けられ、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、請求項1乃至10のいずれかに記載の可変リアクタンス素子を含む、少なくとも1つのリアクタンス電流可変回路を備えたインピーダンス整合回路を有し、前記可変リアクタンス素子内のインダクタを流れる電流を変化させることにより前記リアクタンス電流可変回路のインピーダンス値を変化させて前記高周波電源と前記負荷とのインピーダンス整合を行うことを特徴とする(請求項11)。
好ましい実施の形態によれば、前記インピーダンス整合回路は、前記高周波電源が接続される入力ポートに並列に接続される第1のリアクタンス電流可変回路と、前記負荷が接続される出力ポートに並列に接続される第2のリアクタンス電流可変回路と、前記第1のリアクタンス電流可変回路と前記第2のリアクタンス電流可変回路との間に接続されるインダクタと、を含むとよい(請求項12)。
好ましい他の実施の形態によれば、前記リアクタンス電流可変回路には、当該リアクタンス電流可変回路のインピーダンス値の可変点として複数のオン開始点が予め設定されており、前記インピーダンス整合装置のTパラメータに関する情報が予め前記リアクタンス電流可変回路の可変点毎に取得され、各Tパラメータに関する情報が前記インピーダンス可変回路の可変点に対応付けて記憶されたTパラメータ記憶手段と、前記インピーダンス整合装置の前記高周波電源が接続される入力ポートにおいて、前記高周波電源から前記負荷側に進行する進行波と前記負荷から前記高周波電源側に進行する反射波を含む入力側高周波情報を検出する高周波情報検出手段と、前記高周波情報検出手段で検出された入力側高周波情報と、前記Tパラメータ記憶手段に記憶された、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するTパラメータに関する情報とを用いて、所定の第1の演算処理により、前記インピーダンス整合装置の前記負荷が接続される出力ポートにおける進行波と反射波とを含む出力側高周波情報を算出する高周波情報算出手段と、前記高周波情報算出手段で算出される前記出力側高周波情報と、前記Tパラメータ記憶手段に記憶された全てのTパラメータに関する情報とを用いて、所定の第2の演算処理により、前記リアクタンス電流可変回路を各Tパラメータに関する情報に対応する可変点に調整したと仮定した場合の前記入力ポートにおける入力側反射係数を算出する反射係数算出手段と、前記反射係数算出手段で算出された複数の入力側反射係数のうち、予め設定された目標値に最も近い入力側反射係数を抽出し、その入力側反射係数に対応する前記リアクタンス電流可変回路の可変点に関する情報をインピーダンス整合の調整点として特定するインピーダンス調整点特定手段と、前記インピーダンス調整点特定手段により特定された前記リアクタンス電流可変回路の可変点に関する情報に基づいて、前記リアクタンス電流可変回路のインピーダンス値を調整するインピーダンス調整手段と、を更に備えるとよい(請求項13)。
また、前記入力側高周波情報に含まれる進行波と反射波はそれぞれ入力側進行波電圧と入力側反射波電圧であり、前記出力側高周波情報に含まれる進行波と反射波はそれぞれ出力側進行波電圧と出力側反射波電圧であり、前記第1の演算処理は、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するTパラメータに関する情報を用いて、前記高周波情報検出手段で検出された入力側進行波電圧と入力側反射波電圧をそれぞれ前記出力側進行波電圧と前記出力側反射波電圧に変換する演算処理であり、前記第2の演算処理は、前記Tパラメータ記憶手段に記憶された各Tパラメータに関する情報を用いて、前記高周波情報算出手段で算出された前記出力側進行波電圧と前記出力側反射波電圧を前記インピーダンス整合装置の入力ポートにおける進行波電圧と反射波電圧に変換した後、当該反射波電圧を当該進行波電圧で除して前記入力側反射係数を算出する演算処理であるとよい(請求項14)。
また、前記Tパラメータ記憶手段に記憶されたTパラメータに関する情報は、実測した前記インピーダンス整合装置のSパラメータのデータと前記Sパラメータの実測値をTパラメータに変換する変換プログラムのデータ、若しくは実測した前記インピーダンス整合装置のSパラメータを所定の変換式によりTパラメータに変換したデータであるとよい(請求項15)。更に、前記負荷は、プラズマ処理装置であるとよい(請求項16)。
本発明の第3の側面によって提供される高周波電源は、本発明の第2の側面によって提供されるインピーダンス整合装置を内蔵したことを特徴とする(請求項17)。
本発明によれば、可変リアクタンス素子をインダクタとスイッチ手段の直列回路で構成し、基準時点(直列回路に印加される交流電圧の極性が負から正に変化する電圧零点からT/4(T:交流電圧の周期)が経過した時点)が検出される毎に、その基準時点からのオン開始点とそのオン開始点からのオン時間を制御してインダクタを流れる電流を変化させ、これにより可変リアクタンス素子のインピーダンスを変化させるので、可変リアクタンス素子のインピーダンスを変化させるための可動部の劣化に起因する可変リアクタンス素子の損傷等が生じことがない。
また、スイッチ手段の各基準時点からのオン開始点をほぼ連続的に変化させることによって可変リアクタンス素子のインダクタを流れる電流をほぼ連続的に変化させることができるので、高周波電源と負荷とのインピーダンス整合を行うインピーダンス整合装置に適用した場合、高周波電源から出力される高周波電力の周波数が固定であっても任意の負荷インピーダンスに対して確実にインピーダンス整合を行うことができる。
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
図1は、本発明に係る可変リアクタンス素子の第1の実施形態の回路構成を示す図である。
第1の実施形態に係る可変リアクタンス素子1は、インダクタLと、インダクタLに直列に接続されたスイッチ回路101Aと、インダクタLとスイッチ回路101Aの直列回路に印加される交流電圧vを検出する電圧検出器102と、スイッチ回路101内のスイッチング素子Q1,Q2の駆動信号SC1,SC2を生成し、スイッチ回路101Aに出力するスイッチ駆動回路103と、スイッチ駆動回路103の駆動信号SC1,SC2の生成を制御するための制御信号を生成し、スイッチ駆動回路103に出力する制御回路104を含む。
なお、図1では、インダクタL以外にスイッチ回路101A、電圧検出器102、スイッチ駆動回路103および制御回路104を含むが、スイッチ回路101A乃至制御回路104は、後述するように、インダクタLを流れる電流を制御することにより当該インダクタLのインピーダンスを変化させる働きをする回路であるから、可変リアクタンス素子1全体が電子制御による可変インダクタ若しくはバリアブルインダクタとなっている。
スイッチ回路101Aは、整流素子D1とスイッチング素子Q1を直列に接続した第1のスイッチ回路と、整流素子D1とは極性を逆にした整流素子D2とスイッチング素子Q2を直列に接続した第2のスイッチ回路を並列に接続した回路である。本実施形態では、スイッチング素子Q1にNチャネル型のMOSFETを用い、スイッチング素子Q2にPチャネル型のMOSFETを用い、整流素子D1,D2にダイオードを用いている。スイッチング素子Q1,Q2のスイッチング特性は略同一であり、整流素子D1,D2の整流特性も略同一である。
第1のスイッチ回路は、ダイオードD1のカソードとMOSFET(Q1)のドレインを接続した回路である。ダイオードD1のアノードはインダクタLに接続され、MOSFET(Q1)のソースはグランドに接続されている。一方、第2のスイッチ回路は、ダイオードD2のアノードとMOSFET(Q2)のドレインを接続した回路である。ダイオードD2のカソードはインダクタLに接続され、MOSFET(Q2)のソースはグランドに接続されている。
第1のスイッチ回路は、インダクタLの信号線側からグランド側に流れる電流(以下、「正方向インダクタ電流iL+」という。)を制御する回路であり、第2のスイッチ回路は、インダクタLのグランド側から信号線側に流れる電流(以下、「負方向インダクタ電流iL-」という。)を制御する回路である。
可変リアクタンス素子1は、交流電圧vの極性が負から正に変化する電圧零点からT/4(T:交流電圧vの周期)が経過した時点を基準時点とし、制御回路104が、基準時点毎に基準時点からのスイッチング素子Q1,Q2のオン開始点とそのオン開始点からのオン時間を制御することによりインダクタLを流れる正方向インダクタ電流iL+と負方向インダクタ電流iL-を変化させ、これにより可変リアクタンス素子1のインピーダンスが可変となる素子である。
インダクタLにA・sin(2πf・t)(A:交流電圧vの振幅、f:交流電圧vの周波数[MHz])の交流電圧vを印加とすると、図2(a)に示すように、インダクタLには、交流電圧vに対してπ/2だけ位相が遅れたインダクタ電流iL=B・sin(2πf・t−π/2)=−B・cos(2πf・t)(B:電流iLの振幅)が流れる。このインダクタ電流iLは、各基準時点trから(tr+T)の時点までの各期間(以下、「[tr〜(tr+T)]の期間」と表記する。)において、trから(tr+T/2)の期間には正方向インダクタ電流iL+が流れ、(tr+T/2)から(tr+T)(次のtr)の期間には負方向インダクタ電流iL-が流れる電流である。
各[tr〜(tr+T)]の期間において、基準時点trからのスイッチング素子Q1のオン開始点ts1をΔts(但し、0≦Δts≦T/4)、基準時点trからのスイッチング素子Q2のオン開始点ts2を(Δts+T/2)とすると、Δts=0に設定すると、インダクタLには、図2(b)に示すように、図2(a)に示すインダクタ電流iLと同一の波形のインダクタ電流iLが流れる。
一方、Δtsを0<Δts<T/4に設定すると、インダクタLには、図3(b)に示すように、[tr〜(tr+T/2)]の期間には(tr+T/4)の時点を中心に(T/2−2・Δts)の期間だけ山形の正方向インダクタ電流iL+が流れ、[(tr+T/2)〜(tr+T)]の期間には(tr+3・T/4)の時点を中心に(T/2−2・Δts)の期間だけ谷形の負方向インダクタ電流iL-が流れる。このインダクタ電流iLは、正方向インダクタ電流iL+と負方向インダクタ電流iL-が2・Δts(≠0)の時間間隔で交互に流れる電流である。
Δtsを増大すると、時間間隔2・Δtsが大きくなるとともに、正方向インダクタ電流iL+と負方向インダクタ電流iL-がそれぞれ減少するので、各周期のインダクタ電流iLは減少する。そして、Δts=T/4に設定すると、正方向インダクタ電流iL+及び負方向インダクタ電流iL-の流れる期間(T/2−2・Δts)はゼロになるので、インダクタ電流iLはゼロとなる。従って、Δtsを0からT/4まで変化させると、インダクタ電流iLの実効値をB/[√(2)]からゼロまで変化させることができる。
インダクタLを流れるインダクタ電流iLが変化すると、交流電圧vは変化しないから、v=Zm・iLよりインダクタLのインピーダンス値Zmは恰も変化したように動作する。従って、インダクタ電流iLを制御することによって可変リアクタンス素子1のインピーダンス値Zmを制御することができる。
第1の実施形態では、[tr〜(tr+T/4)]の期間を(N−1)等分してN個(例えば、100個)のオン開始点ts1を設定するとともに、[(tr+T/2)〜(tr+3・T/4)]の期間を(N−1)等分してN個のオン開始点ts2を設定し、制御部104によってオン開始点ts1,オン開始点ts2を[ts1,ts2]=[ts1,ts1+T/2]の関係で制御することにより可変リアクタン素子1のインピーダンス値(リアクタンス値)をN種類変更できるようになっている。
オン開始点ts1,オン開始点ts2を変化させると、図2(b),図3(b)に示すように、正方向インダクタ電流iL+が流れる時間Ta1と負方向インダクタ電流iL-が流れる時間Ta2が変化する。このため、オン開始点ts1,オン開始点ts2が変化するのに応じてスイッチング素子Q1のオン時間Ts1とスイッチング素子Q2のオン時間Ts2をそれぞれ時間Ta1と時間Ta2に合わせるようにしてもよいが、この方法は制御が複雑になる。正方向インダクタ電流iL+が流れる時間Ta1と負方向インダクタ電流iL-が流れる時間Ta2は、Δts=0でT/2となり、Δtsを増大すのに応じて小さくなるから、第1の実施形態では、オン時間Ts1,オン時間Ts2をT/2に固定してオン時間Ts1,オン時間Ts2の制御を簡単にしている。
制御部104は、例えば、CPU(Central Processing Unit)、ROM(Read Only Memory)及びRAM(Random Access Memory)含むマイクロコンピュータで構成される。制御部104は、マイクロコンピュータに代えてFPGA(Field Programmable Gate Array)で実現することも可能である。制御部104には、可変リアクタンス素子1のリアクタンス可変点Xn(nは、オン開始点ts1,ts2の組に付した識別番号。n=1,…N)のデータとして、オン開始点ts1,オン開始点ts2を[ts1,ts1+T/2]の関係で制御するためのN個のデータが記憶されたメモリ105(例えば、EEPROM等の不揮発メモリ)が設けられている。図1ではメモリ105を制御部104内に設けた構成にしているが、メモリ105を制御部104に外部接続する構成でもよい。
基準時点trからの遅れ時間のピッチをΔt=(T/4)÷(N−1)とすると、n番目のリアクタンス可変点Xnのオン開始点ts1(n),ts2(n)((n)は、n番目のリアクタンス可変点Xnの値であることを示す。以下、同じ。)は、ts1(n)=(n−1)・Δt、ts2(n)=(n−1)・Δt+T/2で表わされる。1番目のリアクタンス可変点X1は、ts1(1)=0、ts2(1)=T/2であるから、インダクタ電流iLが最大となる可変点である。また、N番目のリアクタンス可変点X1は、ts1(N)=T/4、ts2(N)=3・T/4であるから、インダクタ電流iLがゼロとなる可変点である。
メモリ105には、リアクタンス可変点Xnに対応したアドレスnの記憶領域にオン開始点ts1(n),ts2(n)の組のデータ[(n−1)・Δt,(n−1)・Δt+T/2]が記憶されている。
制御部104では、CPUがROMに記憶された処理プログラムを実行することにより可変リアクタンス素子1のリアクタンス可変点Xnを変更する制御が行われる。制御部104は、可変リアクタンス素子1のリアクタンス値をk番目のリアクタンス可変点Xkの値に設定する場合、メモリ105からリアクタンス可変点Xkのデータ[(k−1)・Δt,(k−1)・Δt+T/2]を読み出す。制御部104は、電圧検出器102から出力される交流電圧vから極性が負から正に変わる電圧零点を検出する。
制御部104は、電圧零点を検出する毎に、その検出時点から(T/4+(k−1)・Δt)が経過した時点(基準時点trから(k−1)・Δtだけ遅れた時点)をオン開始点ts1(k)として検出し、その検出信号をスイッチ駆動回路103に出力する。また、制御部104は、電圧零点の検出時点から(3・T/4+(k−1)・Δt)が経過した時点(基準時点trから((k−1)・Δt+T/2)だけ遅れた時点)をオン開始点ts2(k)として検出し、その検出信号をスイッチ駆動回路103に出力する。これらの検出信号は、スイッチ駆動回路103にスイッチング素子Q1の駆動を制御する駆動信号SC1とスイッチング素子Q2の駆動を制御する駆動信号SC2を生成させるための制御信号である。
スイッチ駆動回路103は、制御部104から入力されるオン開始点ts1(k)(=T/4+(k−1)・Δt)の検出信号に基づき、オン開始点ts1(k)でスイッチング素子Q1をオン状態にし、オン開始点ts1(k)からオン時間Ts1=T/2が経過した時点でスイッチング素子Q1をオフ状態にする駆動信号SC1を生成し、スイッチ回路101Aに出力する。また、制御部104から入力されるオン開始点ts2(k)(=3・T/4+(k−1)・Δt)の検出信号に基づき、オン開始点ts2(k)でスイッチング素子Q2をオン状態にし、オン開始点ts2(k)からオン時間Ts2=T/2が経過した時点でスイッチング素子Q2をオン状態にする駆動信号SC2を生成し、スイッチ回路101Aに出力する。
図1では、スイッチング素子Q1にNチャネル型MOSFETを用い、スイッチング素子Q2にPチャネル型のMOSFETを用い、スイッチング素子Q1のオン時間Ts1とスイッチング素子Q2のオン時間Ts2のオン時間Ts2をT/2に設定しているので、駆動信号SC1と駆動信号SC2の矩形波は、図2(c)(d),図3(c),(d)に示すように、同一の矩形波となる。このため、図1では、スイッチ駆動回路103が駆動信号SC1のみを生成し、スイッチング素子Q1,Q2の両方のゲートに入力している。
図2(c),図3(c)において、駆動信号Sc1の各立ち上り時点がスイッチング素子Q1のオン開始点ts1に相当し、駆動信号Sc1の各立ち下がり時点がスイッチング素子Q2のオン開始点ts2に相当する。また、駆動信号Sc1のハイレベル期間は、スイッチング素子Q1のオン時間Ts1に相当し、駆動信号Sc1のローレベル期間は、スイッチング素子Q2のオン時間Ts2に相当する。図2は、可変リアクタンス素子1をリアクタンス可変点X1に制御したときの波形図であるから、オン開始点ts1とオン開始点ts2はそれぞれtrと(tr+T/2)に制御されている。図3は、可変リアクタンス素子1をリアクタンス可変点Xk(0<k<N)に制御したときの波形図であるから、オン開始点ts1とオン開始点ts2はそれぞれ(tr+Δts)(但し、Δts=(k−1)・Δt)と(tr+T/2+Δts)に制御されている。
スイッチ回路101Aでは、スイッチ駆動回路103から入力される駆動信号SC1でMOSFET(Q1)とMOSFET(Q2)がオン・オフ駆動される。これにより、インダクタLには、図2(b),図3(b)に示したようなインダクタ電流iLが流れる。
交流電圧vの周波数fがプラズマ処理システムで規定されている、例えば、13.56[MHz]の場合、周期Tは、0.074[μ秒]である。例えば、N=100に設定すると、オン開始点ts1,ts2の切換ステップΔtは、Δt=(T/4)÷N=0.074/400=0.185[n秒]となり、可変リアクタンス素子1のリアクタンス値をほぼ連続的に変化させることができる。
なお、スイッチ回路101Aに代えて、図4に示すように、スイッチング素子Q2をNチャネル型のMOSFETで構成したスイッチ回路101Bにしてもよい。この場合は、スイッチ駆動回路103’からスイッチング素子Q2のゲートに駆動信号SC1のレベルを反転した駆動信号SC2が入力される。
また、可変リアクタンス素子1をプラズマ処理システムのインピーダンス整合装置に適用した場合、インピーダンス整合装置には数百ボルトの高周波電圧が入力され、可変リアクタンス素子1に非常に高い交流電圧vが掛かるので、スイッチング素子Q1及びスイッチング素子Q2の耐圧が問題となる。
この場合は、図5に示すように、可変リアクタンス素子1を高周波電圧vが流れる信号線にトランスTを介して接続するとよい。可変リアクタンス素子1には高周波電圧vのレベルがトランスTによって減圧されて印加されるので、トランスTの巻線比を調節することにより可変リアクタンス素子1に印加される電圧v’をスイッチング素子Q1及びスイッチング素子Q2の耐圧を満たすようにすることができる。
図6は、本発明に係る可変リアクタンス素子の第2の実施形態の回路構成を示す図である。
第2の実施形態に係る可変リアクタンス素子1’は、第1の実施形態に係る可変リアクタンス素子1に対して、スイッチ回路101Aを同一特性のNチャネル型MOSFETからなる2つのスイッチング素子Q1,Q2を極性逆向きにして直列接続したスイッチ回路101C若しくはスイッチ回路101Dに変更したものである。
図6(a)に示すスイッチ回路101Cは、MOSFET(Q1)とMOSFET(Q2)のソース同士が接続され、MOSFET(Q1)のドレインはインダクタLに接続され、MOSFET(Q2)のドレインはグランドに接続されている。一方、図6(b)に示すスイッチ回路101Dは、スイッチ回路101Cに対してMOSFET(Q1)とMOSFET(Q2)の接続順を入れ替えたものである。スイッチ回路101Dでは、MOSFET(Q1)とMOSFET(Q2)のドレイン同士が接続され、MOSFET(Q2)のソースはインダクタLに接続され、MOSFET(Q1)のソースはグランドに接続されている。
スイッチ回路101C,101Dは、MOSFET(Q1)とMOSFET(Q2)の両ゲートに正電圧が印加されると、MOSFET(Q1)とMOSFET(Q2)が共にオン状態になり、インダクタLに電流が流れるようになる。図3で説明したように、[tr〜(tr+T/2)]の期間には(tr+T/4)の時点を中心に(T/2−2・Δts)の期間だけ正方向インダクタ電流iL+が流れ、[(tr+T/2)〜(tr+T)]の期間には(tr+3・T/4)の時点を中心に(T/2−2・Δts)の期間だけ負方向インダクタ電流iL-が流れるので、MOSFET(Q1)とMOSFET(Q2)の各ゲートには、(tr+T/4)の時点を中心に(T/2−2・Δts)の期間だけハイレベルとなり、(tr+3・T/4)の時点を中心に(T/2−2・Δts)の期間だけハイレベルとなる駆動信号Sc1と駆動信号Sc2が入力される。
従って、第1の実施形態に係る可変リアクタンス素子1では、MOSFET(Q1)とMOSFET(Q2)のオン開始点ta1,ta2に関係なくMOSFET(Q1)とMOSFET(Q2)のオン時間Ts1,Ts2をT/2に固定していたが、第2の実施形態に係る可変リアクタンス素子1’では、MOSFET(Q1)とMOSFET(Q2)のオン時間Ts1,Ts2は、MOSFET(Q1)とMOSFET(Q2)のオン開始点ta1(k),ta2(k)に連動して(T/2−2・(k−1)・Δt)に制御される。
図7,図8は、可変リアクタンス素子1’の交流電圧v、駆動信号SC1,SC2、インダクタ電流iLの関係を示す波形図である。図7は、可変リアクタンス素子1をリアクタンス可変点X1に制御したときの波形図で、図2に対応する波形図である。また、図8は、可変リアクタンス素子1をリアクタンス可変点Xk(0<k<T/4)に制御したときの波形図で、図3に対応する波形図である。
可変リアクタンス素子1’では、可変リアクタンス素子1をリアクタンス可変点X1に制御した場合、[tr〜(tr+T/2)]と[(tr+T/2)〜(tr+T)]の両期間は駆動信号SC1,SC2をハイレベルにしなければならないので、駆動信号SC1,SC2は、図7(c),(d)に示されるように、基準時点trと(tr+T/2)の各時点で瞬時的にローレベルになるパルス信号となる。この場合は、スイッチング素子Q1,Q2が実質的に常時オン状態となるから、インダクタ電流iLはiL=−B・cos(2πf・t)となる。
一方、可変リアクタンス素子1をリアクタンス可変点Xk(0<k<T/4)に制御した場合、スイッチング素子Q1,Q2のオン時間Ts1,Ts2を電流が流れている時間Ta1,Ta2に制御するために、駆動信号SC1,SC2は、図8(c),(d)に示されるように、ハイレベル期間が(T/2−2・Δts)(但し、Δts=(k−1)・Δt)となるパルス信号となる。従って、N番目のリアクタンス可変点XNでは、Δts=(N−1)・Δt=T/4となり、駆動信号SC1,SC2はローレベルの信号となるので、スイッチング素子Q1,Q2はオフ状態、インダクタ電流iLは0となる。
第2の実施形態に係る可変リアクタンス素子1’も第1の実施形態に係る可変リアクタンス素子1と同様に、駆動信号SC1と駆動信号SC2は同一波形となり、図6(a)では、MOSFET(Q1)とMOSFET(Q2)のソース電位が共通になるので、スイッチ駆動回路103では駆動信号SC1のみが生成され、MOSFET(Q1)とMOSFET(Q2)の両ゲートに入力される。一方、図6(b)では、MOSFET(Q1)とMOSFET(Q2)のソース電位が共通ではないので、スイッチ駆動回路103で駆動信号Sc1と当該駆動信号Sc1とはローレベル電位が異なる駆動信号Sc2が生成され、MOSFET(Q1)とMOSFET(Q2)のゲートにそれぞれ入力される。
図6では、第2の実施形態に係る可変リアクタンス素子1’として、2つのNチャネル型のMOSFETを逆直列接続したスイッチ回路101C若しくはスイッチ回路101Dを用いる例を示したが、図9に示すNチャネル型のMOSFETとPチャネル型のMOSFETを直列接続したスイッチ回路101E若しくはスイッチ回路101Fを用いてもよい。
図9(a)に示すスイッチ回路101Eは、Nチャネル型のMOSFET(Q1)のソースとPチャネル型のMOSFET(Q2)のドレインが接続され、MOSFET(Q1)のドレインはインダクタLに接続され、MOSFET(Q2)のソースはグランドに接続されている。一方、図9(b)に示すスイッチ回路101Fは、スイッチ回路101Eに対してMOSFET(Q1)とMOSFET(Q2)の接続順を入れ替えたものである。スイッチ回路101Fでは、Pチャネル型のMOSFET(Q2)のソースとNチャネル型のMOSFET(Q1)のドレインが接続され、MOSFET(Q2)のドレインはインダクタLに接続され、MOSFET(Q1)のソースはグランドに接続されている。
図9に示すスイッチ回路101E,101FでもMOSFET(Q1)とMOSFET(Q2)の各ゲートに、(tr+T/4)の時点を中心に(T/2−2・Δts)の期間だけオン状態にし、(tr+3・T/4)の時点を中心に(T/2−2・Δts)の期間だけオン状態にする駆動信号Sc1と駆動信号Sc2が入力される。スイッチ回路101E,101Fでは、MOSFET(Q1)とMOSFET(Q2)のチャネルタイプが異なるので、駆動信号Sc2の波形は、駆動信号Sc1のレベルを反転した波形となる。
可変リアクタンス素子1”における制御部104及びスイッチ駆動回路103,103’によるインピーダンス値Zmの変更制御は、上述した可変リアクタンス素子1における制御部104及びスイッチ駆動回路103,103’によるインピーダンス値Zmの変更制御と同じである。従って、可変リアクタンス素子1”のリアクタンス可変点Xnの変更動作の説明は省略する。
可変リアクタンス素子1’でもスイッチング素子Q1及びスイッチング素子Q2の耐圧が問題となる場合は、図10に示すように、可変リアクタンス素子1’を高周波電圧vが流れる信号線にトランスTを介して接続するようにすれば、可変リアクタンス素子1’に印加される電圧v’をスイッチング素子Q1及びスイッチング素子Q2の耐圧を満たすようにすることができる。
また、スイッチング素子Q1及びスイッチング素子Q2の耐圧対策として、図11に示す回路のスイッチ回路101Gを用いてもよい。スイッチ回路101Gは、スイッチ回路101Cを2個以上直列接続したもので、図11はスイッチ回路101Cを2個、直列接続したものである。また、スイッチ回路101C内の極性を逆向きに接続するMOSFETの数は、2個に限定されるものではない。
複数のMOSFETを直列に接続した回路または極性を逆向きに接続した回路の耐圧は、1個のMOSFETの耐圧よりも高くなるので、スイッチ回路101Gの耐圧をスイッチ回路101Cよりも高くすることができる。
MOSFET(Q1)とMOSFET(Q2)をそれぞれ同一チャネル型の複数個のMOSFETの直列回路に置き換える方法は、図1、図4に示したスイッチ回路101A,101Bや図6、図9に示したスイッチ回路101D、スイッチ回路101E及びスイッチ回路101Fにも適用することができる。また、上述したトランスTを用いる耐圧対策と第1,第2のスイッチング素子Q1,Q2を複数個のMOSFETの直列回路で構成する耐圧対策を組み合わせるようにしてもよい。
上記の実施形態では、スイッチング素子としてMOSFETを用いた例を説明しているが、MOSFET以外の半導体スイッチ素子を用いてもよい。
図12は、第1の実施形態に係る可変リアクタンス素子1を用いたインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。
図12に示すプラズマ処理システムは、高周波電源2と、第1の実施形態に係る可変リアクタンス素子1を用いたインピーダンス整合装置3と、プラズマ処理装置4を含む。高周波電源2とインピーダンス整合装置3の間は、所定の特性インピーダンスZo(例えば、50[Ω])の伝送線路5で接続され、プラズマ処理装置4は、インピーダンス整合装置3の出力ポートP2に直結されている。本実施形態では特性インピーダンスZoを50[Ω]としているが、特性インピーダンスZoは50[Ω]に限定されるものではない。
プラズマ処理装置4は、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をチャンバー内に封入し、そのチャンバー内に高周波電力を供給してプラズマを発生させ、そのプラズマを用いて被加工物に薄膜形成処理やエッチング処理を行う装置である。プラズマ処理装置4は、図示は省略しているが、ガスや被加工物を封入する密閉可能なチャンバーと、チャンバー内のガス圧を調整する減圧ポンプと、チャンバー内で供給された高周波電力を放電させる一対の電極を備える。
高周波電源2は、プラズマ処理装置4に所定の高周波(例えば、2.0[MHz]、13.56[MHz]、40[MHz]等)の電力を供給する装置である。プラズマ処理システムでは、プラズマ処理における高周波電源2の出力電力のプロファイルが予め設定される。高周波電源2は、出力電力を制御する機能を備え、プラズマ処理では予め設定されたプロファイルに基づいて制御した高周波電力を出力する。高周波電源2は、図示は省略しているが、内部に高周波信号(電圧信号)を発生する高周波信号発生回路と、高周波信号発生回路で発生した高周波信号をを増幅するD級アンプ等で構成されるパワーアンプと、このパワーアンプに直流電圧を供給するDC−DCコンバータとを備え、予め設定されたプロファイルに基づきパワーアンプに入力する直流電圧を制御することによってパワーアンプから出力される高周波電力を制御する。
インピーダンス整合装置3は、プラズマ処理中に高周波電源2とプラズマ処理装置4とのインピーダンス整合を自動的に行って高周波電源2から出力される電力を効率良くプラズマ処理装置4に供給する機能を果たす。プラズマ処理装置4は、プラズマ処理中に被加工物の状態が変化するのに応じて一対の電極間の通電状態が変化するため、インピーダンス整合装置3の出力ポートP2からプラズマ処理装置4側を見たインピーダンスZL(以下、「負荷インピーダンスZL」という。)が変化する。負荷インピーダンスZLが変化するのに応じてインピーダンス整合装置3の入力ポートP1のインピーダンスZin(入力ポートP1からプラズマ処理装置4側を見たインピーダンス。以下、「インピーダンス整合装置3の入力インピーダンスZin」という。)も変化する。
インピーダンス整合装置3内には、図1に示す回路構成の可変リアクタンス素子1を用いたリアクタンス電流可変回路302a,302bが設けられており、インピーダンス整合装置3は、そのリアクタンス電流可変回路302a,302bのリアクタンス電流を変化させることによって入力インピーダンスZinが入力ポートP1から高周波電源2側を見たインピーダンス(特性インピーダンスZo)に最も近い値になるように制御する。
インピーダンス整合装置3には、方向性結合器301と、リアクタンス電流可変回路302a,302bを含むインピーダンス整合回路302と、リアクタンス電流可変回路302a,302bの各リアクタンス電流を制御する制御部303とが含まれる。方向性結合器301は、入力ポートP1とインピーダンス整合回路302の間に配設され、入力ポートP1における進行波電圧vfinと反射波電圧vrinを分離して制御部303に出力する機能を果たす。進行波電圧vfinは、入力ポートP1からインピーダンス整合回路302に進行する交流電圧であり、反射波電圧vrinは、インピーダンス整合回路302から入力ポートP1に進行する交流電圧である。
制御部303は、後述するように、入力ポートP1の反射係数Γinを検出する機能と、反射係数Γinの検出値に基づいてリアクタンス電流可変回路302a,302bの各インピーダンス値を変化させ、高周波電源2とプラズマ処理装置4とのインピーダンス整合を自動的に行う機能とを備える。
制御部303は、方向性結合器301から入力される進行波電圧vfinと反射波電圧vrinを用いてvrin/vfinを演算することにより反射係数Γinを算出する。方向性結合器301に代えて、入力ポートP1における高周波電圧vin、高周波電流iin及び高周波電圧vinと高周波電流iinの位相差θを検出する高周波検出器を設けてもよい。この場合は、Γin=(Zin−Zo)/(Zin+Zo)であるから、制御部303は、高周波電圧vin、高周波電流iin及び位相差θからインピーダンス整合装置3の入力インピーダンスZinを演算し、その入力インピーダンスZinと特性インピーダンスZoを用いて上記の式より反射係数Γinを算出する。
インピーダンス整合回路302は、リアクタンス電流可変回路302a、インダクタLC及びリアクタンス電流可変回路302bのπ型回路によって構成される。リアクタンス電流可変回路302aとリアクタンス電流可変回路302bは、図1に示す可変リアクタンス素子1のインダクタLとスイッチ回路101の接続点にキャパシタCを並列に接続した回路である。可変リアクタンス素子1はインピーダンス可変のインダクタLと等価であるから、リアクタンス電流可変回路302aとリアクタンス電流可変回路302bは、インピーダンス可変のインダクタLとキャパシタCの並列回路である。従って、リアクタンス電流可変回路302aとリアクタンス電流可変回路302bは、インダクタLのインピーダンスを電子制御により変化させることにより、インダクタLとキャパシタCの並列回路のインピーダンスが可変の回路である。
なお、リアクタンス電流可変回路302a内の素子とリアクタンス電流可変回路302b内の素子とを区別するため、リアクタンス電流可変回路302a内の素子の符号には「a」の添え字を付し、リアクタンス電流可変回路302b内の素子の符号には「b」の添え字を付している。
また、図12では、リアクタンス電流可変回路302a内の可変リアクタンス素子1の制御部104とリアクタンス電流可変回路302b内の可変リアクタンス素子1の制御部104を1つの制御部303に纏めている。制御部303に内蔵されるメモリ304(EEPROM)は、リアクタンス電流可変回路302aのリアクタンス可変点Xn(0≦n≦N)とリアクタンス電流可変回路302bのリアクタンス可変点Xm(0≦m≦M)のデータを含むインピーダンス整合に必要な各種のデータを記憶するメモリである。
図13は、第2の実施形態に係る可変リアクタンス素子1’を用いたインピーダンス整合装置の回路ブロックとそのインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。
図13に示すプラズマ処理システムは、図12に示すプラズマ処理システムに対してインピーダンス整合装置3’内のインピーダンス整合回路302’のスイッチ回路302a’,302b’に第2の実施形態に係る可変リアクタンス素子1’を用いている点が異なる。
図12,図13に示すプラズマ処理システムでのインピーダンス整合装置3,3’によるインピーダンス整合方法としては、例えば、特許第4975291号に記載されたインピーダンス整合方法を用いることができる。
特許第4975291号には、インピーダンス整合装置の全てのインピーダンス調整点について、負荷を特性インピーダンスZoとした場合のインピーダンス整合装置のTパラメータを予め取得しておき、そのTパラメータを用いてインピーダンス整合装置のインピーダンス調整点を変化させた場合の当該インピーダンス整合装置の入力ポートにおける反射係数Γin(推定値)を演算し、その演算結果から反射係数Γinが最小となるインピーダンス調整点をインピーダンス整合点として整合動作を行う。
特許第4975291号に記載のインピーダンス整合方法(以下、「第1のインピーダンス整合方法」という。)は、以下の考え方に基づく方法である。
図15に示す4端子回路網Hにおいて、入力ポートP1側の4端子回路網Hに入って行く電圧a1及び4端子回路網Hから出てくる電圧b1と出力ポートP2側の4端子回路網Hに入って行く電圧a2及び4端子回路網Hから出てくる電圧b2との間には、Tパラメータ(Transmission Parameter)(T11,T12,T21,T22)を用いて、
の関係がある。
インピーダンス整合装置3,3’の入力ポートP1と出力ポートP2は、それぞれ図15の入力ポートP1、出力ポートP2に対応し、インピーダンス整合装置3,3’の入力ポートP1における進行波電圧vfin(インピーダンス整合装置3,3’に入射する電圧)と反射波電圧vrin(インピーダンス整合装置3,3’で反射した電圧)は、図15の入力ポートP1における電圧a1と電圧b1にそれぞれ対応する。また、インピーダンス整合装置3,3’の出力ポートP2における進行波電圧vfout(プラズマ処理装置4に入射する電圧)と反射波電圧vrout(プラズマ処理装置4で反射した電圧)は、図15の出力ポートP2における電圧b2と電圧a2にそれぞれ対応する。
インピーダンス整合装置3,3’が整合動作を開始する時(以下、この時を「整合動作開始時」という。)のインピーダンス調整点をP(i,j)とし、入力ポートP1における進行波電圧と反射波電圧をそれぞれvfin(i,j)、vrin(i,j)((i,j)はインピーダンス調整点P(i,j)での値であることを示す。)、出力ポートP2における進行波電圧と反射波電圧をそれぞれvfout(i,j)、vrout(i,j)とすると、進行波電圧vfin(i,j)と反射波電圧vrin(i,j)を実測し、その測定値を(1)式に代入して、
但し、T11(i,j),T12(i,j),T21(i,j),T22(i,j)はインピーダンス調整点P(i,j)でのTパラメータ
の演算を行うと、出力ポートP2における進行波電圧vfout(i,j)と反射波電圧vrout(i,j)が得られる。
の演算を行うと、出力ポートP2における進行波電圧vfout(i,j)と反射波電圧vrout(i,j)が得られる。
そして、進行波電圧vfout(i,j)と反射波電圧vrout(i,j)を(2)式に代入して、
の演算を行うと、全てのインピーダンス調整点P(n,m)について入力ポートP1側の進行波電圧vfin(n,m)と反射波電圧vrin(n,m)(n=1,2,…N、m=1,2,…M)の推定値が得られ、vrin(n,m)/vfin(n,m)を演算することにより各インピーダンス調整点P(n,m)の反射係数Γin(n,m)が得られる。
N×M個の反射係数Γin(n,m)の算出値のうち、最小値となる反射係数Γin(p,q)のインピーダンス調整点P(p,q)は、高周波電源2とプラズマ処理装置4のインピーダンス整合を最良の状態にするインピーダンス整合点と考えられるから、インピーダンス整合装置3の現在のインピーダンス整合点P(i,j)をインピーダンス整合点P(p,q)に変更する。
第1のインピーダンス整合方法は、所定の周期で全てのインピーダンス調整点P(n,m)の中からインピーダンス整合点P(p,q)を算出し、インピーダンス整合装置3,3’のインピーダンス調整点をそのインピーダンス整合点P(p,q)に変更するので、負荷インピーダンスZLの変動に対する追従性に優れる。
第1のインピーダンス整合方法を図12,図13に示すプラズマ処理システムでのインピーダンス整合装置3,3’に適用した場合は、インピーダンス整合装置3若しくはインピーダンス整合装置3’の全てのインピーダンス調整点P(n,m)(n=1,2,…N、m=1,2,…M)について、予めSパラメータ(Scattering Parameter)S11,S12,S21,S22が測定され、
の変換式でTパラメータT11,T12,T21,T22に変換されてメモリ304に記憶されている。図14に示したように、メモリ304には、調整番号sに対応するアドレスに、対応する組合せのリアクタンス可変点Xanとリアクタンス可変点Xbmのデータが記憶されるが、第1のインピーダンス整合方法を適用する場合は、そのデータに加えて(5)式で算出されたTパラメータT11,T12,T21,T22のデータが記憶されている。
図16,図17は、インピーダンス整合装置3のTパラメータを求めるための計測システムの構成図である。インピーダンス整合装置3’のTパラメータも同様の計測システムで測定することができる。
図16,図17に示す計測システムは、4ポートタイプのネットワーク・アナライザー6を用いてインピーダンス整合装置3のSパラメータ(Scattering Parameter)S11,S12,S21,S22を測定し、その測定値S11,S12,S21,S22を上記の(5)式でTパラメータT11,T12,T21,T22に変換してメモリ304に記憶するシステムである。図16は、SパラメータS11,S21を測定するための接続図を示し、図17は、SパラメータS12,S22を測定するための接続図を示している。
図16では、ネットワーク・アナライザー6の計測用信号Vmを出力する出力ポートPAとインピーダンス整合装置3の入力ポートP1との間にプリアンプ7と方向性結合器8とがシリーズに接続され、方向性結合器8の進行波出力端と反射波出力端とインピーダンス整合装置3の出力ポートP2と、がネットワーク・アナライザー6の3つの入力ポートPB,PC,PDにそれぞれ50Ω系の伝送線路で接続されている。また、ネットワーク・アナライザー6とインピーダンス整合装置2の制御部303が制御信号を伝送する所定の信号線で接続されている。
プリアンプ7は、ネットワーク・アナライザー6から出力される計測用信号Vmのレベルをインピーダンス整合装置3内のスイッチ回路101a,101bが確実にオン・オフ動作するレベルに増幅するために設けられている。ネットワーク・アナライザー6からは計測用信号Vmとしてプラズマ処理で使用される周波数(例えば、2MHzや13.56MHz)の正弦波信号が出力される。プリアンプ7から出力される計測用信号Vm’は、方向性結合器8を介してインピーダンス整合装置2の入力ポートP1に入力されるとともに、進行波出力端を経由しアッテネータATT1を介してネットワーク・アナライザー6の入力ポートPBに入力される。なお、アッテネータATT1,ATT2,ATT3は、ネットワーク・アナライザー6が損傷しないように、入力される信号のレベルを低減するために設けられている。
インピーダンス整合装置3の入力ポートP1に入力された計測用信号Vm’の一部は反射され、残りがインピーダンス整合装置3を透過して出力ポートP2から出力される。インピーダンス整合装置3の入力ポートP1で反射した信号Vm”は、方向性結合器8の反射波出力端を経由しアッテネータATT2を介してネットワーク・アナライザー6の入力ポートPCに入力される。また、インピーダンス整合装置2の出力ポートP2から出力される信号(Vm’−Vm”)は、伝送線路とアッテネータATT3を介して入力ポートPDに入力される。
インピーダンス整合装置3を図15に示す4端子回路Hと考えると、入力ポートPB,PC,PDからネットワーク・アナライザー6に入力される信号Vm’、信号Vm”、信号(Vm’−Vm”)は、それぞれ信号a1、信号b1、信号b2に対応する。SパラメータS11,S12,S21,S22は、S11=b1/a1、S12=b1/a2、S21=b2/a1、S22=b2/a2で表わされるから、ネットワーク・アナライザー6は、入力ポートPB,PC,PDから入力される信号Vm’、信号Vm”、信号(Vm’−Vm”)を用いてb1/a1=Vm”/Vm’とb2/a1=(Vm’−Vm”)/Vm’を演算することにより、Sパラメータの要素S11と要素S21を算出する。この算出結果は信号線を介して制御部303に入力され、制御部303は、算出結果S11,S21を一旦、RAMに保存する。
SパラメータS11,S21の測定では、制御部303は、所定の周期でインピーダンス調整点P(n,m)を調整番号sの順番で変化させ、インピーダンス調整点P(n,m)を変化させる毎にネットワーク・アナライザー6により算出されるSパラメータの要素S11(n,m),S21(n,m)をRAMに保存する。
制御部303は、SパラメータS11,S21の測定を開始すると、所定の周期でリアクタンス電流可変回路302a,302bに対する調整番号1、2、…N×Mに対応するインピーダンス調整点P(1,1)、P(1,2),…P(N,M)の情報(リアクタンス可変点Xan,Xbmの情報)をメモリ304から読み出す。制御部303は、電圧vaとリアクタンス可変点Xanの情報からオン開始点tSaを検出し、電圧vbとリアクタンス可変点Xbmの情報からオン開始点tSbを検出し、各検出信号をそれぞれスイッチ駆動回路103aとスイッチ駆動回路103bに出力する。スイッチ駆動回路103aは、オン開始点tSaからT/2だけオンになる駆動信号SCaを生成し、スイッチ駆動回路103bは、オン開始点tSbからT/2だけオンになる駆動信号SCbを生成する。そして、スイッチ駆動回路103aは駆動信号SCaをリアクタンス電流可変回路302aに出力し、スイッチ駆動回路103bは駆動信号SCbをリアクタンス電流可変回路302bに出力して両リアクタンス電流可変回路302a,302bのリアクタンス電流を変更する。制御部303は、リアクタンス電流可変回路302a,302bのリアクタンス電流を変更する毎にネットワーク・アナライザー6から入力されるSパラメータS11,S21の測定結果をRAMの調整番号sに対応するアドレスの記憶領域に保存する。
図17は、図16の接続構成に対してインピーダンス整合装置3の入力ポートP1と出力ポートP2の接続位置を逆にしたものである。図16では、インピーダンス整合装置3の出力ポートP2が方向性結合器8の出力端に接続され、入力ポートP1がアッテネータATT3を介してネットワーク・アナライザー6の入力ポートPDに接続されている。図17の接続では、ネットワーク・アナライザー6の入力ポートPB,PC,PDからそれぞれ入力される信号Vm’,Vm”,(Vm’−Vm”)は、図15に示す4端子回路Hの信号a2、信号b2、信号b1にそれぞれ対応する。
従って、図17では、ネットワーク・アナライザー6で入力ポートPB,PC,PDからそれぞれ入力される信号Vm’,Vm”,(Vm’−Vm”)を用いてb2/a2=Vm”/Vm’とb1/a2=(Vm’−Vm”)/Vm’を演算することにより、Sパラメータの要素S22と要素S12が算出される。SパラメータS22,S12の測定でも、制御部303はSパラメータS11,S21の測定と同様の処理を行い、リアクタンス電流可変回路302a,302bのリアクタンス電流を変更する毎にネットワーク・アナライザー6から入力されるSパラメータS22,S12の測定結果をRAMの調整番号sに対応するアドレスの記憶領域に保存する。
制御部303は、Sパラメータの測定が終了すると、インピーダンス調整点P(n,m)毎に測定したSパラメータS11(n,m),S12(n,m),S21(n,m),S22(n,m)を(5)式によりTパラメータT11(n,m),T12(n,m),T21(n,m),T22(n,m)に変換し、その変換値をメモリ304に保存する。
なお、メモリ304に変換式(5)の演算プログラムを記憶するとともに、SパラメータS11,S12,S21,S22の実測値を記憶しておき、インピーダンス整合処理において、制御部303がメモリ304から読み出したSパラメータS11,S12,S21,S22を(5)式の演算によってTパラメータT11,T12,T21,T22に変換するようにしてもよい。
図18は、インピーダンス整合装置3,3’の第1のインピーダンス整合方法を用いたインピーダンス整合動作の処理手順を示すフローチャートである。インピーダンス整合装置3,3’のインピーダンス整合動作の処理手順は、同一であるので、以下では、インピーダンス整合装置3について説明する。
プラズマ処理が開始されると、制御部303は、図18に示すフローチャートの処理手順を所定の周期で繰り返し、高周波電源2とプラズマ処理装置4のインピーダンス整合を行う。
制御部303は、方向性結合器301から入力される進行波電圧vfin(i,j)と反射波電圧vrin(i,j)を読み込み(S1)、入力ポートP1における反射係数Γin(i,j)=vrin(i,j)/vfin(i,j)を算出する(S2)。
続いて、制御部303は、反射係数Γin(i,j)を予め設定された閾値Γthと比較し(S3)、Γin(i,j)≦Γthであれば(S3:YES)、ステップS1に戻る。一方、Γin(i,j)>Γthであれば(S3:NO)、制御部303は、メモリ304からインピーダンス調整点P(i,j)に対応するTパラメータT11(i,j),T12(i,j),T21(i,j),T22(i,j)(以下、これらの成分を纏めて「T(i,j)」と表記する。また、Tパラメータの逆行列T-1の成分についても同様に「T-1(i,j)」と表記する。)を読み出し(S4)、(3)式により出力ポートP2における進行波電圧vfout(i,j)と反射波電圧vrout(i,j)を算出し、RAMに記憶する(S5)。
続いて、制御部303は、メモリ304から予め定められた順番の調整番号sに対応するTパラメータT(n,m)を読み出し(S6)、
の演算式によりそのTパラメータT(n,m)の逆行列T-1(n,m)を演算する(S7)。
そして、制御部303は、その逆行列T-1(n,m)と進行波電圧vfout(i,j)と反射波電圧vrout(i,j)を用いて(4)式により、リアクタンス電流可変回路302a,302bをインピーダンス調整点P(n,m)に調整したと仮定した場合の入力ポートP1における進行波電圧vfin(n,m)と反射波電圧vrin(n,m)を算出し、更に入力ポートP1における反射係数Γin(n,m)を算出してRAMに記憶する(S8)。
制御部303は、ステップS6〜S8の処理を繰り返して全てのインピーダンス調整点P(n,m)の反射係数Γin(n,m)を算出すると(S9:YES)、ソート処理によりN×M個(本実施形態では、100×100個)の中から最小となる反射係数Γin(p,q)を抽出する(S10)。続いて、制御部303は、反射係数Γin(p,q)に対応するインピーダンス調整点P(p,q)の情報を用いて、電圧検出器102aで検出される電圧vaからオン開始点tsaを検出し、その検出信号をスイッチ駆動回路103aに出力するとともに、電圧検出器102bで検出される電圧vbからオン開始点tsbを検出し、その検出信号をスイッチ駆動回路103bに出力して(S11)、ステップS1に戻る。
図12のインピーダンス整合装置3では、スイッチ駆動回路103aは、電圧vaの各周期においてオン開始点tsaからtsa+T/2までリアクタンス電流可変回路302aの半導体スイッチQ1をオンにする矩形波の駆動信号SCaを生成してスイッチ回路101aに出力する。また、スイッチ駆動回路103bは、電圧vbの各周期においてオン開始点tsbからtsb+T/2までリアクタンス電流可変回路302bの半導体スイッチQ1をオンにする矩形波の駆動信号SCbを生成してスイッチ回路101bに出力する。これにより、インピーダンス整合回路302のインピーダンス値は、インピーダンス調整点P(p,q)のインピーダンス値に変化する。
図13のインピーダンス整合装置3では、スイッチ駆動回路103aは、電圧vaの各周期においてオン開始点tsa(p)から(T/2−2・(p−1)・Δt)の時間、リアクタンス電流可変回路302a’の半導体スイッチQ1、Q2をオンにする矩形波の駆動信号SCaを生成してスイッチ回路101a’に出力する。また、スイッチ駆動回路103bは、電圧vbの各周期においてオン開始点tsb(q)から(T/2−2・(q−1)・Δt)の時間、リアクタンス電流可変回路302b’の半導体スイッチQ1、Q2をオンにする矩形波の駆動信号SCbを生成してスイッチ回路101b’に出力する。これにより、インピーダンス整合回路302のインピーダンス値は、インピーダンス調整点P(p,q)のインピーダンス値に変化する。
従って、ステップS1に戻り、次にインピーダンス整合動作をする時には、入力ポートP1の反射係数Γin(i,j)は、反射係数Γin(p,q)に変化するので、ステップS3でΓin(i,j)≦Γthであれば(S3:YES)、そのときの高周波電源2とプラズマ処理装置4のインピーダンス整合状態が保持され、ステップS3でΓin(i,j)>Γthであれば(S3:NO)、再度ステップS4〜S11の処理が行われて高周波電源2とプラズマ処理装置4のインピーダンス整合が行われる。
図19は、本実施形態に係るインピーダンス整合装置3のインピーダンス整合動作をシミュレーションした一例を示す波形図であり、図20は、シミュレーションに用いた回路構成を示す図である。図20では、方向性結合器301、電圧検出器102a,102bは、省かれている。
図19は、インピーダンス整合装置3のリアクタンス電流可変回路302a内のNチャネル型MOSFETとPチャネル型MOSFETのゲートに入力する駆動信号SCaのオン開始点tsaとリアクタンス電流可変回路302b内のNチャネル型MOSFETとPチャネル型MOSFETのゲートに入力する駆動信号SCbのオン開始点tsbを調整してインピーダンス整合がとれたときの波形を示している。
(a)は、インピーダンス整合装置3の入力ポートP1に入力される高周波電圧vinの波形を示している。(b)は、接続点aの電圧vaの波形と駆動信号SCaの波形を示し、(c)は、インダクタLaに流れる電流iLaを示している。(d)は、接続点bの電圧vbの波形と駆動信号SCbの波形を示し、(e)は、インダクタLbに流れる電流iLbを示している。(f)は、負荷に流れる電流izの波形を示し、(g)は、負荷で消費される電力Pzを示している。
接続点aは、シミュレーションの回路上ではインピーダンス整合装置3の入力ポートP1と同一点であるので、電圧vaは高周波電圧vinと同一の波形となっている。接続点bは、インダクタLCがあるために電圧vaと位相が異なっている。図19によれば、電圧VaのT/4+(k−1)・TのタイミングからΔt1だけ遅れたタイミングにオン開始点tsaを設定した駆動信号SCaによってリアクタンス電流可変回路302aのリアクタンス電流を調整し、電圧vbのT/4+(k−1)・TのタイミングからΔt2だけ遅れたタイミングにオン開始点tsbを設定した駆動信号SCbによってリアクタンス電流可変回路302bのリアクタンス電流を調整したときに、インピーダンス整合装置2の入力ポートP1に入力した高周波電力(進行波電力)が全て負荷で消費される(インピーダンス整合が取れる)ことが確認できた。
なお、全てのインピーダンス調整点P(n,m)について、TパラメータT(n,m)の逆行列T-1(n,m)を求めてメモリ304に記憶しておき、ステップS6では、メモリ304からTパラメータT(n,m)の逆行列T-1(n,m)を読み出すようにしてもよい。この構成によれば、ステップS7の演算処理が不要になる利点がある。
上記の実施形態では、リアクタンス電流可変回路302a,302bの全てのインピーダンス調整点P(n,m)について、入力ポートP1における反射係数Γin(n,m)を推定し、その中から最小値を抽出していたが、予め設定した整合判定用の反射係数Γthに最も近い反射係数Γin(p’,q’)を抽出し、その反射係数Γin(p’,q’)に対応するインピーダンス調整点P(p’,q’)をインピーダンス整合点としてもよい。この場合は、反射係数Γthを作業者が任意に設定できるようにするとよい。
なお、反射係数Γinの大きさは0〜1の値であるから、閾値Γthを0に設定すると、閾値Γthに最も近い値の反射係数Γin(p,q)の抽出処理は、全ての反射係数Γin(n,m)の算出値の中から最小値を抽出する処理と等価になる。
また、全てのインピーダンス調整点P(n,m)を複数個のグループに分け、グループ単位で反射係数Γin(n,m)を求めてΓin(n,m)≦Γthを満たすインピーダンス調整点P(p,q)を探索し、あるグループでΓin(n,m)≦Γthを満たすインピーダンス調整点P(p,q)が見つかると、そのインピーダンス調整点P(p,q)をインピーダンス整合の調整点としてもよい。この場合は、全てのインピーダンス調整点P(n,m)について反射係数Γin(n,m)を求める処理をしないので、処理速度を速くできる利点がある。
なお、図12,図13に示すプラズマ処理システムにおいて、方向性結合器301をRFセンサに変更すれば、特許第3183914号に記載のインピーダンス整合方法(以下、「第2のインピーダンス整合方法」という。)を適用することができる。
第2のインピーダンス整合方法は、RFセンサによってインピーダンス整合装置3,3’の入力ポートP1における高周波電圧vin、高周波電流iin及び高周波電圧vinと高周波電流iinの位相差θを検出し、それらの検出値と検出時のインピーダンス整合装置3,3’のリアクタンス電流可変回路302a,302bのインピーダンス値とインピーダンス整合装置3,3’内の他の回路定数(既知の値)とから当該インピーダンス整合装置3,3’の出力ポートP1からプラズマ処理装置4側を見たインピーダンス(負荷インピーダンスZL)を算出し、その算出値を用いて所定の条件式により当該インピーダンス整合装置3,3’の入力インピーダンスZinを入力ポートP1から高周波電源2側を見たインピーダンス(伝送線路5の特性インピーダンス)一致させる電流可変回路302a,302bのインピーダンス調整点P(p,q)をインピーダンス整合点として求める方法である。
上記のように、本実施形態に係る可変リアクタンス素子1,1’によれば、インダクタLとスイッチ回路101A〜101Gの直列回路に印加される電圧vの各周期におけるインダクタ電流iLの流れる時間(オン開始点ts1,ts2とオン時間Ta1,Ta2)を制御することにより、可変リアクタンス素子1,1’のインピーダンス値を変化させるようにしているので、インピーダンス値を変化させるための可動部の劣化に起因するインピーダンス整合装置3,3’の損傷等をなくすことができる。
また、可変リアクタンス素子1,1’内のスイッチ回路101A〜101Gの駆動を制御する駆動信号SC1,SC2のオン開始点ts1、ts2を略連続的に変化させることによって可変リアクタンス素子1,1’のリアクタンス電流を略連続的に変化させることができるので、インピーダンス整合装置3,3’に可変リアクタンス素子1,1’を用いた場合でもインピーダンス整合ができないインピーダンス調整点P(n,m)をなくすことができる。従って、高周波電力の周波数が固定であっても可変リアクタンス素子1,1’を用いたインピーダンス整合装置3,3’により高周波電源2とプラズマ処理装置4とのインピーダンス整合を確実に行うことができる。
また、第1のインピーダンス整合方法を用いたインピーダンス整合装置3,3’では、リアクタンス電流可変回路302a,302bの調整可能な範囲について、インピーダンス整合装置3,3’のTパラメータを取得しておき、そのTパラメータを用いた所定の演算処理によってインピーダンス整合を行うので、高い精度でインピーダンス整合を行うことができる。すなわち、Tパラメータは、インピーダンス整合装置2内部における部品とケース間の浮遊容量や配線のインダクタンス成分等を含んだ整合回路に対する伝送特性を示すものであるから、その浮遊容量やインダクタンス成分等によるインピーダンス整合のずれを抑制することができ、正確かつ精度よくインピーダンス整合を行うことができる。
また、第2のインピーダンス整合方法ではインピーダンス整合装置内の整合回路の構成が異なると、回路構成に応じてインピーダンスの演算方法を変更する必要性があるが、第1のインピーダンス整合方法を用いた場合は、インピーダンス整合装置3,3’全体のTパラメータを用いてインピーダンス整合を行うので、インピーダンス整合装置3,3’内の整合回路の構成要素が異なっても演算方法を変更する必要がないという利点がある。
図12,図13に示す構成では、インピーダンス整合装置3,3’と高周波電源2を別体としているが、インピーダンス整合装置3,3’を高周波電源2に内蔵してもよい。
図21は、図12に示すインピーダンス整合装置3を内蔵した周波数可変の高周波電源の一例を示す図である。また、図22は、図13に示すインピーダンス整合装置3’を内蔵した周波数可変の高周波電源の一例を示す図である。
図21に示す高周波電源2’は、インピーダンス整合装置3内のリアクタンス電流可変回路302bを結合用のキャパシタC3に置き換えて周波数可変高周波電源2aの出力段と高周波電源2’の出力ポートP2’との間に接続したものである。図22に示す高周波電源2’は、インピーダンス整合装置3’内のリアクタンス電流可変回路302b’を結合用のキャパシタC3に置き換えて周波数可変高周波電源2aの出力段と高周波電源2’の出力ポートP2’との間に接続したものである。
図21,図22では、構成を簡単にするためにリアクタンス電流可変回路302b,302b’を除いているが、インピーダンス整合装置3,3’と同一の構成を高周波電源2’に内蔵してもよい。
高周波電源2’では、出力周波数fが所定のステップ周波数δfでfo±Δf(foは、例えば、13.56MHz、Δfは、foの10%程度)の範囲を変動するように制御される。このため、第2のインピーダンス整合方法を用いて高周波電源2’とプラズマ処理装置4とのインピーダンス整合を行う場合は、周波数fがステップ的に変動する全ての周波数fo±n・δf(但し、n=0,1,…Δf/δf)について予めTパラメータが測定され、その測定値がメモリ304に記憶されている。Tパラメータの測定方法や各周波数でのインピーダンス整合動作は、図12のプラズマ処理システムについて説明した内容と同様である。
制御部303は、可変高周波電源2aの出力周波数fをステップ周波数δfでfo−Δfからfo+Δfの範囲で往復変動させるために周波数制御信号Sfを可変高周波電源2aに出力する。可変高周波電源2aは、周波数制御信号Sfで指定された周波数fの高周波電圧vaを出力する。
制御部303は、電圧検出器102aから出力される電圧vaの極性が負から正に変化する電圧零点を検出するとともに、可変高周波電源2aから入力される出力周波数fに対応するオン開始点tsaの情報(Δtsa)をメモリ304から読み出し、その電圧零点から(T/4+Δtsa)が経過したオン開始点tsaの検出信号をスイッチ駆動回路103aに出力する。スイッチ駆動回路103aにオン開始点tsaの検出信号を出力する周期は、可変高周波電源2aが出力周波数fをステップ周波数δfで変化させる周期よりも短い。従って、高周波電源2’では、出力周波数fが変動する毎にリアクタンス電流可変回路302aのリアクタンス値を変化させてインピーダンス整合動作が行われる。
図21,図22に示す高周波電源2’はインピーダンス整合装置3,3’を内蔵するので、プラズマ処理システムをコンパクトに構成することができる利点がある。
本発明の範囲は上述した実施の形態に限定されるものではない。例えば、上記実施形態では、端子回路網の特性パラメータとしてSパラメータをTパラメーに変換する例を説明したが、例えば、ZパラメータやYパラメータをTパラメータに変換してインピーダンス整合処理に用いるようにしてもよい。
また、上記実施形態では、リアクタンス電流可変回路302a,302bの回路をキャパシタとインダクタの並列回路で構成したが、他の回路構成でもよい。
1,1’ 可変リアクタンス素子
101A〜101G,101a,101b,101a’,101b’ スイッチ回路(スイッチ手段)
102,102a,102b 電圧検出器(電圧検出手段)
103,103a,103b,103’ スイッチ駆動回路
104 制御回路(制御手段)
105 メモリ
2,2’ 高周波電源
3,3’ インピーダンス整合装置
301 方向性結合器(高周波情報検出手段、検出手段の要素)
302,302’ インピーダンス整合回路
302a,302b リアクタンス電流可変回路(第1,第2のリアクタンス電流可変回路)
303 制御部(制御手段、検出手段、高周波情報検出手段、高周波情報算出手段、出力側電圧算出手段、反射係数算出手段、インピーダンス調整点特定手段、インピーダンス調整手段)
304 メモリ(Tパラメータ記憶手段)
4 プラズマ処理装置(負荷)
5 伝送線路
6 ネットワーク・アナライザー
7 プリアンプ
8 方向性結合器
ATT1〜ATT3 アッテネータ
Ca,Cb,C3 キャパシタ
D1 整流素子(第1の整流素子)
D2 整流素子(第2の整流素子)
P1 入力ポート
P2 出力ポート
L,La,Lb,Lc インダクタ
Q1 スイッチング素子(第1のスイッチング素子)
Q2 スイッチング素子(第2のスイッチング素子)
T トランス
101A〜101G,101a,101b,101a’,101b’ スイッチ回路(スイッチ手段)
102,102a,102b 電圧検出器(電圧検出手段)
103,103a,103b,103’ スイッチ駆動回路
104 制御回路(制御手段)
105 メモリ
2,2’ 高周波電源
3,3’ インピーダンス整合装置
301 方向性結合器(高周波情報検出手段、検出手段の要素)
302,302’ インピーダンス整合回路
302a,302b リアクタンス電流可変回路(第1,第2のリアクタンス電流可変回路)
303 制御部(制御手段、検出手段、高周波情報検出手段、高周波情報算出手段、出力側電圧算出手段、反射係数算出手段、インピーダンス調整点特定手段、インピーダンス調整手段)
304 メモリ(Tパラメータ記憶手段)
4 プラズマ処理装置(負荷)
5 伝送線路
6 ネットワーク・アナライザー
7 プリアンプ
8 方向性結合器
ATT1〜ATT3 アッテネータ
Ca,Cb,C3 キャパシタ
D1 整流素子(第1の整流素子)
D2 整流素子(第2の整流素子)
P1 入力ポート
P2 出力ポート
L,La,Lb,Lc インダクタ
Q1 スイッチング素子(第1のスイッチング素子)
Q2 スイッチング素子(第2のスイッチング素子)
T トランス
Claims (17)
- インダクタと、
前記インダクタに直列に接続されたスイッチ手段と、
前記インダクタと前記スイッチ手段の直列回路に印加される交流電圧を検出する電圧検出手段と、
前記交流電圧の極性が負から正に変化する電圧零点からT/4(T:前記交流電圧の周期)が経過した基準時点が検出される毎に、各基準時点からの前記スイッチ手段をオンにするオン開始点とそのオン開始点からのオン時間を制御する制御手段と、
を備え、前記制御手段で前記インダクタを流れる電流を制御することによりインピーダンスが変化することを特徴とする可変リアクタンス素子。 - 前記スイッチ手段は、第1の整流素子と第1のスイッチング素子を直列に接続した第1の直列回路と、前記第1の整流素子とは極性を逆にした第2の整流素子と第2のスイッチング素子を直列に接続した第2の直列回路との並列回路で構成され、
前記制御手段は、各基準時点からT/2が経過するまでの第1の期間では前記第1の直列回路を導通させ、(各基準時点+T/2)からT/2が経過するまでの第2の期間では前記第2の直列回路を導通させるように、前記スイッチ手段を制御する、請求項1に記載の可変リアクタンス素子。 - 前記制御手段は、前記オン時間をT/2の固定値で制御する、請求項2に記載の可変リアクタンス素子。
- 前記第1のスイッチング素子と前記第2のスイッチング素子は、互いに異なるタイプの半導体スイッチ素子である、請求項2又は3に記載の可変リアクタンス素子。
- 前記第1のスイッチング素子と前記第2のスイッチング素子は、同一タイプの半導体スイッチ素子である、請求項2又は3に記載の可変リアクタンス素子。
- 前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加される、請求項1乃至5のいずれかに記載の可変リアクタンス素子。
- 前記スイッチ手段は、同一タイプの2個の半導体スイッチ素子を極性を逆向きに直列接続した回路若しくは互いに異なるタイプの2個の半導体スイッチ素子を直列接続した回路で構成され、
前記制御手段は、前記2個の半導体スイッチ素子のオン開始点及びオン時間が同期するように制御する、請求項1に記載の可変リアクタンス素子。 - 前記スイッチ手段は、2つの同一タイプの半導体スイッチ素子を極性を逆向きに接続した直列回路を2個直列に接続した回路若しくは2つの互いに異なるタイプの半導体スイッチ素子を直列に接続した直列回路を2個直列に接続した回路で構成され、
前記制御手段は、前記直列に接続した2つの回路が同期してオン状態となるように制御する、請求項1に記載の可変リアクタンス素子。 - 前記制御手段は、各基準時点から前記オン開始点までの遅れ時間をΔtsとすると、前記オン時間を(T/2−2・Δts)に制御する、請求項7又は8に記載の可変リアクタンス素子。
- 前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加される、請求項7乃至9のいずれかに記載の可変リアクタンス素子。
- 高周波電源と負荷との間に設けられ、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、
請求項1乃至10のいずれかに記載の可変リアクタンス素子を含む、少なくとも1つのリアクタンス電流可変回路を備えたインピーダンス整合回路を有し、
前記可変リアクタンス素子内のインダクタを流れる電流を変化させることにより前記リアクタンス電流可変回路のインピーダンス値を変化させて前記高周波電源と前記負荷とのインピーダンス整合を行うことを特徴とするインピーダンス整合装置。 - 前記インピーダンス整合回路は、
前記高周波電源が接続される入力ポートに並列に接続される第1のリアクタンス電流可変回路と、
前記負荷が接続される出力ポートに並列に接続される第2のリアクタンス電流可変回路と、
前記第1のリアクタンス電流可変回路と前記第2のリアクタンス電流可変回路との間に接続されるインダクタと、
を含む、請求項11に記載のインピーダンス整合装置。 - 前記リアクタンス電流可変回路には、当該リアクタンス電流可変回路のインピーダンス値の可変点として複数のオン開始点が予め設定されており、
前記インピーダンス整合装置のTパラメータに関する情報が予め前記リアクタンス電流可変回路の可変点毎に取得され、各Tパラメータに関する情報が前記インピーダンス可変回路の可変点に対応付けて記憶されたTパラメータ記憶手段と、
前記インピーダンス整合装置の前記高周波電源が接続される入力ポートにおいて、前記高周波電源から前記負荷側に進行する進行波と前記負荷から前記高周波電源側に進行する反射波を含む入力側高周波情報を検出する高周波情報検出手段と、
前記高周波情報検出手段で検出された入力側高周波情報と、前記Tパラメータ記憶手段に記憶された、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するTパラメータに関する情報とを用いて、所定の第1の演算処理により、前記インピーダンス整合装置の前記負荷が接続される出力ポートにおける進行波と反射波とを含む出力側高周波情報を算出する高周波情報算出手段と、
前記高周波情報算出手段で算出される前記出力側高周波情報と、前記Tパラメータ記憶手段に記憶された全てのTパラメータに関する情報とを用いて、所定の第2の演算処理により、前記リアクタンス電流可変回路を各Tパラメータに関する情報に対応する可変点に調整したと仮定した場合の前記入力ポートにおける入力側反射係数を算出する反射係数算出手段と、
前記反射係数算出手段で算出された複数の入力側反射係数のうち、予め設定された目標値に最も近い入力側反射係数を抽出し、その入力側反射係数に対応する前記リアクタンス電流可変回路の可変点に関する情報をインピーダンス整合の調整点として特定するインピーダンス調整点特定手段と、
前記インピーダンス調整点特定手段により特定された前記リアクタンス電流可変回路の可変点に関する情報に基づいて、前記リアクタンス電流可変回路のインピーダンス値を調整するインピーダンス調整手段と、
を更に備える、請求項11又は12に記載のインピーダンス整合装置。 - 前記入力側高周波情報に含まれる進行波と反射波はそれぞれ入力側進行波電圧と入力側反射波電圧であり、
前記出力側高周波情報に含まれる進行波と反射波はそれぞれ出力側進行波電圧と出力側反射波電圧であり、
前記第1の演算処理は、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するTパラメータに関する情報を用いて、前記高周波情報検出手段で検出された入力側進行波電圧と入力側反射波電圧をそれぞれ前記出力側進行波電圧と前記出力側反射波電圧に変換する演算処理であり、
前記第2の演算処理は、前記Tパラメータ記憶手段に記憶された各Tパラメータに関する情報を用いて、前記高周波情報算出手段で算出された前記出力側進行波電圧と前記出力側反射波電圧を前記インピーダンス整合装置の入力ポートにおける進行波電圧と反射波電圧に変換した後、当該反射波電圧を当該進行波電圧で除して前記入力側反射係数を算出する演算処理である、請求項13に記載のインピーダンス整合装置。 - 前記Tパラメータ記憶手段に記憶されたTパラメータに関する情報は、実測した前記インピーダンス整合装置のSパラメータのデータと前記Sパラメータの実測値をTパラメータに変換する変換プログラムのデータ、若しくは実測した前記インピーダンス整合装置のSパラメータを所定の変換式によりTパラメータに変換したデータである、請求項13又は14に記載のインピーダンス整合装置。
- 前記負荷は、プラズマ処理装置である、請求項11乃至15のいずれかに記載のインピーダンス整合装置。
- 請求項11乃至16のいずれかに記載のインピーダンス整合装置が内蔵された高周波電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013146341A JP2014187678A (ja) | 2013-02-20 | 2013-07-12 | 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013031248 | 2013-02-20 | ||
JP2013031248 | 2013-02-20 | ||
JP2013146341A JP2014187678A (ja) | 2013-02-20 | 2013-07-12 | 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014187678A true JP2014187678A (ja) | 2014-10-02 |
Family
ID=51834744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013146341A Pending JP2014187678A (ja) | 2013-02-20 | 2013-07-12 | 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014187678A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092864A (ja) * | 2015-11-16 | 2017-05-25 | 国立大学法人豊橋技術科学大学 | 可変リアクタンス回路 |
JP2018506200A (ja) * | 2014-12-19 | 2018-03-01 | マサチューセッツ インスティテュート オブ テクノロジー | 位相スイッチト素子を使用したチューニング可能整合ネットワーク |
WO2020180848A1 (en) | 2019-03-04 | 2020-09-10 | Advanced Energy Industries, Inc. | Detection of damage in matching networks |
US10790784B2 (en) | 2014-12-19 | 2020-09-29 | Massachusetts Institute Of Technology | Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications |
KR20210046772A (ko) * | 2018-09-10 | 2021-04-28 | 메사추세츠 인스티튜트 오브 테크놀로지 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
-
2013
- 2013-07-12 JP JP2013146341A patent/JP2014187678A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230010008A (ko) * | 2014-12-19 | 2023-01-17 | 메사추세츠 인스티튜트 오브 테크놀로지 | 위상 스위치 소자를 갖는 튜너블 매칭 네트워크 |
JP2018506200A (ja) * | 2014-12-19 | 2018-03-01 | マサチューセッツ インスティテュート オブ テクノロジー | 位相スイッチト素子を使用したチューニング可能整合ネットワーク |
JP2020114011A (ja) * | 2014-12-19 | 2020-07-27 | マサチューセッツ インスティテュート オブ テクノロジー | 位相スイッチト素子を使用したチューニング可能整合ネットワーク |
US10790784B2 (en) | 2014-12-19 | 2020-09-29 | Massachusetts Institute Of Technology | Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications |
US11316477B2 (en) | 2014-12-19 | 2022-04-26 | Massachusetts Institute Of Technology | Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications |
JP7126529B2 (ja) | 2014-12-19 | 2022-08-26 | マサチューセッツ インスティテュート オブ テクノロジー | 位相スイッチト素子を使用したチューニング可能整合ネットワーク |
KR102638385B1 (ko) * | 2014-12-19 | 2024-02-21 | 메사추세츠 인스티튜트 오브 테크놀로지 | 위상 스위치 소자를 갖는 튜너블 매칭 네트워크 |
US11942898B2 (en) | 2014-12-19 | 2024-03-26 | Massachusetts Institute Of Technology | Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications |
JP2017092864A (ja) * | 2015-11-16 | 2017-05-25 | 国立大学法人豊橋技術科学大学 | 可変リアクタンス回路 |
KR20210046772A (ko) * | 2018-09-10 | 2021-04-28 | 메사추세츠 인스티튜트 오브 테크놀로지 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
KR102642152B1 (ko) * | 2018-09-10 | 2024-03-04 | 메사추세츠 인스티튜트 오브 테크놀로지 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
WO2020180848A1 (en) | 2019-03-04 | 2020-09-10 | Advanced Energy Industries, Inc. | Detection of damage in matching networks |
EP3935734A4 (en) * | 2019-03-04 | 2022-11-09 | AES Global Holdings, Pte. Ltd. | DAMAGE DETECTION IN ADAPTATION NETWORKS |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014187678A (ja) | 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 | |
TWI767088B (zh) | 電漿處理系統,用於調變其中的電源的控制方法及相關的電漿處理控制系統 | |
US9865432B1 (en) | RF impedance matching network | |
US9697991B2 (en) | RF impedance matching network | |
JP6223540B2 (ja) | 仮想rfセンサ | |
US9844127B2 (en) | High voltage switching circuit | |
JP6177012B2 (ja) | インピーダンス整合装置 | |
CN106921298B (zh) | 用于确定lc电路的谐振频率的装置和方法 | |
JP4975291B2 (ja) | インピーダンス整合装置 | |
US20160065207A1 (en) | High voltage control circuit for an electronic switch | |
JP5922053B2 (ja) | Rf生成器の電力および周波数をバイモーダルで自動チューニングするためのシステムおよび方法 | |
US9712132B2 (en) | Tunable capacitor integrated on one semiconductor die or on one module | |
JP7105183B2 (ja) | インピーダンス整合装置及びインピーダンス整合方法 | |
WO2014068780A1 (ja) | 高電圧電源装置及び該電源装置を用いた質量分析装置 | |
CN111868875A (zh) | 用于无匹配式等离子体源的频率调谐 | |
CN103258707A (zh) | 基板处理装置和基板处理方法 | |
US9267827B2 (en) | Electromagnetic flow meter excitation circuit and electromagnetic flow meter | |
JP2018082332A (ja) | 駆動回路およびインピーダンス整合装置 | |
US9648719B2 (en) | High-frequency power supply device | |
TW201637463A (zh) | 揚聲器的直流阻抗檢測方法及電路 | |
JP2015018766A (ja) | インピーダンス整合方法及びインピーダンス整合装置 | |
JP2017526329A (ja) | スイッチング電源におけるデッドタイム制御の方法及び装置 | |
CN105634266B (zh) | 直流-直流转换器的控制电路 | |
JP6309414B2 (ja) | 高周波電源 | |
JP2015069993A (ja) | 測定装置、半導体装置およびインピーダンス調整方法 |