JP2014187678A - 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 - Google Patents

Abstract

【課題】連続的にリアクタンス値を変更することができる可動部のない可変リアクタンス素子を提供する。
【解決手段】可変リアクタンス素子１は、インダクタＬとスイッチ回路１０１の直列回路、その直列回路に印加される交流電圧ｖを検出する電圧検出器１０２、スイッチ回路１０１内のスイッチング素子Ｑ₁，Ｑ₂の駆動信号Ｓ_C1を生成するスイッチ駆動回路１０３、及びスイッチ駆動回路１０３の駆動信号Ｓ_C1の生成を制御するための制御信号を生成する制御部１０４を含む。制御部１０４が交流電圧ｖの各周期におけるスイッチング素子Ｑ₁，Ｑ₂のオン開始点とオン時間を制御することによりインダクタＬを流れるインダクタ電流ｉ_Lを制御して可変リアクタンス素子１のインピーダンス値を変化させる。
【選択図】図１

Description

本発明は、可変リアクタンス素子、その可変リアクタンス素子を用いて高周波電源と負荷とのインピーダンス整合を行うインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源に関する。

高周波電源からプラズマ処理装置に高周波電力を供給してプラズマ処理装置内にプラズマを発生させ、そのプラズマを用いて半導体ウェハの薄膜形成やエッチング処理などを行うプラズマ処理システムが知られている。そのプラズマ処理システムでは、プラズマ処理中に高周波電源からプラズマ処理装置に効率良く高周波電力を供給するため、高周波電源とプラズマ処理装置との間に高周波電源と負荷とのインピーダンス整合を自動的に行うインピーダンス整合装置が設けられている。

従来、プラズマ処理システムに用いられるインピーダンス整合装置として、図２３，図２４に示す構成のインピーダンス整合装置が提案されている。図２３，図２４は、それぞれ特許第３１８３９１４号、米国特許第５６５４６７９号の各公報に提案されているインピーダンス整合装置である。

図２３に示すインピーダンス整合装置１００は、装置内の入力端子対と出力端子対との間に、インダクタＬ１とバリアブルコンデンサＣ１のＬ型回路からなる二端子対回路と、信号ライン上にインダクタＬ２とバリアブルコンデンサＣ２を直列接続した回路からなる二端子対回路とを縦続接続した可変リアクタンス回路を内蔵する。

バリアブルコンデンサＣ１，Ｃ２は、互いに対向している一対の電極の一方をそれぞれモータＭ₁，Ｍ₂によって回転させることにより電極対向面積を変化させ、それにより容量値を変化させるタイプのバリアブルコンデンサである。インピーダンス整合装置１００は、バリアブルコンデンサＣ１とバリアブルコンデンサＣ２の容量値を変化させて高周波電源とプラズマ処理装置とのインピーダンス整合を行う。

図２４に示すインピーダンス整合装置２００は、装置内の入力端子対と出力端子対との間に、コンデンサＣｎ（ｎ＝１，２，…Ｎ）とスイッチ回路ＳＷｎ（ｎ＝１，２，…Ｎ）の直列回路を並列に複数個接続した二端子対回路２０１と、信号ライン上にインダクタ２０２とコンデンサ２０３を直列接続した二端子対回路とを縦続接続した可変リアクタンス回路を内蔵する。

インピーダンス整合装置２００は、スイッチ回路ＳＷｎによって信号ラインと接地ラインとの間に並列に接続されるコンデンサＣｎの個数を制御することによりコンデンサＣｎの合成容量値Ｃ_sumを変化させて高周波電源とプラズマ処理装置とのインピーダンス整合を行う。

特許第３１８３９１４号公報 米国特許第５６５４６７９号公報

図２３に示すインピーダンス整合装置１００では、モータＭ₁，Ｍ₂によって一方の電極を回転させて電極対向面積を変化させる（容量値を変化させる）タイプのバリアブルコンデンサＣ１，Ｃ２を用いているので、長期間の使用によってバリアブルコンデンサＣ１，Ｃ２の可動部が劣化し、これによりインピーダンス整合装置１００が損傷するという問題がある。

図２４に示すインピーダンス整合装置２００では、コンデンサＣ１，Ｃ２，…Ｃｎに可動部がないので、上記の経時劣化の問題は少ないが、周波数が固定の場合、合成容量値Ｃ_sumが離散的に変化するので、微調整を可能にしようとすると、非常に多くのコンデンサＣｎとスイッチ回路ＳＷｎの直列回路が必要になるという問題がある。従って、設計上の理由などでコンデンサＣｎとスイッチ回路ＳＷｎの直列回路の数が制限されると、インピーダンス整合ができない場合が生じる。

本発明は、リアクタンス値を変化させるための可動部がなく、周波数が固定であっても確実にインピーダンス整合を行うことができる可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源を提供することを目的とする。

上記の課題を解決するため、本発明では、次の技術的手段を講じている。

本発明の第１の側面によって提供される可変リアクタンス素子は、インダクタと、前記インダクタに直列に接続されたスイッチ手段と、前記インダクタと前記スイッチ手段の直列回路に印加される交流電圧を検出する電圧検出手段と、前記交流電圧の極性が負から正に変化する電圧零点からＴ／４（Ｔ：前記交流電圧の周期）が経過した基準時点が検出される毎に、各基準時点からの前記スイッチ手段をオンにするオン開始点とそのオン開始点からのオン時間を制御する制御手段と、を備え、前記制御手段で前記インダクタを流れる電流を制御することによりインピーダンスが変化することを特徴とする（請求項１）。

好ましい実施の形態によれば、前記スイッチ手段は、第１の整流素子と第１のスイッチング素子を直列に接続した第１の直列回路と、前記第１の整流素子とは極性を逆にした第２の整流素子と第２のスイッチング素子を直列に接続した第２の直列回路との並列回路で構成され、前記制御手段は、各基準時点からＴ／２が経過するまでの第１の期間では前記第１の直列回路を導通させ、（各基準時点＋Ｔ／２）からＴ／２が経過するまでの第２の期間では前記第２の直列回路を導通させるように、前記スイッチ手段を制御する（請求項２）。この実施の形態の場合、前記制御手段は、前記オン時間をＴ／２の固定値で制御するとよい（請求項３）。

また、前記第１のスイッチング素子と前記第２のスイッチング素子は、互いに異なるタイプの半導体スイッチ素子であるとよい（請求項４）。或いは、前記第１のスイッチング素子と前記第２のスイッチング素子は、同一タイプの半導体スイッチ素子であるとよい（請求項５）。

また、前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加されるとよい（請求項６）。

好ましい他の実施の形態によれば、前記スイッチ手段は、同一タイプの２個の半導体スイッチ素子を極性を逆向きに直列接続した回路若しくは互いに異なるタイプの２個の半導体スイッチ素子を直列接続した回路で構成され、前記制御手段は、前記２個の半導体スイッチ素子のオン開始点及びオン時間が同期するように制御する（請求項７）。

更に、他の実施の形態によれば、前記スイッチ手段は、２つの同一タイプの半導体スイッチ素子を極性を逆向きに接続した直列回路を２個直列に接続した回路若しくは２つの互いに異なるタイプの半導体スイッチ素子を直列に接続した直列回路を２個直列に接続した回路で構成され、前記制御手段は、前記直列に接続した２つの回路が同期してオン状態となるように制御する（請求項８）。

他の実施の形態において、前記制御手段は、各基準時点から前記オン開始点までの遅れ時間をΔｔ_sとすると、前記オン時間を（Ｔ／２−２・Δｔ_s）に制御するとよい（請求項９）。また、前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加されるとよい（請求項１０）。

本発明の第２の側面によって提供されるインピーダンス整合装置は、高周波電源と負荷との間に設けられ、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、請求項１乃至１０のいずれかに記載の可変リアクタンス素子を含む、少なくとも１つのリアクタンス電流可変回路を備えたインピーダンス整合回路を有し、前記可変リアクタンス素子内のインダクタを流れる電流を変化させることにより前記リアクタンス電流可変回路のインピーダンス値を変化させて前記高周波電源と前記負荷とのインピーダンス整合を行うことを特徴とする（請求項１１）。

好ましい実施の形態によれば、前記インピーダンス整合回路は、前記高周波電源が接続される入力ポートに並列に接続される第１のリアクタンス電流可変回路と、前記負荷が接続される出力ポートに並列に接続される第２のリアクタンス電流可変回路と、前記第１のリアクタンス電流可変回路と前記第２のリアクタンス電流可変回路との間に接続されるインダクタと、を含むとよい（請求項１２）。

好ましい他の実施の形態によれば、前記リアクタンス電流可変回路には、当該リアクタンス電流可変回路のインピーダンス値の可変点として複数のオン開始点が予め設定されており、前記インピーダンス整合装置のＴパラメータに関する情報が予め前記リアクタンス電流可変回路の可変点毎に取得され、各Ｔパラメータに関する情報が前記インピーダンス可変回路の可変点に対応付けて記憶されたＴパラメータ記憶手段と、前記インピーダンス整合装置の前記高周波電源が接続される入力ポートにおいて、前記高周波電源から前記負荷側に進行する進行波と前記負荷から前記高周波電源側に進行する反射波を含む入力側高周波情報を検出する高周波情報検出手段と、前記高周波情報検出手段で検出された入力側高周波情報と、前記Ｔパラメータ記憶手段に記憶された、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するＴパラメータに関する情報とを用いて、所定の第１の演算処理により、前記インピーダンス整合装置の前記負荷が接続される出力ポートにおける進行波と反射波とを含む出力側高周波情報を算出する高周波情報算出手段と、前記高周波情報算出手段で算出される前記出力側高周波情報と、前記Ｔパラメータ記憶手段に記憶された全てのＴパラメータに関する情報とを用いて、所定の第２の演算処理により、前記リアクタンス電流可変回路を各Ｔパラメータに関する情報に対応する可変点に調整したと仮定した場合の前記入力ポートにおける入力側反射係数を算出する反射係数算出手段と、前記反射係数算出手段で算出された複数の入力側反射係数のうち、予め設定された目標値に最も近い入力側反射係数を抽出し、その入力側反射係数に対応する前記リアクタンス電流可変回路の可変点に関する情報をインピーダンス整合の調整点として特定するインピーダンス調整点特定手段と、前記インピーダンス調整点特定手段により特定された前記リアクタンス電流可変回路の可変点に関する情報に基づいて、前記リアクタンス電流可変回路のインピーダンス値を調整するインピーダンス調整手段と、を更に備えるとよい（請求項１３）。

また、前記入力側高周波情報に含まれる進行波と反射波はそれぞれ入力側進行波電圧と入力側反射波電圧であり、前記出力側高周波情報に含まれる進行波と反射波はそれぞれ出力側進行波電圧と出力側反射波電圧であり、前記第１の演算処理は、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するＴパラメータに関する情報を用いて、前記高周波情報検出手段で検出された入力側進行波電圧と入力側反射波電圧をそれぞれ前記出力側進行波電圧と前記出力側反射波電圧に変換する演算処理であり、前記第２の演算処理は、前記Ｔパラメータ記憶手段に記憶された各Ｔパラメータに関する情報を用いて、前記高周波情報算出手段で算出された前記出力側進行波電圧と前記出力側反射波電圧を前記インピーダンス整合装置の入力ポートにおける進行波電圧と反射波電圧に変換した後、当該反射波電圧を当該進行波電圧で除して前記入力側反射係数を算出する演算処理であるとよい（請求項１４）。

また、前記Ｔパラメータ記憶手段に記憶されたＴパラメータに関する情報は、実測した前記インピーダンス整合装置のＳパラメータのデータと前記Ｓパラメータの実測値をＴパラメータに変換する変換プログラムのデータ、若しくは実測した前記インピーダンス整合装置のＳパラメータを所定の変換式によりＴパラメータに変換したデータであるとよい（請求項１５）。更に、前記負荷は、プラズマ処理装置であるとよい（請求項１６）。

本発明の第３の側面によって提供される高周波電源は、本発明の第２の側面によって提供されるインピーダンス整合装置を内蔵したことを特徴とする（請求項１７）。

本発明によれば、可変リアクタンス素子をインダクタとスイッチ手段の直列回路で構成し、基準時点（直列回路に印加される交流電圧の極性が負から正に変化する電圧零点からＴ／４（Ｔ：交流電圧の周期）が経過した時点）が検出される毎に、その基準時点からのオン開始点とそのオン開始点からのオン時間を制御してインダクタを流れる電流を変化させ、これにより可変リアクタンス素子のインピーダンスを変化させるので、可変リアクタンス素子のインピーダンスを変化させるための可動部の劣化に起因する可変リアクタンス素子の損傷等が生じことがない。

また、スイッチ手段の各基準時点からのオン開始点をほぼ連続的に変化させることによって可変リアクタンス素子のインダクタを流れる電流をほぼ連続的に変化させることができるので、高周波電源と負荷とのインピーダンス整合を行うインピーダンス整合装置に適用した場合、高周波電源から出力される高周波電力の周波数が固定であっても任意の負荷インピーダンスに対して確実にインピーダンス整合を行うことができる。

本発明に係る可変リアクタンス素子の第１の実施形態の回路構成を示す図である。 第１の実施形態に係る可変リアクタンス素子内のスイッチング素子のオン開始点を基準時点に設定した場合の交流電圧、インダクタ電流、駆動信号の関係を示す波形図である。 第１の実施形態に係る可変リアクタンス素子内のスイッチング素子のオン開始点を基準時点から遅らせた場合の交流電圧、インダクタ電流、駆動信号の関係を示す波形図である。 第１の実施形態に係る可変リアクタンス素子のスイッチ回路の他の回路構成を示す図である。 第１の実施形態に係る可変リアクタンス素子のスイッチ回路に掛かる電圧が高い場合の回路構成の一例を示す図である。 本発明に係る可変リアクタンス素子の第２の実施形態の回路構成を示す図である。 第２の実施形態に係る可変リアクタンス素子内のスイッチング素子のオン開始点を基準時点に設定した場合の交流電圧、インダクタ電流、駆動信号の関係を示す波形図である。 第２の実施形態に係る可変リアクタンス素子内のスイッチング素子のオン開始点を基準時点から遅らせた場合の交流電圧、駆動信号、インダクタ電流の関係を示す図である。 第２の実施形態に係る可変リアクタンス素子のスイッチ回路の他の回路構成を示す図である。 第２の実施形態に係る可変リアクタンス素子のスイッチ回路に掛かる電圧が高い場合の回路構成の一例を示す図である。 第２の実施形態に係る可変リアクタンス素子のスイッチ回路に掛かる電圧が高い場合の他の回路構成を示す図である。 第１の実施形態に係る可変リアクタンス素子を用いたインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。 第２の実施形態に係る可変リアクタンス素子を用いたインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。 Ｔパラメータに関する情報を記憶する不揮発メモリの記憶領域のイメージ図である。 ４端子回路網のＴパラメータを説明するための図である。 インピーダンス整合装置のＳパラメータＳ₁₁，Ｓ₂₁を測定するときの構成図である。 インピーダンス整合装置のＳパラメータＳ₁₂，Ｓ₂₂を測定するときの構成図である。 プラズマ処理中のインピーダンス整合装置のインピーダンス整合動作を示すフローチャートである。 本実施形態に係るインピーダンス整合装置のインピーダンス整合動作をシミュレーションした一例を示す波形図である。 図１９のシミュレーションに用いた回路構成を示す図である。 第１の実施形態に係るインピーダンス整合装置を内蔵した可変高周波電源の一例を示す図である。 第２の実施形態に係るインピーダンス整合装置を内蔵した可変高周波電源の他の例を示す図である。 従来のインピーダンス整合装置の回路構成の一例を示す図である。 従来のインピーダンス整合装置の回路構成の他の例を示す図である。

以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。

図１は、本発明に係る可変リアクタンス素子の第１の実施形態の回路構成を示す図である。

第１の実施形態に係る可変リアクタンス素子１は、インダクタＬと、インダクタＬに直列に接続されたスイッチ回路１０１Ａと、インダクタＬとスイッチ回路１０１Ａの直列回路に印加される交流電圧ｖを検出する電圧検出器１０２と、スイッチ回路１０１内のスイッチング素子Ｑ₁，Ｑ₂の駆動信号Ｓ_C1，Ｓ_C2を生成し、スイッチ回路１０１Ａに出力するスイッチ駆動回路１０３と、スイッチ駆動回路１０３の駆動信号Ｓ_C1，Ｓ_C2の生成を制御するための制御信号を生成し、スイッチ駆動回路１０３に出力する制御回路１０４を含む。

なお、図１では、インダクタＬ以外にスイッチ回路１０１Ａ、電圧検出器１０２、スイッチ駆動回路１０３および制御回路１０４を含むが、スイッチ回路１０１Ａ乃至制御回路１０４は、後述するように、インダクタＬを流れる電流を制御することにより当該インダクタＬのインピーダンスを変化させる働きをする回路であるから、可変リアクタンス素子１全体が電子制御による可変インダクタ若しくはバリアブルインダクタとなっている。

スイッチ回路１０１Ａは、整流素子Ｄ₁とスイッチング素子Ｑ₁を直列に接続した第１のスイッチ回路と、整流素子Ｄ₁とは極性を逆にした整流素子Ｄ₂とスイッチング素子Ｑ₂を直列に接続した第２のスイッチ回路を並列に接続した回路である。本実施形態では、スイッチング素子Ｑ₁にＮチャネル型のＭＯＳＦＥＴを用い、スイッチング素子Ｑ₂にＰチャネル型のＭＯＳＦＥＴを用い、整流素子Ｄ₁，Ｄ₂にダイオードを用いている。スイッチング素子Ｑ₁，Ｑ₂のスイッチング特性は略同一であり、整流素子Ｄ₁，Ｄ₂の整流特性も略同一である。

第１のスイッチ回路は、ダイオードＤ₁のカソードとＭＯＳＦＥＴ（Ｑ₁）のドレインを接続した回路である。ダイオードＤ₁のアノードはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ₁）のソースはグランドに接続されている。一方、第２のスイッチ回路は、ダイオードＤ₂のアノードとＭＯＳＦＥＴ（Ｑ₂）のドレインを接続した回路である。ダイオードＤ₂のカソードはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ₂）のソースはグランドに接続されている。

第１のスイッチ回路は、インダクタＬの信号線側からグランド側に流れる電流（以下、「正方向インダクタ電流ｉ_L+」という。）を制御する回路であり、第２のスイッチ回路は、インダクタＬのグランド側から信号線側に流れる電流（以下、「負方向インダクタ電流ｉ_L-」という。）を制御する回路である。

可変リアクタンス素子１は、交流電圧ｖの極性が負から正に変化する電圧零点からＴ／４（Ｔ：交流電圧ｖの周期）が経過した時点を基準時点とし、制御回路１０４が、基準時点毎に基準時点からのスイッチング素子Ｑ₁，Ｑ₂のオン開始点とそのオン開始点からのオン時間を制御することによりインダクタＬを流れる正方向インダクタ電流ｉ_L+と負方向インダクタ電流ｉ_L-を変化させ、これにより可変リアクタンス素子１のインピーダンスが可変となる素子である。

インダクタＬにＡ・sin(２πf・t)（Ａ：交流電圧ｖの振幅、ｆ：交流電圧ｖの周波数［ＭＨｚ］）の交流電圧ｖを印加とすると、図２（ａ）に示すように、インダクタＬには、交流電圧ｖに対してπ／２だけ位相が遅れたインダクタ電流ｉ_L＝Ｂ・sin(２πf・t−π／２)＝−Ｂ・cos(２πf・t)（Ｂ：電流ｉ_Lの振幅）が流れる。このインダクタ電流ｉ_Lは、各基準時点ｔ_rから（ｔ_r＋Ｔ）の時点までの各期間（以下、「［ｔ_r〜（ｔ_r＋Ｔ）］の期間」と表記する。）において、ｔ_rから（ｔ_r＋Ｔ／２）の期間には正方向インダクタ電流ｉ_L+が流れ、（ｔ_r＋Ｔ／２）から（ｔ_r＋Ｔ）（次のｔ_r）の期間には負方向インダクタ電流ｉ_L-が流れる電流である。

各［ｔ_r〜（ｔ_r＋Ｔ）］の期間において、基準時点ｔ_rからのスイッチング素子Ｑ₁のオン開始点ｔ_s1をΔｔ_s（但し、０≦Δｔ_s≦Ｔ／４）、基準時点ｔ_rからのスイッチング素子Ｑ₂のオン開始点ｔ_s2を（Δｔ_s＋Ｔ／２）とすると、Δｔ_s＝０に設定すると、インダクタＬには、図２（ｂ）に示すように、図２（ａ）に示すインダクタ電流ｉ_Lと同一の波形のインダクタ電流ｉ_Lが流れる。

一方、Δｔ_sを０＜Δｔ_s＜Ｔ／４に設定すると、インダクタＬには、図３（ｂ）に示すように、［ｔ_r〜（ｔ_r＋Ｔ／２）］の期間には（ｔ_r＋Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔ_s）の期間だけ山形の正方向インダクタ電流ｉ_L+が流れ、［（ｔ_r＋Ｔ／２）〜（ｔ_r＋Ｔ）］の期間には（ｔ_r＋３・Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔ_s）の期間だけ谷形の負方向インダクタ電流ｉ_L-が流れる。このインダクタ電流ｉ_Lは、正方向インダクタ電流ｉ_L+と負方向インダクタ電流ｉ_L-が２・Δｔ_s（≠０）の時間間隔で交互に流れる電流である。

Δｔ_sを増大すると、時間間隔２・Δｔ_sが大きくなるとともに、正方向インダクタ電流ｉ_L+と負方向インダクタ電流ｉ_L-がそれぞれ減少するので、各周期のインダクタ電流ｉ_Lは減少する。そして、Δｔ_s＝Ｔ／４に設定すると、正方向インダクタ電流ｉ_L+及び負方向インダクタ電流ｉ_L-の流れる期間（Ｔ／２−２・Δｔ_s）はゼロになるので、インダクタ電流ｉ_Lはゼロとなる。従って、Δｔ_sを０からＴ／４まで変化させると、インダクタ電流ｉ_Lの実効値をＢ／［√(２)］からゼロまで変化させることができる。

インダクタＬを流れるインダクタ電流ｉ_Lが変化すると、交流電圧ｖは変化しないから、ｖ＝Ｚ_m・ｉ_LよりインダクタＬのインピーダンス値Ｚ_mは恰も変化したように動作する。従って、インダクタ電流ｉ_Lを制御することによって可変リアクタンス素子１のインピーダンス値Ｚ_mを制御することができる。

第１の実施形態では、［ｔ_r〜（ｔ_r＋Ｔ／４）］の期間を（Ｎ−１）等分してＮ個（例えば、１００個）のオン開始点ｔ_s1を設定するとともに、［（ｔ_r＋Ｔ／２）〜（ｔ_r＋３・Ｔ／４）］の期間を（Ｎ−１）等分してＮ個のオン開始点ｔ_s2を設定し、制御部１０４によってオン開始点ｔ_s1，オン開始点ｔ_s2を［ｔ_s1，ｔ_s2］＝［ｔ_s1，ｔ_s1＋Ｔ／２］の関係で制御することにより可変リアクタン素子１のインピーダンス値（リアクタンス値）をＮ種類変更できるようになっている。

オン開始点ｔ_s1，オン開始点ｔ_s2を変化させると、図２（ｂ），図３（ｂ）に示すように、正方向インダクタ電流ｉ_L+が流れる時間Ｔ_a1と負方向インダクタ電流ｉ_L-が流れる時間Ｔ_a2が変化する。このため、オン開始点ｔ_s1，オン開始点ｔ_s2が変化するのに応じてスイッチング素子Ｑ₁のオン時間Ｔ_s1とスイッチング素子Ｑ₂のオン時間Ｔ_s2をそれぞれ時間Ｔ_a1と時間Ｔ_a2に合わせるようにしてもよいが、この方法は制御が複雑になる。正方向インダクタ電流ｉ_L+が流れる時間Ｔ_a1と負方向インダクタ電流ｉ_L-が流れる時間Ｔ_a2は、Δｔ_s＝０でＴ／２となり、Δｔ_sを増大すのに応じて小さくなるから、第１の実施形態では、オン時間Ｔ_s1，オン時間Ｔ_s2をＴ／２に固定してオン時間Ｔ_s1，オン時間Ｔ_s2の制御を簡単にしている。

制御部１０４は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）含むマイクロコンピュータで構成される。制御部１０４は、マイクロコンピュータに代えてＦＰＧＡ（Field Programmable Gate Array）で実現することも可能である。制御部１０４には、可変リアクタンス素子１のリアクタンス可変点Ｘ_n（ｎは、オン開始点ｔ_s1,ｔ_s2の組に付した識別番号。ｎ＝１，…Ｎ）のデータとして、オン開始点ｔ_s1，オン開始点ｔ_s2を［ｔ_s1，ｔ_s1＋Ｔ／２］の関係で制御するためのＮ個のデータが記憶されたメモリ１０５（例えば、ＥＥＰＲＯＭ等の不揮発メモリ）が設けられている。図１ではメモリ１０５を制御部１０４内に設けた構成にしているが、メモリ１０５を制御部１０４に外部接続する構成でもよい。

基準時点ｔ_rからの遅れ時間のピッチをΔｔ＝（Ｔ／４）÷（Ｎ−１）とすると、ｎ番目のリアクタンス可変点Ｘ_nのオン開始点ｔ_s1(n)，ｔ_s2(n)（(n)は、ｎ番目のリアクタンス可変点Ｘ_nの値であることを示す。以下、同じ。）は、ｔ_s1(n)＝（ｎ−１）・Δｔ、ｔ_s2(n)＝（ｎ−１）・Δｔ＋Ｔ／２で表わされる。１番目のリアクタンス可変点Ｘ₁は、ｔ_s1(1)＝０、ｔ_s2(1)＝Ｔ／２であるから、インダクタ電流ｉ_Lが最大となる可変点である。また、Ｎ番目のリアクタンス可変点Ｘ₁は、ｔ_s1(N)＝Ｔ／４、ｔ_s2(N)＝３・Ｔ／４であるから、インダクタ電流ｉ_Lがゼロとなる可変点である。

メモリ１０５には、リアクタンス可変点Ｘ_nに対応したアドレスｎの記憶領域にオン開始点ｔ_s1(n)，ｔ_s2(n)の組のデータ［（ｎ−１）・Δｔ，（ｎ−１）・Δｔ＋Ｔ／２］が記憶されている。

制御部１０４では、ＣＰＵがＲＯＭに記憶された処理プログラムを実行することにより可変リアクタンス素子１のリアクタンス可変点Ｘ_nを変更する制御が行われる。制御部１０４は、可変リアクタンス素子１のリアクタンス値をｋ番目のリアクタンス可変点Ｘ_kの値に設定する場合、メモリ１０５からリアクタンス可変点Ｘ_kのデータ［（ｋ−１）・Δｔ，（ｋ−１）・Δｔ＋Ｔ／２］を読み出す。制御部１０４は、電圧検出器１０２から出力される交流電圧ｖから極性が負から正に変わる電圧零点を検出する。

制御部１０４は、電圧零点を検出する毎に、その検出時点から（Ｔ／４＋（ｋ−１）・Δｔ）が経過した時点（基準時点ｔ_rから（ｋ−１）・Δｔだけ遅れた時点）をオン開始点ｔ_s1(k)として検出し、その検出信号をスイッチ駆動回路１０３に出力する。また、制御部１０４は、電圧零点の検出時点から（３・Ｔ／４＋（ｋ−１）・Δｔ）が経過した時点（基準時点ｔ_rから（（ｋ−１）・Δｔ＋Ｔ／２）だけ遅れた時点）をオン開始点ｔ_s2(k)として検出し、その検出信号をスイッチ駆動回路１０３に出力する。これらの検出信号は、スイッチ駆動回路１０３にスイッチング素子Ｑ₁の駆動を制御する駆動信号Ｓ_C1とスイッチング素子Ｑ₂の駆動を制御する駆動信号Ｓ_C2を生成させるための制御信号である。

スイッチ駆動回路１０３は、制御部１０４から入力されるオン開始点ｔ_s1(k)（＝Ｔ／４＋（ｋ−１）・Δｔ）の検出信号に基づき、オン開始点ｔ_s1(k)でスイッチング素子Ｑ₁をオン状態にし、オン開始点ｔ_s1(k)からオン時間Ｔ_s1＝Ｔ／２が経過した時点でスイッチング素子Ｑ₁をオフ状態にする駆動信号Ｓ_C1を生成し、スイッチ回路１０１Ａに出力する。また、制御部１０４から入力されるオン開始点ｔ_s2(k)（＝３・Ｔ／４＋（ｋ−１）・Δｔ）の検出信号に基づき、オン開始点ｔ_s2(k)でスイッチング素子Ｑ₂をオン状態にし、オン開始点ｔ_s2(k)からオン時間Ｔ_s2＝Ｔ／２が経過した時点でスイッチング素子Ｑ₂をオン状態にする駆動信号Ｓ_C2を生成し、スイッチ回路１０１Ａに出力する。

図１では、スイッチング素子Ｑ₁にＮチャネル型ＭＯＳＦＥＴを用い、スイッチング素子Ｑ₂にＰチャネル型のＭＯＳＦＥＴを用い、スイッチング素子Ｑ₁のオン時間Ｔ_s1とスイッチング素子Ｑ₂のオン時間Ｔ_s2のオン時間Ｔ_s2をＴ／２に設定しているので、駆動信号Ｓ_C1と駆動信号Ｓ_C2の矩形波は、図２（ｃ）（ｄ），図３（ｃ），（ｄ）に示すように、同一の矩形波となる。このため、図１では、スイッチ駆動回路１０３が駆動信号Ｓ_C1のみを生成し、スイッチング素子Ｑ₁，Ｑ₂の両方のゲートに入力している。

図２（ｃ），図３（ｃ）において、駆動信号Ｓ_c1の各立ち上り時点がスイッチング素子Ｑ₁のオン開始点ｔ_s1に相当し、駆動信号Ｓ_c1の各立ち下がり時点がスイッチング素子Ｑ₂のオン開始点ｔ_s2に相当する。また、駆動信号Ｓ_c1のハイレベル期間は、スイッチング素子Ｑ₁のオン時間Ｔ_s1に相当し、駆動信号Ｓ_c1のローレベル期間は、スイッチング素子Ｑ₂のオン時間Ｔ_s2に相当する。図２は、可変リアクタンス素子１をリアクタンス可変点Ｘ₁に制御したときの波形図であるから、オン開始点ｔ_s1とオン開始点ｔ_s2はそれぞれｔ_rと（ｔ_r＋Ｔ／２）に制御されている。図３は、可変リアクタンス素子１をリアクタンス可変点Ｘ_k（０＜ｋ＜Ｎ）に制御したときの波形図であるから、オン開始点ｔ_s1とオン開始点ｔ_s2はそれぞれ（ｔ_r＋Δｔ_s）（但し、Δｔ_s＝（ｋ−１）・Δｔ）と（ｔ_r＋Ｔ／２＋Δｔ_s）に制御されている。

スイッチ回路１０１Ａでは、スイッチ駆動回路１０３から入力される駆動信号Ｓ_C1でＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）がオン・オフ駆動される。これにより、インダクタＬには、図２（ｂ），図３（ｂ）に示したようなインダクタ電流ｉ_Lが流れる。

交流電圧ｖの周波数ｆがプラズマ処理システムで規定されている、例えば、１３．５６［ＭＨｚ］の場合、周期Ｔは、０．０７４［μ秒］である。例えば、Ｎ＝１００に設定すると、オン開始点ｔ_s1，ｔ_s2の切換ステップΔｔは、Δｔ＝（Ｔ／４）÷Ｎ＝０．０７４／４００＝０．１８５［ｎ秒］となり、可変リアクタンス素子１のリアクタンス値をほぼ連続的に変化させることができる。

なお、スイッチ回路１０１Ａに代えて、図４に示すように、スイッチング素子Ｑ₂をＮチャネル型のＭＯＳＦＥＴで構成したスイッチ回路１０１Ｂにしてもよい。この場合は、スイッチ駆動回路１０３’からスイッチング素子Ｑ₂のゲートに駆動信号Ｓ_C1のレベルを反転した駆動信号Ｓ_C2が入力される。

また、可変リアクタンス素子１をプラズマ処理システムのインピーダンス整合装置に適用した場合、インピーダンス整合装置には数百ボルトの高周波電圧が入力され、可変リアクタンス素子１に非常に高い交流電圧ｖが掛かるので、スイッチング素子Ｑ₁及びスイッチング素子Ｑ２の耐圧が問題となる。

この場合は、図５に示すように、可変リアクタンス素子１を高周波電圧ｖが流れる信号線にトランスＴを介して接続するとよい。可変リアクタンス素子１には高周波電圧ｖのレベルがトランスＴによって減圧されて印加されるので、トランスＴの巻線比を調節することにより可変リアクタンス素子１に印加される電圧ｖ’をスイッチング素子Ｑ₁及びスイッチング素子Ｑ２の耐圧を満たすようにすることができる。

図６は、本発明に係る可変リアクタンス素子の第２の実施形態の回路構成を示す図である。

第２の実施形態に係る可変リアクタンス素子１’は、第１の実施形態に係る可変リアクタンス素子１に対して、スイッチ回路１０１Ａを同一特性のＮチャネル型ＭＯＳＦＥＴからなる２つのスイッチング素子Ｑ₁，Ｑ₂を極性逆向きにして直列接続したスイッチ回路１０１Ｃ若しくはスイッチ回路１０１Ｄに変更したものである。

図６（ａ）に示すスイッチ回路１０１Ｃは、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のソース同士が接続され、ＭＯＳＦＥＴ（Ｑ₁）のドレインはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ₂）のドレインはグランドに接続されている。一方、図６（ｂ）に示すスイッチ回路１０１Ｄは、スイッチ回路１０１Ｃに対してＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）の接続順を入れ替えたものである。スイッチ回路１０１Ｄでは、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のドレイン同士が接続され、ＭＯＳＦＥＴ（Ｑ₂）のソースはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ₁）のソースはグランドに接続されている。

スイッチ回路１０１Ｃ，１０１Ｄは、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）の両ゲートに正電圧が印加されると、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）が共にオン状態になり、インダクタＬに電流が流れるようになる。図３で説明したように、［ｔｒ〜（ｔｒ＋Ｔ／２）］の期間には（ｔｒ＋Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけ正方向インダクタ電流ｉ_L+が流れ、［（ｔｒ＋Ｔ／２）〜（ｔｒ＋Ｔ）］の期間には（ｔｒ＋３・Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけ負方向インダクタ電流ｉ_L-が流れるので、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）の各ゲートには、（ｔｒ＋Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけハイレベルとなり、（ｔｒ＋３・Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけハイレベルとなる駆動信号Ｓ_c1と駆動信号Ｓ_c2が入力される。

従って、第１の実施形態に係る可変リアクタンス素子１では、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のオン開始点ｔ_a1，ｔ_a2に関係なくＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のオン時間Ｔ_s1，Ｔ_s2をＴ／２に固定していたが、第２の実施形態に係る可変リアクタンス素子１’では、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のオン時間Ｔ_s1，Ｔ_s2は、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のオン開始点ｔ_a1(k)，ｔ_a2(k)に連動して(Ｔ／２−２・（ｋ−１）・Δｔ)に制御される。

図７，図８は、可変リアクタンス素子１’の交流電圧ｖ、駆動信号Ｓ_C1，Ｓ_C2、インダクタ電流ｉ_Lの関係を示す波形図である。図７は、可変リアクタンス素子１をリアクタンス可変点Ｘ₁に制御したときの波形図で、図２に対応する波形図である。また、図８は、可変リアクタンス素子１をリアクタンス可変点Ｘ_k（０＜ｋ＜Ｔ／４）に制御したときの波形図で、図３に対応する波形図である。

可変リアクタンス素子１’では、可変リアクタンス素子１をリアクタンス可変点Ｘ₁に制御した場合、［ｔ_r〜（ｔ_r＋Ｔ／２）］と［（ｔ_r＋Ｔ／２）〜（ｔ_r＋Ｔ）］の両期間は駆動信号Ｓ_C1，Ｓ_C2をハイレベルにしなければならないので、駆動信号Ｓ_C1，Ｓ_C2は、図７（ｃ），（ｄ）に示されるように、基準時点ｔ_rと（ｔ_r＋Ｔ／２）の各時点で瞬時的にローレベルになるパルス信号となる。この場合は、スイッチング素子Ｑ₁，Ｑ₂が実質的に常時オン状態となるから、インダクタ電流ｉ_Lはｉ_L＝−Ｂ・cos(２πf・t)となる。

一方、可変リアクタンス素子１をリアクタンス可変点Ｘ_k（０＜ｋ＜Ｔ／４）に制御した場合、スイッチング素子Ｑ₁，Ｑ₂のオン時間Ｔ_s1，Ｔ_s2を電流が流れている時間Ｔ_a1，Ｔ_a2に制御するために、駆動信号Ｓ_C1，Ｓ_C2は、図８（ｃ），（ｄ）に示されるように、ハイレベル期間が（Ｔ／２−２・Δｔ_s）（但し、Δｔ_s＝（ｋ−１）・Δｔ）となるパルス信号となる。従って、Ｎ番目のリアクタンス可変点Ｘ_Nでは、Δｔ_s＝（Ｎ−１）・Δｔ＝Ｔ／４となり、駆動信号Ｓ_C1，Ｓ_C2はローレベルの信号となるので、スイッチング素子Ｑ₁，Ｑ₂はオフ状態、インダクタ電流ｉ_Lは０となる。

第２の実施形態に係る可変リアクタンス素子１’も第１の実施形態に係る可変リアクタンス素子１と同様に、駆動信号Ｓ_C1と駆動信号Ｓ_C2は同一波形となり、図６（ａ）では、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のソース電位が共通になるので、スイッチ駆動回路１０３では駆動信号Ｓ_C1のみが生成され、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）の両ゲートに入力される。一方、図６（ｂ）では、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のソース電位が共通ではないので、スイッチ駆動回路１０３で駆動信号Ｓ_c1と当該駆動信号Ｓ_c1とはローレベル電位が異なる駆動信号Ｓ_c2が生成され、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のゲートにそれぞれ入力される。

図６では、第２の実施形態に係る可変リアクタンス素子１’として、２つのＮチャネル型のＭＯＳＦＥＴを逆直列接続したスイッチ回路１０１Ｃ若しくはスイッチ回路１０１Ｄを用いる例を示したが、図９に示すＮチャネル型のＭＯＳＦＥＴとＰチャネル型のＭＯＳＦＥＴを直列接続したスイッチ回路１０１Ｅ若しくはスイッチ回路１０１Ｆを用いてもよい。

図９（ａ）に示すスイッチ回路１０１Ｅは、Ｎチャネル型のＭＯＳＦＥＴ（Ｑ₁）のソースとＰチャネル型のＭＯＳＦＥＴ（Ｑ₂）のドレインが接続され、ＭＯＳＦＥＴ（Ｑ₁）のドレインはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ₂）のソースはグランドに接続されている。一方、図９（ｂ）に示すスイッチ回路１０１Ｆは、スイッチ回路１０１Ｅに対してＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）の接続順を入れ替えたものである。スイッチ回路１０１Ｆでは、Ｐチャネル型のＭＯＳＦＥＴ（Ｑ₂）のソースとＮチャネル型のＭＯＳＦＥＴ（Ｑ₁）のドレインが接続され、ＭＯＳＦＥＴ（Ｑ₂）のドレインはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ₁）のソースはグランドに接続されている。

図９に示すスイッチ回路１０１Ｅ，１０１ＦでもＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）の各ゲートに、（ｔｒ＋Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけオン状態にし、（ｔｒ＋３・Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけオン状態にする駆動信号Ｓ_c1と駆動信号Ｓ_c2が入力される。スイッチ回路１０１Ｅ，１０１Ｆでは、ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）のチャネルタイプが異なるので、駆動信号Ｓ_c2の波形は、駆動信号Ｓ_c1のレベルを反転した波形となる。

可変リアクタンス素子１”における制御部１０４及びスイッチ駆動回路１０３，１０３’によるインピーダンス値Ｚ_mの変更制御は、上述した可変リアクタンス素子１における制御部１０４及びスイッチ駆動回路１０３，１０３’によるインピーダンス値Ｚ_mの変更制御と同じである。従って、可変リアクタンス素子１”のリアクタンス可変点Ｘ_nの変更動作の説明は省略する。

可変リアクタンス素子１’でもスイッチング素子Ｑ₁及びスイッチング素子Ｑ２の耐圧が問題となる場合は、図１０に示すように、可変リアクタンス素子１’を高周波電圧ｖが流れる信号線にトランスＴを介して接続するようにすれば、可変リアクタンス素子１’に印加される電圧ｖ’をスイッチング素子Ｑ₁及びスイッチング素子Ｑ２の耐圧を満たすようにすることができる。

また、スイッチング素子Ｑ₁及びスイッチング素子Ｑ２の耐圧対策として、図１１に示す回路のスイッチ回路１０１Ｇを用いてもよい。スイッチ回路１０１Ｇは、スイッチ回路１０１Ｃを２個以上直列接続したもので、図１１はスイッチ回路１０１Ｃを２個、直列接続したものである。また、スイッチ回路１０１Ｃ内の極性を逆向きに接続するＭＯＳＦＥＴの数は、２個に限定されるものではない。

複数のＭＯＳＦＥＴを直列に接続した回路または極性を逆向きに接続した回路の耐圧は、１個のＭＯＳＦＥＴの耐圧よりも高くなるので、スイッチ回路１０１Ｇの耐圧をスイッチ回路１０１Ｃよりも高くすることができる。

ＭＯＳＦＥＴ（Ｑ₁）とＭＯＳＦＥＴ（Ｑ₂）をそれぞれ同一チャネル型の複数個のＭＯＳＦＥＴの直列回路に置き換える方法は、図１、図４に示したスイッチ回路１０１Ａ，１０１Ｂや図６、図９に示したスイッチ回路１０１Ｄ、スイッチ回路１０１Ｅ及びスイッチ回路１０１Ｆにも適用することができる。また、上述したトランスＴを用いる耐圧対策と第１，第２のスイッチング素子Ｑ₁，Ｑ₂を複数個のＭＯＳＦＥＴの直列回路で構成する耐圧対策を組み合わせるようにしてもよい。

上記の実施形態では、スイッチング素子としてＭＯＳＦＥＴを用いた例を説明しているが、ＭＯＳＦＥＴ以外の半導体スイッチ素子を用いてもよい。

図１２は、第１の実施形態に係る可変リアクタンス素子１を用いたインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。

図１２に示すプラズマ処理システムは、高周波電源２と、第１の実施形態に係る可変リアクタンス素子１を用いたインピーダンス整合装置３と、プラズマ処理装置４を含む。高周波電源２とインピーダンス整合装置３の間は、所定の特性インピーダンスＺ_o（例えば、５０［Ω］）の伝送線路５で接続され、プラズマ処理装置４は、インピーダンス整合装置３の出力ポートＰ₂に直結されている。本実施形態では特性インピーダンスＺ_oを５０［Ω］としているが、特性インピーダンスＺ_oは５０［Ω］に限定されるものではない。

プラズマ処理装置４は、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をチャンバー内に封入し、そのチャンバー内に高周波電力を供給してプラズマを発生させ、そのプラズマを用いて被加工物に薄膜形成処理やエッチング処理を行う装置である。プラズマ処理装置４は、図示は省略しているが、ガスや被加工物を封入する密閉可能なチャンバーと、チャンバー内のガス圧を調整する減圧ポンプと、チャンバー内で供給された高周波電力を放電させる一対の電極を備える。

高周波電源２は、プラズマ処理装置４に所定の高周波（例えば、２．０［ＭＨｚ］、１３．５６［ＭＨｚ］、４０［ＭＨｚ］等）の電力を供給する装置である。プラズマ処理システムでは、プラズマ処理における高周波電源２の出力電力のプロファイルが予め設定される。高周波電源２は、出力電力を制御する機能を備え、プラズマ処理では予め設定されたプロファイルに基づいて制御した高周波電力を出力する。高周波電源２は、図示は省略しているが、内部に高周波信号（電圧信号）を発生する高周波信号発生回路と、高周波信号発生回路で発生した高周波信号をを増幅するＤ級アンプ等で構成されるパワーアンプと、このパワーアンプに直流電圧を供給するＤＣ−ＤＣコンバータとを備え、予め設定されたプロファイルに基づきパワーアンプに入力する直流電圧を制御することによってパワーアンプから出力される高周波電力を制御する。

インピーダンス整合装置３は、プラズマ処理中に高周波電源２とプラズマ処理装置４とのインピーダンス整合を自動的に行って高周波電源２から出力される電力を効率良くプラズマ処理装置４に供給する機能を果たす。プラズマ処理装置４は、プラズマ処理中に被加工物の状態が変化するのに応じて一対の電極間の通電状態が変化するため、インピーダンス整合装置３の出力ポートＰ₂からプラズマ処理装置４側を見たインピーダンスＺ_L（以下、「負荷インピーダンスＺ_L」という。）が変化する。負荷インピーダンスＺ_Lが変化するのに応じてインピーダンス整合装置３の入力ポートＰ₁のインピーダンスＺ_in（入力ポートＰ₁からプラズマ処理装置４側を見たインピーダンス。以下、「インピーダンス整合装置３の入力インピーダンスＺ_in」という。）も変化する。

インピーダンス整合装置３内には、図１に示す回路構成の可変リアクタンス素子１を用いたリアクタンス電流可変回路３０２ａ，３０２ｂが設けられており、インピーダンス整合装置３は、そのリアクタンス電流可変回路３０２ａ，３０２ｂのリアクタンス電流を変化させることによって入力インピーダンスＺ_inが入力ポートＰ₁から高周波電源２側を見たインピーダンス（特性インピーダンスＺ_o）に最も近い値になるように制御する。

インピーダンス整合装置３には、方向性結合器３０１と、リアクタンス電流可変回路３０２ａ，３０２ｂを含むインピーダンス整合回路３０２と、リアクタンス電流可変回路３０２ａ，３０２ｂの各リアクタンス電流を制御する制御部３０３とが含まれる。方向性結合器３０１は、入力ポートＰ₁とインピーダンス整合回路３０２の間に配設され、入力ポートＰ₁における進行波電圧ｖ_finと反射波電圧ｖ_rinを分離して制御部３０３に出力する機能を果たす。進行波電圧ｖ_finは、入力ポートＰ₁からインピーダンス整合回路３０２に進行する交流電圧であり、反射波電圧ｖ_rinは、インピーダンス整合回路３０２から入力ポートＰ₁に進行する交流電圧である。

制御部３０３は、後述するように、入力ポートＰ₁の反射係数Γ_inを検出する機能と、反射係数Γ_inの検出値に基づいてリアクタンス電流可変回路３０２ａ，３０２ｂの各インピーダンス値を変化させ、高周波電源２とプラズマ処理装置４とのインピーダンス整合を自動的に行う機能とを備える。

制御部３０３は、方向性結合器３０１から入力される進行波電圧ｖ_finと反射波電圧ｖ_rinを用いてｖ_rin／ｖ_finを演算することにより反射係数Γ_inを算出する。方向性結合器３０１に代えて、入力ポートＰ₁における高周波電圧ｖ_in、高周波電流ｉ_in及び高周波電圧ｖ_inと高周波電流ｉ_inの位相差θを検出する高周波検出器を設けてもよい。この場合は、Γ_in＝（Ｚ_in−Ｚ_o）／（Ｚ_in＋Ｚ_o）であるから、制御部３０３は、高周波電圧ｖ_in、高周波電流ｉ_in及び位相差θからインピーダンス整合装置３の入力インピーダンスＺ_inを演算し、その入力インピーダンスＺ_inと特性インピーダンスＺ_oを用いて上記の式より反射係数Γ_inを算出する。

インピーダンス整合回路３０２は、リアクタンス電流可変回路３０２ａ、インダクタＬ_C及びリアクタンス電流可変回路３０２ｂのπ型回路によって構成される。リアクタンス電流可変回路３０２ａとリアクタンス電流可変回路３０２ｂは、図１に示す可変リアクタンス素子１のインダクタＬとスイッチ回路１０１の接続点にキャパシタＣを並列に接続した回路である。可変リアクタンス素子１はインピーダンス可変のインダクタＬと等価であるから、リアクタンス電流可変回路３０２ａとリアクタンス電流可変回路３０２ｂは、インピーダンス可変のインダクタＬとキャパシタＣの並列回路である。従って、リアクタンス電流可変回路３０２ａとリアクタンス電流可変回路３０２ｂは、インダクタＬのインピーダンスを電子制御により変化させることにより、インダクタＬとキャパシタＣの並列回路のインピーダンスが可変の回路である。

なお、リアクタンス電流可変回路３０２ａ内の素子とリアクタンス電流可変回路３０２ｂ内の素子とを区別するため、リアクタンス電流可変回路３０２ａ内の素子の符号には「ａ」の添え字を付し、リアクタンス電流可変回路３０２ｂ内の素子の符号には「ｂ」の添え字を付している。

また、図１２では、リアクタンス電流可変回路３０２ａ内の可変リアクタンス素子１の制御部１０４とリアクタンス電流可変回路３０２ｂ内の可変リアクタンス素子１の制御部１０４を１つの制御部３０３に纏めている。制御部３０３に内蔵されるメモリ３０４（ＥＥＰＲＯＭ）は、リアクタンス電流可変回路３０２ａのリアクタンス可変点Ｘ_n（０≦ｎ≦Ｎ）とリアクタンス電流可変回路３０２ｂのリアクタンス可変点Ｘ_m（０≦ｍ≦Ｍ）のデータを含むインピーダンス整合に必要な各種のデータを記憶するメモリである。

図１３は、第２の実施形態に係る可変リアクタンス素子１’を用いたインピーダンス整合装置の回路ブロックとそのインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。

図１３に示すプラズマ処理システムは、図１２に示すプラズマ処理システムに対してインピーダンス整合装置３’内のインピーダンス整合回路３０２’のスイッチ回路３０２ａ’，３０２ｂ’に第２の実施形態に係る可変リアクタンス素子１’を用いている点が異なる。

図１２，図１３に示すプラズマ処理システムでのインピーダンス整合装置３，３’によるインピーダンス整合方法としては、例えば、特許第４９７５２９１号に記載されたインピーダンス整合方法を用いることができる。

特許第４９７５２９１号には、インピーダンス整合装置の全てのインピーダンス調整点について、負荷を特性インピーダンスＺ_oとした場合のインピーダンス整合装置のＴパラメータを予め取得しておき、そのＴパラメータを用いてインピーダンス整合装置のインピーダンス調整点を変化させた場合の当該インピーダンス整合装置の入力ポートにおける反射係数Γ_in（推定値）を演算し、その演算結果から反射係数Γ_inが最小となるインピーダンス調整点をインピーダンス整合点として整合動作を行う。

特許第４９７５２９１号に記載のインピーダンス整合方法（以下、「第１のインピーダンス整合方法」という。）は、以下の考え方に基づく方法である。

図１５に示す４端子回路網Ｈにおいて、入力ポートＰ₁側の４端子回路網Ｈに入って行く電圧ａ₁及び４端子回路網Ｈから出てくる電圧ｂ₁と出力ポートＰ₂側の４端子回路網Ｈに入って行く電圧ａ₂及び４端子回路網Ｈから出てくる電圧ｂ₂との間には、Ｔパラメータ（Transmission Parameter）（Ｔ₁₁，Ｔ₁₂，Ｔ₂₁，Ｔ₂₂）を用いて、

の関係がある。

インピーダンス整合装置３，３’の入力ポートＰ₁と出力ポートＰ₂は、それぞれ図１５の入力ポートＰ₁、出力ポートＰ₂に対応し、インピーダンス整合装置３，３’の入力ポートＰ₁における進行波電圧ｖ_fin（インピーダンス整合装置３，３’に入射する電圧）と反射波電圧ｖ_rin（インピーダンス整合装置３，３’で反射した電圧）は、図１５の入力ポートＰ₁における電圧ａ₁と電圧ｂ₁にそれぞれ対応する。また、インピーダンス整合装置３，３’の出力ポートＰ₂における進行波電圧ｖ_fout（プラズマ処理装置４に入射する電圧）と反射波電圧ｖ_rout（プラズマ処理装置４で反射した電圧）は、図１５の出力ポートＰ₂における電圧ｂ₂と電圧ａ₂にそれぞれ対応する。

インピーダンス整合装置３，３’が整合動作を開始する時（以下、この時を「整合動作開始時」という。）のインピーダンス調整点をＰ(i,j)とし、入力ポートＰ₁における進行波電圧と反射波電圧をそれぞれｖ_fin(i,j)、ｖ_rin(i,j)（(i,j)はインピーダンス調整点Ｐ(i,j)での値であることを示す。）、出力ポートＰ₂における進行波電圧と反射波電圧をそれぞれｖ_fout(i,j)、ｖ_rout(i,j)とすると、進行波電圧ｖ_fin(i,j)と反射波電圧ｖ_rin(i,j)を実測し、その測定値を（１）式に代入して、

但し、Ｔ₁₁(i，j)，Ｔ₁₂(i，j)，Ｔ₂₁(i，j)，Ｔ₂₂(i，j)はインピーダンス調整点Ｐ(i,j)でのＴパラメータ

の演算を行うと、出力ポートＰ₂における進行波電圧ｖ_fout(i,j)と反射波電圧ｖ_rout(i,j)が得られる。

そして、進行波電圧ｖ_fout(i,j)と反射波電圧ｖ_rout(i,j)を（２）式に代入して、

の演算を行うと、全てのインピーダンス調整点Ｐ(n,m)について入力ポートＰ₁側の進行波電圧ｖ_fin(n,m)と反射波電圧ｖ_rin(n,m)（ｎ＝１，２，…Ｎ、ｍ＝１，２，…Ｍ）の推定値が得られ、ｖ_rin(n,m)／ｖ_fin(n,m)を演算することにより各インピーダンス調整点Ｐ(n,m)の反射係数Γ_in(n,m)が得られる。

Ｎ×Ｍ個の反射係数Γ_in(n,m)の算出値のうち、最小値となる反射係数Γ_in(p,q)のインピーダンス調整点Ｐ(p,q)は、高周波電源２とプラズマ処理装置４のインピーダンス整合を最良の状態にするインピーダンス整合点と考えられるから、インピーダンス整合装置３の現在のインピーダンス整合点Ｐ(i,j)をインピーダンス整合点Ｐ(p,q)に変更する。

第１のインピーダンス整合方法は、所定の周期で全てのインピーダンス調整点Ｐ(n,m)の中からインピーダンス整合点Ｐ(p,q)を算出し、インピーダンス整合装置３，３’のインピーダンス調整点をそのインピーダンス整合点Ｐ(p,q)に変更するので、負荷インピーダンスＺ_Lの変動に対する追従性に優れる。

第１のインピーダンス整合方法を図１２，図１３に示すプラズマ処理システムでのインピーダンス整合装置３，３’に適用した場合は、インピーダンス整合装置３若しくはインピーダンス整合装置３’の全てのインピーダンス調整点Ｐ(n，m)（ｎ＝１，２，…Ｎ、ｍ＝１，２，…Ｍ）について、予めＳパラメータ（Scattering Parameter）Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂が測定され、

の変換式でＴパラメータＴ₁₁，Ｔ₁₂，Ｔ₂₁，Ｔ₂₂に変換されてメモリ３０４に記憶されている。図１４に示したように、メモリ３０４には、調整番号ｓに対応するアドレスに、対応する組合せのリアクタンス可変点Ｘａ_nとリアクタンス可変点Ｘｂ_mのデータが記憶されるが、第１のインピーダンス整合方法を適用する場合は、そのデータに加えて（５）式で算出されたＴパラメータＴ₁₁，Ｔ₁₂，Ｔ₂₁，Ｔ₂₂のデータが記憶されている。

図１６，図１７は、インピーダンス整合装置３のＴパラメータを求めるための計測システムの構成図である。インピーダンス整合装置３’のＴパラメータも同様の計測システムで測定することができる。

図１６，図１７に示す計測システムは、４ポートタイプのネットワーク・アナライザー６を用いてインピーダンス整合装置３のＳパラメータ（Scattering Parameter）Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂を測定し、その測定値Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂を上記の（５）式でＴパラメータＴ₁₁，Ｔ₁₂，Ｔ₂₁，Ｔ₂₂に変換してメモリ３０４に記憶するシステムである。図１６は、ＳパラメータＳ₁₁，Ｓ₂₁を測定するための接続図を示し、図１７は、ＳパラメータＳ₁₂，Ｓ₂₂を測定するための接続図を示している。

図１６では、ネットワーク・アナライザー６の計測用信号Ｖ_mを出力する出力ポートＰ_Aとインピーダンス整合装置３の入力ポートＰ₁との間にプリアンプ７と方向性結合器８とがシリーズに接続され、方向性結合器８の進行波出力端と反射波出力端とインピーダンス整合装置３の出力ポートＰ₂と、がネットワーク・アナライザー６の３つの入力ポートＰ_B，Ｐ_C，Ｐ_Dにそれぞれ５０Ω系の伝送線路で接続されている。また、ネットワーク・アナライザー６とインピーダンス整合装置２の制御部３０３が制御信号を伝送する所定の信号線で接続されている。

プリアンプ７は、ネットワーク・アナライザー６から出力される計測用信号Ｖ_mのレベルをインピーダンス整合装置３内のスイッチ回路１０１ａ，１０１ｂが確実にオン・オフ動作するレベルに増幅するために設けられている。ネットワーク・アナライザー６からは計測用信号Ｖ_mとしてプラズマ処理で使用される周波数（例えば、２ＭＨｚや１３．５６ＭＨｚ）の正弦波信号が出力される。プリアンプ７から出力される計測用信号Ｖ_m’は、方向性結合器８を介してインピーダンス整合装置２の入力ポートＰ₁に入力されるとともに、進行波出力端を経由しアッテネータＡＴＴ１を介してネットワーク・アナライザー６の入力ポートＰ_Bに入力される。なお、アッテネータＡＴＴ１，ＡＴＴ２，ＡＴＴ３は、ネットワーク・アナライザー６が損傷しないように、入力される信号のレベルを低減するために設けられている。

インピーダンス整合装置３の入力ポートＰ₁に入力された計測用信号Ｖ_m’の一部は反射され、残りがインピーダンス整合装置３を透過して出力ポートＰ₂から出力される。インピーダンス整合装置３の入力ポートＰ₁で反射した信号Ｖ_m”は、方向性結合器８の反射波出力端を経由しアッテネータＡＴＴ２を介してネットワーク・アナライザー６の入力ポートＰ_Cに入力される。また、インピーダンス整合装置２の出力ポートＰ₂から出力される信号（Ｖ_m’−Ｖ_m”）は、伝送線路とアッテネータＡＴＴ３を介して入力ポートＰ_Dに入力される。

インピーダンス整合装置３を図１５に示す４端子回路Ｈと考えると、入力ポートＰ_B，Ｐ_C，Ｐ_Dからネットワーク・アナライザー６に入力される信号Ｖ_m’、信号Ｖ_m”、信号（Ｖ_m’−Ｖ_m”）は、それぞれ信号ａ₁、信号ｂ₁、信号ｂ₂に対応する。ＳパラメータＳ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂は、Ｓ₁₁＝ｂ₁／ａ₁、Ｓ₁₂＝ｂ₁／ａ₂、Ｓ₂₁＝ｂ₂／ａ₁、Ｓ₂₂＝ｂ₂／ａ₂で表わされるから、ネットワーク・アナライザー６は、入力ポートＰ_B，Ｐ_C，Ｐ_Dから入力される信号Ｖ_m’、信号Ｖ_m”、信号（Ｖ_m’−Ｖ_m”）を用いてｂ₁／ａ₁＝Ｖ_m”／Ｖ_m’とｂ₂／ａ₁＝（Ｖ_m’−Ｖ_m”）／Ｖ_m’を演算することにより、Ｓパラメータの要素Ｓ₁₁と要素Ｓ₂₁を算出する。この算出結果は信号線を介して制御部３０３に入力され、制御部３０３は、算出結果Ｓ₁₁，Ｓ₂₁を一旦、ＲＡＭに保存する。

ＳパラメータＳ₁₁，Ｓ₂₁の測定では、制御部３０３は、所定の周期でインピーダンス調整点Ｐ(n,m)を調整番号ｓの順番で変化させ、インピーダンス調整点Ｐ(n,m)を変化させる毎にネットワーク・アナライザー６により算出されるＳパラメータの要素Ｓ₁₁(n,m)，Ｓ₂₁(n,m)をＲＡＭに保存する。

制御部３０３は、ＳパラメータＳ₁₁，Ｓ₂₁の測定を開始すると、所定の周期でリアクタンス電流可変回路３０２ａ，３０２ｂに対する調整番号１、２、…Ｎ×Ｍに対応するインピーダンス調整点Ｐ(1,1)、Ｐ(1,2)，…Ｐ(N,M)の情報（リアクタンス可変点Ｘａ_n，Ｘｂ_mの情報）をメモリ３０４から読み出す。制御部３０３は、電圧ｖ_aとリアクタンス可変点Ｘａ_nの情報からオン開始点ｔ_Saを検出し、電圧ｖ_bとリアクタンス可変点Ｘｂ_mの情報からオン開始点ｔ_Sbを検出し、各検出信号をそれぞれスイッチ駆動回路１０３ａとスイッチ駆動回路１０３ｂに出力する。スイッチ駆動回路１０３ａは、オン開始点ｔ_SaからＴ／２だけオンになる駆動信号Ｓ_Caを生成し、スイッチ駆動回路１０３ｂは、オン開始点ｔ_SbからＴ／２だけオンになる駆動信号Ｓ_Cbを生成する。そして、スイッチ駆動回路１０３ａは駆動信号Ｓ_Caをリアクタンス電流可変回路３０２ａに出力し、スイッチ駆動回路１０３ｂは駆動信号Ｓ_Cbをリアクタンス電流可変回路３０２ｂに出力して両リアクタンス電流可変回路３０２ａ，３０２ｂのリアクタンス電流を変更する。制御部３０３は、リアクタンス電流可変回路３０２ａ，３０２ｂのリアクタンス電流を変更する毎にネットワーク・アナライザー６から入力されるＳパラメータＳ₁₁，Ｓ₂₁の測定結果をＲＡＭの調整番号ｓに対応するアドレスの記憶領域に保存する。

図１７は、図１６の接続構成に対してインピーダンス整合装置３の入力ポートＰ₁と出力ポートＰ₂の接続位置を逆にしたものである。図１６では、インピーダンス整合装置３の出力ポートＰ₂が方向性結合器８の出力端に接続され、入力ポートＰ₁がアッテネータＡＴＴ３を介してネットワーク・アナライザー６の入力ポートＰ_Dに接続されている。図１７の接続では、ネットワーク・アナライザー６の入力ポートＰ_B，Ｐ_C，Ｐ_Dからそれぞれ入力される信号Ｖ_m’，Ｖ_m”，（Ｖ_m’−Ｖ_m”）は、図１５に示す４端子回路Ｈの信号ａ₂、信号ｂ₂、信号ｂ₁にそれぞれ対応する。

従って、図１７では、ネットワーク・アナライザー６で入力ポートＰ_B，Ｐ_C，Ｐ_Dからそれぞれ入力される信号Ｖ_m’，Ｖ_m”，（Ｖ_m’−Ｖ_m”）を用いてｂ₂／ａ₂＝Ｖ_m”／Ｖ_m’とｂ₁／ａ₂＝（Ｖ_m’−Ｖ_m”）／Ｖ_m’を演算することにより、Ｓパラメータの要素Ｓ₂₂と要素Ｓ₁₂が算出される。ＳパラメータＳ₂₂，Ｓ₁₂の測定でも、制御部３０３はＳパラメータＳ₁₁，Ｓ₂₁の測定と同様の処理を行い、リアクタンス電流可変回路３０２ａ，３０２ｂのリアクタンス電流を変更する毎にネットワーク・アナライザー６から入力されるＳパラメータＳ₂₂，Ｓ₁₂の測定結果をＲＡＭの調整番号ｓに対応するアドレスの記憶領域に保存する。

制御部３０３は、Ｓパラメータの測定が終了すると、インピーダンス調整点Ｐ(n,m)毎に測定したＳパラメータＳ₁₁(n,m)，Ｓ₁₂(n,m)，Ｓ₂₁(n,m)，Ｓ₂₂(n,m)を（５）式によりＴパラメータＴ₁₁(n,m)，Ｔ₁₂(n,m)，Ｔ₂₁(n,m)，Ｔ₂₂(n,m)に変換し、その変換値をメモリ３０４に保存する。

なお、メモリ３０４に変換式（５）の演算プログラムを記憶するとともに、ＳパラメータＳ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂の実測値を記憶しておき、インピーダンス整合処理において、制御部３０３がメモリ３０４から読み出したＳパラメータＳ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂を（５）式の演算によってＴパラメータＴ₁₁，Ｔ₁₂，Ｔ₂₁，Ｔ₂₂に変換するようにしてもよい。

図１８は、インピーダンス整合装置３，３’の第１のインピーダンス整合方法を用いたインピーダンス整合動作の処理手順を示すフローチャートである。インピーダンス整合装置３，３’のインピーダンス整合動作の処理手順は、同一であるので、以下では、インピーダンス整合装置３について説明する。

プラズマ処理が開始されると、制御部３０３は、図１８に示すフローチャートの処理手順を所定の周期で繰り返し、高周波電源２とプラズマ処理装置４のインピーダンス整合を行う。

制御部３０３は、方向性結合器３０１から入力される進行波電圧ｖ_fin(i,j)と反射波電圧ｖ_rin(i,j)を読み込み（Ｓ１）、入力ポートＰ₁における反射係数Γ_in(i,j)＝ｖ_rin(i,j)／ｖ_fin(i,j)を算出する（Ｓ２）。

続いて、制御部３０３は、反射係数Γ_in(i,j)を予め設定された閾値Γ_thと比較し(Ｓ３）、Γ_in(i,j)≦Γ_thであれば（Ｓ３：ＹＥＳ）、ステップＳ１に戻る。一方、Γ_in(i,j)＞Γ_thであれば（Ｓ３：ＮＯ）、制御部３０３は、メモリ３０４からインピーダンス調整点Ｐ(i,j)に対応するＴパラメータＴ₁₁(i,j)，Ｔ₁₂(i,j)，Ｔ₂₁(i,j)，Ｔ₂₂(i,j)（以下、これらの成分を纏めて「Ｔ(i,j)」と表記する。また、Ｔパラメータの逆行列Ｔ^-1の成分についても同様に「Ｔ^-1(i,j)」と表記する。）を読み出し（Ｓ４）、（３）式により出力ポートＰ₂における進行波電圧ｖ_fout(i,j)と反射波電圧ｖ_rout(i,j)を算出し、ＲＡＭに記憶する（Ｓ５）。

続いて、制御部３０３は、メモリ３０４から予め定められた順番の調整番号ｓに対応するＴパラメータＴ(n,m)を読み出し（Ｓ６）、

の演算式によりそのＴパラメータＴ(n,m)の逆行列Ｔ^-1(n,m)を演算する（Ｓ７）。

そして、制御部３０３は、その逆行列Ｔ^-1(n,m)と進行波電圧ｖ_fout(i,j)と反射波電圧ｖ_rout(i,j)を用いて（４）式により、リアクタンス電流可変回路３０２ａ，３０２ｂをインピーダンス調整点Ｐ(n,m)に調整したと仮定した場合の入力ポートＰ₁における進行波電圧ｖ_fin(n,m)と反射波電圧ｖ_rin(n,m)を算出し、更に入力ポートＰ₁における反射係数Γ_in(n,m)を算出してＲＡＭに記憶する（Ｓ８）。

制御部３０３は、ステップＳ６〜Ｓ８の処理を繰り返して全てのインピーダンス調整点Ｐ(n,m)の反射係数Γ_in(n,m)を算出すると（Ｓ９：ＹＥＳ）、ソート処理によりＮ×Ｍ個（本実施形態では、１００×１００個）の中から最小となる反射係数Γ_in(p,q)を抽出する（Ｓ１０）。続いて、制御部３０３は、反射係数Γ_in(p,q)に対応するインピーダンス調整点Ｐ(p,q)の情報を用いて、電圧検出器１０２ａで検出される電圧ｖ_aからオン開始点ｔ_saを検出し、その検出信号をスイッチ駆動回路１０３ａに出力するとともに、電圧検出器１０２ｂで検出される電圧ｖ_bからオン開始点ｔ_sbを検出し、その検出信号をスイッチ駆動回路１０３ｂに出力して（Ｓ１１）、ステップＳ１に戻る。

図１２のインピーダンス整合装置３では、スイッチ駆動回路１０３ａは、電圧ｖ_aの各周期においてオン開始点ｔ_saからｔ_sa＋Ｔ／２までリアクタンス電流可変回路３０２ａの半導体スイッチＱ₁をオンにする矩形波の駆動信号Ｓ_Caを生成してスイッチ回路１０１ａに出力する。また、スイッチ駆動回路１０３ｂは、電圧ｖ_bの各周期においてオン開始点ｔ_sbからｔ_sb＋Ｔ／２までリアクタンス電流可変回路３０２ｂの半導体スイッチＱ₁をオンにする矩形波の駆動信号Ｓ_Cbを生成してスイッチ回路１０１ｂに出力する。これにより、インピーダンス整合回路３０２のインピーダンス値は、インピーダンス調整点Ｐ(p,q)のインピーダンス値に変化する。

図１３のインピーダンス整合装置３では、スイッチ駆動回路１０３ａは、電圧ｖ_aの各周期においてオン開始点ｔ_sa(p)から（Ｔ／２−２・（ｐ−１）・Δｔ）の時間、リアクタンス電流可変回路３０２ａ’の半導体スイッチＱ₁、Ｑ２をオンにする矩形波の駆動信号Ｓ_Caを生成してスイッチ回路１０１ａ’に出力する。また、スイッチ駆動回路１０３ｂは、電圧ｖ_bの各周期においてオン開始点ｔ_sb(q)から（Ｔ／２−２・（q−１）・Δｔ）の時間、リアクタンス電流可変回路３０２ｂ’の半導体スイッチＱ₁、Ｑ２をオンにする矩形波の駆動信号Ｓ_Cbを生成してスイッチ回路１０１ｂ’に出力する。これにより、インピーダンス整合回路３０２のインピーダンス値は、インピーダンス調整点Ｐ(p,q)のインピーダンス値に変化する。

従って、ステップＳ１に戻り、次にインピーダンス整合動作をする時には、入力ポートＰ₁の反射係数Γ_in(i,j)は、反射係数Γ_in(p,q)に変化するので、ステップＳ３でΓ_in(i,j)≦Γ_thであれば（Ｓ３：ＹＥＳ）、そのときの高周波電源２とプラズマ処理装置４のインピーダンス整合状態が保持され、ステップＳ３でΓ_in(i,j)＞Γ_thであれば（Ｓ３：ＮＯ）、再度ステップＳ４〜Ｓ１１の処理が行われて高周波電源２とプラズマ処理装置４のインピーダンス整合が行われる。

図１９は、本実施形態に係るインピーダンス整合装置３のインピーダンス整合動作をシミュレーションした一例を示す波形図であり、図２０は、シミュレーションに用いた回路構成を示す図である。図２０では、方向性結合器３０１、電圧検出器１０２ａ，１０２ｂは、省かれている。

図１９は、インピーダンス整合装置３のリアクタンス電流可変回路３０２ａ内のＮチャネル型ＭＯＳＦＥＴとＰチャネル型ＭＯＳＦＥＴのゲートに入力する駆動信号Ｓ_Caのオン開始点ｔ_saとリアクタンス電流可変回路３０２ｂ内のＮチャネル型ＭＯＳＦＥＴとＰチャネル型ＭＯＳＦＥＴのゲートに入力する駆動信号Ｓ_Cbのオン開始点ｔ_sbを調整してインピーダンス整合がとれたときの波形を示している。

（ａ）は、インピーダンス整合装置３の入力ポートＰ₁に入力される高周波電圧ｖ_inの波形を示している。（ｂ）は、接続点ａの電圧ｖ_aの波形と駆動信号Ｓ_Caの波形を示し、（ｃ）は、インダクタＬ_aに流れる電流ｉ_Laを示している。（ｄ）は、接続点ｂの電圧ｖ_bの波形と駆動信号Ｓ_Cbの波形を示し、（ｅ）は、インダクタＬ_bに流れる電流ｉ_Lbを示している。（ｆ）は、負荷に流れる電流ｉ_zの波形を示し、（ｇ）は、負荷で消費される電力Ｐ_zを示している。

接続点ａは、シミュレーションの回路上ではインピーダンス整合装置３の入力ポートＰ₁と同一点であるので、電圧ｖ_aは高周波電圧ｖ_inと同一の波形となっている。接続点ｂは、インダクタＬ_Cがあるために電圧ｖ_aと位相が異なっている。図１９によれば、電圧Ｖ_aのＴ／４＋（ｋ−１）・ＴのタイミングからΔｔ₁だけ遅れたタイミングにオン開始点ｔ_saを設定した駆動信号Ｓ_Caによってリアクタンス電流可変回路３０２ａのリアクタンス電流を調整し、電圧ｖ_bのＴ／４＋（ｋ−１）・ＴのタイミングからΔｔ₂だけ遅れたタイミングにオン開始点ｔ_sbを設定した駆動信号Ｓ_Cbによってリアクタンス電流可変回路３０２ｂのリアクタンス電流を調整したときに、インピーダンス整合装置２の入力ポートＰ₁に入力した高周波電力（進行波電力）が全て負荷で消費される（インピーダンス整合が取れる）ことが確認できた。

なお、全てのインピーダンス調整点Ｐ(n,m)について、ＴパラメータＴ(n,m)の逆行列Ｔ^-1(n,m)を求めてメモリ３０４に記憶しておき、ステップＳ６では、メモリ３０４からＴパラメータＴ(n,m)の逆行列Ｔ^-1(n,m)を読み出すようにしてもよい。この構成によれば、ステップＳ７の演算処理が不要になる利点がある。

上記の実施形態では、リアクタンス電流可変回路３０２ａ，３０２ｂの全てのインピーダンス調整点Ｐ(n,m)について、入力ポートＰ₁における反射係数Γ_in(n,m)を推定し、その中から最小値を抽出していたが、予め設定した整合判定用の反射係数Γ_thに最も近い反射係数Γ_in(p’,q’)を抽出し、その反射係数Γ_in(p’,q’)に対応するインピーダンス調整点Ｐ(p’,q’)をインピーダンス整合点としてもよい。この場合は、反射係数Γ_thを作業者が任意に設定できるようにするとよい。

なお、反射係数Γ_inの大きさは０〜１の値であるから、閾値Γ_thを０に設定すると、閾値Γ_thに最も近い値の反射係数Γ_in(p,q)の抽出処理は、全ての反射係数Γ_in(n,m)の算出値の中から最小値を抽出する処理と等価になる。

また、全てのインピーダンス調整点Ｐ(n,m)を複数個のグループに分け、グループ単位で反射係数Γ_in(n,m)を求めてΓ_in(n,m)≦Γ_thを満たすインピーダンス調整点Ｐ(p,q)を探索し、あるグループでΓ_in(n,m)≦Γ_thを満たすインピーダンス調整点Ｐ(p,q)が見つかると、そのインピーダンス調整点Ｐ(p,q)をインピーダンス整合の調整点としてもよい。この場合は、全てのインピーダンス調整点Ｐ(n,m)について反射係数Γ_in(n,m)を求める処理をしないので、処理速度を速くできる利点がある。

なお、図１２，図１３に示すプラズマ処理システムにおいて、方向性結合器３０１をＲＦセンサに変更すれば、特許第３１８３９１４号に記載のインピーダンス整合方法（以下、「第２のインピーダンス整合方法」という。）を適用することができる。

第２のインピーダンス整合方法は、ＲＦセンサによってインピーダンス整合装置３，３’の入力ポートＰ₁における高周波電圧ｖ_in、高周波電流ｉ_in及び高周波電圧ｖ_inと高周波電流ｉ_inの位相差θを検出し、それらの検出値と検出時のインピーダンス整合装置３，３’のリアクタンス電流可変回路３０２ａ，３０２ｂのインピーダンス値とインピーダンス整合装置３，３’内の他の回路定数（既知の値）とから当該インピーダンス整合装置３，３’の出力ポートＰ₁からプラズマ処理装置４側を見たインピーダンス（負荷インピーダンスＺ_L）を算出し、その算出値を用いて所定の条件式により当該インピーダンス整合装置３，３’の入力インピーダンスＺ_inを入力ポートＰ₁から高周波電源２側を見たインピーダンス（伝送線路５の特性インピーダンス）一致させる電流可変回路３０２ａ，３０２ｂのインピーダンス調整点Ｐ(p,q)をインピーダンス整合点として求める方法である。

上記のように、本実施形態に係る可変リアクタンス素子１，１’によれば、インダクタＬとスイッチ回路１０１Ａ〜１０１Ｇの直列回路に印加される電圧ｖの各周期におけるインダクタ電流ｉ_Lの流れる時間（オン開始点ｔ_s1，ｔ_s2とオン時間Ｔ_a1，Ｔ_a2）を制御することにより、可変リアクタンス素子１，１’のインピーダンス値を変化させるようにしているので、インピーダンス値を変化させるための可動部の劣化に起因するインピーダンス整合装置３，３’の損傷等をなくすことができる。

また、可変リアクタンス素子１，１’内のスイッチ回路１０１Ａ〜１０１Ｇの駆動を制御する駆動信号Ｓ_C1，Ｓ_C2のオン開始点ｔ_s1、ｔ_s2を略連続的に変化させることによって可変リアクタンス素子１，１’のリアクタンス電流を略連続的に変化させることができるので、インピーダンス整合装置３，３’に可変リアクタンス素子１，１’を用いた場合でもインピーダンス整合ができないインピーダンス調整点Ｐ(n,ｍ)をなくすことができる。従って、高周波電力の周波数が固定であっても可変リアクタンス素子１，１’を用いたインピーダンス整合装置３，３’により高周波電源２とプラズマ処理装置４とのインピーダンス整合を確実に行うことができる。

また、第１のインピーダンス整合方法を用いたインピーダンス整合装置３，３’では、リアクタンス電流可変回路３０２ａ，３０２ｂの調整可能な範囲について、インピーダンス整合装置３，３’のＴパラメータを取得しておき、そのＴパラメータを用いた所定の演算処理によってインピーダンス整合を行うので、高い精度でインピーダンス整合を行うことができる。すなわち、Ｔパラメータは、インピーダンス整合装置２内部における部品とケース間の浮遊容量や配線のインダクタンス成分等を含んだ整合回路に対する伝送特性を示すものであるから、その浮遊容量やインダクタンス成分等によるインピーダンス整合のずれを抑制することができ、正確かつ精度よくインピーダンス整合を行うことができる。

また、第２のインピーダンス整合方法ではインピーダンス整合装置内の整合回路の構成が異なると、回路構成に応じてインピーダンスの演算方法を変更する必要性があるが、第１のインピーダンス整合方法を用いた場合は、インピーダンス整合装置３，３’全体のＴパラメータを用いてインピーダンス整合を行うので、インピーダンス整合装置３，３’内の整合回路の構成要素が異なっても演算方法を変更する必要がないという利点がある。

図１２，図１３に示す構成では、インピーダンス整合装置３，３’と高周波電源２を別体としているが、インピーダンス整合装置３，３’を高周波電源２に内蔵してもよい。

図２１は、図１２に示すインピーダンス整合装置３を内蔵した周波数可変の高周波電源の一例を示す図である。また、図２２は、図１３に示すインピーダンス整合装置３’を内蔵した周波数可変の高周波電源の一例を示す図である。

図２１に示す高周波電源２’は、インピーダンス整合装置３内のリアクタンス電流可変回路３０２ｂを結合用のキャパシタＣ３に置き換えて周波数可変高周波電源２ａの出力段と高周波電源２’の出力ポートＰ₂’との間に接続したものである。図２２に示す高周波電源２’は、インピーダンス整合装置３’内のリアクタンス電流可変回路３０２ｂ’を結合用のキャパシタＣ３に置き換えて周波数可変高周波電源２ａの出力段と高周波電源２’の出力ポートＰ₂’との間に接続したものである。

図２１，図２２では、構成を簡単にするためにリアクタンス電流可変回路３０２ｂ，３０２ｂ’を除いているが、インピーダンス整合装置３，３’と同一の構成を高周波電源２’に内蔵してもよい。

高周波電源２’では、出力周波数ｆが所定のステップ周波数δｆでｆ_o±Δｆ（ｆ_oは、例えば、１３．５６ＭＨｚ、Δｆは、ｆ_oの１０％程度）の範囲を変動するように制御される。このため、第２のインピーダンス整合方法を用いて高周波電源２’とプラズマ処理装置４とのインピーダンス整合を行う場合は、周波数ｆがステップ的に変動する全ての周波数ｆ_o±ｎ・δｆ（但し、ｎ＝０，１，…Δｆ／δｆ）について予めＴパラメータが測定され、その測定値がメモリ３０４に記憶されている。Ｔパラメータの測定方法や各周波数でのインピーダンス整合動作は、図１２のプラズマ処理システムについて説明した内容と同様である。

制御部３０３は、可変高周波電源２ａの出力周波数ｆをステップ周波数δｆでｆ_o−Δｆからｆ_o＋Δｆの範囲で往復変動させるために周波数制御信号Ｓ_fを可変高周波電源２ａに出力する。可変高周波電源２ａは、周波数制御信号Ｓ_fで指定された周波数ｆの高周波電圧ｖ_aを出力する。

制御部３０３は、電圧検出器１０２ａから出力される電圧ｖ_aの極性が負から正に変化する電圧零点を検出するとともに、可変高周波電源２ａから入力される出力周波数ｆに対応するオン開始点ｔ_saの情報（Δｔ_sa）をメモリ３０４から読み出し、その電圧零点から（Ｔ／４＋Δｔ_sa）が経過したオン開始点ｔ_saの検出信号をスイッチ駆動回路１０３ａに出力する。スイッチ駆動回路１０３ａにオン開始点ｔ_saの検出信号を出力する周期は、可変高周波電源２ａが出力周波数ｆをステップ周波数δｆで変化させる周期よりも短い。従って、高周波電源２’では、出力周波数ｆが変動する毎にリアクタンス電流可変回路３０２ａのリアクタンス値を変化させてインピーダンス整合動作が行われる。

図２１，図２２に示す高周波電源２’はインピーダンス整合装置３，３’を内蔵するので、プラズマ処理システムをコンパクトに構成することができる利点がある。

本発明の範囲は上述した実施の形態に限定されるものではない。例えば、上記実施形態では、端子回路網の特性パラメータとしてＳパラメータをＴパラメーに変換する例を説明したが、例えば、ＺパラメータやＹパラメータをＴパラメータに変換してインピーダンス整合処理に用いるようにしてもよい。

また、上記実施形態では、リアクタンス電流可変回路３０２ａ，３０２ｂの回路をキャパシタとインダクタの並列回路で構成したが、他の回路構成でもよい。

１，１’ 可変リアクタンス素子
１０１Ａ〜１０１Ｇ，１０１ａ，１０１ｂ，１０１ａ’，１０１ｂ’ スイッチ回路（スイッチ手段）
１０２，１０２ａ，１０２ｂ 電圧検出器（電圧検出手段）
１０３，１０３ａ，１０３ｂ，１０３’ スイッチ駆動回路
１０４ 制御回路（制御手段）
１０５ メモリ
２，２’ 高周波電源
３，３’ インピーダンス整合装置
３０１ 方向性結合器（高周波情報検出手段、検出手段の要素）
３０２，３０２’ インピーダンス整合回路
３０２ａ，３０２ｂ リアクタンス電流可変回路（第１，第２のリアクタンス電流可変回路）
３０３ 制御部（制御手段、検出手段、高周波情報検出手段、高周波情報算出手段、出力側電圧算出手段、反射係数算出手段、インピーダンス調整点特定手段、インピーダンス調整手段）
３０４ メモリ（Ｔパラメータ記憶手段）
４ プラズマ処理装置（負荷）
５ 伝送線路
６ ネットワーク・アナライザー
７ プリアンプ
８ 方向性結合器
ＡＴＴ１〜ＡＴＴ３ アッテネータ
Ｃ_a，Ｃ_b，Ｃ３ キャパシタ
Ｄ₁ 整流素子（第１の整流素子）
Ｄ₂ 整流素子（第２の整流素子）
Ｐ₁ 入力ポート
Ｐ₂ 出力ポート
Ｌ，Ｌ_a，Ｌ_b，Ｌ_c インダクタ
Ｑ₁ スイッチング素子（第１のスイッチング素子）
Ｑ₂ スイッチング素子（第２のスイッチング素子）
Ｔ トランス

Claims (17)

1. インダクタと、
   前記インダクタに直列に接続されたスイッチ手段と、
   前記インダクタと前記スイッチ手段の直列回路に印加される交流電圧を検出する電圧検出手段と、
   前記交流電圧の極性が負から正に変化する電圧零点からＴ／４（Ｔ：前記交流電圧の周期）が経過した基準時点が検出される毎に、各基準時点からの前記スイッチ手段をオンにするオン開始点とそのオン開始点からのオン時間を制御する制御手段と、
   を備え、前記制御手段で前記インダクタを流れる電流を制御することによりインピーダンスが変化することを特徴とする可変リアクタンス素子。
2. 前記スイッチ手段は、第１の整流素子と第１のスイッチング素子を直列に接続した第１の直列回路と、前記第１の整流素子とは極性を逆にした第２の整流素子と第２のスイッチング素子を直列に接続した第２の直列回路との並列回路で構成され、
   前記制御手段は、各基準時点からＴ／２が経過するまでの第１の期間では前記第１の直列回路を導通させ、（各基準時点＋Ｔ／２）からＴ／２が経過するまでの第２の期間では前記第２の直列回路を導通させるように、前記スイッチ手段を制御する、請求項１に記載の可変リアクタンス素子。
3. 前記制御手段は、前記オン時間をＴ／２の固定値で制御する、請求項２に記載の可変リアクタンス素子。
4. 前記第１のスイッチング素子と前記第２のスイッチング素子は、互いに異なるタイプの半導体スイッチ素子である、請求項２又は３に記載の可変リアクタンス素子。
5. 前記第１のスイッチング素子と前記第２のスイッチング素子は、同一タイプの半導体スイッチ素子である、請求項２又は３に記載の可変リアクタンス素子。
6. 前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加される、請求項１乃至５のいずれかに記載の可変リアクタンス素子。
7. 前記スイッチ手段は、同一タイプの２個の半導体スイッチ素子を極性を逆向きに直列接続した回路若しくは互いに異なるタイプの２個の半導体スイッチ素子を直列接続した回路で構成され、
   前記制御手段は、前記２個の半導体スイッチ素子のオン開始点及びオン時間が同期するように制御する、請求項１に記載の可変リアクタンス素子。
8. 前記スイッチ手段は、２つの同一タイプの半導体スイッチ素子を極性を逆向きに接続した直列回路を２個直列に接続した回路若しくは２つの互いに異なるタイプの半導体スイッチ素子を直列に接続した直列回路を２個直列に接続した回路で構成され、
   前記制御手段は、前記直列に接続した２つの回路が同期してオン状態となるように制御する、請求項１に記載の可変リアクタンス素子。
9. 前記制御手段は、各基準時点から前記オン開始点までの遅れ時間をΔｔ_sとすると、前記オン時間を（Ｔ／２−２・Δｔ_s）に制御する、請求項７又は８に記載の可変リアクタンス素子。
10. 前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加される、請求項７乃至９のいずれかに記載の可変リアクタンス素子。
11. 高周波電源と負荷との間に設けられ、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、
    請求項１乃至１０のいずれかに記載の可変リアクタンス素子を含む、少なくとも１つのリアクタンス電流可変回路を備えたインピーダンス整合回路を有し、
    前記可変リアクタンス素子内のインダクタを流れる電流を変化させることにより前記リアクタンス電流可変回路のインピーダンス値を変化させて前記高周波電源と前記負荷とのインピーダンス整合を行うことを特徴とするインピーダンス整合装置。
12. 前記インピーダンス整合回路は、
    前記高周波電源が接続される入力ポートに並列に接続される第１のリアクタンス電流可変回路と、
    前記負荷が接続される出力ポートに並列に接続される第２のリアクタンス電流可変回路と、
    前記第１のリアクタンス電流可変回路と前記第２のリアクタンス電流可変回路との間に接続されるインダクタと、
    を含む、請求項１１に記載のインピーダンス整合装置。
13. 前記リアクタンス電流可変回路には、当該リアクタンス電流可変回路のインピーダンス値の可変点として複数のオン開始点が予め設定されており、
    前記インピーダンス整合装置のＴパラメータに関する情報が予め前記リアクタンス電流可変回路の可変点毎に取得され、各Ｔパラメータに関する情報が前記インピーダンス可変回路の可変点に対応付けて記憶されたＴパラメータ記憶手段と、
    前記インピーダンス整合装置の前記高周波電源が接続される入力ポートにおいて、前記高周波電源から前記負荷側に進行する進行波と前記負荷から前記高周波電源側に進行する反射波を含む入力側高周波情報を検出する高周波情報検出手段と、
    前記高周波情報検出手段で検出された入力側高周波情報と、前記Ｔパラメータ記憶手段に記憶された、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するＴパラメータに関する情報とを用いて、所定の第１の演算処理により、前記インピーダンス整合装置の前記負荷が接続される出力ポートにおける進行波と反射波とを含む出力側高周波情報を算出する高周波情報算出手段と、
    前記高周波情報算出手段で算出される前記出力側高周波情報と、前記Ｔパラメータ記憶手段に記憶された全てのＴパラメータに関する情報とを用いて、所定の第２の演算処理により、前記リアクタンス電流可変回路を各Ｔパラメータに関する情報に対応する可変点に調整したと仮定した場合の前記入力ポートにおける入力側反射係数を算出する反射係数算出手段と、
    前記反射係数算出手段で算出された複数の入力側反射係数のうち、予め設定された目標値に最も近い入力側反射係数を抽出し、その入力側反射係数に対応する前記リアクタンス電流可変回路の可変点に関する情報をインピーダンス整合の調整点として特定するインピーダンス調整点特定手段と、
    前記インピーダンス調整点特定手段により特定された前記リアクタンス電流可変回路の可変点に関する情報に基づいて、前記リアクタンス電流可変回路のインピーダンス値を調整するインピーダンス調整手段と、
    を更に備える、請求項１１又は１２に記載のインピーダンス整合装置。
14. 前記入力側高周波情報に含まれる進行波と反射波はそれぞれ入力側進行波電圧と入力側反射波電圧であり、
    前記出力側高周波情報に含まれる進行波と反射波はそれぞれ出力側進行波電圧と出力側反射波電圧であり、
    前記第１の演算処理は、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するＴパラメータに関する情報を用いて、前記高周波情報検出手段で検出された入力側進行波電圧と入力側反射波電圧をそれぞれ前記出力側進行波電圧と前記出力側反射波電圧に変換する演算処理であり、
    前記第２の演算処理は、前記Ｔパラメータ記憶手段に記憶された各Ｔパラメータに関する情報を用いて、前記高周波情報算出手段で算出された前記出力側進行波電圧と前記出力側反射波電圧を前記インピーダンス整合装置の入力ポートにおける進行波電圧と反射波電圧に変換した後、当該反射波電圧を当該進行波電圧で除して前記入力側反射係数を算出する演算処理である、請求項１３に記載のインピーダンス整合装置。
15. 前記Ｔパラメータ記憶手段に記憶されたＴパラメータに関する情報は、実測した前記インピーダンス整合装置のＳパラメータのデータと前記Ｓパラメータの実測値をＴパラメータに変換する変換プログラムのデータ、若しくは実測した前記インピーダンス整合装置のＳパラメータを所定の変換式によりＴパラメータに変換したデータである、請求項１３又は１４に記載のインピーダンス整合装置。
16. 前記負荷は、プラズマ処理装置である、請求項１１乃至１５のいずれかに記載のインピーダンス整合装置。
17. 請求項１１乃至１６のいずれかに記載のインピーダンス整合装置が内蔵された高周波電源。

Images