JP2014185332A - 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤 - Google Patents

酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤 Download PDF

Info

Publication number
JP2014185332A
JP2014185332A JP2014030911A JP2014030911A JP2014185332A JP 2014185332 A JP2014185332 A JP 2014185332A JP 2014030911 A JP2014030911 A JP 2014030911A JP 2014030911 A JP2014030911 A JP 2014030911A JP 2014185332 A JP2014185332 A JP 2014185332A
Authority
JP
Japan
Prior art keywords
group
copper
metal anticorrosive
amino
antioxidant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014030911A
Other languages
English (en)
Inventor
Ki-Young Park
起永 朴
Atsushi Mizutani
篤史 水谷
Tetsuya Shimizu
哲也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2014030911A priority Critical patent/JP2014185332A/ja
Publication of JP2014185332A publication Critical patent/JP2014185332A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07DHETEROCYCLIC COMPOUNDS
    • C07D249/00Heterocyclic compounds containing five-membered rings having three nitrogen atoms as the only ring hetero atoms
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F11/00Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent
    • C23F11/08Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent in other liquids
    • C23F11/10Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent in other liquids using organic inhibitors
    • C23F11/14Nitrogen-containing compounds
    • C23F11/149Heterocyclic compounds containing nitrogen as hetero atom
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864Cleaning, e.g. removing of solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/0381Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/0382Applying permanent coating, e.g. in-situ coating
    • H01L2224/03821Spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/0382Applying permanent coating, e.g. in-situ coating
    • H01L2224/03823Immersion coating, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81054Composition of the atmosphere
    • H01L2224/81055Composition of the atmosphere being oxidating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81054Composition of the atmosphere
    • H01L2224/81075Composition of the atmosphere being inert
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124Heterocyclic organic compounds, e.g. azole, furan

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Preventing Corrosion Or Incrustation Of Metals (AREA)
  • Anti-Oxidant Or Stabilizer Compositions (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体基板または半導体素子、プリント配線基板等の電子デバイスに含まれる各部材を損傷せずに、そこに配された銅もしくは銅合金の表面に酸化防止性を付与する酸化防止方法、これを利用した電子デバイスの製造方法を提供する。
【解決手段】電子デバイスに含まれる銅もしくは銅合金の表面に、アミノ基を有する5員の含窒素複素芳香族化合物を含有する金属防食剤を接触させる銅もしくは銅合金表面の酸化防止方法。
【選択図】図1

Description

本発明は、酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤に関する。
チップ部品の登場とともに、従来のスルーホール実装にかわって表面実装が主流となってきた。表面実装方式では、基板にクリームはんだを印刷して電子部品を乗せ、赤外線や熱風ではんだを溶かして接合する。この方式では、端子の数も集積度の上昇や素子の多機能化により大きく増加したため、DIP(Dual Inline Package)やSOP(Small Outline Package)といった従来のパッケージでは対応できない製品が増えてきた。そこで、端子を微小化したQFP(Quad Flat Package)やLCC(Leaded Chip Carrier)、底面に丸ピンを格子状に並べた剣山のようなPGA(Pin Grid Array)などが導入された。さらに大規模なLSIでは外部との接続が数千にも及ぶため、BGA(Ball Grid Array)などの端子密度の高いパッケージが利用される。
また、最近では半導体チップを樹脂で封止したパッケージとせずに、そのまま実装するベアチップのフリップチップ実装も提案されている。この技術を利用して、例えば半導体体発光素子や半導体メモリの実装を行うことができ、パッケージの封止やその内部でのボンディングワイヤの着設を省略した効率的な加工が可能となる。
上述した外部と電気的な接続を行うチップの端子には、その導電材料として銅もしくは銅合金が用いられることがある。一方、銅材料の表面は酸化されやすい。そのため、製造加工中に引き置きや搬送がある場合には、その酸化劣化を防止するための処理が必要となる。
銅の腐食を抑える技術として、ベンゾトリアゾールなどのアゾール系の化合物を溶解した溶液を用い、これを銅表面に塗布して、その酸化を防止する技術が提案されている(非特許文献1,2)。また、CMP(Chemical Mechanical Polishing)処理の後に生じる銅表面の酸化劣化を防止する目的で、アゾール系の化合物とアルカノールアミン等を配合した薬液を用いることが提案されている(特許文献1,2)。あるいは、デバイスのエッチング残渣等を洗浄するための洗浄液に、銅配線の防食剤としてアゾール系の化合物を添加することなどが知られている(特許文献3)。
特許第3463045号明細書 特開2004−146669号公報 特許5278319号明細書
Michael Carano, Circuit World, vol.37/2, 2011, p.12-19 N. Robert Sorensen, Advances in Coatings Technologies for Corrosion and Wear Resistant Coating, 1995, p.153-161
上記端子表面の保護方法として、工程上必要に応じて、樹脂フィルムを被覆して酸化劣化を防ぐことも考慮される。しかし、この技術では、フィルムの被覆・剥離という煩雑な工程を要するため、より効率のよい方法が望まれる。そこで上記各文献に記載の技術等により対応することも考えられる。しかしながら、本発明者らの確認によると、この技術を単に適用したのでは、いまだ銅表面の酸化防止性が十分ではないことが分かってきた。特にフリップチップ接続用の電子部品や特定のプリント配線基板などにおいては、しばしばその部品側の端子が銅材料で構成され、そこにはんだが配設される。そのため、はんだを付与する前の端子表面について、より効果的な酸化防止処理が必要となることがある。こうした近時の半導体素子の実装等に対応するためには、さらなる性能の改良が必要になる。また、その処理に際し、既に付与されたSnAg合金等のはんだ材料やTi等の端子材料、その他のシリコン材料などに対して損傷を与えないことが望まれる。
本発明は、半導体基板または半導体素子、プリント配線基板等の電子デバイスに含まれる各部材を損傷せずに、そこに配された銅もしくは銅合金(以下、これらを総称して「銅材料」ということがある。)の表面に酸化防止性を付与する酸化防止方法、これを利用した電子デバイスの製造方法の提供を目的とする。
上記の課題は以下の手段により解決された。
〔1〕電子デバイスに含まれる銅もしくは銅合金の表面に、アミノ基を有する5員の含窒素複素芳香族化合物を含有する金属防食剤を接触させる銅もしくは銅合金表面の酸化防止方法。
〔2〕上記金属防食剤として、実質的に、アミノ基を有する5員の含窒素複素芳香族化合物のみを含有する〔1〕に記載の酸化防止方法。
〔3〕上記金属防食剤として、さらに有機アミン化合物を含有する〔1〕または〔2〕に記載の酸化防止方法。
〔4〕上記含窒素複素芳香族化合物が下記式(A1)〜(A4)のいずれかで表される〔1〕〜〔3〕のいずれか1つに記載の酸化防止方法。
Figure 2014185332
[式中、R〜Rはそれぞれ独立に水素原子、アミノ基含有基、アルキル基、アルケニル基、アルキニル基、アリール基含有基、カルボキシル基含有基、ヒドロキシ基含有基、スルフィド基含有基、アルコキシ基含有基、アシル基含有基、又はハロゲン原子含有基を表す。RN1〜RN4はそれぞれ独立に水素原子、アミノ基含有基、アルキル基、アルケニル基、又はアリール基含有基である。ただし、少なくとも、R及びRN1のいずれか、R、R、及びRN2のいずれか、R、R、及びRN3のいずれか、R〜R及びRN4のいずれかはアミノ基含有基である。]
〔5〕上記金属防食剤中の含窒素複素芳香族化合物の含有率が、0.01〜5質量%である〔1〕〜〔4〕のいずれか1つに記載の酸化防止方法。
〔6〕上記金属防食剤中の有機アミン化合物の含有率が、0.01〜5質量%である〔3〕〜〔5〕のいずれか1つに記載の酸化防止方法。
〔7〕上記有機アミン化合物を、上記含窒素複素芳香族化合物100質量部に対して、10質量部以上1000質量部以下で含有させる〔3〕〜〔6〕のいずれか1つに記載の酸化防止方法。
〔8〕上記有機アミン化合物のClogP値が0以上3以下である〔3〕〜〔7〕のいずれか1つに記載の酸化防止方法。
〔9〕上記金属防食剤は上記含窒素複素芳香族化合物を溶媒に含有させてなり、上記溶媒が水を主成分とする〔1〕〜〔8〕のいずれか1つに記載の酸化防止方法。
〔10〕上記含窒素複素芳香族化合物が、3,5−ジアミノ−1,2,4−トリアゾール、4−アミノ−1,2,4−トリアゾール、3−アミノ−1,2,4−トリアゾール、5−アミノテトラゾール、3−アミノ−1,2,4−トリアゾール−5−カルボン酸、3−アミノピラゾール、3−アミノ−1−メチルピラゾール、3−アミノ−5−メチルピラゾール、1,2,4−トリアゾール−3−カルボキサミド、または3−アミノ−5−メチルチオ−1,2,4−トリアゾールである〔1〕〜〔9〕のいずれか1つに記載の酸化防止方法。
〔11〕上記含窒素複素芳香族化合物が、5−アミノテトラゾールである〔10〕に記載の酸化防止方法。
〔12〕上記有機アミン化合物が炭素数1〜20のアルキルキルアミンまたは炭素数7〜15のアラルキルアミンである〔3〕〜〔11〕のいずれか1つに記載の酸化防止方法。
〔13〕上記銅もしくは銅合金がはんだを配設するための端子をなす〔1〕〜〔12〕のいずれか1つに記載の酸化防止方法。
〔14〕上記金属防食剤を、浸漬、流下、滴下、または噴霧により上記銅もしくは銅合金表面に接触させる〔1〕〜〔13〕のいずれか1つに記載の酸化防止方法。
〔15〕上記金属防食剤を、枚葉式薬液処理装置を用いて上記銅もしくは銅合金表面に接触させる〔1〕〜〔14〕のいずれか1つに記載の酸化防止方法。
〔16〕〔1〕〜〔15〕のいずれか1つに記載の方法により上記電気デバイスの銅もしくは銅合金表面に酸化防止処理を施し、上記処理を介して製造する電子デバイスの製造方法。
〔17〕上記酸化防止処理の後に、上記銅もしくは銅合金の表面にはんだ付けを行う〔16〕に記載の電子デバイスの製造方法。
〔18〕電子デバイスに含まれる銅もしくは銅合金の表面に、アミノ基を有する含窒素複素芳香族化合物を含む保護膜を形成した電子デバイス。
〔19〕アミノ基を有する5員の含窒素複素芳香族化合物を含有し、銅または銅合金の表面に酸化防止性を付与する金属防食剤。
〔20〕上記含窒素複素芳香族化合物を水を主成分とする溶媒に含有させた水系組成物である〔19〕に記載の金属防食剤。
〔21〕さらに有機アミン化合物を含有する〔19〕または〔20〕に記載の金属防食剤。
〔22〕上記有機アミン化合物を、上記含窒素複素芳香族化合物100質量部に対して、10質量部以上1000質量部以下で含有させる〔21〕に記載の金属防食剤。
〔23〕上記有機アミン化合物のClogP値が0以上3以下である〔21〕または〔22〕に記載の金属防食剤。
本発明によれば、半導体基板または半導体素子、プリント配線基板等の電子デバイスに含まれる各部材を損傷せずに、そこに配された銅材料表面に酸化防止性を付与することができる。これにより、電子デバイスの製造における製造効率および製造品質を高めることができる。また、本発明の方法は最近提案されているベアチップのフリップチップ実装工程に特に適しており、同工程に係る加工効率及び製品品質の向上に資するものである。
本発明の方法の好ましい一実施形態を模式的に示した要部拡大断面図である。 本発明の方法の好ましい一実施形態に係る工程手順を示したフローチャートである。 本発明の好ましい実施形態に係るSingle wafer tool(枚葉式薬液処理装置)の一部を示す装置構成図である。 本発明の一実施形態における半導体基板に対するノズルの移動軌跡線を模式的に示す平面図である。
以下に、本発明の方法および金属防食剤の好ましい実施形態について、ベアチップのフリップチップ実装を前提とした図1,図2に基づいて詳細に説明する。本実施形態においては、図1(工程(a))に示すように、半導体基板1としてシリコン製のものを用いる。そこに、チタンもしくはその合金の層(Ti層)2が形成され、このTi層を介して銅もしくは銅合金の層(Cu層)3が形成されている。このCu層3の形成方法は特に限定されないが、その一例としてPVDおよびCVDによる薄膜形成や、電解めっき法による製膜が挙げられる(図2 工程[I])。
そのまま次の加工工程に送る態様としては、図2の(1)の工程ルートを経て、工程[V]において、上記Cu層3の表面にはんだの層(SnAg層)4を形成する例が挙げられる。ここで形成されたSnAg層はその後適度に融解され、半球状のはんだバンプが構成されることが好ましい。さらに次工程[VI]に進み、リフロー処理を行うことにより、このはんだバンプを介して、ベアチップないし電子部品の実装等を行うことができる。
本発明における好ましい実施形態は、図2の(2)の工程ルートを取るものである。すなわち、本ルートにおいては、工程[IV]の部材保存が行われる。このような保存(引き置き)が工程内で行われる原因は様々にあるが、例えば、別の製造設備や工場に移動させる際の搬送のための保存が挙げられる。その他、マシントラブルによる一時的な製造ラインの中断等も挙げられる。このようなときに銅材料はその酸化が顕著になる。本実施形態においては、この酸化を抑制ないし防止するために、工程[II]として、特定の金属防食剤(保護液)を半導体素子10の銅材料表面に適用する。これにより、本実施形態によれば、上記半導体素子10の銅材料層の表面には保護膜が施され、好適に銅材料と酸素との接触を抑制し、良好な酸化防止性を発揮することができる。その後、過剰な金属防食剤を洗い流すためにリンス(工程[III])が行われる。以下、この工程[II]およびそこで用いられる金属防食剤について説明する。なお、図1では、この金属防食剤の適用形態として、理解の便宜のため、ノズル5から金属防食剤Sを射出ないし噴霧する例を示しているが、本発明がこれにより限定して解釈されるものではない。
[金属防食剤(保護液)]
(含窒素複素芳香族化合物)
本発明の金属防食剤は下記式(A1)〜(A4)のいずれかで表される化合物を含有してなることが好ましい。なかでも、式(A1)で表される化合物が、加熱により酸化しても変色しないという観点で特に好ましい。なお、上記銅表面の外観変化に伴って引き続くはんだ工程等の性能が劣る傾向にあり、半導体基板の製造品質管理において有意である。
Figure 2014185332
式中、R〜Rはそれぞれ独立に水素原子、アミノ基(炭素数0〜6が好ましく、0〜3がより好ましい)含有基、アルキル基(炭素数1〜12が好ましく、1〜6がより好ましく、1〜3が特に好ましい)、アルケニル基(炭素数2〜12が好ましく、2〜6がより好ましい)、アルキニル基(炭素数2〜12が好ましく、2〜6がより好ましい)、アリール基(炭素数6〜22が好ましく、6〜14がより好ましい)含有基、カルボキシル基含有基、ヒドロキシ基含有基、スルフィド基(SH)含有基、アルコキシ基(炭素数1〜12が好ましく、1〜6がより好ましく、1〜3が特に好ましい)含有基、アシル基(炭素数1〜12が好ましく、1〜6がより好ましく、1〜3が特に好ましい)含有基、又はハロゲン原子含有基を表す。
N1〜RN4はそれぞれ独立に水素原子、アミノ基(炭素数0〜6が好ましく、0〜3がより好ましい)含有基、アルキル基(炭素数1〜12が好ましく、1〜6がより好ましく、1〜3が特に好ましい)、アルケニル基(炭素数2〜12が好ましく、2〜6がより好ましい)、又はアリール基(炭素数6〜22が好ましく、6〜14がより好ましい)含有基である。
ただし、少なくとも、R及びRN1のいずれか、R、R、及びRN2のいずれか、R、R、及びRN3のいずれか、R〜R及びRN4のいずれかは上記アミノ基含有基である。換言すると、式(A1)〜(A3)のいずれかで表される化合物は、その分子内に少なくも1つのアミノ基を有している。このときのアミノ基は炭素数0のアミノ基(−NH)であることが好ましい。
上記の置換基のうち、アミノ基含有基、カルボキシル基含有基、ヒドロキシ基含有基、スルフィド基含有基、アルコキシ基含有基、アシル基含有基、アリール基含有基、ハロゲン原子含有基を、「含有基」と称したのは、該当する置換基が直接置換していても、所望の効果を奏する範囲で任意の連結基を介して置換していてもよい意味である。例えば、ハロゲン原子含有基といえば、ハロゲン原子が置換していても、ハロゲン化アルキル基が置換していてもよいことを意味する。その連結基としては、アルキレン基(好ましくは炭素数1〜10、より好ましくは1〜3)、アルケニレン基(好ましくは炭素数2〜10、より好ましくは2〜4)、エーテル基(−O−)、イミノ基(NR:Rは水素原子またはアルキレン基であり、好ましくは炭素数0〜4)、チオエーテル基(−S−)、カルボニル基、スルホニル基、またはこれらの組合せが挙げられる。この連結基を以降連結基Lと呼ぶ。なお、この連結基は、本発明の効果を奏する範囲でさらに置換基(例えば、R〜Rで表される基)を有していてもよい。
なかでも、アミノ基含有基は、アミノ基(−NH)、炭素数1〜3のアルキルアミノ基(−RNH:Rはアルキレン基)、カルバモイル基(カルボキサミド基)(−CONH)であることが好ましい。
とRN1、RとRN2、RとRN3、RとR、RとR、RとR、RとRN4は、それぞれ、結合ないし縮合して環を形成していてもよい。例えば、RとRがアルキル基(合計炭素数4)でありこれが縮合してベンゾトリアゾール環を形成していてもよい。そのとき、RN3がアミノ基含有基であるか、あるいは、RとRとが形成するベンゼン環にアミノ基含有基が含まれている。
上記含窒素複素芳香族化合物は、中でも、3,5−ジアミノ−1,2,4−トリアゾール、4−アミノ−1,2,4−トリアゾール、3−アミノ−1,2,4−トリアゾール、5−アミノテトラゾール、3−アミノ−1,2,4−トリアゾール−5−カルボン酸、3−アミノピラゾール、3−アミノ−1−メチルピラゾール、3−アミノ−5−メチルピラゾール、1,2,4−トリアゾール−3−カルボキサミド、3−アミノ−5−メチルチオ−1,2,4−トリアゾールであることが好ましい。なお、1,2,4−トリアゾールは水素の位置を示していないが、1H体であっても、4H体であっても、その混合物であっても良い意味である。なかでも、3,5−ジアミノ−1,2,4−トリアゾール、4−アミノ−1,2,4−トリアゾール、5−アミノテトラゾールが好ましく、5−アミノテトラゾールが特に好ましい。
含窒素複素芳香族化合物は、金属防食剤中で、0.0001質量%以上で含有されることが好ましく、0.001質量%以上で含有されることがより好ましく、0.01質量%以上で含有されることがさらに好ましく、0.05質量%以上であることが特に好ましい。上限としては、25質量%以下で含有されることが好ましく、10質量%以下で含有されることがより好ましく、5質量%以下で含有されることがさらに好ましく、2質量%以下であることが特に好ましい。上記下限値以上とすることで、効果的な酸化防止性が得られる。一方、上記上限値以下とすることで、保存安定性を付与することができ好ましい。
上記含窒素複素芳香族化合物は、1種を単独で用いても、2種以上を組み合わせて用いてもよい。
本発明において上記特定含窒素複素芳香族化合物を使用することにより、従来のものより一段階高いレベルの酸化防止効果を発揮した理由は、未解明の点を含むが、以下のように推定される。すなわち、従来、含窒素複素芳香族化合物を銅表面の酸化防止に用いた例はある。これに対し、本発明においてはさらにそこにアミノ基が導入されたため、銅表面に対する吸着点が多様化したことが考えられる。これにより、例えば、従来アゾール化合物の母核でのみ吸着したものに比し、その隙間を埋める形でさらにアミン部位が吸着に関与してより効果的な保護膜を形成したものと解される。また、アミノ基をもつ含窒素複素芳香族化合物を適用することで、性能良好であり、かつ流通性がよく製造適性にも優れるという利点を有する。
従来、銅材料の表面にアゾール化合物を適用する例があるが、これは銅のマイグレーション抑制作用を利用するものである。そこでは銅内部からのイオン溶出を抑制するために、アゾール化合物による表面被覆を形成する。具体的にその作用を発現させるためには、表面被覆層を厚く形成することが重要となる。一方、本発明では熱や水分から銅を守るために、上述したアミノ基を有する含窒素複素芳香族化合物の表面被覆を形成する。そのため、求められる性能がマイグレーション抑制を行うものとは異なる。かかる観点から、本発明の好ましい実施形態においては、隙間のない分子吸着膜のようにうすく吸着力のある表面被覆を形成し上記の効果を実現している。
(有機アミン化合物)
本発明の金属防食剤は有機アミン化合物を含有することが好ましく、上記有機アミン化合物は炭化水素部位及びアミン部位を有することが好ましい。上記炭化水素部位とは炭素及び水素で構成された部位(原子群)をいうが、これに任意の置換基を有していてもよい。ただし、この置換基に水酸基もしくは水酸基含有基は含まれないことが好ましい。上記任意の置換基は、カルボキシル基、スルホ基、アルコキシ基(炭素数1〜12が好ましく、1〜6がより好ましく、1〜3が特に好ましい)が好ましい。炭化水素部位のさらに好ましいものとしては、炭素数1〜20のアルキル基、炭素数6〜14のアリール基、炭素数7〜15のアラルキル基、炭素数2〜10のアルケニル基が挙げられる。
アミン部位とは第一級アミノ基(−NH)、第二級アミノ基(−NHR)、第三級アミノ基(−NR)の総称である。ここでRはアルキル基(好ましくは炭素数1〜16、より好ましくは炭素数1〜10)、アリール基(好ましくは炭素数6〜22、より好ましくは炭素数6〜10)、またはアルケニル基(好ましくは炭素数2〜16、より好ましくは炭素数2〜10)である。このアルキル基、アリール基、アルケニル基は、水酸基ないし水酸基含有基を有しないことが好ましい(つまり、アミノアルコール化合物でないことが好ましい。)。ただし、上記任意の置換基を有していてもよい。なかでも好ましくは第一級アミノ基または第二級アミノ基であり、第一級アミノ基が特に好ましい。
有機アミン化合物においてアミン部位はいくつあってもよいが、1〜4個であることが好ましく、1または2個であることがより好ましい。
有機アミン化合物としては、CLogP値が0以上のものが好ましく、なかでもCLogP値が0以上の脂肪族有機アミン化合物であることが好ましい。さらに、CLogP値が0.5以上の有機アミン化合物であることがより好ましい。CLogP値に上限はないが、3以下であることが実際的である。
本発明においてClogP値は、CambridgeSoft Corporationから入手できるプログラムChemDraw Ultraで計算された値とする。本発明では、ChemDraw Ultra(version:8.0 April 23, 2003)により計算した値を用いた。
logPは、分配係数P(Partition Coefficient)の常用対数を意味し、ある有機化合物が油(一般的には1−オクタノール)と水の2相系の平衡でどのように分配されるかを定量的な数値として表す物性値であり、以下の式で示される。
logP = log(Coil/Cwater)
式中、Coilは油相中の化合物のモル濃度を、Cwaterは水相中の化合物のモル濃度を表す。
logPの値が0をはさんでプラスに大きくなると油溶性が増し、マイナスで絶対値が大きくなると水溶性が増すことを意味し、有機化合物の水溶性と負の相関があり、有機化合物の親疎水性を見積るパラメータとして広く利用されている。
いくつかのアミン化合物についてClogP値を下記に例示する。
エチルアミン -0.135
n−ヘキシルアミン 1.981
ジオクチルアミン 6.888
2−エチルヘキシルアミン 2.909
ベンジルアミン 1.094
有機アミン化合物としては、中でもエチルアミン、ベンジルアミン、ジエチルアミン、n−ブチルアミン、3−メトキシプロピルアミン、tert−ブチルアミン、n−ヘキシルアミン、シクロヘキシルアミン、n−オクチルアミン、2−エチルヘキシルアミン、o−キシレンジアミン、m−キシリレンジアミン、1−メチルブチルアミン、エチレンジアミン(EDA)、1,3−プロパンジアミン、2−アミノベンジルアミン、N−ベンジルエチレンジアミン、ジエチレントリアミン、トリエチレンテトラミン、N−メチル−N−ブチルアミン、p−キシリレンジアミン、N−(3−アミノプロピル)モルホリン、ポリエチレンイミン、ポリアリルアミン、ジオクチルアミンなどが挙げられる。
有機アミン化合物は、金属防食剤中で、0.001質量%以上で含有されることが好ましく、0.01質量%以上で含有されることがより好ましく、0.1質量%以上で含有されることが特に好ましい。上限としては、50質量%以下で含有されることが好ましく、30質量%以下で含有されることがより好ましく、5質量%以下で含有されることがさらに好ましく、3質量%以下で含有されることが特に好ましい。上記下限値以上とすることで、一層良好な酸化防止能を付与することができ好ましい。一方、上記上限値以下とすることで、効果的に保存安定性を維持し、臭いを軽減することができ好ましい。
有機アミン化合物は、上記含窒素複素芳香族化合物との関係で規定すると、含窒素複素芳香族化合物100質量部に対して、酸化防止能付与の観点から、10質量部以上で含有されることが好ましく、20質量部以上で含有されることがより好ましく、30質量部以上で含有されることが特に好ましい。上限としては、1000質量部以下で含有されることが好ましく、500質量部以下で含有されることがより好ましく、300質量部以下で含有されることが特に好ましい。
上記有機アミン化合物は、1種を単独で用いても、2種以上を組み合わせて用いてもよい。
(防菌剤)
本発明においては、さらに防菌剤を用いることが好ましい。防菌剤としては、フェノール構造、ピリジン構造、トリアジン構造、モルホリン構造、イソチアゾリン構造、ピリジニウム構造、4級アンモニウム構造のいずれかを含む化合物を用いることが好ましい。具体例としては、フェノキシエタノール、2−メチル−4−イソチアゾリン−3−オン、1,2−ベンゾイソチアゾリン−3−オン、5−クロロ−2−メチルー4−イソチアゾリン−3−オン、o−フェニルフェノール、3−メチル−4−クロロフェノール、2−メルカプトピリジン−N−オキヂソナトリウム、ヘキサハイドロ−1,3,5−トリエチル−s−トリアジン、グルタルアルデヒド、4−(2−ニトロブチル)モルホリン、4,4‘−(2−エチル−2−ニトロトリメチレン)ジモルホリン、塩化テトラメチルアンモニウム、塩化ドデシルピリジニウム、などが挙げられる。
防菌剤は、金属防食剤中で、0.001質量%以上で含有されることが好ましく、0.01質量%以上で含有されることがより好ましく、0.1質量%以上で含有されることが特に好ましい。上限としては、30質量%以下で含有されることが好ましく、5質量%以下で含有されることがより好ましく、3質量%以下で含有されることが特に好ましい。この範囲で防菌剤を適用することで、酸化防止効果を阻害せずに十分な防菌効果を得ることができ好ましい。
上記防菌剤は、1種を単独で用いても、2種以上を組み合わせて用いてもよい。
(媒体)
本発明の金属防食剤には、その媒体として水媒体が適用されることが好ましく、各含有成分が均一に溶解した水溶液であることが好ましい。水(水媒体)の含有量は、金属防食剤の全質量に対して50〜99.5質量%であることが好ましく、55〜95質量%であることが好ましい。このように、水を主成分(50質量%以上)とする場合、有機溶剤の比率の高い場合と比較して、安価であり、環境に適合する点で好ましい。水(水媒体)としては、本発明の効果を損ねない範囲で溶解成分を含む水性媒体であってもよく、あるいは不可避的な微量混合成分を含んでいてもよい。なかでも、蒸留水やイオン交換水、あるいは超純水といった浄化処理を施された水が好ましく、半導体製造に使用される超純水を用いることが特に好ましい。
本発明においては、特に顕著な防食効果を発揮させるために、実質的に前記のアミノ基を有する5員の含窒素複素芳香族化合物と水のみからなる金属防食剤水溶液とすることが好ましい。ここで「実質的に」としたのは、本発明の効果を損ねない範囲で微量不純物を含んでも良い意味である。
(水溶性有機溶媒)
本発明においては、金属防食剤中に水溶性有機溶媒を含有させることも好ましい。ただし、安全性の面から水を50質量%以上含むことが好ましい。また、水溶性有機溶媒は表面張力や粘度が低く、水媒体に均一に分散するあるいは溶解するものであることが好ましく、所定の含有量で均一に溶解するものであることが好ましい。これにより、表面張力や粘度を低くすることで、枚葉式薬液処理装置により適応した薬液とすることができ好ましい。
水溶性有機溶媒とは、上記含窒素複素芳香族化合物及び有機アミン化合物は除き、水と任意の割合で混合できる有機溶媒のことである。メチルアルコール、エチルアルコール、1−プロピルアルコール、2−プロピルアルコール、2−ブタノール、エチレングリコール、プロピレングリコール、グリセリン、1,6−ヘキサンジオール、シクロヘキサンジオール、ソルビトール、キシリトール、2−メチル−2,4−ペンタンジオール、1,3−ブタンジオール、1,4−ブタンジオール等のアルコール化合物溶剤、アルキレングリコールアルキルエーテル(エチレングリコールモノメチルエーテル、ジエチレングリコール、ジプロピレングリコール、プロピレングリコールモノメチルエーテル、ジエチレングリコールモノメチルエーテル、トリエチレングリコール、ポリエチレングリコール、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、トリプロピレングリコールモノメチルエーテル、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル等)を含むエーテル化合物溶剤、ホルムアミド、モノメチルホルムアミド、ジメチルホルムアミド、アセトアミド、モノメチルアセトアミド、ジメチルアセトアミド、モノエチルアセトアミド、ジエチルアセトアミド、N−メチルピロリドン等のアミド化合物溶剤、ジメチルスルホン、ジメチルスルホキシド、スルホラン等の含硫黄化合物溶剤、γ−ブチロラクトン、δ−バレロラクトン等のラクトン化合物溶剤等が挙げられる。
水溶性有機溶媒の含有量は特に制限されないが、5質量%以上で含有されることが好ましく、10質量%以上で含有されることがより好ましい。上限としては、95質量%以下で含有されることが好ましく、90質量%以下で含有されることがより好ましい。
上記水溶性有機溶媒は、1種を単独で用いても、2種以上を組み合わせて用いてもよい。
(界面活性剤)
本発明における金属防食剤には界面活性剤を含有させてもよく、具体的に、アニオン界面活性剤ないしノニオン界面活性剤を含有させてもよい。
・アニオン界面活性剤
アニオン界面活性剤とは、特に限定されないが、典型的には、親水基と親油基とを分子内に有し、親水基の部分が水溶液中で解離してアニオンとなる、あるいはアニオン性を帯びる化合物を意味する。ここでアニオン界面活性剤は、水素原子を伴う酸として存在しても、それが解離したアニオンであっても、その塩であってもよい。アニオン性を帯びていれば、非解離性のものでもよく、酸エステルなども含まれる。
上記アニオン界面活性剤は、好ましくは炭素数3以上であり、炭素数5以上がより好ましく、炭素数10以上のアニオン界面活性剤が特に好ましい。上限は特にないが、炭素数40以下であることが実際的である。
炭素数10以上40以下のアニオン界面活性剤の具体例として、炭素数10以上40以下のカルボン酸化合物、炭素数10以上40以下のホスホン酸化合物、炭素数10以上40以下のスルホン酸化合物が挙げられる。中でも、アルキルスルホン酸、アルキルベンゼンスルホン酸、アルキルナフタレンスルホン酸、アルキルジフェニルエーテルスルホン酸(好ましくはモノスルホン酸もしくはジスルホン酸)、脂肪酸アミドスルホン酸、ポリオキシエチレンアルキルエーテルカルボン酸、ポリオキシエチレンアルキルエーテル酢酸、ポリオキシエチレンアルキルエーテルプロピオン酸、アルキルホスホン酸、脂肪酸およびそれらの塩が好ましい。なかでも、アルキルジフェニルエーテルモノスルホン酸、アルキルジフェニルエーテルジスルホン酸もしくはその塩もしくはそれらの混合物が好ましい。上記「塩」としてはアンモニウム塩、ナトリウム塩、カリウム塩、テトラメチルアンモニウム塩が挙げられる。
・ノニオン界面活性剤
ノニオン界面活性剤としては、炭素数が8以上の疎水性基と1つ以上の親水性基を有する。疎水性基として好ましくは、炭素数14以上のアルキル基、アルキニル基、シクロアルキル基、アリール基、複素環基、及びこれらの基を2以上組み合わせてなる基から選ばれるものである。親水性基としては、1つ以上のO、N、S原子を含むものが好ましい。さらに親水性基の好ましいものとして、エチレンオキサイド基もしくはプロピレンオキサイド基を有するものが挙げられ、上記両基からなる繰り返し単位を合計で6つ以上(好ましくは6以上100以下)もつ親水性基を有する非イオン性界面活性剤が挙げられる。このとき、疎水性基の炭素数は14〜50であることが好ましく、16〜30であることがより好ましい。エチレンオキサイド基又はプロピレンオキサイド基の炭素数の合計は、12〜1000の整数であることが好ましく、12〜200の整数であることがより好ましい。
特定有機化合物は、下記の一般式で表されるものであることも好ましい。
式(A) R−(CHCHO)
式(B) R−(CHCHCHO)
式(C) R−(CHCHO)(CHCHCHO)
Rは炭素数10以上の直鎖又は分岐のある炭化水素基、n,mは1以上20以下の整数を表す。
Rとしては、直鎖、分枝鎖、または環式の、置換もしくは非置換アルキル基、アルキニル基、シクロアルキル基、アリール基、複素環基、又はこれらの基を2以上組み合わせてなる基が挙げられ、直鎖及び分岐アルキル基が特に好ましい。なお、本明細書において置換基に関して「基」という語を末尾に付して呼ぶときには、その基に任意の置換基を有していてもよい意味である。
nは6〜500の整数であることが好ましく、6〜100の整数であることがより好ましい。
mは6〜500の整数であることが好ましく、6〜100の整数であることがより好ましい。
界面活性の金属防食剤中の含有量は特に限定されないが、金属防食剤の全質量に対して、0.001〜5質量%の範囲内で含有させることが好ましく、0.01〜3質量%含有させることがより好ましく、0.05〜1質量%含有させることがさらに好ましい。
上記界面活性剤は、1種を単独で用いても、2種以上を組み合わせて用いてもよい。
上記金属防食剤の各成分の濃度は保護処理時において好適なものであり、保存、流通などにおいてはこれを濃縮していてもよい。濃縮倍率は必要に応じて決定されればよいが、1〜50倍が好ましい。
[キット]
本発明における金属防食剤は、その原料を複数に分割したキットとしてもよい。例えば、その一例として、第1液として含窒素複素芳香族化合物を水媒体に含有する液組成物を準備し、第2液として有機アミン化合物や水溶性有機溶媒を水媒体に含有する液組成物を準備する態様が挙げられる。その使用例としては、両液を混合して金属防食剤を調液し、その後適時に上記保護処理に適用する態様が好ましい。
(容器)
本発明の金属防食剤は、対腐食性等が問題とならない限り、任意の容器に充填して保管、運搬、そして使用することができる。また、半導体用途向けに、容器のクリーン度が高く、不純物の溶出が少ないものが好ましい。使用可能な容器としては、アイセロ化学(株)製の「クリーンボトル」シリーズ、コダマ樹脂工業(株)製の「ピュアボトル」などが挙げられるが、これらに限定されるものではない。
本発明の金属防食剤は、その使用用途に鑑み、液中の不純物、例えばメタル分などは少ないことが好ましい。
(被処理物)
上記金属防食剤を適用して酸化防止処理が施される対象は特に限定されず、半導体基板または半導体素子に広く適用できる。上述した実施形態のような半導体素子の一部の銅材料部材表面の他、下記のようなものが挙げられる。すなわち、BGAに適用される電子部品のパッケージにおいて、はんだバンプが配設される部分の端子(銅材料)表面、あるいは、フリップ・チップ接続に適用されるCSPにおいてはんだボールが配設される端子(銅材料)表面の保護処理などが挙げられる。
本発明の酸化防止方法においては上記のように銅材料に金属防食剤を適用することを前提とするが、本発明の金属防食剤は銅以外の遷移金属(金、白金、ニッケル)や典型金属(アルミニウム)等に適用することを妨げるものではない。なお、半導体基板等に設けられる銅膜は端子材料などの銅板とは金属組織が異なり、表面保護性においてもその挙動が異なることが予想される。
[処理条件]
本実施形態において酸化防止処理を行う条件は特に限定されないが、枚葉式の処理であっても浸漬式(バッチ式)の処理であってもよい。枚葉式の処理においては、半導体基板を所定の方向に搬送もしくは回転させ、その空間に薬液を付与(噴射、流下、滴下等)して上記半導体基板に接触させる。他方、バッチ式の処理においては、液浴に半導体基板を浸漬させ、上記液浴内で半導体基板と接触させる。これらの方式は基板の構造や保護対象物等により適宜使い分けられればよい。
図3は、本発明に好適に用いることができる枚葉式装置の例を示した装置構成図である。本実施形態の処理について、同図を用いて説明すると、調製された金属防食剤(液組成物)が供給部Aから供給され、その後流路fcを介して吐出口13に移行するようにされている。その後、金属防食剤は吐出口13から噴射され、反応容器11内の半導体基板Tの上面に適用される。流路fdは薬液を再利用するための返戻経路を示している。本実施形態において半導体基板Sは回転テーブル12上にあり、回転駆動部Mによって回転テーブルとともに回転されている。
本実施形態において処理を行う条件は特に限定されないが、枚葉式の装置による処理が好ましい。枚葉式の装置による処理においては、半導体基板を所定の方向に搬送もしくは回転させ、その空間に金属防食剤を吐出して上記半導体基板に上記金属防食剤を接触させる。必要に応じて、スピンコーターを用いて半導体基板を回転させながら金属防食剤を噴霧してもよい。他方、バッチ式の処理においては、金属防食剤からなる液浴に半導体基板を浸漬させ、上記液浴内で半導体基板と金属防食剤とを接触させる。これらの処理方式は素子の構造や材料等により適宜使い分けられればよい。
処理を行う金属防食剤の温度は15〜40℃とすることが好ましく、20〜30℃とすることがより好ましい。金属防食剤の供給速度は特に限定されないが、基板の大きさにもよるが、0.3〜3L/minとすることが好ましく、0.5〜3L/minとすることがより好ましい。基板を回転させるときには、その大きさ等にもよるが、上記と同様の観点から、100〜1000rpmで回転させることが好ましい。
本発明の好ましい実施形態に係る枚葉式の装置構成においては、図3に示すように、吐出口(ノズル)を移動させながら、金属防食剤を付与することが好ましい。具体的に、本実施形態においては、半導体基板Tに対して金属防食剤を適用する際に、基板がr方向に回転させられている。他方、上記半導体基板の中心部から端部に延びる移動軌跡線tに沿って、吐出口が移動するようにされている。このように本実施形態においては、基板の回転方向と吐出口の移動方向とが異なる方向に設定されており、これにより両者が互いに相対運動するようにされている。その結果、半導体基板の全面にまんべんなく金属防食剤を付与することができ、処理の均一性が好適に確保される構成とされている。
吐出口(ノズル)の移動速度は特に限定されないが、0.1cm/s以上であることが好ましく、1cm/s以上であることがより好ましい。一方、その上限としては、30cm/s以下であることが好ましく、15cm/s以下であることがより好ましい。移動軌跡線は直線でも曲線(例えば円弧状)でもよい。いずれの場合にも移動速度は実際の軌跡線の距離とその移動に費やされた時間から算出することができる。
(リンス)
上記の金属防食剤(保護液)は、その適用後に水等によりその過剰分を洗い流しておくことが好ましい。リンスに用いられる液体は水であることが好ましく、例えば、上記(水媒体)の項で説明した水媒体が挙げられる。リンスの条件は特に限定されないが、室温(約25℃)でかけ流し(流量0.5〜3L/min、10〜60秒間)により行うことが好ましい。
(はんだ)
図2の工程[V]で行われるはんだ層の形成はどのような方法によってもよく、この種の製品に適用される通常の方法によることができる。はんだの種類としても公知のものを使用することができ、例えば、SnAg系無鉛はんだや、SnAgCu系のはんだを用いることができる。本発明の金属防食剤によれば、リンスによる洗い流し性が良く(工程[III]、このはんだの敷設性を過度に阻害することがなく好ましい。その後の、リフロー(ボンディング)もこの種の製品における通常の条件および手順によればよい(工程[VI])。さらに具体的には、上記の銅端子の上に無鉛はんだを介して部品を仮工程し、100℃〜300℃の炉の中で所定時間リフローすることによりはんだ付けを行うことができる。炉内の雰囲気ははんだ付けする部品等に応じて適宜設定すればよく、大気中でも不活性ガス中でもよい。本発明においては、その効果がより好適に発揮される観点から、無鉛はんだを用いることが好ましい。無鉛はんだとしては、SnAgCu系、SnZnBi系、SnCu系、SnAgInBi系、SnZnAl系などの入手可能なものを適宜選定して適用すればよい。
上記では本発明の特に好ましい実施形態であるベアチップ(半導体素子)の銅材料表面の処理を例に説明したが、本発明がこれにより限定して解釈されるものではない。例えば、上記のほか、パッケージ型のチップの実装における端子表面の保護や、加工途中の半導体基板の銅材料表面にも好適に適用することができる。あるいは、プリント配線基板の同配線の表面保護にも好適に使用することができる。
(前処理)
図2では示していないが、本発明においては、金属防食剤の適用(工程[II])の前に、銅表面の自然酸化膜の除去を行うことも好ましい。この除去は酸化膜の除去剤を銅表面に接触させて行うことが好ましい。具体的な除去剤としては、クエン酸、塩酸、硫酸、アンモニア水、過硫酸アンモニウム、硝酸、フッ化水素酸などが挙げられる。中でも、引き続く工程[III]で適用する上記含窒素複素芳香族化合物との相性を考慮すると、クエン酸、塩酸、硫酸、フッ化水素酸などが好ましい。
本明細書において、電子デバイスとは、半導体素子やその製造過程にある半導体基板のほか、プリント配線基板を含む意味である。一方、本発明の所望の効果を奏する観点から、板材の銅端子は含まないものとして解することが好ましい。換言すると、本発明の酸化防止方法は、半導体基板内に作製されるCVD(Chemical Vapor Deposition)膜やPVD(Physical Vapor Deposition)膜、あるいは電解めっき膜に適用することが好ましい。このような原子ないし分子レベルで堆積させた銅またはその合金からなる層に対して、はんだ工程の適正の良化の観点で、本発明の酸化防止効果がより顕著に発揮される。同様の観点から、本発明の酸化防止方法を半導体基板ないし半導体素子に適用することがより好ましい。なお、プリント配線基板とはそこに電子部品が実装されているものを含む意味である。
半導体基板とは、シリコン基板(ウェハ)のみではなくそこに回路構造が施された基板構造体全体を含む意味でも用いる。半導体基板部材ないし部材とは、上記で定義される半導体基板を構成する部材を指し1つの材料からなっていても複数の材料からなっていてもよい。なお、加工済みの半導体基板を半導体基板製品として区別して呼ぶことがあり、必要によってはさらに区別して、これに加工を加えダイシングして取り出したチップを半導体素子ないし半導体装置という。すなわち、広義には半導体素子(半導体装置)は半導体基板製品に属するものである。さらに、上記半導体素子を実装した製品を半導体製品という。半導体基板の方向は特に限定されないが、説明の便宜上、本明細書では、Cu層2側を上方とし、基板1側を下方(底部側)とする。なお、添付の図面では、半導体基板ないしその部材の構造を簡略化して図示しており、必要に応じて必要な形態として解釈すればよい。
[実施例1・比較例1]
以下の表1に示す各試験No.の成分および組成(質量%)とした金属防食剤(試験液)を調液した。残部は水(超純水)である。なお、本明細書においては、配合量や濃度は特に断らない限り質量基準である。
基板には単結晶<100>シリコン基板(直径 12インチ、300mm)を用い、そこに銅のめっき膜を施した。基板上の積層構造は、次のようにした。つまり、単結晶シリコン側から、酸化シリコン膜(厚さ100nm)、PVDにより製膜した銅膜(厚さ100nm)、電解めっきにより製膜した銅膜(厚さ3μm)とした。以下の試験には、電解めっきにより製膜した銅膜の部分を用いたが、PVD膜においても良好な結果が得られた。
<試験方法>
(1)上記銅膜を付した試験基板をクエン酸で5分処理し(室温:約25℃)、自然酸化膜を除去した。
(2)処理後の基板に対し枚葉式薬液処理機にて薬液(上記金属防食剤)を滴下した(25℃,回転数 500rpm、2L/min.,20秒)。
(3)上記処理の後、同じく枚葉式薬液処理装置にて純水によるリンス(25℃,回転数 500rpm、2L/min.,20秒)を行った。
(4)次いで、窒素雰囲気下で、枚葉式薬液処理装置にて高速回転(1000rpm)による乾燥を行った(室温:約25℃)。
(5)室温(約25℃)、湿度60%RH、大気中で5日間保管し静置した。
(6)その後、大気中150℃、3時間のアニール処理を行った。
(7)上記(1)〜(6)の処理を経た試験基板の銅めっき膜について、エリプソメトリーによる酸化銅の膜厚を測定した。この膜厚が小さいほど、銅表面の防食性が高いといえる。
Figure 2014185332
上記の結果のとおり、本発明の酸化防止方法および金属防食剤によれば、銅材料表面に高い酸化防止性を付与することができた。これにより、半導体製造における製造効率および製造品質を高めることができることが分かる。
さらに、試験No.101〜115の薬液を用い、CVDによりTi層を形成した基板およびSnAgはんだを付した基板について同様の処理を行ったが、Ti層及びSnAg層に対するダメージは確認されなかった。
なかでも、テトラゾールを用いた試験107、109、110、114、115においては、銅の変色が見られないという点で優れていた。
また、ピラゾール化合物として、ピラゾール(Pyrazole)、3,5−ジメチルピラゾール(3,5−Dimethylpyrazole)を用いて同様の実験を行ったところ、良好な酸化防止性が得られることが確認できた。
表1に示した試験No.101〜115の薬液で処理した後の銅配線上に、リフローにより、無鉛はんだ(SnAgCu系)を用いてはんだ付けを行った。その結果、いずれの試料においても、上記処理後の銅配線上に良好なはんだ付けを行うことができた。一方、C01〜C03の試料では、はんだの乗りが悪い部分があり、十分なはんだづけを行うことができないものが生じた。
1 半導体基板
2 Ti層
3 Cu層
4 SnAg層
5 ノズル
10 半導体素子
S 金属防食剤

Claims (23)

  1. 電子デバイスに含まれる銅もしくは銅合金の表面に、アミノ基を有する5員の含窒素複素芳香族化合物を含有する金属防食剤を接触させる銅もしくは銅合金表面の酸化防止方法。
  2. 上記金属防食剤として、実質的に、アミノ基を有する5員の含窒素複素芳香族化合物のみを含有する請求項1に記載の酸化防止方法。
  3. 上記金属防食剤として、さらに有機アミン化合物を含有する請求項1または2に記載の酸化防止方法。
  4. 上記含窒素複素芳香族化合物が下記式(A1)〜(A4)のいずれかで表される請求項1〜3のいずれか1項に記載の酸化防止方法。
    Figure 2014185332
    [式中、R〜Rはそれぞれ独立に水素原子、アミノ基含有基、アルキル基、アルケニル基、アルキニル基、アリール基含有基、カルボキシル基含有基、ヒドロキシ基含有基、スルフィド基含有基、アルコキシ基含有基、アシル基含有基、又はハロゲン原子含有基を表す。RN1〜RN4はそれぞれ独立に水素原子、アミノ基含有基、アルキル基、アルケニル基、又はアリール基含有基である。ただし、少なくとも、R及びRN1のいずれか、R、R、及びRN2のいずれか、R、R、及びRN3のいずれか、R〜R及びRN4のいずれかはアミノ基含有基である。]
  5. 上記金属防食剤中の含窒素複素芳香族化合物の含有率が、0.01〜5質量%である請求項1〜4のいずれか1項に記載の酸化防止方法。
  6. 上記金属防食剤中の有機アミン化合物の含有率が、0.01〜5質量%である請求項3〜5のいずれか1項に記載の酸化防止方法。
  7. 上記有機アミン化合物を、上記含窒素複素芳香族化合物100質量部に対して、10質量部以上1000質量部以下で含有させる請求項3〜6のいずれか1項に記載の酸化防止方法。
  8. 上記有機アミン化合物のClogP値が0以上3以下である請求項3〜7のいずれか1項に記載の酸化防止方法。
  9. 上記金属防食剤は上記含窒素複素芳香族化合物を溶媒に含有させてなり、上記溶媒が水を主成分とする請求項1〜8のいずれか1項に記載の酸化防止方法。
  10. 上記含窒素複素芳香族化合物が、3,5−ジアミノ−1,2,4−トリアゾール、4−アミノ−1,2,4−トリアゾール、3−アミノ−1,2,4−トリアゾール、5−アミノテトラゾール、3−アミノ−1,2,4−トリアゾール−5−カルボン酸、3−アミノピラゾール、3−アミノ−1−メチルピラゾール、3−アミノ−5−メチルピラゾール、1,2,4−トリアゾール−3−カルボキサミド、または3−アミノ−5−メチルチオ−1,2,4−トリアゾールである請求項1〜9のいずれか1項に記載の酸化防止方法。
  11. 上記含窒素複素芳香族化合物が、5−アミノテトラゾールである請求項10に記載の酸化防止方法。
  12. 上記有機アミン化合物が炭素数1〜20のアルキルキルアミンまたは炭素数7〜15のアラルキルアミンである請求項3〜11のいずれか1項に記載の酸化防止方法。
  13. 上記銅もしくは銅合金がはんだを配設するための端子をなす請求項1〜12のいずれか1項に記載の酸化防止方法。
  14. 上記金属防食剤を、浸漬、流下、滴下、または噴霧により上記銅もしくは銅合金表面に接触させる請求項1〜13のいずれか1項に記載の酸化防止方法。
  15. 上記金属防食剤を、枚葉式薬液処理装置を用いて上記銅もしくは銅合金表面に接触させる請求項1〜14のいずれか1項に記載の酸化防止方法。
  16. 請求項1〜15のいずれか1項に記載の方法により上記電気デバイスの銅もしくは銅合金表面に酸化防止処理を施し、上記処理を介して製造する電子デバイスの製造方法。
  17. 上記酸化防止処理の後に、上記銅もしくは銅合金の表面にはんだ付けを行う請求項16に記載の電子デバイスの製造方法。
  18. 電子デバイスに含まれる銅もしくは銅合金の表面に、アミノ基を有する含窒素複素芳香族化合物を含む保護膜を形成した電子デバイス。
  19. アミノ基を有する5員の含窒素複素芳香族化合物を含有し、銅または銅合金の表面に酸化防止性を付与する金属防食剤。
  20. 上記含窒素複素芳香族化合物を水を主成分とする溶媒に含有させた水系組成物である請求項19に記載の金属防食剤。
  21. さらに有機アミン化合物を含有する請求項19または20に記載の金属防食剤。
  22. 上記有機アミン化合物を、上記含窒素複素芳香族化合物100質量部に対して、10質量部以上1000質量部以下で含有させる請求項21に記載の金属防食剤。
  23. 上記有機アミン化合物のClogP値が0以上3以下である請求項21または22に記載の金属防食剤。
JP2014030911A 2013-02-21 2014-02-20 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤 Pending JP2014185332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014030911A JP2014185332A (ja) 2013-02-21 2014-02-20 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013032071 2013-02-21
JP2013032071 2013-02-21
JP2014030911A JP2014185332A (ja) 2013-02-21 2014-02-20 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤

Publications (1)

Publication Number Publication Date
JP2014185332A true JP2014185332A (ja) 2014-10-02

Family

ID=51391364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014030911A Pending JP2014185332A (ja) 2013-02-21 2014-02-20 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤

Country Status (3)

Country Link
JP (1) JP2014185332A (ja)
TW (1) TW201441423A (ja)
WO (1) WO2014129584A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017329A1 (ja) * 2018-07-20 2020-01-23 富士フイルム株式会社 処理液および処理方法
WO2020017283A1 (ja) * 2018-07-20 2020-01-23 富士フイルム株式会社 処理液および処理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114277376A (zh) * 2021-12-01 2022-04-05 厦门大学 一种金属抗氧化的处理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08311658A (ja) * 1995-05-17 1996-11-26 Nippon Parkerizing Co Ltd 銅系金属材料の表面処理用組成物
JP2000282096A (ja) * 1999-03-31 2000-10-10 Asahi Kagaku Kogyo Co Ltd 金属の腐食防止剤、これを含む洗浄液組成物およびこれを用いる洗浄方法
JP2006049881A (ja) * 2004-07-14 2006-02-16 Samsung Electronics Co Ltd 半導体基板洗浄用組成物を用いた半導体装置製造方法
JP2008274311A (ja) * 2007-04-02 2008-11-13 Mec Kk 基板の製造方法及びこれに用いる銅表面処理剤
WO2009013987A1 (ja) * 2007-07-26 2009-01-29 Mitsubishi Gas Chemical Company, Inc. 洗浄防食用組成物および半導体素子または表示素子の製造方法
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2012019153A (ja) * 2010-07-09 2012-01-26 Sharp Corp 半導体発光装置およびそれを備えた半導体パッケージ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0441688A (ja) * 1990-06-02 1992-02-12 Chiyoda Kagaku Kenkyusho:Kk 水溶性の耐熱変色防止剤
JP2004146669A (ja) * 2002-08-28 2004-05-20 Fujitsu Ltd 半導体装置の製造方法
JP4431860B2 (ja) * 2003-10-30 2010-03-17 三菱瓦斯化学株式会社 銅および銅合金の表面処理剤
JP2012012654A (ja) * 2010-06-30 2012-01-19 Adeka Corp 銅含有材料粗面化剤及び銅含有材料の粗面化方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08311658A (ja) * 1995-05-17 1996-11-26 Nippon Parkerizing Co Ltd 銅系金属材料の表面処理用組成物
JP2000282096A (ja) * 1999-03-31 2000-10-10 Asahi Kagaku Kogyo Co Ltd 金属の腐食防止剤、これを含む洗浄液組成物およびこれを用いる洗浄方法
JP2006049881A (ja) * 2004-07-14 2006-02-16 Samsung Electronics Co Ltd 半導体基板洗浄用組成物を用いた半導体装置製造方法
JP2008274311A (ja) * 2007-04-02 2008-11-13 Mec Kk 基板の製造方法及びこれに用いる銅表面処理剤
WO2009013987A1 (ja) * 2007-07-26 2009-01-29 Mitsubishi Gas Chemical Company, Inc. 洗浄防食用組成物および半導体素子または表示素子の製造方法
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2012019153A (ja) * 2010-07-09 2012-01-26 Sharp Corp 半導体発光装置およびそれを備えた半導体パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017329A1 (ja) * 2018-07-20 2020-01-23 富士フイルム株式会社 処理液および処理方法
WO2020017283A1 (ja) * 2018-07-20 2020-01-23 富士フイルム株式会社 処理液および処理方法
JPWO2020017329A1 (ja) * 2018-07-20 2021-05-20 富士フイルム株式会社 処理液および処理方法
JPWO2020017283A1 (ja) * 2018-07-20 2021-06-10 富士フイルム株式会社 処理液および処理方法
JP7039706B2 (ja) 2018-07-20 2022-03-22 富士フイルム株式会社 処理液および処理方法
JP7196177B2 (ja) 2018-07-20 2022-12-26 富士フイルム株式会社 処理液および処理方法

Also Published As

Publication number Publication date
TW201441423A (zh) 2014-11-01
WO2014129584A1 (ja) 2014-08-28

Similar Documents

Publication Publication Date Title
JP6711437B2 (ja) 半導体デバイス用基板洗浄液及び半導体デバイス用基板の洗浄方法
TWI585198B (zh) 半導體裝置用洗淨液及半導體裝置用基板之洗淨方法
JP6063206B2 (ja) エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JP6577526B2 (ja) 特定の硫黄含有化合物および糖アルコールまたはポリカルボン酸を含む、ポスト化学機械研磨(ポストcmp)洗浄組成物
KR102323027B1 (ko) 땜납이 고화된 회로 기판의 제조 방법, 전자 부품이 탑재된 회로 기판의 제조 방법 및 플럭스용 세정제 조성물
TW201516143A (zh) 樹脂遮罩層用洗淨劑組合物及電路基板之製造方法
KR20150143627A (ko) 금속배선용 기판 세정제 및 반도체 기판의 세정방법
TW200916573A (en) Composition for cleaning anticorrosion and method for producing semiconductor or displayer device
JPWO2012073909A1 (ja) 銅配線用基板洗浄剤及び銅配線半導体基板の洗浄方法
TWI488963B (zh) 水性鹼性清潔組合物及其使用方法
WO2004061028A1 (en) Methods for polishing and/or cleaning copper interconnects and/or film and compositions therefor
WO2014129584A1 (ja) 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤
US8569877B2 (en) Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
JP2014037585A (ja) 酸化防止処理方法、これを用いた半導体製品の製造方法
WO2015054464A1 (en) Removal composition for selectively removing hard mask and methods thereof
EP3983500A1 (en) Etching compositions
TW201840841A (zh) 半導體裝置用基板之清潔液、半導體裝置用基板之清潔方法、半導體裝置用基板之製造方法及半導體裝置用基板
CN108431197A (zh) 清洗剂组合物和清洗方法
CN102096345A (zh) 一种厚膜光刻胶清洗液及其清洗方法
TW201510215A (zh) 半導體用基板之表面處理方法、半導體封裝之製造方法、及用於該等方法之水溶性預焊劑
JP7504081B2 (ja) エッチング組成物
JP2022104315A (ja) フラックス用洗浄剤組成物
TW202311565A (zh) 鈷蝕刻用之藥液
JPS59123773A (ja) 錫又は錫合金の剥離液
US20010025016A1 (en) Solution for removing thermal grease from electronic cards

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920