JP2014179154A - 不揮発性メモリに関する保持ロジック - Google Patents
不揮発性メモリに関する保持ロジック Download PDFInfo
- Publication number
- JP2014179154A JP2014179154A JP2013139325A JP2013139325A JP2014179154A JP 2014179154 A JP2014179154 A JP 2014179154A JP 2013139325 A JP2013139325 A JP 2013139325A JP 2013139325 A JP2013139325 A JP 2013139325A JP 2014179154 A JP2014179154 A JP 2014179154A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- threshold
- mode
- logic
- retention
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 105
- 230000014759 maintenance of location Effects 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 38
- 230000000717 retained effect Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 description 25
- 239000000872 buffer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 7
- 230000007704 transition Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008672 reprogramming Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】集積回路メモリデバイスは、不揮発性のチャージトラップメモリセルのアレイを含み、閾値状態を使用して前記アレイのメモリセルにデータ値を記憶するように構成され、選択された読み取りバイアスを超過する最小閾値によって特徴付けられた高い方の閾値状態を含む。コントローラは、スタンバイモード、書き込みモード及び読み取りモードを含む。保持チェックロジックは電源オン時、又はスタンバイモード中に、閾値保持チェックに失敗する高い方の閾値状態のメモリセルを識別する。また、前記識別されたメモリセルを再プログラムするロジックが提供される。
【選択図】図2
Description
Claims (18)
- メモリセルのアレイであって、選択された読み取りバイアスを超過する最低閾値によって特徴づけられた高い方の閾値状態を含む、閾値状態を使用して前記アレイのメモリセルにデータ値を記憶するように構成されたメモリセルのアレイと、
保持閾値チェックに失敗する閾値電圧を有する前記高い方の閾値状態のメモリセルを識別するための保持チェックロジックを含み、前記識別されたメモリセルの閾値電圧を改善するロジックを含むコントローラと、を含むことを特徴とするメモリデバイス。 - 前記コントローラがスタンバイモードと1つ以上のユーザモードを実施し、前記保持チェックロジックが前記スタンバイモードで実行することを特徴とする請求項1のデバイス。
- 前記保持チェックロジックはアドレスにわたって反復的にメモリセルを読み取ることを含み、該反復的読み取りが、前記メモリセルに記憶されたデータ値を読み取るように構成された第1の読み取りバイアスを使用してあるアドレスでのメモリセルを読み取ること、前記高い方の閾値状態を有するメモリセルが特定の保持閾値よりも低い閾値電圧を有するか否かを示すように構成された第2の読み取りバイアスを使用して前記メモリセルから比較値を決定すること、前記データ値と前記比較値を比較すること、及び一致した場合前記アドレスを記憶することを含むことを特徴とする請求項1のデバイス。
- 前記コントローラが、前記保持チェックに失敗するメモリセルのアドレスを保持するように構成され、選択されたセルにデータを書き込むためのユーザコマンドに応じてプログラムモードに突入するため、且つプログラムモードにおいて高閾値状態にプログラミングするため記憶されたアドレスをキューに入れるロジックを含むことを特徴とする請求項1のデバイス。
- 前記コントローラが、読み取り又はプログラムコマンドが受信されると閾値保持チェックに失敗するメモリセルを識別する前記ロジックを中断するように構成されたことを特徴とする請求項1のデバイス。
- 高い方の閾値状態を含む、閾値状態を使用してアレイのメモリセルにデータ値を記憶するように構成された前記メモリセルのアレイを有するメモリデバイスを動作させる方法であって、
保持閾値チェックに失敗する閾値電圧を有する前記高い方の閾値状態のメモリセルを識別し、
前記識別されたメモリセルにおける閾値電圧を改善する、ことを特徴とする方法。 - 前記メモリセルがスタンバイモード及び1つ以上のユーザモードを実施するコントローラを含み、前記スタンバイモードにおいて前記識別ステップを行うことを含むことを特徴とする請求項6の方法。
- 前記デバイスの電源オン時に前記識別ステップを行うことを含むことを特徴とする請求項6の方法。
- 前記識別ステップが、アドレスにわたって反復的にメモリセルを読み取ることを含み、反復が、前記メモリセルに記憶されたデータ値を読み取るように構成された第1の読み取りバイアスを使用してあるアドレスのメモリセルを読み取ること、前記高い方の閾値状態を有するメモリセルが特定の保持閾値よりも低い閾値電圧を有するか否かを示すように構成された第2の読み取りバイアスを使用してメモリセルから比較値を決定すること、前記データ値と前記比較値を比較すること、及び一致した場合前記アドレスを記憶することを含むことを特徴とする請求項6の方法。
- 前記識別されたメモリセルのアドレスを記憶することと、選択されたセルにデータを書き込むためのユーザコマンドに応じて突入したプログラムモードにおいて、該プログラムモードにおいて前記高い方の閾値状態にプログラミングするために前記記憶したアドレスをキューに入れることを含むことを特徴とする請求項6の方法。
- 読み取り又はプログラムコマンドが受信された場合前記識別ステップを中断することを含むことを特徴とする請求項6の方法。
- 前記メモリセルのアレイにおけるメモリセルが不揮発性のチャージトラップメモリセルであり、前記コントローラがスタンバイモード、書き込みモード、及び読み取りモードを含み、前記保持チェックロジックがスタンバイモード中に実行し、前記閾値電圧を改善するロジックが前記スタンバイモードと前記読み取りモードのいずれかの間前記識別されたメモリセルの保持書き込みを実行することを特徴とする請求項1のデバイス。
- 前記コントローラが、ユーザコマンドが受信された場合、前記保持チェックロジックと前記保持書き込みを行うロジックを中断するように構成されたことを特徴とする請求項12のデバイス。
- 前記コントローラが、前記コントローラがユーザ書き込みコマンドに応じて前記書き込みモードに突入するとプログラムシーケンス中に前記保持チェックロジックと前記識別されたメモリセルの保持書き込みを行うロジックを中断するように構成されたことを特徴とする請求項12のデバイス。
- 前記コントローラが、電源オンモードになると前記保持チェックロジックを実行するように構成されたことを特徴とする請求項2又は13のデバイス。
- メモリセルのアレイであって、複数のワード線及びビット線によるアクセスのため、且つ異なる閾値状態を使用して前記メモリセルにデータ値を記憶するように構成されたメモリセルのアレイと、
前記メモリセルのうちの一つに関連する前記ワード及びビット線にバイアスをかけて非ユーザコマンドモードで閾値ステータスを読み出すコントローラと、を備えることを特徴とするメモリデバイス。 - 前記バイアスは保持チェックのためであり、前記コントローラは前記保持チェックに失敗したメモリセルの閾値電圧を改善することを特徴とする請求項16のメモリデバイス。
- 前記保持チェックが、閾値電圧によって特徴付けられた高い方の閾値状態のためであり、前記非ユーザコマンドモードがスタンバイモードであることを特徴とする請求項17のメモリデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361780942P | 2013-03-13 | 2013-03-13 | |
US61/780,942 | 2013-03-13 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014179154A true JP2014179154A (ja) | 2014-09-25 |
JP2014179154A5 JP2014179154A5 (ja) | 2015-11-26 |
JP6081878B2 JP6081878B2 (ja) | 2017-02-15 |
Family
ID=48700438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013139325A Active JP6081878B2 (ja) | 2013-03-13 | 2013-07-02 | 不揮発性メモリに関する保持ロジック |
Country Status (6)
Country | Link |
---|---|
US (2) | US9147501B2 (ja) |
EP (1) | EP2779175B1 (ja) |
JP (1) | JP6081878B2 (ja) |
KR (2) | KR20140112349A (ja) |
CN (1) | CN104051018B (ja) |
TW (1) | TWI498897B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9147501B2 (en) | 2013-03-13 | 2015-09-29 | Macronix International Co., Ltd. | Retention logic for non-volatile memory |
TWI515743B (zh) * | 2013-11-20 | 2016-01-01 | 旺宏電子股份有限公司 | 復原數個記憶胞之陣列的方法、電子裝置及控制器 |
US9595342B2 (en) | 2015-01-20 | 2017-03-14 | Sandisk Technologies Llc | Method and apparatus for refresh programming of memory cells based on amount of threshold voltage downshift |
US9727261B2 (en) | 2015-09-24 | 2017-08-08 | Western Digital Technologies, Inc. | Weighted programming patterns in solid-state data storage systems |
KR102444604B1 (ko) | 2016-02-02 | 2022-09-21 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10658046B2 (en) * | 2017-05-26 | 2020-05-19 | Macronix International Co., Ltd. | Memory device and method for operating the same |
US10459836B2 (en) | 2017-06-22 | 2019-10-29 | Macronix International Co., Ltd. | Memory device and associated control method |
CN108847268B (zh) * | 2018-06-13 | 2020-10-16 | 上海华力微电子有限公司 | 一种存储单元模型的阈值电压调节方法和*** |
KR102499061B1 (ko) | 2018-08-22 | 2023-02-13 | 삼성전자주식회사 | 상 변화 메모리 장치를 포함하는 반도체 메모리 장치 및 상 변화 메모리 장치를 액세스하는 방법 |
JP2021044033A (ja) | 2019-09-09 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
KR20210103234A (ko) | 2020-02-13 | 2021-08-23 | 에스케이하이닉스 주식회사 | 컨트롤러 및 그 동작 방법 |
JP2021174564A (ja) | 2020-04-24 | 2021-11-01 | キオクシア株式会社 | 半導体記憶装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228094A (ja) * | 1999-02-04 | 2000-08-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005078489A (ja) * | 2003-09-02 | 2005-03-24 | Toshiba Lsi System Support Kk | マイクロコントローラ装置及びその制御方法 |
JP2006338789A (ja) * | 2005-06-02 | 2006-12-14 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2008059745A (ja) * | 2006-09-01 | 2008-03-13 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びメモリシステム |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190796A (ja) | 1995-01-09 | 1996-07-23 | Mitsubishi Denki Semiconductor Software Kk | データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法 |
US5835429A (en) * | 1997-05-09 | 1998-11-10 | Lsi Logic Corporation | Data retention weak write circuit and method of using same |
US6636440B2 (en) | 2001-04-25 | 2003-10-21 | Saifun Semiconductors Ltd. | Method for operation of an EEPROM array, including refresh thereof |
US6882567B1 (en) * | 2002-12-06 | 2005-04-19 | Multi Level Memory Technology | Parallel programming of multiple-bit-per-cell memory cells on a continuous word line |
JP2005353110A (ja) * | 2004-06-08 | 2005-12-22 | Nec Electronics Corp | 不揮発性メモリ装置 |
US7457163B2 (en) * | 2006-06-01 | 2008-11-25 | Sandisk Corporation | System for verifying non-volatile storage using different voltages |
FR2904464A1 (fr) * | 2006-07-27 | 2008-02-01 | St Microelectronics Sa | Circuit eeprom de retention de charges pour mesure temporelle |
KR100875292B1 (ko) | 2006-09-19 | 2008-12-23 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 리프레쉬 방법 |
KR100830580B1 (ko) * | 2006-10-20 | 2008-05-21 | 삼성전자주식회사 | 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법 |
US7729193B2 (en) * | 2007-08-10 | 2010-06-01 | Maxim Integrated Products, Inc. | Backup for volatile state retention in the absence of primary circuit power |
KR101490426B1 (ko) * | 2008-11-14 | 2015-02-06 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
KR101026385B1 (ko) * | 2009-01-06 | 2011-04-07 | 주식회사 하이닉스반도체 | 전하트랩형 플래시 메모리소자의 동작 방법 |
KR101612298B1 (ko) * | 2009-03-13 | 2016-04-14 | 삼성전자주식회사 | 파워 게이팅 회로 및 이를 포함하는 집적 회로 |
US8365030B1 (en) * | 2009-03-30 | 2013-01-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and error correction methods thereof |
US8213236B1 (en) * | 2009-04-21 | 2012-07-03 | Marvell International Ltd. | Flash memory |
US8238149B2 (en) | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US8456214B2 (en) * | 2009-11-17 | 2013-06-04 | Arm Limited | State retention circuit and method of operation of such a circuit |
WO2011118542A1 (ja) * | 2010-03-25 | 2011-09-29 | 日本電気株式会社 | ロードバランス制御ユニット、ロードバランス制御方法、および記憶媒体 |
KR101577721B1 (ko) | 2010-07-09 | 2015-12-29 | 삼성전자주식회사 | 메모리 시스템 및 그것의 리프레쉬 방법 |
US8693258B2 (en) * | 2011-03-17 | 2014-04-08 | Densbits Technologies Ltd. | Obtaining soft information using a hard interface |
US8650353B2 (en) | 2011-07-01 | 2014-02-11 | Intel Corporation | Apparatus, system, and method for refreshing non-volatile memory |
JP2013041634A (ja) * | 2011-08-11 | 2013-02-28 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
US8838881B2 (en) * | 2012-03-01 | 2014-09-16 | Seagate Technology Llc | Transfer command with specified sense threshold vector component |
KR20140030569A (ko) * | 2012-09-03 | 2014-03-12 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
US9147501B2 (en) | 2013-03-13 | 2015-09-29 | Macronix International Co., Ltd. | Retention logic for non-volatile memory |
-
2013
- 2013-05-28 US US13/903,574 patent/US9147501B2/en active Active
- 2013-06-24 KR KR1020130072261A patent/KR20140112349A/ko active Search and Examination
- 2013-07-02 EP EP13174686.9A patent/EP2779175B1/en active Active
- 2013-07-02 JP JP2013139325A patent/JP6081878B2/ja active Active
- 2013-07-12 CN CN201310293667.0A patent/CN104051018B/zh active Active
- 2013-07-15 TW TW102125165A patent/TWI498897B/zh active
-
2015
- 2015-09-28 US US14/867,660 patent/US9514834B2/en active Active
-
2020
- 2020-03-12 KR KR1020200030809A patent/KR102198436B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228094A (ja) * | 1999-02-04 | 2000-08-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005078489A (ja) * | 2003-09-02 | 2005-03-24 | Toshiba Lsi System Support Kk | マイクロコントローラ装置及びその制御方法 |
JP2006338789A (ja) * | 2005-06-02 | 2006-12-14 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2008059745A (ja) * | 2006-09-01 | 2008-03-13 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びメモリシステム |
Also Published As
Publication number | Publication date |
---|---|
TWI498897B (zh) | 2015-09-01 |
JP6081878B2 (ja) | 2017-02-15 |
TW201435876A (zh) | 2014-09-16 |
US20160027522A1 (en) | 2016-01-28 |
EP2779175A2 (en) | 2014-09-17 |
EP2779175A3 (en) | 2014-12-31 |
CN104051018B (zh) | 2018-01-30 |
US9147501B2 (en) | 2015-09-29 |
US9514834B2 (en) | 2016-12-06 |
EP2779175B1 (en) | 2018-11-28 |
KR102198436B1 (ko) | 2021-01-06 |
KR20140112349A (ko) | 2014-09-23 |
KR20200032676A (ko) | 2020-03-26 |
CN104051018A (zh) | 2014-09-17 |
US20140281768A1 (en) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6081878B2 (ja) | 不揮発性メモリに関する保持ロジック | |
US7663933B2 (en) | Memory controller | |
US10199115B2 (en) | Managing refresh for flash memory | |
US7877668B2 (en) | Memory access system | |
US7542354B2 (en) | Reprogrammable nonvolatile memory devices and methods | |
KR20120092561A (ko) | 인터럽트 가능한 낸드 플래시 메모리 | |
JP2007122855A (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
US8199577B2 (en) | Ripple programming of memory cells in a nonvolatile memory | |
JP2013168173A (ja) | メモリコントローラ | |
US8504897B2 (en) | Memory controller | |
US20220171533A1 (en) | Memorye system and operating method thereof | |
KR20220032268A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
US7486570B2 (en) | Flash memory device having reduced program time and related programming method | |
US20220293194A1 (en) | Modulation of source voltage in nand-flash array read | |
KR20150045642A (ko) | 반도체 장치 및 그 동작 방법 | |
TWI681399B (zh) | 積體電路及用以操作積體電路上的記憶體的方法 | |
CN109254723B (zh) | 非易失性存储器中的存储器扇区注销的方法和*** | |
JP6267497B2 (ja) | 半導体メモリの制御装置及び不安定メモリ領域の検出方法 | |
JP6708762B1 (ja) | 半導体記憶装置 | |
JP2003007074A (ja) | 不揮発性半導体メモリ | |
KR20210155467A (ko) | 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151008 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151008 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20151008 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20151026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160629 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6081878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |