JP2014171035A - Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 - Google Patents
Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 Download PDFInfo
- Publication number
- JP2014171035A JP2014171035A JP2013040934A JP2013040934A JP2014171035A JP 2014171035 A JP2014171035 A JP 2014171035A JP 2013040934 A JP2013040934 A JP 2013040934A JP 2013040934 A JP2013040934 A JP 2013040934A JP 2014171035 A JP2014171035 A JP 2014171035A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- capacitor
- converter
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005236 sound signal Effects 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 65
- 230000010354 integration Effects 0.000 claims abstract description 16
- 238000004364 calculation method Methods 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 1
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】ΔΣA/Dコンバータ2は、アナログの入力信号SINをデジタルの出力信号DOUTに変換する。D/Aコンバータは、デジタルの出力信号をアナログの帰還信号に変換する。差分演算回路は、入力信号に応じた信号と帰還信号に応じた信号の差分に応じた差分信号を生成する。積分回路20は、差分信号をフィルタリングする。量子化器は、積分回路20の出力信号を量子化し、出力信号を生成する。積分回路20は、直列に接続された複数ステージで構成され、各ステージは差動形式の積分器22を含む。各ステージの積分器22は、差動形式のスイッチドキャパシタ回路24と、完全差動型の演算増幅器26を含む。少なくともひとつのステージのスイッチドキャパシタ回路24の基準電圧ライン25には、ひとつ前のステージの演算増幅器26の差動出力のコモンモード電圧VCOMが供給される。
【選択図】図3
Description
スイッチドキャパシタ回路24は、第1スイッチSW1、第2スイッチSW2、第5スイッチSW5、第6スイッチSW6がオンとなる第1フェーズφ1と、第3スイッチSW3、第4スイッチSW4、第7スイッチSW7、第8スイッチSW8がオンとなる第2フェーズφ2と、を交互に繰り返す。
なお、検出回路68の出力インピーダンスが十分に低い場合には、バッファ28_iは省略してもよい。
各ステージi=2,3,…のスイッチドキャパシタ回路24_2、24_3、…の基準電圧VREF2、VREF3、…に、前段の演算増幅器26_1、26_2、…のオフセット電圧が反映されるため、A/Dコンバータ2の電圧精度を高めることができ、ひいてはノイズ特性を改善することができる。
マイク502は、音響信号をアナログの電気信号に変換する。
オーディオ信号処理回路504は、マルチプレクサ510、DSP(Digital Signal Processor)512、D/Aコンバータ514を含む。マルチプレクサ510は、マイク502から、および図示しない音源からのアナログオーディオ信号を受け、ひとつを選択する。A/Dコンバータ2は、マルチプレクサにより選択されたオーディオ信号SINをデジタル信号DOUTに変換する。DSP512は、デジタルのオーディオ信号DOUTに、所定の信号処理を施す。信号処理には、フィルタリング、イコライジング、エコー、デジタルボリウム制御、ミキシングなどが例示される。D/Aコンバータ514は、DSP512からのデジタル信号をアナログのオーディオ信号に変換する。パワーアンプ506は、オーディオ信号処理回路504からのオーディオ信号にもとづいて、スピーカ508を駆動する。
Claims (7)
- アナログの入力信号をデジタルの出力信号に変換するΔΣA/Dコンバータであって、
前記デジタルの出力信号をアナログの帰還信号に変換するD/Aコンバータと、
前記入力信号に応じた信号と前記帰還信号に応じた信号の差分に応じた差分信号を生成する差分演算回路と、
前記差分信号をフィルタリングする積分回路であって、直列に接続された複数ステージで構成され、各ステージは差動形式の積分器を含む積分回路と、
前記積分回路の出力信号を量子化し、前記出力信号を生成する量子化器と、
を備え、
各ステージの積分器は、差動形式のスイッチドキャパシタ回路と、完全差動型の演算増幅器と、を含み、
少なくともひとつのステージの前記スイッチドキャパシタ回路の基準電圧ラインには、ひとつ前のステージの前記演算増幅器の差動出力のコモンモード電圧が供給されることを特徴とするΔΣA/Dコンバータ。 - 前記少なくともひとつのステージの積分器はそれぞれ、同じステージの前記スイッチドキャパシタ回路の前記基準電圧ラインに、その前のステージの前記演算増幅器の差動出力のコモン電圧を印加するバッファをさらに含むことを特徴とする請求項1に記載のΔΣA/Dコンバータ。
- 前記スイッチドキャパシタ回路は、
前記基準電圧ラインと、
第1、第2キャパシタと、
第1、第2入力端子と、
第1、第2出力端子と、
前記第1入力端子と前記第1キャパシタの一端との間に設けられた第1スイッチと、
前記第2入力端子と前記第2キャパシタの一端との間に設けられた第2スイッチと、
前記第1キャパシタの一端と前記基準電圧ラインとの間に設けられた第3スイッチと、
前記第2キャパシタの一端と前記基準電圧ラインとの間に設けられた第4スイッチと、
前記第1キャパシタの他端と前記基準電圧ラインとの間に設けられた第5スイッチと、
前記第2キャパシタの他端と前記基準電圧ラインとの間に設けられた第6スイッチと、
前記第1キャパシタの他端と前記第1出力端子との間に設けられた第7スイッチと、
前記第2キャパシタの他端と前記第2出力端子との間に設けられた第8スイッチと、
を含み、
前記第1、第2、第5、第6スイッチがオンとなる第1フェーズと、前記第3、第4、第7、第8スイッチがオンとなる第2フェーズと、を交互に繰り返すことを特徴とする請求項1または2に記載のΔΣA/Dコンバータ。 - 前記演算増幅器の一方の入力端子は、前記スイッチドキャパシタ回路の第1出力端子と接続され、その他方の入力端子は、前記スイッチドキャパシタ回路の第2出力端子と接続されており、
前記積分器は、
前記演算増幅器の一方の入力端子と、その一方の出力端子の間に設けられた第3キャパシタと、
前記演算増幅器の他方の入力端子と、その他方の出力端子の間に設けられた第3キャパシタと、
をさらに含むことを特徴とする請求項1から3のいずれかに記載のΔΣA/Dコンバータ。 - アナログのオーディオ信号をデジタル信号に変換する請求項1から4のいずれかに記載のΔΣA/Dコンバータと、
デジタル化されたオーディオ信号に所定の信号処理を施す信号処理部と、
を備えることを特徴とするオーディオ信号処理回路。 - 請求項5に記載のオーディオ信号処理回路を備えることを特徴とする電子機器。
- アナログの入力信号をデジタルの出力信号に変換するΔΣ変調方法であって、
前記デジタルの出力信号をアナログの帰還信号に変換するステップと、
前記入力信号に応じた信号と前記帰還信号に応じた信号の差分に応じた差分信号を生成するステップと、
積分回路を用いて、前記差分信号をフィルタリングするステップと、
前記積分回路を、直列に接続された複数ステージで構成し、各ステージは差動形式の積分器を含むステップと、
各ステージの積分器を、差動形式のスイッチドキャパシタ回路と、完全差動型の演算増幅器と、により構成するステップと、
前記積分回路の出力信号を量子化し、前記出力信号を生成するステップと、
少なくともひとつのステージの前記スイッチドキャパシタ回路の基準電圧ラインに、ひとつ前のステージの前記演算増幅器のコモンモード電圧を供給するステップと、
を備えることを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013040934A JP6106469B2 (ja) | 2013-03-01 | 2013-03-01 | Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013040934A JP6106469B2 (ja) | 2013-03-01 | 2013-03-01 | Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014171035A true JP2014171035A (ja) | 2014-09-18 |
JP6106469B2 JP6106469B2 (ja) | 2017-03-29 |
Family
ID=51693133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013040934A Active JP6106469B2 (ja) | 2013-03-01 | 2013-03-01 | Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6106469B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017188781A (ja) * | 2016-04-06 | 2017-10-12 | ローム株式会社 | Δσa/dコンバータ、a/dコンバータ集積回路 |
JP2017195531A (ja) * | 2016-04-21 | 2017-10-26 | ローム株式会社 | スイッチトキャパシタ回路、δσa/dコンバータ、a/dコンバータ集積回路 |
US10586605B2 (en) | 2017-11-20 | 2020-03-10 | Rohm Co., Ltd. | Sample hold circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6369729B1 (en) * | 1999-10-08 | 2002-04-09 | Cirrus Logic, Inc. | Common mode shift in downstream integrators of high order delta sigma modulators |
JP2002261614A (ja) * | 2001-02-27 | 2002-09-13 | Asahi Kasei Microsystems Kk | 全差動型サンプリング回路及びデルタシグマ型変調器 |
JP2009260605A (ja) * | 2008-04-16 | 2009-11-05 | Toyota Motor Corp | Δς変調器及びδς型ad変換器 |
JP2010283745A (ja) * | 2009-06-08 | 2010-12-16 | Toshiba Corp | アナログデジタル変換回路及び光結合型絶縁回路 |
JP2011101247A (ja) * | 2009-11-06 | 2011-05-19 | Rohm Co Ltd | Δς型アナログデジタル変換器およびそれを用いた電子機器 |
-
2013
- 2013-03-01 JP JP2013040934A patent/JP6106469B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6369729B1 (en) * | 1999-10-08 | 2002-04-09 | Cirrus Logic, Inc. | Common mode shift in downstream integrators of high order delta sigma modulators |
JP2002261614A (ja) * | 2001-02-27 | 2002-09-13 | Asahi Kasei Microsystems Kk | 全差動型サンプリング回路及びデルタシグマ型変調器 |
JP2009260605A (ja) * | 2008-04-16 | 2009-11-05 | Toyota Motor Corp | Δς変調器及びδς型ad変換器 |
JP2010283745A (ja) * | 2009-06-08 | 2010-12-16 | Toshiba Corp | アナログデジタル変換回路及び光結合型絶縁回路 |
JP2011101247A (ja) * | 2009-11-06 | 2011-05-19 | Rohm Co Ltd | Δς型アナログデジタル変換器およびそれを用いた電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017188781A (ja) * | 2016-04-06 | 2017-10-12 | ローム株式会社 | Δσa/dコンバータ、a/dコンバータ集積回路 |
JP2017195531A (ja) * | 2016-04-21 | 2017-10-26 | ローム株式会社 | スイッチトキャパシタ回路、δσa/dコンバータ、a/dコンバータ集積回路 |
US10586605B2 (en) | 2017-11-20 | 2020-03-10 | Rohm Co., Ltd. | Sample hold circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6106469B2 (ja) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7936293B2 (en) | Delta-sigma modulator | |
US7692568B2 (en) | Low power sigma delta modulator with successive approximation converter | |
JP5358829B2 (ja) | Δς型a/d変換器 | |
US20100315272A1 (en) | Capacitive transducer circuit and method | |
JP2010263483A (ja) | Δς変調器 | |
CN116488594A (zh) | 音频放大器*** | |
JP5733027B2 (ja) | Ad変換装置および信号処理システム | |
US7952506B2 (en) | ΔΣ-type A/D converter | |
CN107508600B (zh) | 用于具有并联耦接的积分器的δσadc的方法和设备 | |
WO2011111125A1 (ja) | 信号処理装置、デジタル出力マイクロホンユニット | |
JP6106469B2 (ja) | Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
JP2007049232A (ja) | スイッチ制御回路、δς変調回路、及びδς変調型adコンバータ | |
JPH09289451A (ja) | 信号処理装置 | |
JP4314275B2 (ja) | A/d変換器及びa/d変換方法 | |
KR102048439B1 (ko) | 위상 단락 스위치 | |
US8466822B2 (en) | Analog-to-digital conversion apparatus and signal processing system | |
US8314657B2 (en) | D-class amplifier | |
JP2014171036A (ja) | 差動増幅器、それを用いたδσa/dコンバータ、オーディオ信号処理回路、電子機器 | |
JP2011244200A (ja) | デルタシグマ変調装置 | |
JP2011101247A (ja) | Δς型アナログデジタル変換器およびそれを用いた電子機器 | |
US10014879B1 (en) | Capacitance-to-digital converter | |
SESMERO | Σ∆ MODULATORS OPTIMIZED FOR DIGITAL MEMS MICROPHONES | |
KR20130054589A (ko) | 새로운 스위치드 커패시터 피드백 구조를 가지는 디지털 입력 클래스-디 증폭기 | |
CN118200826A (zh) | 基于静电力反馈的高动态电容型数字麦克风*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6106469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |