JP5733027B2 - Ad変換装置および信号処理システム - Google Patents
Ad変換装置および信号処理システム Download PDFInfo
- Publication number
- JP5733027B2 JP5733027B2 JP2011121911A JP2011121911A JP5733027B2 JP 5733027 B2 JP5733027 B2 JP 5733027B2 JP 2011121911 A JP2011121911 A JP 2011121911A JP 2011121911 A JP2011121911 A JP 2011121911A JP 5733027 B2 JP5733027 B2 JP 5733027B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- input
- nonlinear
- compensator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Description
図1において、XはAD変換器1の入力電圧を示し、この入力電圧Xはアナログ信号である。一方、YはAD変換器1の出力電圧を示し、出力電圧Yはデジタル信号となる。
この高調波成分の内偶数次の成分に関しては、AD変換器を全差動構成とすることで十分な減衰量が取れるが奇数次の成分はそのまま出力に現れる。
そのため、従来は歪み特性を改善するためには、入力信号を小さく制限することが行われている。換言すれば、AD変換器は、ダイナミックレンジが歪みで制限されている。
なお、説明は以下の順序で行う。
1.第1の実施形態(歪み補償機能を含むAD変換装置の第1の構成例)
2.第2の実施形態(歪み補償機能を含むAD変換装置の第2の構成例)
3.第3の実施形態(歪み補償機能を含むAD変換装置の第3の構成例)
4.第4の実施形態(歪み補償機能を含むAD変換装置の第4の構成例)
5.第5の実施形態(信号処理システムの構成例)
図2は、本第1の実施形態に係る非線形(歪み)補償機能を含むAD変換装置の構成を示す図である。
また、図2において、xはAD変換装置10の入力電圧を示し、この入力電圧xはアナログ信号である。一方、yはAD変換装置10の出力電圧を示し、出力電圧yはデジタル信号となる。
利得付与回路23は第2のAD変換器22の入力部に配置されてもよい。
第2のAD変換器22の入力側に利得(係数)α(0<α<1)を掛け合わせる利得付与回路23が配置されている。この利得付与回路23はアナログ回路として実現される。
本実施形態においては、第1のAD変換器21には入力アナログ信号xがそのまま入力され、第2のAD変換器22には入力信号xに利得(係数)αが掛け合わされた信号が入力される。
第1のAD変換器21の第1の出力信号(デジタル信号)b1および第2のAD変換器の第2の出力信号(デジタル信号)b2は非線形補償部30に入力される。
第1の非線形補償器31は、フィルタ50から供給される制御変数信号cに応じて、第1のAD変換器21の第1の出力信号b1の非線形性歪みを補償し、その結果を第1の信号d1として非線形検出部40および出力部60に出力する。
第2の非線形補償器32は、フィルタ50から供給される制御変数信号cに応じて、第2のAD変換器22の第2の出力信号b2の非線形性歪みを補償し、その結果を第2の信号d2として非線形検出部40および出力部60に出力する。
図3において、横軸が入力を、縦軸が出力を示している。
なお、本実施形態では、線形性が歪む非線形部分を、曲率を持つ部分として処理する。
したがって、非線形補償部30は、制御変数信号cに応じて曲率が0となるように(0に近づくように)、補償処理を行う。
非線形検出部40は、第1の信号d1および第2の信号d2に応じて、第1の非線形補償器31および第2の非線形補償器32が、第1のAD変換器21および第2のAD変換器22の非線形性歪みをどれだけ補償しているかを推定する機能を有する。
非線形検出部40は、非線形性歪みを曲率として、第1の信号d1と第2の信号d2の変化の割合に基づき入力アナログ信号の信号強度に依存する曲率を推定し、この曲率部分を打ち消すように制御変数信号δを生成してフィルタ50に出力する。
より具体的には、強度取得部41は、絶対値取得部411および第1の微分器412を有する。
絶対値取得部411は、第1の信号d1を2乗して、第1の信号d1の絶対値信号[dn 2]を取得し、絶対値信号[dn 2]を第1の微分器412に出力する。
第1の微分器412は、絶対値取得部411で取得される絶対値信号[d1 2]を微分して入力アナログ信号の信号強度[dn 2−dn−1 2]を取得し、信号強度[dn 2−dn−1 2]を制御変数生成部43に出力する。
第1の微分器412は、前回(n−1)の絶対値信号[dn−1 2]をラッチするフリップフロップ4121と、今回(n)の絶対値信号[dn 2]からラッチされた前回(n−1)の絶対値信号[dn−1 2]を減算する減算器(加算器)4122を有する。
より具体的には、曲率取得部42は、第1の除算器421および第2の微分器422を有する。
第1の除算器421は、第2の信号d2を第1の信号d1を除した変化割合信号[d2/d1][n]を取得し、変化割合信号[d2/d1][n]を第2の微分器422に出力する。
第2の微分器422は、第1の除算器421で出力される変化割合信号[d2/d1][n]を微分して、信号強度に依存する曲率成分を含む曲率信号{[d2/d1][n]−[d2/d1][n−1]}を取得する。第2の微分器422は、曲率信号{[d2/d1][n]−[d2/d1][n−1]}を制御変数生成部43に出力する。
第2の微分器422は、前回(n−1)の変化割合信号[d2/d1][n−1]をラッチするフリップフロップ4221を有する。そして、第2の微分器422は、今回(n)の変化割合信号[d2/d1][n]からラッチされた前回(n−1)の変化割合信号[d2/d1][n−1]を減算する減算器(加算器)4222を有する。
制御変数生成部43は、第2の除算器431を有する。
第2の除算器431は、曲率取得部42の第2の微分器422で取得された曲率信号{[d2/d1][n]−[d2/d1][n−1]}を強度取得部41の第1の微分器412で出力された信号強度[dn 2−dn−1 2]で除して制御変数信号δを生成する。
フィルタ50は、係数付与部51および積分器52を有する。
係数付与部51は、非線形検出部40から出力される制御変数信号δに対してフィルタ係数μを掛け合わせ、この信号μδを積分器52に出力する。
積分器52は、信号μδを積分して量子化雑音等が除去された制御変数信号cを生成する。
積分器52は、信号μδと生成した制御変数信号cを加算する加算器521と、加算器521の出力信号をラッチするフリップフロップ522と、を有する。
本実施形態において、出力部60は、係数付与部62をさらに有し、第2の非線形補償器32による第2の信号d2に重み付け係数βでβ倍した信号と第1の信号d1を加算して、この加算信号(d1+βd2)をデジタル信号yとして出力する。
第1のAD変換器21からは第1の出力信号(デジタル信号)b1が第1の非線形補償器31に入力される。また、第2のAD変換器の第2の出力信号(デジタル信号)b2は第2の非線形補償器32に入力される。
第1の非線形補償器31では、フィルタ50から供給される制御変数信号cに応じて、第1のAD変換器21の第1の出力信号b1の非線形性歪みが補償され、その結果が第1の信号d1として非線形検出部40および出力部60に出力される。
第2の非線形補償器32では、フィルタ50から供給される制御変数信号cに応じて、第2のAD変換器22の第2の出力信号b2の非線形性歪みが補償され、その結果が第2の信号d2として非線形検出部40および出力部60に出力される。
出力部60においては、第1の信号d1と第2の信号d2に重み付け係数βが掛け合わされた信号が加算され、次の(式2)で示すような加算信号が系全体の出力デジタル信号yとして出力される。
非線形検出部40では、非線形性歪みを曲率として、第1の信号d1と第2の信号d2の変化の割合に基づき入力アナログ信号の信号強度に依存する曲率が推定され、この曲率部分を打ち消すように制御変数信号δが生成される。
非線形検出部40においては、制御変数信号δを生成するために、入力された第1の信号d1と第2の信号d2に対して、それぞれ(式3)で示すような演算を施すことにより、雑音が除去される前の制御変数信号δが生成される。
そして、AD変換器から生じるランダムな雑音や量子化誤差を除くため、この制御変数信号δは最小2乗(LMS)フィルタ50に入力される。
フィルタ50では、(式4)に示すように、一定係数μの重み付けで積分(積算)されてフィルタリングされた制御変数信号cとして出力される。
図4(A)および(B)は、本実施形態に係る非線形補償器の構成例を示す図である。
図4(A)は非線形補償器の概念的構成を、図4(B)は非線形補償器の構成例を示している。
ここでは、第1の非線形補償器31の構成例について説明する。第2の非線形補償器32は第1の非線形補償器31と同様の構成を有する。
非線形補償器31は、3乗器311、乗算器312、および加算器313を有する。
この非線形補償器31は、入力信号b1を3乗し、その3乗信号に制御変数cを掛け合わせた信号を、入力信号b1に加算して第1の信号d1を出力する。
非線形補償器32も同様に、入力信号b2を3乗し、その3乗信号に制御変数cを掛け合わせた信号を、入力信号b2に加算して第2の信号d2を出力する。
すなわち、非線形補償器は、(式5)の処理と同様となるように構成されている。
図5は、本実施形態に係るAD変換器(ADC)と非線形補償器(NCM)とを接続した系を示す図である。
図5に示すように、AD変換器21(22)と非線形補償器31(32)とを接続した系を考える。
AD変換器と非線形補償器の特性がそれぞれ(式1)と(式5)で表されることから、この系の出力dは3次歪みに注目する近似により、次の(式6)で与えられる。
実際には、(式1)で表されているように、AD変換器にはより高次の歪みが存在し、また非線形補償器起因でも高次の歪みが生じる。
このため、その結果として歪みを最大限に補償するための非線形補償器の制御変数cの最適値は(式7)からは少し変化するが、この場合も大部分の歪みを補償できる最適値が存在する。
(式1)で表されたように、歪みとは入出力特性に関する曲率である。
非線形検出部40では(式3)によってこの曲率を推定してフィードバックすることにより、AD変換器と非線形補償器を接続した系の曲率が0となるように収束させている。
AD変換器の特性を表す(式1)と非線形補償器の特性を表す(式5)とを非線形検出部40の演算(式3)に代入すると次の(式8)の関係を得る。
既に述べたように、実際にはAD変換器にはより高次の歪みが存在し、また非線形補償器起因でも高次の歪みが生じる。このため、(式9)そのものはあまり正確ではないが、歪みの総量を最小化する非線形補償器の制御変数cが存在し、非線形検出部40は曲率の最小化によりこの最適値に制御変数cを収束させる。
ここで、AD変換器内の雑音およびその除去処理について説明する。
図6は、AD変換器内の雑音(量子化雑音と回路雑音)について説明するための図である。
AD変換器の伝達特性を表わす(式1)や(式8)においては無視したが、図6に示すように実際のAD変換器は各種の雑音(量子化雑音や回路雑音)も注入される。
これらのランダムな雑音に依存せずに制御変数信号cを収束させるためのフィルタとして、非線形検出部40の出力である制御変数信号δはLMSフィルタ50に入力される。LMSフィルタ係数μを大きくすると制御変数信号cは高速で収束するが、上記の諸雑音が制御変数cにも加わるため、結果としてAD変換精度が低下する。
一方でフィルタ係数μを小さくすると、諸雑音は十分にフィルタリングされて制御変数cには加わらないが、制御変数cが収束するのに必要な時間が長くなる。
次に、利得付与回路23が入力アナログ信号xに付与する利得係数αの最適値について考察する。
(式9)において、αで定まる係数を(式11)のように定義すると、(式12)のような関係が得られる。
(式9)は非線形補償の整合度合いを表す量であるが、前述した通り実際にはこれには一定量の雑音が加えられる。したがって、非線形補償検出信号としての制御変数信号δの信号対雑音比を考えるとαはこの最適値に近いことが望ましい。
これに合わせて、アナログ回路としての実装方法を考慮すると、(式13)のようにすることが現実的には最適と考えられる。
次に、出力部60で第2の信号d 2 に付与する係数βについて考察する。
図6で示された様に各AD変換器(ADC1とADC2)の雑音を考えると、図2構成の系の出力は(式14)で与えられる。
なお、βがデジタル信号処理で実装されるのに対し、αはアナログ回路で実装されるため、両者の等号は厳密には成立しないが、それによるSNRの劣化の感度は小さく問題とならない。
AD変換装置10は、AD変換器21,22それぞれの入力に適切な係数を掛ける回路23をAD変換器22の前段に有する。
AD変換装置10は、非線形補償部30、非線形検出部40、最小2乗フィルタ50、出力部60から構成されるデジタル信号処理部分をAD変換器21,22の後段に配置される。
以上の構成を有する本実施形態のAD変換装置10によれば、ダイナミックレンジが歪みで制限されるAD変換器の特性を大幅に改善することができる。
この技術は、低電源電圧化でのAD変換器の設計において特に有効となる。
本技術の構成(図2)はAD変換器そのものの構成には依存しない。ただし、AD変換器の構成に依存して、最適な一定利得(ゲイン)αを付与する構成は異なる。ここではそれらの実施形態例に関して述べる。
図7は、本第2の実施形態に係る非線形(歪み)補償機能を含むAD変換装置の構成を示す図である。
本第2の実施形態に係るAD変換部20Aは、利得付与回路23をAD変換器の入力部で共用するように構成されている。
第2の実施形態においては、第1のAD変換器21Aの入力部と第2のAD変換器22Aの入力部の入力抵抗Rinの値が異なる値となるように構成されている。
本実施形態では、第2のAD変換器22Aの入力抵抗の値が、第1のAD変換器21Aの入力抵抗の値の(1/α)倍に設定される。
このとき量子化器Quanにおいて発生する量子化雑音のvへの雑音伝達関数(NTF)は、高域通過型の周波数特性を示す。
つまり、ΔΣ変調器200において帰還の効果により量子化器Quanで発生する量子化雑音はノイズシェイピングを受け高周波数領域に移されることにより信号帯域内では高いSN比が得られる。
図9のΔΣ変調器200の入力部210は、差動の入力信号を受信する回路として構成されている。
入力部210は、入力抵抗Rin21、Rin22、容量C21,C22、および差動入出力の演算増幅器(オペアンプ)OPA21により構成されている。
また、入力部210は、第1のアナログ信号入力端子TVinp、および第2のアナログ信号入力端子TVinmを有する。
この構成は、図8の積分器INT2の部分に相当する。
なお、図9においては、DAC2からの負荷抵抗を含むフィードバック経路は省略されているが、実際には、演算増幅器OPA21の入力側に負荷抵抗を含むフィードバック経路が接続される。
第2のアナログ信号入力端子TVinmは、入力抵抗Rin22を介して演算増幅器OPA21の負側入力端子(−)に接続されている。
そして、演算増幅器OPA21の負側出力端子(−)と正側入力端子(+)間に容量C21が接続されている。
演算増幅器OPA21の正側出力端子(+)と負側出力端子(−)間に容量C22が接続されている。
図10は、本第3の実施形態に係る非線形(歪み)補償機能を含むAD変換装置の構成を示す図である。
本第3の実施形態に係るAD変換部20Bは、利得付与回路23およびフィルタ回路24をAD変換器の入力部で共用するように構成されている。
第3の実施形態においては、第1のAD変換器21Bの入力部と第2のAD変換器22Bの入力部の入力抵抗Rinの値が異なる値となるように構成されている。
本実施形態では、第2のAD変換器22Bのフィルタ回路の入力抵抗の値が、第1のAD変換器21Bの入力抵抗の値の(1/α)倍に設定される。
図11の入力部210Bが図10の入力部と異なる点は、容量C21、C22に並列にそれぞれ抵抗R21,R22が接続されていることにある。
この回路のゲインは入力抵抗Rin21,Rin22と抵抗R21,R22、容量C21,C22との比により定まる。
したがって、本構成においては、第2のAD変換器22Bの前段の第2のフィルタ回路の入力抵抗Rinを第1のAD変換器21Bの(1/α)倍した値とすることにより、AD変換器前段のフィルタと融合された形で一定ゲインαが実現される。
図12は、本第4の実施形態に係る非線形(歪み)補償機能を含むAD変換装置の構成を示す図である。
第2のAD変換器22Cの入力信号に対する利得の掛け合わせは、後述するように、パイプライン型AD変換器の入力の値を異ならせることで実現されている。
本実施形態では、第2のAD変換器22Cの入力容量の値は、第1のAD変換器21Cの入力容量の値のα倍に設定される。
入力段回路220は、差動入力電圧+Vin,−Vinの入力端子T221,T222、スイッチSW221〜SW228、およびノードND221〜ND228を有する。
容量C221は、演算増幅器OPA221の第1入力側ノードND225と第1出力側ノードND227との間に接続されている。容量C222は演算増幅器OPA221の第2入力側ノードND226と第2出力側ノードND228との間に接続されている。
スイッチSW223はノードND221と基準電位との間に接続され、信号Φの反転信号/Φ(/は反転を示す)によりオン、オフされる。
スイッチSW224はノードND222と基準電位との間に接続され、信号Φの反転信号/Φによりオン、オフされる。
スイッチSW225はノードND223と基準電位との間に接続され、信号Φによりオン、オフされる。
スイッチSW226はノードND224と基準電位との間に接続され、信号Φによりオン、オフされる。
スイッチSW228はノードND224とノードND226の間に接続され、信号Φの反転信号/Φによりオン、オフされる。
サンプリング容量Cin222は、スイッチSW226がオン状態のときに入力電圧−Vinをサンプリングし、オフ状態のときにサンプリングした電圧−VinをノードND224側に発生し、その電圧信号を出力する。
この回路の利得(ゲイン)は容量の比により定まる。
したがって、本構成においては、第2のAD変換器22Cの入力容量Cin221,Cin222を第1のAD変換器21Cのα倍した値とすることにより、AD変換器と融合された形で一定ゲインαが実現される。
図14は、本第5の実施形態に係る信号処理システムの構成例を示すブロック図である。
信号処理システム100において、AD変換器120として、第1から第4の実施形態に係るAD変換装置10〜10Cのいずれかが適用可能である。
ここで、上記のようなシステムを実現する、すなわちアナログ信号処理回路110で行っていた信号処理をデジタル信号処理回路130で行うためには、できるだけ元の信号の情報を損なわずにAD変換することが必要になる。このため、高いSN比を持つAD変換器が必要となる。
このような条件に適合するAD変換器120の例として、パイプライン型AD変換器として機能する第4の実施形態に係るAD変換装置10Cが適用可能である。
(1)入力アナログ信号をデジタル信号に変換する第1のアナログデジタル(AD)変換器と、
入力アナログ信号を係数αでα倍したアナログ信号をデジタル信号に変換する第2のAD変換器と、
供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、
供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、
上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、を有し、
上記非線形検出部は、
非線形性歪みを曲率として、上記第1の信号と上記第2の信号の変化の割合に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力する
AD変換装置。
(2)上記非線形検出部は、
上記第1の信号に基づいて上記入力アナログ信号の信号強度を求める強度取得部と、
上記第2の信号を上記第1の信号で除した変化の割合に基づいて上記入力アナログ信号の信号強度に依存する曲率を取得する曲率取得部と、
上記曲率取得部で取得された曲率および強度取得部で取得された信号強度に応じて上記制御変数信号を生成する制御変数生成部と、を含む
上記(1)記載のAD変換装置。
(3)上記強度取得部は、
上記第1の信号の絶対値信号を取得する絶対値取得部と、
上記絶対値取得部で取得される上記絶対値信号を微分して上記入力アナログ信号の信号強度を取得する第1の微分器と、を含み、
上記曲率取得部は、
上記第2の信号を上記第1の信号で除して変化割合信号を取得する第1の除算器と、
上記第1の除算器で取得された上記変化割合信号を微分して上記入力アナログ信号の信号強度に依存する曲率を取得する第2の微分器と、を含み、
上記制御変数生成部は、
上記第2の微分器で取得された曲率を上記第1の微分器で出力された信号強度で除して上記制御変数信号を生成する第2の除算器を含む
上記(2)記載のAD変換装置。
(4)上記非線形検出部から出力される上記制御変数信号に対してフィルタリング処理を施して雑音に依存しない制御変数信号として上記第1の非線形補償部および上記第2の非線形補償部に供給するフィルタを有する
上記(1)から(3)のいずれか一に記載のAD変換装置。
(5)上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号を加算して出力する出力部を有する
上記(1)から(4)のいずれか一に記載のAD変換装置。
(6)上記出力部は、
上記第2の非線形補償部による第2の信号に重み付け係数βでβ倍した信号と上記第1の信号を加算して出力する
上記(5)記載のAD変換装置。
(7)上記第1のAD変換器および上記第2のAD変換器は、ΔΣ変調器により形成され、
上記ΔΣ変調器は、
少なくとも一つの積分器と、
積分容量を含み、上記積分器の出力信号を量子化してデジタル信号を出力する量子化器と、
上記量子化器によるデジタル信号をアナログ信号に変換し、上記積分器の入力側に帰還させる少なくとも一つのデジタルアナログ(DA)変換器と、
入力信号が入力される入力抵抗と、を含み、
上記第1のAD変換器の入力抵抗と上記第2のAD変換器の入力抵抗の値が異なる
上記(1)から(6)のいずれか一に記載のAD変換装置。
(8)上記第2のAD変換器の入力抵抗の値は、上記第1のAD変換器の入力抵抗の値の(1/α)倍に設定される
上記(7)記載のAD変換装置。
(9)上記第1のAD変換器および上記第2のAD変換器は、
入力段に入力信号をサンプリングするための入力容量を含むパイプライン型AD変換器により形成され、
上記第1のAD変換器の入力容量と上記第2のAD変換器の入力容量の値が異なる
上記(1)から(6)のいずれか一に記載のAD変換装置。
(10)上記第2のAD変換器の入力容量の値は、上記第1のAD変換器の入力容量の値のα倍に設定される
上記(9)記載のAD変換装置。
(11)アナログ信号処理系からのアナログ信号をデジタル信号に変換するアナログデジタル(AD)変換装置を有し、
上記AD変換装置は、
入力アナログ信号をデジタル信号に変換する第1のアナログデジタル(AD)変換器と、
入力アナログ信号を係数αでα倍したアナログ信号をデジタル信号に変換する第2のAD変換器と、
供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、
供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、
上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、を含み、
上記非線形検出部は、
非線形性歪みを曲率として、上記第1の信号と上記第2の信号の変化の割合に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力する
信号処理システム。
Claims (10)
- 入力アナログ信号をデジタル信号に変換する第1のアナログデジタル(AD)変換器と、
入力アナログ信号を係数αでα倍したアナログ信号をデジタル信号に変換する第2のAD変換器と、
供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、
供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、
上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、
上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号を加算して出力する出力部と、
を有し、
上記非線形検出部は、
非線形性歪みを曲率として、上記第1の信号と上記第2の信号の変化の割合に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力する
AD変換装置。 - 上記非線形検出部は、
上記第1の信号に基づいて上記入力アナログ信号の信号強度を求める強度取得部と、
上記第2の信号を上記第1の信号で除した変化の割合に基づいて上記入力アナログ信号の信号強度に依存する曲率を取得する曲率取得部と、
上記曲率取得部で取得された曲率および強度取得部で取得された信号強度に応じて上記制御変数信号を生成する制御変数生成部と、を含む
請求項1記載のAD変換装置。 - 上記強度取得部は、
上記第1の信号の絶対値信号を取得する絶対値取得部と、
上記絶対値取得部で取得される上記絶対値信号を微分して上記入力アナログ信号の信号強度を取得する第1の微分器と、を含み、
上記曲率取得部は、
上記第2の信号を上記第1の信号で除して変化割合信号を取得する第1の除算器と、
上記第1の除算器で取得された上記変化割合信号を微分して上記入力アナログ信号の信号強度に依存する曲率を取得する第2の微分器と、を含み、
上記制御変数生成部は、
上記第2の微分器で取得された曲率を上記第1の微分器で出力された信号強度で除して上記制御変数信号を生成する第2の除算器を含む
請求項2記載のAD変換装置。 - 上記非線形検出部から出力される上記制御変数信号に対してフィルタリング処理を施して雑音に依存しない制御変数信号として上記第1の非線形補償部および上記第2の非線形補償部に供給するフィルタを有する
請求項1から3のいずれか一に記載のAD変換装置。 - 上記出力部は、
上記第2の非線形補償部による第2の信号に重み付け係数βでβ倍した信号と上記第1の信号を加算して出力する
請求項1から4のいずれか一に記載のAD変換装置。 - 上記第1のAD変換器および上記第2のAD変換器は、ΔΣ変調器により形成され、
上記ΔΣ変調器は、
少なくとも一つの積分器と、
積分容量を含み、上記積分器の出力信号を量子化してデジタル信号を出力する量子化器と、
上記量子化器によるデジタル信号をアナログ信号に変換し、上記積分器の入力側に帰還させる少なくとも一つのデジタルアナログ(DA)変換器と、
入力信号が入力される入力抵抗と、を含み、
上記第1のAD変換器の入力抵抗と上記第2のAD変換器の入力抵抗の値が異なる
請求項1から5のいずれか一に記載のAD変換装置。 - 上記第2のAD変換器の入力抵抗の値は、上記第1のAD変換器の入力抵抗の値の(1/α)倍に設定される
請求項6記載のAD変換装置。 - 上記第1のAD変換器および上記第2のAD変換器は、
入力段に入力信号をサンプリングするための入力容量を含むパイプライン型AD変換器により形成され、
上記第1のAD変換器の入力容量と上記第2のAD変換器の入力容量の値が異なる
請求項1から5のいずれか一に記載のAD変換装置。 - 上記第2のAD変換器の入力容量の値は、上記第1のAD変換器の入力容量の値のα倍に設定される
請求項8記載のAD変換装置。 - アナログ信号処理系からのアナログ信号をデジタル信号に変換するアナログデジタル(AD)変換装置を有し、
上記AD変換装置は、
入力アナログ信号をデジタル信号に変換する第1のアナログデジタル(AD)変換器と、
入力アナログ信号を係数αでα倍したアナログ信号をデジタル信号に変換する第2のAD変換器と、
供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、
供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、
上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、
上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号を加算して出力する出力部と、を含み、
上記非線形検出部は、
非線形性歪みを曲率として、上記第1の信号と上記第2の信号の変化の割合に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力する
信号処理システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011121911A JP5733027B2 (ja) | 2011-05-31 | 2011-05-31 | Ad変換装置および信号処理システム |
US13/474,293 US8508393B2 (en) | 2011-05-31 | 2012-05-17 | Analog-to-digital conversion apparatus and signal processing system |
CN201210164219.6A CN102811061B (zh) | 2011-05-31 | 2012-05-24 | 模数转换设备以及信号处理*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011121911A JP5733027B2 (ja) | 2011-05-31 | 2011-05-31 | Ad変換装置および信号処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012249262A JP2012249262A (ja) | 2012-12-13 |
JP5733027B2 true JP5733027B2 (ja) | 2015-06-10 |
Family
ID=47234658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011121911A Active JP5733027B2 (ja) | 2011-05-31 | 2011-05-31 | Ad変換装置および信号処理システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8508393B2 (ja) |
JP (1) | JP5733027B2 (ja) |
CN (1) | CN102811061B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9031177B2 (en) * | 2012-12-20 | 2015-05-12 | Broadcom Corporation | Digital calibration of analog distortion using split analog front-end |
US9654134B2 (en) | 2015-02-16 | 2017-05-16 | Sound Devices Llc | High dynamic range analog-to-digital conversion with selective regression based data repair |
US9397685B1 (en) * | 2015-07-23 | 2016-07-19 | Texas Instruments Incorporated | Sensor with low power model based feature extractor |
US9503112B1 (en) | 2016-05-13 | 2016-11-22 | Cirrus Logic, Inc. | Non-linearity cancellation in a dual-path ADC |
US10594358B2 (en) | 2017-04-21 | 2020-03-17 | Futurewei Technologies, Inc. | Leakage signal cancellation |
US10422856B2 (en) * | 2017-04-21 | 2019-09-24 | Futurewei Technologies, Inc. | Frequency nonlinearity calibration in frequency-modulated continuous wave radar |
JP7238269B2 (ja) * | 2018-05-11 | 2023-03-14 | オムロン株式会社 | 信号処理回路 |
US10784881B1 (en) * | 2019-11-15 | 2020-09-22 | Liquid Instruments Pty Ltd. | Blended anti-aliasing analog-to-digital conversion for digital test and measurement devices |
JP7146141B2 (ja) * | 2020-04-30 | 2022-10-03 | 三菱電機株式会社 | 半導体集積回路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1340064C (en) * | 1988-06-08 | 1998-09-29 | Mitsuo Kakuishi | Signal processing apparatus with dual parallel a/d and d/a converters |
US6720895B2 (en) * | 2002-02-01 | 2004-04-13 | Agilent Technologies, Inc. | Method of calibrating an analog-to-digital converter and a circuit implementing the same |
US6653959B1 (en) * | 2002-05-22 | 2003-11-25 | Massachusetts Institute Of Technology | High dynamic range analog-to-digital converter having parallel equalizers |
AU2005228167B2 (en) * | 2004-03-25 | 2010-06-03 | Optichron, Inc. | Reduced complexity nonlinear filters for analog-to-digital converter linearization |
JP3887000B2 (ja) | 2004-06-11 | 2007-02-28 | シャープ株式会社 | 電子回路装置 |
JP4011041B2 (ja) * | 2004-06-16 | 2007-11-21 | Necエレクトロニクス株式会社 | アナログ・デジタル変換システムと補正回路及び補正方法 |
JP4071254B2 (ja) | 2004-10-07 | 2008-04-02 | シャープ株式会社 | 電子回路装置 |
CN1790916B (zh) * | 2004-11-04 | 2012-05-02 | 特克特朗尼克公司 | 使用滤波器乘积的线性校正器的校准*** |
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
JP2008017004A (ja) * | 2006-07-04 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7782235B1 (en) * | 2007-04-30 | 2010-08-24 | V Corp Technologies, Inc. | Adaptive mismatch compensators and methods for mismatch compensation |
JP5070571B2 (ja) * | 2007-12-27 | 2012-11-14 | 株式会社アドバンテスト | アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム |
US7952502B2 (en) * | 2008-08-29 | 2011-05-31 | Broadcom Corporation | Imbalance and distortion cancellation for composite analog to digital converter (ADC) |
WO2010095232A1 (ja) * | 2009-02-19 | 2010-08-26 | 株式会社日立製作所 | アナログデジタル変換器および半導体集積回路装置 |
CN101841334B (zh) * | 2010-04-23 | 2013-03-13 | 无锡辐导微电子有限公司 | 模数转换器 |
-
2011
- 2011-05-31 JP JP2011121911A patent/JP5733027B2/ja active Active
-
2012
- 2012-05-17 US US13/474,293 patent/US8508393B2/en not_active Expired - Fee Related
- 2012-05-24 CN CN201210164219.6A patent/CN102811061B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012249262A (ja) | 2012-12-13 |
CN102811061B (zh) | 2017-03-01 |
CN102811061A (zh) | 2012-12-05 |
US8508393B2 (en) | 2013-08-13 |
US20120306673A1 (en) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5733027B2 (ja) | Ad変換装置および信号処理システム | |
JP2012249263A (ja) | Ad変換装置および信号処理システム | |
US7936293B2 (en) | Delta-sigma modulator | |
US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
CN107465412B (zh) | Δ-σ调制器、模拟-数字转换器和信号转换方法 | |
JP2010263483A (ja) | Δς変調器 | |
CN111988038A (zh) | 基于vco的连续时间流水线adc | |
US10536161B1 (en) | Noise shaping pipeline analog to digital converters | |
US10187075B1 (en) | Blocker tolerance in continuous-time residue generating analog-to-digital converters | |
JP2002076902A (ja) | マルチビットデルタシグマad変換器 | |
JP2001094429A (ja) | アナログデジタル混在δς変調器 | |
CN111342840A (zh) | 精密的电流到数字转换器 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
JP2011234154A (ja) | アナログデジタル変換器およびその動作方法 | |
CN114301464A (zh) | 具备抑制混叠功能的Sigma-Delta模数转换器 | |
JP5609684B2 (ja) | Ad変換装置および信号処理システム | |
KR20190069650A (ko) | 반도체 장치 및 그 동작 방법 | |
WO2011039859A1 (ja) | アナログデジタル変換器およびそれを用いた半導体集積回路装置 | |
JP6316751B2 (ja) | 変換器 | |
Cortez et al. | High-level design of a 14-bit continuous-time sigma-delta modulator with fir dac for low-voltage audio devices | |
JP2001156642A (ja) | マルチビット−デルタシグマad変換器 | |
Larsson et al. | A background calibration scheme for pipelined ADCs including non-linear operational amplifier gain and reference error correction | |
JP2011244200A (ja) | デルタシグマ変調装置 | |
Wiesbuer et al. | On-line digital compensation of analog circuit imperfections for cascaded/spl Sigma//spl Delta/modulators | |
Yang et al. | An $ H_ {\infty} $ Approach for Robust Calibration of Cascaded Sigma–Delta Modulators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150330 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5733027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |