JP2014171036A - 差動増幅器、それを用いたδσa/dコンバータ、オーディオ信号処理回路、電子機器 - Google Patents
差動増幅器、それを用いたδσa/dコンバータ、オーディオ信号処理回路、電子機器 Download PDFInfo
- Publication number
- JP2014171036A JP2014171036A JP2013040935A JP2013040935A JP2014171036A JP 2014171036 A JP2014171036 A JP 2014171036A JP 2013040935 A JP2013040935 A JP 2013040935A JP 2013040935 A JP2013040935 A JP 2013040935A JP 2014171036 A JP2014171036 A JP 2014171036A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- signal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】第1差動対10は、第1トランジスタM1および第2トランジスタM2を含む。第1電流源12は、第1差動対10に電流を供給する。第3トランジスタM3は、第1トランジスタM1にカスコード接続される。第4トランジスタM4は、第2トランジスタM2にカスコード接続される。トランスコンダクタンス回路32は、第1トランジスタM1のドレイン電圧を第1電流I1に変換するとともに、第2トランジスタM2のドレイン電圧を第2電流I2に変換する。カレントミラー回路34は、トランスコンダクタンス回路32からの第1電流I1、第2電流I2それぞれを、所定係数倍して折り返して第3電流I3、第4電流I4を生成する。バイアス回路36は、第3電流I3、第4電流I4それぞれの経路上に設けられた第1ダイオードD1、第2ダイオードD2を含む。
【選択図】図2
Description
A=dVg/dVD1=gm・Ro
gmはトランスコンダクタンス回路22のトランスコンダクタンスを、Roは、電流源24のインピーダンスを表す。
たとえばトランスコンダクタンス回路32は、第2差動対40、第2電流源42を含む。第2差動対40は、ソースが共通に接続された第5トランジスタM5、第6トランジスタM6を含む。第2電流源42は、第5トランジスタM5、第6トランジスタM6のソースと接続され、第2電流源42にテイル電流を供給する。
第5トランジスタM5のトランスコンダクタンスをgm1と書くとき、第1電流I1は以下の式で与えられる。
I1=gm1×VD1
I3=I1×n=n×gm1×VD1 …(1)
I3=Is×exp(VF1/VT−1)≒Is×exp(VF1/VT) …(2)
VF1=VT・ln(I3/Is)=VT・ln(n×gm1×VD1/Is) …(3)
オーディオ信号処理などにおいて、ΔΣ変調を利用したA/Dコンバータ(ΔΣA/Dコンバータともいう)が広く利用されている。ΔΣA/Dコンバータを用いることにより、量子化誤差に起因するノイズスペクトラムを、オーディオ帯域外に移動させることができる。これをノイズシェーピングと呼ぶ。
マイク502は、音響信号をアナログの電気信号に変換する。
オーディオ信号処理回路504は、マルチプレクサ510、DSP(Digital Signal Processor)512、D/Aコンバータ514を含む。マルチプレクサ510は、マイク502から、および図示しない音源からのアナログオーディオ信号を受け、ひとつを選択する。A/Dコンバータ402は、マルチプレクサにより選択されたオーディオ信号SINをデジタル信号DOUTに変換する。DSP512は、デジタルのオーディオ信号DOUTに、所定の信号処理を施す。信号処理には、フィルタリング、イコライジング、エコー、デジタルボリウム制御、ミキシングなどが例示される。D/Aコンバータ514は、DSP512からのデジタル信号をアナログのオーディオ信号に変換する。パワーアンプ506は、オーディオ信号処理回路504からのオーディオ信号にもとづいて、スピーカ508を駆動する。
バイアス回路36に関して、ダイオードを2個スタックして第1ダイオードD1、第2ダイオードD2を構成し、それぞれ電圧降下VF1、VF2を第1バイアス電圧Vb1、第2バイアス電圧Vb2としたが、本発明はそれには限定されない。
第3トランジスタM3、第4トランジスタM4のバイアス電圧Vb1、Vb2の電圧範囲は、第1電流源12の電圧降下VSAT、第1トランジスタM1(M2)の電圧降下VSAT、および第3トランジスタM3(M4)のゲートソース間電圧VGSの合計を考慮して決めればよい。
Vb1≒Vb2≒2×VSAT+VGS …(4)
図2は、ダイオードを2個スタックすることにより、式(4)を満たすバイアス電圧が生成されている状態を想定しているが、式(4)で与えられるバイアス電圧がもっと高い場合には、ダイオードを3個以上スタックしてもよいし、反対に、バイアス電圧がもっと低い場合には、ダイオードを1個としてもよい。
実施の形態では、PN接合ダイオードを利用する場合を説明したが、MOSFETのゲートドレインを結線したMOSダイオードを利用してもよい。この場合、MOSFETはVDS>VGS−VTHが成り立つ活性領域(飽和領域)で動作し、強反転領域(VGS>VT)を仮定すると、式(2)に代えて、以下の式(5)が利用できる。VTHはMOSFETのゲートソースしきい値電圧である。
I3=G×(VF1−VTH)2 …(5)
ただしG=μCOX/2・W/L
式(1)および式(5)から、MOSダイオードの順方向電圧VF1は、式(6)で表される。
VF1=√(I3/G)+VTH=√(n×gm1×VD1/G)+VTH …(6)
図4(a)、(b)は、バイアス回路36の変形例を示す回路図である。ここでは、差動の片側のみを示す。図4(a)のバイアス回路36aは、ダイオードに加えて、ダイオードと直列なインピーダンス素子R1を含む。インピーダンス素子は、抵抗、トランジスタを用いた電流源などが利用可能である。この変形例では、
Vb1=VF1+I3×R1
が成り立つ。
Vb1=VF1+ΔV
が成り立つ。
実施の形態では、差動増幅器が演算増幅器である場合を説明したが、差動増幅器はトランスコンダクタンスアンプであってもよい。また、実施の形態では完全差動型について説明したが、シングルエンドにも適用可能である。
実施の形態では、差動入力対のトランジスタM1、M2がNチャンネルの場合を説明したが、これらをPチャンネルとしてもよい。この場合、図2において、PチャンネルとNチャンネルを入れ替え、天地を反転した構成としてもよい。
実施の形態では、差動増幅器2の用途として、ΔΣA/Dコンバータについて説明したが、差動増幅器2はこれに限定されることなくさまざまな用途に利用可能である。
Claims (9)
- 第1トランジスタおよび第2トランジスタを含む第1差動対と、
前記第1差動対に電流を供給する第1電流源と、
前記第1トランジスタにカスコード接続された第3トランジスタと、
前記第2トランジスタにカスコード接続された第4トランジスタと、
前記第1トランジスタのドレイン電圧を第1電流に変換するとともに、前記第2トランジスタのドレイン電圧を第2電流に変換するトランスコンダクタンス回路と、
前記トランスコンダクタンス回路からの前記第1電流を、所定係数倍して折り返して第3電流を生成するとともに、前記トランスコンダクタンス回路からの前記第2電流を、所定係数倍して折り返して第4電流を生成するカレントミラー回路と、
前記カレントミラー回路からの前記第3電流の経路上に設けられた第1ダイオードおよび前記カレントミラー回路からの前記第4電流の経路上に設けられた第2ダイオードを含むバイアス回路と、
を備え、
前記第1ダイオードに生ずる電圧降下に応じた第1バイアス電圧が、前記第3トランジスタのゲートに印加され、前記第2ダイオードに生ずる電圧降下に応じた第2バイアス電圧が、前記第4トランジスタのゲートに印加されたことを特徴とする差動増幅器。 - 前記トランスコンダクタンス回路は、
ゲートに前記第1トランジスタのドレイン電圧が印加された第5トランジスタおよびゲートに前記第2トランジスタのドレイン電圧が印加された第6トランジスタと、を含む第2差動対と、
前記第2差動対に電流を供給する第2電流源と、
を備えることを特徴とする請求項1に記載の差動増幅器。 - 前記バイアス回路は、前記第1ダイオードと直列に設けられたインピーダンス素子を含むことを特徴とする請求項1または2に記載の差動増幅器。
- 前記バイアス回路は、前記第1ダイオードと直列に設けられた定電圧素子を含むことを特徴とする請求項1または2に記載の差動増幅器。
- 前記第1、第2ダイオードは、PN接合ダイオードを含むことを特徴とする請求項1から4のいずれかに記載の差動増幅器。
- 前記第1、第2ダイオードは、ゲートとドレインが接続されたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を含むことを特徴とする請求項1から4のいずれかに記載の差動増幅器。
- アナログの入力信号をデジタルの出力信号に変換するΔΣA/Dコンバータであって、
前記デジタルの出力信号をアナログの帰還信号に変換するD/Aコンバータと、
前記入力信号に応じた信号と前記帰還信号に応じた信号の差分に応じた差分信号を生成する差分演算回路と、
前記差分信号をフィルタリングする積分回路であって、直列に接続された複数ステージで構成され、各ステージは差動形式の積分器を含む積分回路と、
前記積分回路の出力信号を量子化し、前記出力信号を生成する量子化器と、
を備え、
各ステージの積分器は、差動形式のスイッチドキャパシタ回路と、完全差動型の演算増幅器と、を含み、
前記演算増幅器は、請求項1から6のいずれかに記載の差動増幅器を含むことを特徴とするΔΣA/Dコンバータ。 - アナログのオーディオ信号をデジタル信号に変換する請求項7に記載のΔΣA/Dコンバータと、
デジタル化されたオーディオ信号に所定の信号処理を施す信号処理部と、
を備えることを特徴とするオーディオ信号処理回路。 - アナログのオーディオ信号をデジタル信号に変換する請求項7に記載のΔΣA/Dコンバータと、
デジタル化されたオーディオ信号に所定の信号処理を施す信号処理部と、
を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013040935A JP6234038B2 (ja) | 2013-03-01 | 2013-03-01 | 差動増幅器、それを用いたδσa/dコンバータ、オーディオ信号処理回路、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013040935A JP6234038B2 (ja) | 2013-03-01 | 2013-03-01 | 差動増幅器、それを用いたδσa/dコンバータ、オーディオ信号処理回路、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014171036A true JP2014171036A (ja) | 2014-09-18 |
JP6234038B2 JP6234038B2 (ja) | 2017-11-22 |
Family
ID=51693134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013040935A Expired - Fee Related JP6234038B2 (ja) | 2013-03-01 | 2013-03-01 | 差動増幅器、それを用いたδσa/dコンバータ、オーディオ信号処理回路、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6234038B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108880479A (zh) * | 2018-06-29 | 2018-11-23 | 苏州真感微电子科技有限公司 | 一种动态偏置电流优化的运算放大器 |
JP2021506006A (ja) * | 2017-12-05 | 2021-02-18 | ザイリンクス インコーポレイテッドXilinx Incorporated | プログラマブル温度係数アナログ二次曲率補償電圧基準、および電圧基準回路のトリミング手法 |
JP2022530708A (ja) * | 2019-06-27 | 2022-06-30 | ルミレッズ リミテッド ライアビリティ カンパニー | 暖色化減光led回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084255A (ja) * | 1996-04-10 | 1998-03-31 | Asahi Kasei Micro Syst Kk | スイッチト・キャパシタ回路およびスイッチト・キャパシタ回路を用いたデルタ−シグマ変調器 |
JP2001339259A (ja) * | 2000-05-30 | 2001-12-07 | Oki Electric Ind Co Ltd | 差動増幅回路及び半導体集積回路装置 |
EP1168602A1 (en) * | 2000-06-23 | 2002-01-02 | STMicroelectronics S.r.l. | Completely differential operational amplifier of the folded cascode type |
-
2013
- 2013-03-01 JP JP2013040935A patent/JP6234038B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084255A (ja) * | 1996-04-10 | 1998-03-31 | Asahi Kasei Micro Syst Kk | スイッチト・キャパシタ回路およびスイッチト・キャパシタ回路を用いたデルタ−シグマ変調器 |
JP2001339259A (ja) * | 2000-05-30 | 2001-12-07 | Oki Electric Ind Co Ltd | 差動増幅回路及び半導体集積回路装置 |
EP1168602A1 (en) * | 2000-06-23 | 2002-01-02 | STMicroelectronics S.r.l. | Completely differential operational amplifier of the folded cascode type |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021506006A (ja) * | 2017-12-05 | 2021-02-18 | ザイリンクス インコーポレイテッドXilinx Incorporated | プログラマブル温度係数アナログ二次曲率補償電圧基準、および電圧基準回路のトリミング手法 |
JP7281464B2 (ja) | 2017-12-05 | 2023-05-25 | ザイリンクス インコーポレイテッド | プログラマブル温度係数アナログ二次曲率補償電圧基準、および電圧基準回路のトリミング手法 |
CN108880479A (zh) * | 2018-06-29 | 2018-11-23 | 苏州真感微电子科技有限公司 | 一种动态偏置电流优化的运算放大器 |
CN108880479B (zh) * | 2018-06-29 | 2022-03-15 | 苏州真感微电子科技有限公司 | 一种动态偏置电流优化的运算放大器 |
JP2022530708A (ja) * | 2019-06-27 | 2022-06-30 | ルミレッズ リミテッド ライアビリティ カンパニー | 暖色化減光led回路 |
JP7106023B2 (ja) | 2019-06-27 | 2022-07-25 | ルミレッズ リミテッド ライアビリティ カンパニー | 暖色化減光led回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6234038B2 (ja) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Christen | A 15-bit 140-$\mu $ W Scalable-Bandwidth Inverter-Based $\Delta\Sigma $ Modulator for a MEMS Microphone With Digital Output | |
US7068103B2 (en) | Operational transconductance amplifier input driver for class D audio amplifiers | |
US9537497B2 (en) | Continuous time delta sigma modulator, analog to digital converter and associated compensation method | |
Guo et al. | A 101 dB PSRR, 0.0027% THD+ N and 94% power-efficiency filterless class D amplifier | |
JP2009530998A (ja) | スイッチング増幅器にバイアスを供給する高効率コンバータ | |
US7548110B2 (en) | Power amplifier and method for reducing common noise of power amplifier | |
JP6510199B2 (ja) | スイッチング回路、オーディオアンプ集積回路、電子機器、電気音響変換素子の駆動方法 | |
JP2010239372A (ja) | デルタシグマa/dコンバータ | |
JP6234038B2 (ja) | 差動増幅器、それを用いたδσa/dコンバータ、オーディオ信号処理回路、電子機器 | |
JPWO2010038331A1 (ja) | 共振器およびオーバーサンプリングa/d変換器 | |
Hamzah et al. | Design and analysis of a two-stage CMOS op-amp using Silterra's 0.13 μm technology | |
TWI738335B (zh) | 放大器、其操作方法以及放大器電路 | |
CN109004935B (zh) | 具有改进的电气特性的单级差分运算放大器 | |
Woo et al. | A switched-capacitor filter with reduced sensitivity to reference noise for audio-band sigma–delta D/A converters | |
Sukumaran et al. | A 1.2 V 285μA analog front end chip for a digital hearing aid in 0.13 μm CMOS | |
AU2016358191A1 (en) | High linearly WiGig baseband amplifier with channel select filter | |
JPWO2015098057A1 (ja) | 積分器、デルタシグマ変調器および通信装置 | |
US8791752B2 (en) | Two-stage class AB operational amplifier | |
KR20060099976A (ko) | 전류싱크를 이용한 연산 트랜스컨덕턴스 증폭기 | |
WO2019208122A1 (ja) | 増幅回路 | |
JP6106469B2 (ja) | Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 | |
Matamura et al. | Filterless multi-level delta-sigma class-D amplifier for portable applications | |
US8279006B2 (en) | Low noise amplifier | |
Barbieri et al. | A 470 μA direct readout circuit for electret and MEMS digital microphones | |
JP2007526712A (ja) | 入力信号に依存する信号状態 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6234038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |