JP2002261614A - 全差動型サンプリング回路及びデルタシグマ型変調器 - Google Patents

全差動型サンプリング回路及びデルタシグマ型変調器

Info

Publication number
JP2002261614A
JP2002261614A JP2001052497A JP2001052497A JP2002261614A JP 2002261614 A JP2002261614 A JP 2002261614A JP 2001052497 A JP2001052497 A JP 2001052497A JP 2001052497 A JP2001052497 A JP 2001052497A JP 2002261614 A JP2002261614 A JP 2002261614A
Authority
JP
Japan
Prior art keywords
capacitor
sampling
input terminal
switch
fully differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001052497A
Other languages
English (en)
Other versions
JP3795338B2 (ja
Inventor
Koichi Hamashita
浩一 浜下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP2001052497A priority Critical patent/JP3795338B2/ja
Priority to US10/082,208 priority patent/US6653967B2/en
Publication of JP2002261614A publication Critical patent/JP2002261614A/ja
Application granted granted Critical
Publication of JP3795338B2 publication Critical patent/JP3795338B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 半導体基板上に構成されるキャパシタの容量
値の電圧依存性に起因するサンプリング誤差を低減して
２次高調波成分の発生を抑制できるようにした全差動型
サンプリング回路の提供。 【解決手段】 この発明は、第１サンプリングキャパシ
タ２７および第２サンプリングキャパシタ２８と、第１
サンプリングキャパシタ２７の充放電を行う４つのスイ
ッチ３１、３２、３３’、３４と、第２サンプリングキ
ャパシタ２８の充放電を行う４つのスイッチ４１、４
２、４３’、４４と、第１積分キャパシタ２５および第
２積分キャパシタ２６を含む全差動オペアンプ２０とを
備え、第２サンプリングキャパシタ２８の上層電極２８
ｂと下層電極２８ａの接続の方向（状態）が、第１のサ
ンプリングキャパシタ２７の場合とは逆方向になるよう
にしたものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シングルエンド入
力信号を追加の反転アンプ無しで全差動サンプル／ホー
ルドして全差動サンプリング信号に変換すると同時に、
半導体集積回路上で構成されるキャパシタの容量値の電
圧依存性の一次項を相補的にキャンセルして入力信号サ
ンプリング時に発生するサンプリング誤差を低減するこ
と、即ちそのキャパシタ容量値の電圧依存性の一次項に
よって通常発生していた２次高調波歪みを軽減すること
を特徴とした、シングルエンド入力用の全差動サンプリ
ング回路、およびこれを利用したオーバーサンプリング
デルタシグマ型Ａ／Ｄコンバータ等に関する。
【０００２】
【従来の技術】近年、半導体集積回路にてアナログ信号
を扱う場合には、連続時間系のアナログ信号をそのまま
オペアンプと抵抗とキャパシタで扱う場合と、アナログ
信号を所定のサンプリングレートにてサンプリングして
サンプリング時間系で処理する場合とがある。
【０００３】後者の場合には、入力差動対がＭＯＳトラ
ンジスタで構成されている為に入力リーク電流が存在し
ないＭＯＳオペアンプが開発されてから、そのオペアン
プとＭＯＳスイッチ及びキャパシタで構成されるいわゆ
るスイッチトキャパシタ回路が登場し、最近までのアナ
ログ信号処理の中心技術になっている。このスイッチト
キャパシタ回路技術は、単なるスイッチトキャパシタフ
ィルタだけでなく、多段のインテグレータ（積分器）と
少数ビットのＡ／Ｄ変換器を組み合わせ、そのＡ／Ｄ変
換の結果を初段へフィードバックする、いわゆるデルタ
シグマ変調器に適用可能であり、最近のオーディオ帯域
で主流となっているオーバーサンプリング・デルタシグ
マ型Ａ／Ｄコンバータにも使用されている。
【０００４】このようなスイッチトキャパシタ回路は、
当初は信号パスが１系統のみである、いわゆるシングル
エンド型で登場してきた。しかし、近年のファインプロ
セス化の進展による高速デジタル回路との１チップ化と
そのノイズ対策の要請に対して、信号パスを正側と負側
の２系統に分けてこれらの差を信号レベルとすることに
より、高速デジタルノイズを同相ノイズとしてキャンセ
ルさせることが可能な、いわゆる全差動型スイッチトキ
ャパシタ回路が主流になってきた。
【０００５】一方、通常の自然界のアナログ信号は、あ
る入力基準電位を中心としたシングルエンド信号のた
め、上記全差動スイッチトキャパシタ回路に取り込む為
には、その入力信号を全差動信号化せねばならない。即
ち、入力シングルエンド信号を正信号とした場合、これ
を反転した負信号を作らねばならない。この為の最も一
般的な手法は、連続時間系のまま反転アンプで反転され
た負信号を作り、正及び負の両信号を全差動スイッチト
キャパシタ回路に供給することであり、図６に示すよう
に、シングルエンド入力信号を正信号として後段の全差
動スイッチトキャパシタ回路２の正信号入力端子３に供
給すると同時に、シングルエンドオペアンプ４と入力抵
抗５とフィードバック抵抗６にて構成される反転アンプ
７にて反転信号を作り、これを全差動スイッチトキャパ
シタ回路２の負信号入力端子９へ供給するものである。
【０００６】全差動スイッチトキャパシタ回路２では、
スイッチトキャパシタ動作クロック（ＣＫ）に基づき、
いわゆるサンプル／ホールド動作を実施して正信号入力
と負信号入力との差である全差動入力信号をサンプリン
グし、その回路の所定のスイッチトキャパシタ動作を実
施して正信号出力端子１１と負信号出力端子１２とから
正・負の両出力信号をそれぞれ出力し、これら両出力信
号の差が全差動出力信号となる。
【０００７】全差動スイッチトキャパシタ回路の具体例
としては、以下の説明をサンプル／ホールド機能とその
高精度化に焦点を絞ることを目的とするので、スイッチ
トキャパシタ回路の基本要件である、サンプル／ホール
ド機能を有する全差動スイッチトキャパシタ型インテグ
レータ（積分器）を実例として、図７に示す。また、半
導体基板上で構成されるキャパシタ１５は、図８（Ａ）
に示す如く、通常はリン等のＮ型不純物を含んだ２層の
ポリシリコン電極板１６、１７と、この電極板１６、１
７間に配置される酸化膜等の誘電体膜１８とにより、シ
リコン基板のような半導体基板１９上に構成される。こ
こで、回路図に示す記号としては、下層である第１ポリ
シリコン側と上層である第２ポリシリコン側を区別して
表現する為に、前者を曲線，後者を直線で示したキャパ
シタ記号を採用するものとする（図８（Ｂ）参照）。
【０００８】図７に示す全差動スイッチトキャパシタ型
インテグレータは、負及び正の入力端子２１，２２と正
及び負の出力端子２３，２４を有する全差動オペアンプ
２０と、この全差動オペアンプ２０の負入力端子と正出
力端子間に配置される容量値Ｃi なる第１積分キャパシ
タ２５と、正入力端子と負出力端子間に配置される容量
値Ｃｉなる第２積分キャパシタ２６と、正信号のサンプ
ル／ホールド機能を実施する為に入力端子３と全差動オ
ペアンプ２０の負入力端子（いわゆる正側サミングノー
ド）２１との間に配置される容量値Ｃs なる第１サンプ
リングキャパシタ２７と、４個のスイッチ３１〜３４
と、負信号のサンプル／ホールド機能を実施する為に入
力端子９と全差動オペアンプの正入力端子（いわゆる負
側サミングノード）２２との間に配置される容量値Ｃｓ
なる第２のサンプリングキャパシタ２８と、４個のスイ
ッチ４１〜４４とで構成される。
【０００９】次に、このような構成の積分器の動作につ
いて説明する。動作クロックＣＫが正相（φ＝Ｈ，φＢ
＝Ｌ）の場合には、スイッチ３１、３２、４１、４２が
ＯＮに、スイッチ３３、３４、４３、４４がＯＦＦにな
る。このため、第１サンプリングキャパシタ２７の下層
電極がスイッチ３１を介して入力端子３に、その上層電
極がスイッチ３２を介して動作コモン電位（アナロググ
ランド）にそれぞれ接続される。また、第２サンプリン
グキャパシタ２８の下層電極がスイッチ４１を介して入
力端子９に、その上層電極がスイッチ４２を介して動作
コモン電位にそれぞれ接続される。
【００１０】この結果、入力端子３からの正信号と入力
端子９からの負信号が第１及び第２サンプリングキャパ
シタ２７、２８にサンプリングされ、入力端子３の電位
をＶＩＮ+ 、入力端子９の電位をＶＩＮ- とすると、第
１及び第２サンプリングキャパシタ２７、２８の下層電
極２７ａ、２８ａには、次式のような電荷Ｑ１、Ｑ２が
それぞれ蓄積される。
【００１１】Ｑ１＝（ＶＩＮ+ ）・Ｃs Ｑ２＝（ＶＩＮ- ）・Ｃs また、サンプリングキャパシタ２７、２８の上層電極２
７ｂ、２８ｂには、次式のような電荷Ｑ１’、Ｑ２’が
それぞれ蓄積される。 Ｑ１’＝−Ｑ１＝−（ＶＩＮ+ ）・Ｃs Ｑ２’＝−Ｑ２＝−（ＶＩＮ- ）・Ｃs 一方、動作クロックＣＫが逆相（φ＝Ｌ，φＢ＝Ｈ）の
場合には、スイッチ３１、３２、４１、４２がＯＦＦ
に、スイッチ３３、３４、４３、４４がＯＮになる。こ
のため、第１サンプリングキャパシタ２７の下層電極が
スイッチ３３を介して動作コモン電位に、その上層電極
がスイッチ３４を介して入力端子２１に接続される。ま
た、第２サンプリングキャパシタ２８の下層電極がスイ
ッチ４３を介して動作コモン電位に、その上層電極がス
イッチ４４を介して入力端子２２に接続される。
【００１２】この結果、各サンプリングキャパシタ２
７、２８に蓄積されていた電荷Ｑ１’及びＱ２’が開放
されて第１及び第２積分キャパシタ２５、２６の上層電
極に移動する。従って、第１及び第２積分キャパシタ２
５、２６の出力端子側の下層電極には、次のような電荷
−Ｑ１’、−Ｑ２’が集められる。
【００１３】−Ｑ１’＝（ＶＩＮ+ ）・Ｃs −Ｑ２’＝（ＶＩＮ- ）・Ｃs このため、全差動オペアンプにおける正側出力端子１１
の電位ＶＯＵＴ+ と、負側出力端子１２の電位ＶＯＵＴ
- とは、以下のようになる。 ＶＯＵＴ+ ＝−Ｑ１’／Ｃi ＝（ＶＩＮ+ ）・Ｃs ／Ｃ
i ＶＯＵＴ- ＝−Ｑ２’／Ｃi ＝（ＶＩＮ- ）・Ｃs ／Ｃ
i この結果、その全差動出力ＶＯＵＴdiffは、次のように
なる。
【００１４】ＶＯＵＴdiff＝（ＶＯＵＴ+ ）−（ＶＯＵ
Ｔ- ）＝〔（ＶＩＮ+ ）−（ＶＩＮ - ）〕・Ｃs ／Ｃi 即ち、全差動出力ＶＯＵＴdiffは、全差動入力信号（Ｖ
ＩＮ+ ）−（ＶＩＮ-）をサンプリングし、Ｃs ／Ｃi
なる積分ゲインで積分した出力となる。また、反転信号
ＶＩＮ- が入力信号ＶＩＮ+ を反転したもの、即ち、Ｖ
ＩＮ- ＝−ＶＩＮ+ ＝−ＶＩＮであるので、全差動出力
ＶＯＵＴdiffは、次のようになる。
【００１５】ＶＯＵＴdiff＝２・ＶＩＮ・（Ｃs ／Ｃi
） 従って、全差動出力ＶＯＵＴdiffは、シングルエンド入
力信号ＶＩＮを動作クロックＣＫの１サイクル毎にサン
プリングして２・（Ｃs ／Ｃi ）なる積分ゲインにて積
分した出力となる。以上が、一般的な連続時間系で全差
動信号を生成して全差動スイッチトキャパシタ回路に供
給する場合の通常動作説明であるが、ここで注意される
べきことは、追加される反転アンプには十分に高性能の
ものを採用しなければならないことである。
【００１６】即ち、後段の全差動回路の入力端子に接続
されるサンプリングスイッチのＯＮ／ＯＦＦ動作に起因
したフィードスルーノイズを十分に吸収できるだけの駆
動力を有することと、フリッカーノイズや熱雑音が十分
に低いことが要求される。その理由は、ここで発生され
たノイズは正信号側とは無相関である為、全差動回路で
もキャンセルできず、そのまま本来の信号に付加されて
Ｓ／Ｎ比（信号対ノイズ比）を劣化させる要因となるか
らであり、当然の帰結として面積が大きく消費電流も大
きなオペアンプが使用されてきた。
【００１７】また、２個の抵抗は熱雑音の原因となるた
め、可能な限り小さくしたいが、小さな抵抗を駆動する
にはそのオペアンプの駆動能力をさらに向上させる必要
があり、さらなる消費電流増加要因となる。さらに、両
抵抗比が正確に実現できない場合には、反転信号のゲイ
ン誤差を発生してしまう為、レイアウトや製造工程には
十分な注意が必要である等の難しさも含んでおり、その
反転アンプそのものを削除する手法がコスト・消費電流
削減とアナログ性能向上の観点から待ち望まれていた。
【００１８】このような観点から、連続時間系での反転
信号を生成せず余分な反転アンプを不要とする手法、即
ち、シングルエンド入力信号に対応したいわゆるディフ
ァレンシャル・サンプリング手法が考案されてきたの
で、図９に示す積分器を具体例としてその構成と動作内
容を以下に説明する。図９に示す積分器では、動作クロ
ックＣＫが逆相（φ＝Ｌ，φＢ＝ Ｈ）の場合には、第
１サンプリングキャパシタ２７の下層電極２７ａを放電
する為のスイッチ３３’が入力端子９へ接続され、第２
サンプリングキャパシタ２８の下層電極２８ａを放電す
る為のスイッチ ４３’が入力端子３へ接続されてお
り、入力端子３からはシングルエンド入力信号がそのま
ま正信号として供給され、入力端子９はその入力信号の
動作基準電位であるアナロググランドに接続されるもの
であり、その他の構成は図７に示した通常の全差動回路
と同一である。
【００１９】次に、その動作について説明する。動作ク
ロックＣＫが正相（φ＝Ｈ，φＢ＝Ｌ）の場合には、ス
イッチ３１、３２、４１、４２がＯＮに、スイッチ３
３’、３４、４３’、４４がＯＦＦになる。このため、
第１サンプリングキャパシタ２７の下層電極２７ａが入
力端子３に、その上層電極２７ａが動作コモン電位に接
続される。また、第２サンプリングキャパシタ２８の下
層電極２８ａが入力端子９に、その上層電極２８ｂが動
作コモン電位に接続される。
【００２０】この結果、入力端子３には正信号電位ＶＩ
Ｎ+ が入力され、入力端子９はアナロググランドに接続
されるので、第１及び第２サンプリングキャパシタ２
７、２８の下層電極２７ａ、２８ａには、次のような電
荷Ｑ１、Ｑ２がそれぞれ蓄積される 。Ｑ１＝（ＶＩＮ
+ ）・Ｃs Ｑ２＝０ また、サンプリングキャパシタ２７、２８の上層電極２
７ｂ、２８ｂには、次のような電荷Ｑ１’、Ｑ２’がそ
れぞれ蓄積される。
【００２１】Ｑ１’＝−（ＶＩＮ+ ）・Ｃs Ｑ２’＝０ 即ち、第１サンプリングキャパシタ２７は入力信号をサ
ンプリングし、第２サンプリングキャパシタ２８は放電
状態となる。一方、動作クロックＣＫが逆相（φ＝Ｌ，
φＢ＝Ｈ）の場合には、スイッチ３１、３２、４１、４
２がＯＦＦに、スイッチ３３’、３４、４３’、４４が
ＯＮになる。このため、第１サンプリングキャパシタ２
７の下層電極２７ａがスイッチ３３’を介してアナログ
グランドに、その上層電極２７ｂが入力端子２１に接続
される。また、第２サンプリングキャパシタ２８の下層
電極２８ａがスイッチ４３’を介して入力端子３に、上
層電極２８ｂが入力端子２２に接続される。
【００２２】従って、第１サンプリングキャパシタ２７
に蓄積されていた電荷Ｑ１’は開放されて第１積分キャ
パシタ２５に移動し、第１積分キャパシタ２５の出力端
子側電極には、−Ｑ１’＝（ＶＩＮ+ ）・Ｃs なる電荷
が集められ、正側出力端子１１の電位ＶＯＵＴ+ は、次
のようになる。 ＶＯＵＴ+ ＝−Ｑ１’／Ｃｉ＝（ＶＩＮ+ ）・（Ｃs ／
Ｃi ） 一方、動作クロックが正相にて放電されていた第２サン
プリングキャパシタ２８では、下層端子２８ａが入力端
子３に接続されて電位ＶＩＮ+ になるので、その上層端
子２８ｂにはＱ２’＝−（ＶＩＮ+ ）・Ｃs なる電荷が
第２積分キャパシタ２６から供給される。その結果とし
て、第２積分キャパシタ２６の入力端子２２側の電極に
は−Ｑ２’が集まり、出力端子側の電極にはＱ２’＝−
（ＶＩＮ + ）・Ｃs なる電荷が集められ、負側出力端子
１２の電位ＶＯＵＴ- は、次のようになる。
【００２３】ＶＯＵＴ- ＝Ｑ２’／Ｃi ＝−（ＶＩ
Ｎ+ ）・（Ｃs ／Ｃi ） その結果、全差動出力ＶＯＵＴdiffは、次のようにな
る。 ＶＯＵＴdiff＝（ＶＯＵＴ+ ）−（ＶＯＵＴ- ）＝２・
（ＶＩＮ+ ）・（Ｃs／Ｃi ） 上式からわかるように、図６、図７を用いて説明した連
続時間系で反転信号を生成する通常の全差動回路の場合
と同じ結果を、余分な反転アンプ無しで実現可能であ
る。
【００２４】以上のように、図９で示したシングルエン
ド入力対応のディファレンシャルサンプリング手法は、
反転信号生成用の反転アンプを必要とせず、コスト，消
費電流、ノイズ等の観点からも優れた手法であるが、最
近の半導体プロセスの微細化と共に、別の問題点が顕在
化してくるようになってきた。即ち、周波数ωなる入力
信号に対して、周波数２ωなる２次高調波歪みが顕著に
観測されるようになってきており、以下に説明するキャ
パシタの電圧依存性が大きくなるにつれて悪影響がでる
ことが観測されてきた。以下では、その原因を簡単に説
明する。
【００２５】半導体基板上に形成されるキャパシタの代
表例は、図８を用いて先に示したように、電極となる上
下２層のポリシリコン膜とそれらの間の酸化膜等の層間
膜で形成されるが、プロセスの微細化と共に、当然の要
求として単位面積あたりの容量値が大きなキャパシタ構
造が開発されるようになってきた。単位面積あたり容量
値を増大する為には、上下２層のポリシリコン膜同士を
近づけること、即ち層間膜である酸化膜の膜厚を薄くし
ていくことになる。
【００２６】一方、ポリシリコン等は完全な金属ではな
く、Ｎ型もしくはＰ型の不純物を含有することで導体と
なったものであり、これら上下のポリシリコン電極に電
圧を加えた場合には、その電圧の向きに応じた空乏層が
上層ポリシリコン電極の底面と層間膜である酸化膜との
界面、もしくは下層ポリシリコン電極の上面と層間膜で
ある酸化膜との界面にて発達することとなり、電気的に
見た層間膜厚が印加電圧に応じて変動することになる。
【００２７】空乏層そのものの厚さは通常十分に薄いも
のである為、旧式のプロセスのように層間膜厚が大きい
場合には影響度も小さかったが、近年の微細化プロセス
のように層間膜が数百Åへと薄くなるにつれてその影響
は顕著になってきている。この影響は、キャパシタに電
圧を印加した場合の容量値変化、即ちキャパシタ容量値
の電圧依存性として表現される。
【００２８】具体例として、下層である第１ポリシリコ
ン電極を基準電位とした時に、上層である第２ポリシリ
コン電極の電位を変化させた場合を図１０に示す。横軸
は、第２ポリシリコン電極側に第１ポリシリコン電極を
基準とした時に印加される電位である。縦軸は、電圧印
加されている状態での両電極間の容量値Ｃ（Ｖｃ）を印
加電圧なし（Ｖｃ＝０Ｖ時）での基準容量値Ｃ0 に対す
る比率で表現したものである。
【００２９】図１０では、具体例の一つとして印加電圧
の上昇に応じて緩やかなカーブを描きながら容量値が減
少する場合を紹介しているが、このようなグラフは製造
プロセスの特性により、上昇カーブになる場合もありう
るが、電圧依存性の一次係数をα、二次係数をβとした
一般式では、 Ｃ（Ｖｃ）＝Ｃ（１＋αＶｃ＋βＶｃ2 ＋・・・） と表現され、α＞０の場合が上昇カーブを示し、α＜０
の場合が下降カーブを示すことになる。
【００３０】最近の微細化プロセスでは、上記の説明か
らも明らかなように、一次係数αが従来プロセスに比べ
て非常に大きくなり、二次係数βの数十倍〜数百倍程度
となり、支配的要因となっている。従って、以下では、
説明の簡略化を目的に一次項までの近似式を用いて説明
するが、これは実用面から考えても十分妥当な近似であ
る。
【００３１】まず、図６及び図７にて説明した反転アン
プを使用した通常の全差動回路では、動作クロックＣＫ
の正相と逆相にて成立する１サイクル動作により、第１
及び第２サンプリングキャパシタ２７、２８にてサンプ
リングされて各インテグレータキャパシタ２５、２６へ
転送される電荷量Ｑ１、Ｑ２は、次式となる。 Ｑ１＝（ＶＩＮ+ ）・Ｃs ＝（ＶＩＮ+ ）・Ｃs 0 （１
＋αＶｃ） Ｑ２＝（ＶＩＮ- ）・Ｃs ＝（ＶＩＮ- ）・Ｃs 0 （１
＋αＶｃ） ここで、Ｖｃの値は入力側の第１ポリシリコン電極を基
準としているので、電荷量Ｑ１、Ｑ２は、次式のように
なる。
【００３２】 Ｑ１＝（ＶＩＮ+ ）・Ｃs 0 （１＋α（−ＶＩＮ+ ）） Ｑ２＝（ＶＩＮ- ）・Ｃs 0 （１＋α（−ＶＩＮ- ）） ここで、ＶＩＮ- ＝−ＶＩＮ+ であるから、電荷量Ｑ２
は、次式となる。 Ｑ２＝−（ＶＩＮ+ ）・Ｃs 0 （１＋α（ＶＩＮ+ ）） 従って、全差動信号として寄与する転送電荷量は、次の
ようになる。
【００３３】Ｑ１−Ｑ２＝（ＶＩＮ+ ）・Ｃs 0 （１＋
α（−ＶＩＮ+ ）＋１＋α（ＶＩＮ + ））＝２・（ＶＩ
Ｎ+ ）・Ｃs 0 この結果、電圧依存性の一次係数αは完全に削除される
ことになる。しかしながら、図９にて説明したディファ
レンシャルサンプリング方式では、動作クロックの１サ
イクルにて転送される電荷量は、第１サンプリングキャ
パシタ２７では上記と同様、以下のようになる。
【００３４】 Ｑ１＝（ＶＩＮ+ ）・Ｃs ＝（ＶＩＮ+ ）・Ｃs 0 （１＋αＶｃ） ＝（ＶＩＮ+ ）・Ｃs 0 （１＋α（−ＶＩＮ+ ）） 一方、第２サンプリングキャパシタ２８からの転送電荷
量は、以下のようになる。 Ｑ２＝−（ＶＩＮ+ ）・Ｃs ＝−（ＶＩＮ+ ）・Ｃs 0 （１＋αＶｃ） ＝−（ＶＩＮ+ ）・Ｃs 0 （１＋α（−ＶＩＮ+ ）） 従って、全差動信号として寄与する転送電荷量は、次の
ようになる。
【００３５】Ｑ１−Ｑ２＝（ＶＩＮ+ ）・Ｃs 0 （１−
α（ＶＩＮ+ ）＋１−α（ＶＩＮ+））＝（ＶＩＮ+ ）
・Ｃs 0 ・（２−２α（ＶＩＮ+ ））＝２・（ＶＩ
Ｎ+ ）・Ｃs 0 −２α（ＶＩＮ+ ）2 ・Ｃs 0 従って、電圧依存性一次係数αの項が第２項として残
り、これがサンプリング誤差成分となる。入力信号とし
て、周波数ωで振幅がA なる正弦波を考えた場合、ＶＩ
Ｎ+ ＝Ａsin （ωｔ）であり、上記の第２項は、次のよ
うになる。
【００３６】 ２α（ＶＩＮ+ ）2 ・Ｃs 0 ＝２α・Ａ2 ・sin 2 （ωt ）・Ｃs 0 ＝α・Ｃs 0 ・Ａ2 （１−ｃｏｓ（２ωt ）） 上式はｃｏｓ（２ωt ）を含むので、入力信号の２倍の
周波数成分、すなわち２次高調波歪み成分が生成される
ことになる。この２次高調波歪み成分を、入力信号に対
する本来のサンプリング電荷量で正規化すれば、αＡ／
２となり、Ａ＝１Ｖにてαが１００ｐｐｍ／Ｖ以下であ
れば２次高調波歪みは−８６ｄＢ程度が得られる。
【００３７】
【発明が解決しようとする課題】しかし、近年の半導体
集積回路の微細化プロセスでは、αが数百ｐｐｍ／Ｖか
ら１０００ｐｐｍ／Ｖ程度にまで増加している場合が多
く、仮に１０００ｐｐｍ／Ｖの場合には、２次高調波歪
みは−６６ｄＢ程度まで増加することになる。オーディ
オに使用されるＡ／Ｄコンバータを始めとする各種のア
ナログＩＣでは、入力信号に対する高調波歪み成分の許
容レベルは−８０ｄＢ以下が最低限のレベルであること
が近年において通常であり、上記の−６６ｄＢ程度の高
調波歪みは使用に適さないアナログ特性レベルである。
【００３８】そこで、本発明の第１の目的は、上記の点
に鑑み、半導体基板上に構成されるキャパシタの容量値
の電圧依存性に起因するサンプリング誤差を低減して２
次高調波成分の発生を抑制できるようにした全差動型サ
ンプリング回路を提供することにある。本発明の第２の
目的は、上記の全差動サンプリング回路を含むことによ
り、低コスト化と高精度化を実現可能できる、デルタシ
グマ型変調器、Ａ／Ｄコンバータ、およびスイッチトキ
ャパシタフィルタ回路を提供することにある。
【００３９】
【課題を解決するための手段】上記課題を解決し、本発
明の第１の目的を達成するために、請求項１から請求項
４に記載の各発明は、以下のように構成した。請求項１
に記載の発明は、半導体基板上に形成される上下２層の
電極とその電極間の誘電体膜とにより構成される第１お
よび第２のサンプリングキャパシタと、前記第１のサン
プリングキャパシタの充放電を行う第１のスイッチ群
と、前記第２のサンプリングキャパシタの充放電を行う
第２のスイッチ群と、負入力端子と正出力端子との間に
第１の積分キャパシタを接続するとともに、正入力端子
と負出力端子との間に第２の積分キャパシタを接続する
全差動オペアンプとを備え、前記第１のスイッチ群は、
前記第１のサンプリングキャパシタを、第１のタイミン
グでは第１の入力端子と接地との間に接続し、第２のタ
イミングでは第２の入力端子と前記全差動オペアンプの
負入力端子との間に接続するようになっており、前記第
２のスイッチ群は、前記第２のサンプリングキャパシタ
を、前記第１のタイミングでは前記第２の入力端子と接
地との間に接続し、前記第２のタイミングでは前記第１
の入力端子と前記全差動オペアンプの正入力端子との間
に接続するようになっており、さらに、前記第１のサン
プリングキャパシタと前記第２のサンプリングキャパシ
タの接続方向を、互いに逆になるようにしたことを特徴
とするものである。
【００４０】請求項２に記載の発明は、半導体基板上に
形成される上下２層の電極とその電極間の誘電体膜とに
より構成される第１および第２のサンプリングキャパシ
タと、前記第１のサンプリングキャパシタの充放電を行
う第１から第４の各スイッチと、前記第２のサンプリン
グキャパシタの充放電を行う第５から第８の各スイッチ
と、負入力端子と正出力端子との間に第１の積分キャパ
シタを接続するとともに、正入力端子と負出力端子との
間に第２の積分キャパシタを接続する全差動オペアンプ
とを備え、前記第１のサンプリングキャパシタの一方の
電極を、前記第１のスイッチを介して第１の入力端子に
接続するとともに前記第３のスイッチを介して第２の入
力端子に接続し、かつ、前記第１のサンプリングキャパ
シタの他方の電極を、前記第２のスイッチを介して接地
するとともに前記第４のスイッチを介して前記全差動オ
ペアンプの一方の入力端子に接続し、さらに、前記第２
のサンプリングキャパシタの一方の電極を、前記第５の
スイッチを介して前記第２の入力端子に接続するととも
に前記第７のスイッチを介して第１の入力端子に接続
し、かつ、前記第２のサンプリングキャパシタの他方の
電極を、前記第６のスイッチを介して接地するとともに
前記第８のスイッチを介して前記全差動オペアンプの他
方の入力端子に接続し、かつ、前記第１のサンプリング
キャパシタと前記第２のサンプリングキャパシタにおけ
る前記各接続は、前記両サンプリングキャパシタの接続
方向が互いに逆方向になるようにしたことを特徴とする
ものである。
【００４１】請求項３に記載の発明は、請求項１または
請求項２に記載の全差動型サンプリング回路において、
前記第１および第２の積分キャパシタは、半導体基板上
に形成される上下２層の電極とその電極間の誘電体膜と
により構成され、前記第１の積分キャパシタと第２の積
分キャパシタとは、その同一の電極が前記全差動オペア
ンプの対応する入力端子側にそれぞれ接続されているこ
とを特徴とするものである。
【００４２】すなわち、第１の積分キャパシタの上側電
極が差動オペアンプの負入力端子に接続される場合に
は、第２の積分キャパシタの上側電極も差動オペアンプ
の正入力端子に接続され、第１の積分キャパシタの下側
電極が差動オペアンプの負入力端子に接続される場合に
は、第２の積分キャパシタの下側電極も差動オペアンプ
の正入力端子に接続される。
【００４３】請求項４に記載の発明は、請求項１乃至請
求項３のいずれかに記載の全差動型サンプリング回路に
おいて、前記全差動オペアンプは、正負のフィードバッ
クパスを含み、前記正負のフィードバックパスは、半導
体基板上に形成される上下２層の電極とその電極間の誘
電体膜とにより構成される第１の帰還キャパシタと第２
の帰還キャパシタとを少なくとも含み、かつ、前記第１
の帰還キャパシタと前記第２の帰還キャパシタの接続方
向が同一であることを特徴とするものである。
【００４４】すなわち、第１の帰還キャパシタの上層電
極側が全差動オペアンプの負入力端子に接続される場合
には、第２の帰還キャパシタの上層電極側も全差動オペ
アンプの正入力端子側に接続され、第１の帰還キャパシ
タの下層電極側が全差動オペアンプの負入力端子に接続
される場合には、第２の帰還キャパシタの下層電極側も
全差動オペアンプの正入力端子側に接続される。
【００４５】このように、請求項１〜請求項４に記載の
各発明では、第１および第２のサンプリングキャパシタ
とが、半導体基板上に形成される上下２層の電極とその
電極間の誘電体膜とにより構成するとともに、その接続
方向が互いに逆になるようにした。このため、請求項１
〜請求項４に記載の各発明によれば、半導体基板上に形
成されるキャパシタの容量値の電圧係数に依存して発生
していた従来の２次高調波歪みを排除でき、高性能化を
実現できる。
【００４６】また、請求項１〜請求項４に記載の各発明
では、反転アンプが不要であっても、シングルエンド入
力信号から全差動のサンプリングができる構成のため、
反転アンプの省略に伴う製作コストの低減化を実現でき
る。本発明の第２の目的を達成するために、請求項５〜
請求項７に記載の各発明は、以下のように構成した。
【００４７】請求項５に記載の発明は、デルタシグマ型
変調器において、前記請求項１乃至請求項４のいずれか
に記載の全差動型サンプリング回路を、前記デルタシグ
マ型変調器におけるサンプルホールド機能及び初段の積
分機能として使用するようにしたことを特徴とするもの
である。請求項６に記載の発明は、前記請求項５に記載
の全差動型デルタシグマ型変調器と、デジタルデシメー
ションフィルタと、により構成するようにしたことを特
徴とするものである。
【００４８】請求項７に記載の発明は、スイッチトキャ
パシタフィルタ回路において、前記請求項１乃至請求項
４のいずれかに記載の全差動型サンプリング回路を、初
段の回路として配置したことを特徴とするものである。
このように、請求項５〜請求項７に記載の各発明によれ
ば、本発明にかかる全差動型サンプリング回路を含むよ
うにしたので、低コスト化と高精度化を実現できる。
【００４９】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照しつつ説明する。本発明の第１実施
形態の構成について、図１を参照して説明する。この第
１実施形態は、シングルエンド入力信号を反転アンプを
使用せずに動作クロックの１サイクル毎に差動的なサン
プリングをして全差動積分していくためのシングルエン
ド入力差動型サンプリング方式の全差動型積分器であ
る。
【００５０】この第１実施形態に係る全差動型積分器
は、図１に示すように、第１サンプリングキャパシタ２
７および第２サンプリングキャパシタ２８と、第１サン
プリングキャパシタ２７の充放電を行う４つのスイッチ
３１、３２、３３’、３４と、第２サンプリングキャパ
シタ２８の充放電を行う４つのスイッチ４１、４２、４
３’、４４と、第１積分キャパシタ２５および第２積分
キャパシタ２６を含む全差動オペアンプ２０とを備え、
第２サンプリングキャパシタ２８の上層電極２８ｂと下
層電極２８ａの接続の方向（状態）が、第１のサンプリ
ングキャパシタ２７の場合とは逆方向になるようにした
ことを特徴とするものである。
【００５１】このように、この第１実施形態に係る全差
動型積分器は、図９に示す従来回路と共通部分を有し、
その大きな差異は、第２サンプリングキャパシタ２８の
上層電極２８ｂと下層電極２８ａの接続の方向を、第１
のサンプリングキャパシタ２７の場合とは逆方向になる
ようにした点などである。従って、以下の構成の説明で
は、従来回路と同一の構成要素には同一符号を付し、そ
の差異について主に説明する。
【００５２】すなわち、図１に示すように、第１サンプ
リングキャパシタ２７の下層電極２７ａは、第１のスイ
ッチであるスイッチ３１を介して入力端子３に接続され
るとともに、第３のスイッチであるスイッチ３３’を介
して入力端子９に接続されている。また、第１サンプリ
ングキャパシタ２７の上層電極２７ｂは、第２のスイッ
チであるスイッチ３２を介して接地されるとともに、第
４のスイッチであるスイッチ３４を介して全差動オペア
ンプ２０の負入力端子２１に接続されている。
【００５３】さらに、第２サンプリングキャパシタ２８
の上層電極２８ｂは、第５のスイッチであるスイッチ４
１を介して入力端子９に接続されるとともに、第７のス
イッチであるスイッチ４３’を介して入力端子３に接続
されている。また、第２サンプリングキャパシタ２８の
下層電極２８ａは、第６のスイッチであるスイッチ４２
を介して接地されるとともに、第８のスイッチであるス
イッチ４４を介して全差動オペアンプ２０の正入力端子
２２に接続されている。
【００５４】ここで、スイッチ３１、３２、３３’、３
４と、スイッチ４１、４２、４３’、４４とは、動作ク
ロックにより開閉制御が行われるようになっている。例
えば、その動作クロックが正相（φ＝Ｈ、φＢ＝Ｌ）の
ときには、スイッチ３１、３２、４１、４２がＯＮにな
るとともに、スイッチ３３’、３４、４３’、４４がＯ
ＦＦになり、その動作クロックが逆相（φ＝Ｌ、φＢ＝
Ｈ）のときにはその逆の動作をするようになっている。
【００５５】第１積分キャパシタ２５は、その上側電極
２５ｂと下側電極２５ａとが、全差動オペアンプ２０の
負の入力端子２１と正の出力端子２３とにそれぞれ接続
されている。また、第２積分キャパシタ２６は、その上
側電極２６ｂと下側電極２６ａとが、全差動オペアンプ
２０の正の入力端子２２と負の出力端子２４とにそれぞ
れ接続されている。従って、第１積分キャパシタ２５と
第２積分キャパシタ２６とは、同一の接続方向になるよ
うに設けられている。
【００５６】次に、このような構成からなる第１実施形
態に係る全差動型積分器が、従来の方式で問題となるキ
ャパシタの電圧依存性の一次係数αが全差動サンプリン
グ信号としてキャンセルされ、入力信号に対する２次高
調波歪みを低減可能であることを説明する。いま、動作
クロックが正相（φ＝Ｈ、φＢ＝Ｌ）の場合には、スイ
ッチ３１、３２、４１、４２がＯＮになるとともに、ス
イッチ３３’、３４、４３’、４４がＯＦＦになる。
【００５７】このため、第１サンプリングキャパシタ２
７の下層電極２７ａが、スイッチ３１を介して入力端子
３に接続され、その上層電極２７ｂがスイッチ３２を介
して動作コモン電位（アナロググランド）に接続され
る。また、第２サンプリングキャパシタ２８の上層電極
２８ｂが、スイッチ４１を介して入力端子９に接続さ
れ、その下層電極２８ａがスイッチ４２を介して動作コ
モン電位に接続される。
【００５８】なお、入力端子９は、入力信号の動作基準
電圧であるアナロググランドに接続されている。この結
果、入力端子３に入力信号（正信号電位）ＶＩＮ+ が供
給されている場合には、第１サンプリングキャパシタ２
７の下層電極２７ａには、次のような電荷Ｑ１が蓄積さ
れる。
【００５９】Ｑ１＝（ＶＩＮ+ ）・Ｃs ＝（ＶＩＮ+ ）
・Ｃs0（１＋αＶc ） また、第１サンプリングキャパシタ２７の上層電極２７
ｂには、相対電荷として、Ｑ１’＝−Ｑ１が蓄積され
る。一方、第２サンプリングキャパシタ２８の上層電極
２８ｂでの蓄積電荷Ｑ２と、その下層電極２８ａでの蓄
積電荷Ｑ２’とは、共に放電されるので、Ｑ２＝Ｑ２’
＝０となる。
【００６０】従って、第１サンプリングキャパシタ２７
は入力信号ＶＩＮ+ をサンプリングし、第２サンプリン
グキャパシタ２８は放電状態となる。なお、キャパシタ
の電圧依存性については、上述のように、一次係数をα
として一次項までの近似式を使用し、Ｖc を下層電極で
ある第１ポリシリコンを基準に上層電極である第２ポリ
シリコンの電位として定義したものであるので、Ｖc＝
−ＶＩＮ+ を上式に代入すると、次式が得られる。
【００６１】 Ｑ１＝（ＶＩＮ+ ）・Ｃs0（１＋α（−ＶＩＮ+ ）） 次に、動作クロックが逆相（φ＝Ｌ、φＢ＝Ｈ）の場合
には、スイッチ３１、３２、４１、４２がＯＦＦになる
とともに、スイッチ３３’、３４、４３’、４４がＯＮ
になる。このため、第１サンプリングキャパシタ２７の
下層電極２７ａが、スイッチ３３’を介して動作コモン
電位に接続され、その上層電極２７ｂがスイッチ３４を
介して全差動オペアンプ２０の負の入力端子２１に接続
される。また、第２サンプリングキャパシタ２８の上層
電極２８ｂが、スイッチ４３’を介して入力端子３に接
続され、その下層電極２８ａがスイッチ４４を介して全
差動オペアンプ２０の正の入力端子２２に接続される。
【００６２】この結果、第１サンプリングキャパシタ２
７に蓄積されていた電荷Ｑ１’は、第１積分キャパシタ
２５の上側電極２５ｂに移動し、その下側電極２５ａに
は、−Ｑ１’＝Ｑ１なる電荷が集められ、正側の出力端
子１１の電位ＶＯＵＴ+ は、次のようになる。 ＶＯＵＴ+ ＝−Ｑ１’／Ｃi ＝Ｑ１／Ｃi 一方、動作クロックが正相の際に放電されていた第２サ
ンプリングキャパシタ２８では、その上層電極２８ｂに
は、次のような電荷Ｑ２が集められる。
【００６３】Ｑ２＝（ＶＩＮ+ ）・Ｃs ＝（ＶＩＮ+ ）
・Ｃs0（１＋αＶc ） このため、第２サンプリングキャパシタ２８の下層電極
２８ａには、相対電荷として、Ｑ２’＝−Ｑ２なる電荷
が、第２積分キャパシタ２６の上層電極２６ｂから供給
される。その結果、第２積分キャパシタ２６では、上層
電極２６ｂ側には電荷−Ｑ２’が集まり、その下側電極
２６ａ側にはＱ２’＝−Ｑ２なる電荷が集められ、負側
の出力端子１１の電位ＶＯＵＴ- は、次のようになる。
【００６４】ＶＯＵＴ- ＝Ｑ２’／Ｃi ＝−Ｑ２／Ｃi 従って、その全差動出力ＶＯＵＴdiffは、次のようにな
る。 ＶＯＵＴdiff＝（ＶＯＵＴ+ ）−（ＶＯＵＴ- ）＝（Ｑ
１＋Ｑ２）／Ｃi 上式からわかるように、１動作サイクル毎の全差動電荷
転送量は、Ｑ１＋Ｑ２となる。
【００６５】ここで、第２サンプリングキャパシタ２８
に加わる電位は、第１サンプリングキャパシタ２７とは
逆方向に接続されて上層電極２８ｂがＶＩＮ+ となり、
下層電極２８ａがアナロググランドとなるため、Ｖc ＝
ＶＩＮ+ となり、その上層電極２８ａの電荷Ｑ２は、次
式となる。 Ｑ２＝（ＶＩＮ+ ）・Ｃs0（１＋α（ＶＩＮ+ ）） 従って、この第１実施形態における全差動サンプル／ホ
ールド機能としての１サイクル毎の全差動電荷転送量Ｑ
１＋Ｑ２は、次式のようになる。
【００６６】Ｑ１＋Ｑ２＝（ＶＩＮ+ ）・Ｃs0（１＋α
（−ＶＩＮ+ ）＋１＋α（ＶＩＮ+））＝（ＶＩＮ+ ）
・Ｃs0・２ 上式からわかるように、電圧依存性の一次係数αが、完
全にキャンセルされることになる。従って、第１実施形
態によれば、従来技術で２次高調波発生の主因として問
題となっていたサンプリングキャパシタの電圧依存性に
よるサンプリング誤差が発生しない全差動サンプリング
回路を提供できる。
【００６７】次に、第１積分キャパシタ２５および第２
積分キャパシタ２６における電圧依存性の影響につい
て、以下に説明する。この第１実施形態では、第１積分
キャパシタ２５および第２積分キャパシタ２６の各電極
が同一方向に接続されているので（図１参照）、第１積
分キャパシタ２５と第２積分キャパシタ２６の各印加電
極Ｖc1、Ｖc2は、次のようになる。
【００６８】Ｖc1＝−ＶＯＵＴ+ Ｖc2＝−ＶＯＵＴ- また、印加電圧Ｖc ＝０のときの基準容量値をＣi0とし
た場合の各容量値Ｃi1、Ｃi2は、次のようになる。 Ｃi1＝Ｃi0（１−α（ＶＯＵＴ+ ）） Ｃi2＝Ｃi0（１−α（ＶＯＵＴ- ）） これらＣi1、Ｃi2を、上述の出力端子の各電位ＶＯＵＴ
+ 、ＶＯＵＴ- の式に代入し、α≪１の場合の近似式、
すなわち、 １／（１−αＶc ）＝（１＋αＶc ）／（（１−（αＶ
c ）2 ）≒１＋αＶc を用いると、各電位ＶＯＵＴ+ 、ＶＯＵＴ- は次のよう
になる。
【００６９】ＶＯＵＴ+ ＝Ｑ１／Ｃi0（１−α（ＶＯＵ
Ｔ+ ）＝Ｑ１・（１＋α（ＶＯＵＴ + ））／Ｃi0＝（Ｖ
ＩＮ+ ）・Ｃs0（１−α（ＶＩＮ+ ））・（１＋α（Ｖ
ＯＵＴ+ ））／Ｃi0 ＶＯＵＴ- ＝−Ｑ２／Ｃi0（１−α（ＶＯＵＴ- ）＝−
Ｑ２・（１＋α（ＶＯＵＴ- ））／Ｃi0＝−（ＶＩ
Ｎ+ ）・Ｃs0（１＋α（ＶＩＮ+ ））・（１＋α（ＶＯ
ＵＴ- ））／Ｃi0 ここで、ＶＯＵＴ- ＝−ＶＯＵＴ+ であるので、出力端
子１２の電位ＶＯＵＴ - は次のようになる。
【００７０】ＶＯＵＴ- ＝−（ＶＩＮ+ ）・Ｃs0（１＋
α（ＶＩＮ+ ））・（１−α（ＶＯＵＴ+ ））／Ｃi0 従って、全差動出力ＶＯＵＴdiffは、次のようになる。 ＶＯＵＴdiff＝（ＶＯＵＴ+ ）−（ＶＯＵＴ- ）≒（Ｖ
ＩＮ+ ）・Ｃs0（２−２α2 （ＶＩＮ+ ）（ＶＯＵ
Ｔ+ ））／Ｃi0 上式からわかるように、αの１次項は相互にキャンセル
されて、２次項のみが残る。αは１０００ｐｐｍ／Ｖ程
度であるので、α2 は１ｐｐｍ／Ｖ2 程度に十分に小さ
く無視できる値である。従って、全差動出力ＶＯＵＴdi
ffは、次のようになる。
【００７１】 ＶＯＵＴdiff＝２（ＶＩＮ+ ）・Ｃs0／Ｃi0 上式からわかるように、この第１実施形態によれば、キ
ャパシタの電圧依存性が十分に無視できるまでキャンセ
ルされ、２次高調波歪みのない高精度なサンプル／ホー
ルド機能と全差動の積分機能が実現できる。なお、以上
説明した第１実施形態では、説明を簡単にするために、
両サンプリングキャパシタ２７、２８の接続方法および
両入力端子３、９に入力される入力信号を１種類に限定
して説明したが、本発明は上記に限定されない。
【００７２】すなわち、第１サンプリングキャパシタ２
７の上層電極２７ｂを入力端子３側に接続し、第２サン
プリングキャパシタ２８の下層電極２８ａを入力端子９
側に接続する場合には、上記の第１実施形態と同じく両
サンプリングキャパシタ２７、２８の接続方法を相対的
に逆方向に接続したものとなり、上記と同様の結果を得
ることができる。
【００７３】また、用途によっては、図１の入力端子９
からシングルエンド入力信号を供給し、入力端子ＰＩＮ
をアナロググランドに固定することも可能である。さら
に、両積分キャパシタ２５、２６については、上記のよ
うに両者の相対方向が同一であれば良い。従って、第１
積分キャパシタ２５の下側電極２５ａが全差動オペアン
プ２０の負の入力端子２１側に接続されるとともにその
上側電極２５ｂがその正の出力端子２３側に接続され、
第２積分キャパシタ２６の下側電極２６ａが全差動オペ
アンプ２０の正の入力端子２２側に接続されるとともに
その上側電極２６ｂがその負の出力端子２４側に接続さ
れる場合であっても、上記と同一の効果を得ることがで
きる。
【００７４】次に、本発明の第２実施形態として、シン
グルエンド入力用全差動サンプリング方式を初段のサン
プル／ホールド機能として使用する全差動スイッチトキ
ャパシタフィルタ回路について、図面を参照して説明す
る。スイッチトキャパシタフィルタ回路は、一般的に、
１次ないし２次構成のフィルタ段を複数作って縦続接続
して構成し、これらを全差動回路で構成する場合には、
最初の連続時間系信号の取り込み、すなわちサンプル／
ホールド回路以外は全て全差動化されたサンプリング値
として全差動スイッチトキャパシタ回路で扱える。
【００７５】従って、最初のフィルタ段におけるシング
ルエンド入力から全差動サンプリング値への変換時に、
本発明にかかる方法を適用して高精度のサンプリングを
するだけで所望の目的を達成できる。すなわち、後段に
関しては、全差動信号化されたサンプリング値をサンプ
リングして処理していくものであり、従来技術での全差
動信号を扱う場合と同様に、キャパシタの電圧依存性の
係数αの影響を相補的にキャンセルした全差動信号処理
が可能である。
【００７６】従って、この第２実施形態では、シングル
エンド入力信号を差動サプリングする初段にてスイッチ
トキャパシタ・フィードバックパスが存在する場合の構
成について、図２を参照して説明する。この第２実施形
態は、説明を簡略化するために、図１に示す全差動型積
分器に対して全差動フィードバックパスを追加すること
で１次ローパスフィルタを構成するようにしたものであ
る。従って、以下の構成の説明では、図１の全差動型積
分器と同一の構成要素には同一符号を付し、その追加さ
れた全差動フィードバックパスにかかる部分の構成につ
いて主に説明する。
【００７７】すなわち、この第２実施形態では、図２に
示すように、容量値Ｃｆからなる第１帰還キャパシタ５
１および４個のスイッチ５２〜５５からなる正信号フィ
ードバックパスと、容量値Ｃｆからなる第２の帰還キャ
パシタ６１および４個のスイッチ６２〜６５からなる負
信号フィードバックパスとが追加されている。帰還キャ
パシタ５１、６１は、その上下層の電極の向きが相対的
に等しく配置されていることを特徴とし、この例では、
全差動オペアンプ２０の出力端子２３、２４側を各下層
電極５１ａ、６１ａとし、全差動オペアンプ２０の入力
端子２１、２２側を各上層電極５１ｂ、６１ｂとしてい
る。
【００７８】すなわち、第１帰還キャパシタ５１は、そ
の下層電極５１ａがスイッチ５４を介して全差動オペア
ンプ２０の正の出力端子２３に接続されるとともに、そ
の上層電極５１ｂがスイッチ５５を介して全差動オペア
ンプ２０の負の入力端子２１に接続されている。同様
に、第２帰還キャパシタ６１は、その下層電極６１ａが
スイッチ６４を介して全差動オペアンプ２０の負の出力
端子２４に接続されるとともに、その上層電極６１ｂが
スイッチ６５を介して全差動オペアンプ２０の正の入力
端子２２に接続されている。
【００７９】ここで、スイッチ５２〜５５と、スイッチ
６２〜６５とは、動作クロックにより開閉制御が行われ
るようになっている。例えば、その動作クロックが正相
（φ＝Ｈ、φＢ＝Ｌ）のときには、スイッチ５２、５
３、６２、６３がＯＮになるとともに、スイッチ５４、
５５、６４、６５がＯＦＦになり、その動作クロックが
逆相（φ＝Ｌ、φＢ＝Ｈ）のときにはその逆の動作をす
るようになっている。
【００８０】次に、このような構成からなる第２実施形
態に係る全差動スイッチトキャパシタ回路のうち、正信
号フィードバックパスと負信号フィードバックパスの動
作について説明する。いま、動作クロックが正相（φ＝
Ｈ、φＢ＝Ｌ）の場合には、スイッチ５２、５３、６
２、６３がＯＮになるとともに、スイッチ５４、５５、
６４、６５がＯＦＦになる。
【００８１】このため、第１帰還キャパシタ５１の下層
電極５１ａと上層電極５１ｂは、共にアナロググランド
に接続されて放電状態になるとともに、第２帰還キャパ
シタ６１の下層電極６１ａと上層電極６１ｂは、共にア
ナロググランドに接続されて放電状態になる。一方、動
作クロックが逆相（φ＝Ｌ、φＢ＝Ｈ）の場合には、ス
イッチ５２、５３、６２、６３がＯＦＦになるととも
に、スイッチ５４、５５、６４、６５がＯＮになる。
【００８２】このため、第１帰還キャパシタ５１は、そ
の下層電極５１ａがスイッチ５４を介して全差動オペア
ンプ２０の正の出力端子２３に接続されるとともに、そ
の上層電極５１ｂがスイッチ５５を介して全差動オペア
ンプ２０の負の入力端子２１に接続される。また、第２
帰還キャパシタ６１は、その下層電極６１ａがスイッチ
６４を介して全差動オペアンプ２０の負の出力端子２４
に接続されるとともに、その上層電極６１ｂがスイッチ
６５を介して全差動オペアンプ２０の正の入力端子２２
に接続される。
【００８３】従って、第１帰還キャパシタ５１の下層電
極５１ａには、以下のような電荷Ｑ３が吸収される。 Ｑ３＝（ＶＯＵＴ+ ）・Ｃf ＝（ＶＯＵＴ+ ）・Ｃf0・（１−α（ＶＯＵＴ+ ）） また、第１帰還キャパシタ５１の上層電極５１ｂには、
相対電荷−Ｑ３が全差動オペアンプ２０の負の入力端子
２１から吸収される。これらの吸収された電荷は、次の
動作クロックの正相のときにアナロググランドに放電さ
れる。
【００８４】すなわち、これは、第１積分キャパシタ２
５における蓄積電荷量からＱ３なる電荷量を減算するこ
とに相当し、１動作サイクル毎に、以下のような出力電
位変化が実施される。 Δ（ＶＯＵＴ+ ）＝−Ｑ３／Ｃｉ 同様に、第２帰還キャパシタ６１の下層電極６１ａに
は、以下のような電荷Ｑ４が吸収される。
【００８５】Ｑ４＝（ＶＯＵＴ- ）・Ｃf ＝（ＶＯＵＴ- ）・Ｃf0・（１−α（ＶＯＵＴ- ）） また、第２帰還キャパシタ６１の上層電極６１ｂには、
相対電荷−Ｑ４が全差動オペアンプ２０の正の入力端子
２２から吸収される。これらの吸収された電荷は、次の
動作クロックの正相のときにアナロググランドに放電さ
れる。
【００８６】すなわち、これは、第２積分キャパシタ２
６における蓄積電荷量からＱ４なる電荷量を減算するこ
とに相当し、１動作サイクル毎に、以下のような出力電
位変化が実施される。 Δ（ＶＯＵＴ- ）＝−Ｑ４／Ｃｉ ここで、ＶＯＵＴ- ＝−ＶＯＵＴ+ であるので、上記の
電荷Ｑ４は以下のようになる。
【００８７】Ｑ４＝−（ＶＯＵＴ+ ）・Ｃf0・（１＋α
（ＶＯＵＴ+ ）） 従って、１動作サイクルにおいて本フィードバックパス
が実施する全差動信号としての減算電荷量Ｑ３−Ｑ４
は、以下のようになる。 Ｑ３−Ｑ４＝（ＶＯＵＴ+ ）・Ｃf0・２ このため、全差動出力信号レベル変化は、次のようにな
る。
【００８８】Δ（ＶＯＵＴdiff）＝−（Ｑ３−Ｑ４）／
Ｃｉ＝−２（ＶＯＵＴ+ ）・Ｃf0／Ｃｉ 従って、電圧依存性の１次係数αの項は全差動信号とし
て相補的にキャンセルされ、正確なフィードバックパス
が実現可能である。なお、両サンプリングキャパシタ２
７、２８に関する動作、および両積分キャパシタ２５、
２６における電圧依存性に関しては上記の通りであるの
で、その説明は省略する。
【００８９】従って、この第２実施形態によれば、シン
グルエンド入力信号に対して反転アンプが不要であり、
しかも２次高調波歪みの原因となるキャパシタの電圧依
存性１次係数の影響が排除された高精度のスイッチトキ
ャパシタフィルタ回路の実現が可能である。次に、本発
明をオーバーサンプリング・デルタシグマ型Ａ／Ｄコン
バータに適用した場合の第３実施形態について説明す
る。
【００９０】オーバーサンプリング・デルタシグマ型Ａ
／Ｄコンバータとは、高オーバーサンプリング比にて量
子化ノイズを目的帯域外である高周波数域にシフトさせ
る少ビット（ｂｉｔ）数のＡ／Ｄ変換を行うデルタシグ
マ変調器と、その変調器からの出力である高サンプリン
グ周波数、少数ビットデータをデジタルデシメーション
フィルタ（周波数間引きフィルタ）を通して高周波数域
ノイズを削除しながら低サンプリング周波数へデシメー
ション（周波数間引き）して、多ビットのＰＣＭデータ
に変換する方式のＡ／Ｄコンバータである。
【００９１】変調方式としては、各種のものが提案され
ているが、全ての方式に共通するのは、入力アナログ信
号をサンプリングする初段に対して、上記の少数ビット
出力をＤ／Ａ変換してフィードバックすることである。
次に、そのデルタシグマ変調器の具体例として、４次１
ビットデルタシグマ変調器の概略を図３に示し、図４は
これを正および負の全差動信号入力を前提とした従来型
の全差動スイッチトキャパシタ回路で表現したものであ
る。
【００９２】このデルタシグマ変調器は、図３に示すよ
うに、離散値系の積分器１０１〜１０４と、重み係数が
ａ１〜ａ４の係数器１０５〜１０８と、重み係数がｂ０
の係数器１０９と、加算器１１０〜１１２と、１ビット
量子化器１１３とを備えたものである。そして、このデ
ルタシグマ変調器は、４個の積分器１０１〜１０４を図
示のように縦続接続し、その各積分器１０１〜１０４の
各出力に、係数器１０５〜１０８の各重み係数ａ１〜ａ
４を乗じて加算器１１２で加算して出力する構成によ
り、４次ループフィルタを形成している。また、その加
算器１１２の出力を１ビット量子化器１１３で１ビット
量子化し、その１ビット出力を正または負のフルスケー
ル値としてＤ／Ａ変換し、入力Ｘを取り込む初段の加算
器１１０へ１動作サイクル遅れでフィードバックするよ
うに構成されている。
【００９３】ここで、変調器の出力Ｙは１ビットである
ので、Ｙ＝１の場合には正のフルスケール値出力を意味
し、初段へは負のフルスケール値がフィードバック供給
され、Ｙ＝０の場合には負のフルスケール値出力を意味
し、初段へは正のフルスケール値がフィードバック供給
されるものである。図４について説明すると、複数の積
分器１０１〜１０４は、図７の積分器の相当するもので
あるので、初段の積分器１０１のみに符号を付し、２〜
４段目の積分器１０２〜１０４は詳細な符号は省略して
いる。また、初段の積分器１０１は、後述するようなフ
ルスケール値・フィードバックパス１１４を含んでい
る。
【００９４】ところで、図３において、４次ループフィ
ルタの伝達関数をＨ（ｚ）、１ビット量子化器にて付加
される量子化ノイズＱｎ（ｚ）とすれば、出力Ｙ（ｚ）
は次のようになる。 Ｙ（ｚ）＝（Ｘ（ｚ）−Ｙ（ｚ-1））・Ｈ（ｚ）＋Ｑｎ
（ｚ） 従って、上式は次のようになる。
【００９５】（１＋ｚ-1・Ｈ（ｚ））・Ｙ（ｚ）＝Ｘ
（ｚ）・Ｈ（ｚ）＋Ｑｎ（ｚ） ここで、ｚ＝１近傍の低周波数域では、Ｈ（ｚ）は４次
積分特性であって、Ｈ（ｚ）≫１であるので、Ｙ（ｚ）
は次のように近似できる。 Ｙ（ｚ）≒Ｘ（ｚ）＋Ｑｎ（ｚ）／Ｈ（ｚ） 従って、量子化ノイズＱｎ（ｚ）は１／Ｈ（ｚ）なる特
性でノイズシェーピングされる。
【００９６】すなわち、１ビット量子化により加えられ
た量子化ノイズの殆どは高周波数域に分布し、目的の信
号帯域である低周波数域での量子化ノイズ分布が非常に
低いものが構成可能である。しかも、高周波数域に分布
する量子化ノイズは、後段のデジタルデシメーションフ
ィルタによりほぼ完全に削除可能である。従って、オー
バーサンプリング比を例えば６４倍程度にとることで、
量子化ノイズに関してはＳ／Ｎ比を１００ｄＢ以上のＡ
／Ｄコンバータが理論上は容易に作れることになる。
【００９７】ところが、実際のＬＳＩでは、上記量子化
ノイズ以外に、オペアンプを始めとした各種アナログ素
子に起因するノイズやスイッチトキャパシタ回路のＣ／
ｋＴノイズや各種デジタルノイズの混入などが発生し、
上記の量子化ノイズに付加されるため、ＴＨＤ（全高調
波歪み）が−８０ｄＢ以下で、Ｓ／Ｎ比が９０ｄＢ以上
のオーディオ用Ａ／Ｄコンバータを作るのは容易ではな
い。
【００９８】しかし、デジタルシグマ方式の特徴として
系全体の閉ループを組む構成であることを考慮すれば、
入力信号を供給するバッファからサンプル／ホールド機
能とフルスケール値フィードバックを実施するための初
段の積分器までの回路が、全体のアナログ特性を支配的
に決定するものであると理解される。従って、本発明に
かかるシングルエンド入力対応の全差動サンプル／ホー
ルド手法を初段の積分器に適用することは、上記の各実
施形態の説明でも明らかのように、余分な反転アンプを
不要として、２次高調波歪みが軽減された高精度のＡ／
Ｄ変換器を低コストで提供できる。
【００９９】そこで、本発明を適用したシングルエンド
入力対応の全差動デルタシグマ型変調器の構成例につい
て、図５に示す。この変調器は、図５に示すように、初
段の積分器１２１の他に２段目から４段目までの積分器
１２２〜１２４や１ビット量子化器１１３を含み、初段
の積分器１２１は、図１に示す積分器に正および負のフ
ルスケール値を１ビットデータに応じてフィードバック
するための正負のフルスケール値・フィードバックパス
を追加し、２段目〜４段目の積分器１２２〜１２４は、
図７に示す通常の全差動スイッチトキャパシタ型積分器
と基本的に同様に構成するものである。
【０１００】正のフルスケール値・フィードバックパス
は、容量値がＣｒからなる第１レファレンス・キャパシ
タ７１や、スイッチ７２〜７５などから構成される。ま
た、負のフルスケール値・フィードバックパスは、容量
値がＣｒからなる第２レファレンス・キャパシタ８１
や、スイッチ８２、８３、８５などから構成される。そ
して、１ビット量子化器１１３から出力される１ビット
データの値に応じて電荷伝送の経路を切り換えるための
パス選択スイッチＰ１、Ｐ２、Ｎ１、Ｎ２を含んでい
る。また、スイッチ７２の一端とスイッチ８２の一端と
には、直流の電源が接続されている。
【０１０１】ここで、スイッチ７２〜７５とスイッチ８
２、８３、８５とは、動作クロックに応じて後述のよう
に開閉するようになっている。また、スイッチＰ１、Ｐ
２、Ｎ１、Ｎ２は、１ビット量子化器１１３から出力さ
れる１ビットデータの値に応じて、後述のように開閉す
るようになっている。なお、初段の積分器１２１の他の
部分の構成は、図１の積分器の構成と同様であるので、
同一の構成要素には同一符号を付してその説明は省略す
る。
【０１０２】また、スイッチ７４は、正負の基準電圧Ｖ
ＲＥＦをサンプリングしたノード７６、８６を短絡する
ことが目的であるので、両フルスケール値・フィードバ
ックパスに対して１個のみ配置するようにしている。次
に、このような構成からなる全差動デルタシグマ変調器
おけるフルスケール値・フィードバックパスの動作につ
いて、以下に説明する。
【０１０３】いま、動作クロックが正相の場合には、ス
イッチ７２、７３、８２、８３がＯＮになり、スイッチ
７４、７５、８５がＯＦＦになる。このため、正のフル
スケール値・フォードバックパスでは、第１レファレン
ス・キャパシタ７１において、ＱＰ＝（＋ＶＲＥＦ）・
Ｃｒからなる電荷がサンプリングされる。また、負のフ
ルスケール値・フォードバックパスでは、第２レファレ
ンス・キャパシタ８１において、ＱＮ＝（−ＶＲＥＦ）
・Ｃｒからなる電荷がサンプリングされる。
【０１０４】一方、動作クロックが逆相の場合には、ス
イッチ７２、７３、８２、８３がＯＦＦになり、スイッ
チ７４、７５、８５がＯＮになる。このとき、スイッチ
Ｐ１、Ｐ２、Ｎ１、Ｎ２は、１ビット量子化器１１３か
ら出力される１ビットデータの値に応じて、その開閉が
制御される。このため、上記の電荷ＱＰ、ＱＮは、その
１ビットデータの値に応じて、積分キャパシタ２５また
は積分キャパシタ２６に選択的に転送される。
【０１０５】すなわち、１ビット量子化器１１３から出
力される１ビットデータが「１」である場合（Ｙ＝Ｈ）
には、パス選択スイッチＰ１、Ｐ２がＯＮになる。この
結果、正の電荷ＱＰは負の積分キャパシタ２６に転送さ
れ、負の電荷ＱＮは正の積分キャパシタ２５に転送され
て、正のフルスケール値減算が実施される。逆に、その
１ビットデータが「０」である場合（Ｙ＝Ｌ）には、パ
ス選択スイッチＮ１、Ｎ２がＯＮになる。この結果、正
の電荷ＱＰは正の積分キャパシタ２５に転送され、負の
電荷ＱＮは負の積分キャパシタ２６に転送されて、負の
フルスケール値減算が実施される。
【０１０６】ところで、図５に示すような構成では、両
レファレンス・キャパシタ７１、８１の電圧依存性一次
係数の影響については、両キャパシタ７１、８１の接続
方向だけでなく、基準電位±ＶＲＥＦと内部動作基準電
位であるアナログクランド（通常は電源電圧の１／２を
使用）との相対関係できまる。従って、多種多様な組み
合わせが考えられるが、サンプリングされる基準電位±
ＶＲＥＦが固定値であるため、一動作サイクルでの全差
動信号としての電荷転送量（ＱＰ−ＱＮ）は一定にな
り、高周波歪みの原因とはならず、Ａ／Ｄ変換のフルス
ケール値の微小誤差にしかならない。
【０１０７】このため、１０００ｐｐｍ／Ｖ程度の一次
係数αの項が残ったとしても、それは基準電位±ＶＲＥ
Ｆの値そのものに対する１／１０００程度の誤差を示す
ことになり、通常の基準電位±ＶＲＥＦの値の製造ばら
つき精度が１％程度であることを考慮すれば、十分に無
視可能なレベルである。従って、レファレンス・キャパ
シタ７１、８１の接続方向は、特に問題となることはな
い。
【０１０８】図５では、一例として、両レファレンス・
キャパシタ７１、８１の接続方向が同じ場合であり、基
準電圧＋ＶＲＥＦを与える端子７８、８８の電位Ｖ１、
Ｖ２は、内部のアナロググランド（ＶＣＯＭ）を基準と
した正負の電位である場合には、次のようになる。 Ｖ１＝ＶＣＯＭ＋ＶＲＥＦ Ｖ２＝ＶＣＯＭ−ＶＲＥＦ この結果、電荷ＱＰ、ＱＮは、以下のようになる。
【０１０９】 ＱＰ＝＋ＶＲＥＦ・Ｃｒ0 ・（１−α（＋ＶＲＥＦ）） ＱＮ＝−ＶＲＥＦ・Ｃｒ0 ・（１−α（−ＶＲＥＦ）） 従って、全差動信号としての転送電荷量（ＱＰ−ＱＮ）
は、以下のようになり、電圧依存性一次係数αの一次項
がキャンセルされる。 （ＱＰ−ＱＮ）＝ＶＲＥＦ・Ｃｒ0 ・２ ここで、上式中のＣｒ0 は、レファレンス・キャパシタ
の印加電圧が０の場合の基準容量値である。
【０１１０】一方、内部アナロググランド（ＶＣＯＭ）
と共通の電位をＶ１端子に使用し、Ｖ２端子を電源グラ
ンドである０Ｖに使用して回路全体のコストを図る場合
には、ＶＣＯＭ＝２・ＶＲＥＦとなり、電荷ＱＰ、ＱＮ
は、以下のようになる。 ＱＰ＝＋ＶＲＥＦ・Ｃｒ0 ・（１＋α・ＶＲＥＦ） ＱＮ＝−ＶＲＥＦ・Ｃｒ0 ・（１＋３α・ＶＲＥＦ） 従って、全差動信号としての転送電荷量（ＱＰ−ＱＮ）
は、以下に示すようになる。
【０１１１】 （ＱＰ−ＱＮ）＝ＶＲＥＦ・Ｃｒ0 ・２（１＋２α・ＶＲＥＦ） ＝ＶＣＯＭ・Ｃｒ0 （１＋α・ＶＣＯＭ） 上式によれば、電圧依存性一次係数αの一次項が残る
が、これは、２ＶＲＥＦ＝ＶＣＯＭなるフルスケールレ
ベルを（１＋α・ＶＣＯＭ）倍するゲイン誤差になるだ
けで、サンプリングキャパシタの場合にみられるような
高調波歪みを発生するものでないことは、式からも明確
である。
【０１１２】なお、α＝１０００ｐｐｍ／Ｖ、ＶＣＯＭ
＝２．５Ｖの場合には、（１＋α・ＶＣＯＭ）＝１．０
０２５倍のゲイン誤差、すなわち目標値の０．２５％程
度に収まり、ＶＣＯＭとして通常のバンドギャップ型の
基準電源を使用したときの１％〜２％程度の製造ばらつ
きに比べて、実用上問題のない範囲であることは明らか
である。
【０１１３】この実施形態に係るデルタシグマ変調器で
は、シングルエンド入力信号に対するサンプルング手法
は上記の通りであり、実際の全差動信号としての信号電
荷の取り込みから積分器までの積分機能等には、電圧依
存性の一次係数αの影響が相補的にキャンセルされてア
ナログ特性に何ら悪影響がないことは上記の通りであ
る。従って、余分な負信号を生成する反転アンプを不要
としつつ、２次高調波歪みが十分に低減された良好な特
性のＡ／Ｄコンバータを提供できる。
【０１１４】
【発明の効果】以上説明したように、請求項１〜請求項
４にかかる各発明では、第１および第２のサンプリング
キャパシタとが、半導体基板上に形成される上下２層の
電極とその電極間の誘電体膜とにより構成するととも
に、その接続方向が互いに逆になるようにした。
【０１１５】このため、請求項１〜請求項４にかかる各
発明によれば、半導体基板上に形成されるキャパシタの
容量値の電圧係数に依存して発生していた従来の２次高
調波歪みを排除でき、高性能化を実現できる。また、請
求項５〜請求項７にかかる各発明によれば、本発明に係
る全差動型サンプリング回路を含むようにしたので、低
コスト化と高精度化を実現できる。
【図面の簡単な説明】
【図１】本発明の全差動型サンプリング回路を、全差動
型積分器に適用した場合の実施形態の構成を示す回路図
である。
【図２】本発明の全差動型スイッチトキャパシタ回路の
実施形態の構成を示す回路図である。
【図３】本発明にかかるデルタシグマ変調器の構成を説
明するブロック図である。
【図４】そのデルタシグマ変調器を、正および負の全差
動信号入力を前提とした従来型の全差動スイッチトキャ
パシタ回路で表現したものである。
【図５】本発明のデルタシグマ変調器の実施形態の構成
を示す回路図である。
【図６】従来の全差動化インターフェースの構成を示す
図である。
【図７】従来の全差動スイッチトキャパシタ型積分器の
構成を示す図である。
【図８】（Ａ）は半導体基板上に形成されるキャパシタ
の説明図、（Ｂ）はその表記記号を示す図である。
【図９】従来の他の全差動スイッチトキャパシタ型積分
器の構成を示す図である。
【図１０】キャパシタの印加電圧と容量値との関係の一
例を示す図である。
【符号の説明】
３ 正信号入力端子 ９ 負信号入力端子 １１ 正信号出力端子 １２ 負信号出力端子 ２０ 全差動オペアンプ ２５ 第１積分キャパシタ ２６ 第２積分キャパシタ ２７ 第１サンプリングキャパシタ ２８ 第２サンプリングキャパシタ ３１、３２、３３’、３４ スイッチ ４１、４２、４３’、４４ スイッチ ５１ 第１帰還キャパシタ ５２〜５５ スイッチ ６１ 第２帰還キャパシタ ６２〜６５ スイッチ ７１ 第１レファレンス・キャパシタ ７２〜７５ スイッチ ８１ 第２レファレンス・キャパシタ ８２、８３、８５ スイッチ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成される上下２層の電
    極とその電極間の誘電体膜とにより構成される第１およ
    び第２のサンプリングキャパシタと、 前記第１のサンプリングキャパシタの充放電を行う第１
    のスイッチ群と、 前記第２のサンプリングキャパシタの充放電を行う第２
    のスイッチ群と、 負入力端子と正出力端子との間に第１の積分キャパシタ
    を接続するとともに、正入力端子と負出力端子との間に
    第２の積分キャパシタを接続する全差動オペアンプとを
    備え、 前記第１のスイッチ群は、前記第１のサンプリングキャ
    パシタを、第１のタイミングでは第１の入力端子と接地
    との間に接続し、第２のタイミングでは第２の入力端子
    と前記全差動オペアンプの負入力端子との間に接続する
    ようになっており、 前記第２のスイッチ群は、前記第２のサンプリングキャ
    パシタを、前記第１のタイミングでは前記第２の入力端
    子と接地との間に接続し、前記第２のタイミングでは前
    記第１の入力端子と前記全差動オペアンプの正入力端子
    との間に接続するようになっており、 さらに、前記第１のサンプリングキャパシタと前記第２
    のサンプリングキャパシタの接続方向を、互いに逆にな
    るようにしたことを特徴とする全差動型サンプリング回
    路。
  2. 【請求項２】 半導体基板上に形成される上下２層の電
    極とその電極間の誘電体膜とにより構成される第１およ
    び第２のサンプリングキャパシタと、 前記第１のサンプリングキャパシタの充放電を行う第１
    から第４の各スイッチと、 前記第２のサンプリングキャパシタの充放電を行う第５
    から第８の各スイッチと、 負入力端子と正出力端子との間に第１の積分キャパシタ
    を接続するとともに、正入力端子と負出力端子との間に
    第２の積分キャパシタを接続する全差動オペアンプとを
    備え、 前記第１のサンプリングキャパシタの一方の電極を、前
    記第１のスイッチを介して第１の入力端子に接続すると
    ともに前記第３のスイッチを介して第２の入力端子に接
    続し、かつ、前記第１のサンプリングキャパシタの他方
    の電極を、前記第２のスイッチを介して接地するととも
    に前記第４のスイッチを介して前記全差動オペアンプの
    一方の入力端子に接続し、 さらに、前記第２のサンプリングキャパシタの一方の電
    極を、前記第５のスイッチを介して前記第２の入力端子
    に接続するとともに前記第７のスイッチを介して第１の
    入力端子に接続し、かつ、前記第２のサンプリングキャ
    パシタの他方の電極を、前記第６のスイッチを介して接
    地するとともに前記第８のスイッチを介して前記全差動
    オペアンプの他方の入力端子に接続し、 かつ、前記第１のサンプリングキャパシタと前記第２の
    サンプリングキャパシタにおける前記各接続は、前記両
    サンプリングキャパシタの接続方向が互いに逆方向にな
    るようにしたことを特徴とする全差動型サンプリング回
    路。
  3. 【請求項３】 前記第１および第２の積分キャパシタ
    は、半導体基板上に形成される上下２層の電極とその電
    極間の誘電体膜とにより構成され、 前記第１の積分キャパシタと第２の積分キャパシタと
    は、その同一の電極が前記全差動オペアンプの対応する
    入力端子側にそれぞれ接続されていることを特徴とする
    請求項１または請求項２に記載の全差動型サンプリング
    回路。
  4. 【請求項４】 前記全差動オペアンプは、正負のフィー
    ドバックパスを含み、前記正負のフィードバックパス
    は、半導体基板上に形成される上下２層の電極とその電
    極間の誘電体膜とにより構成される第１の帰還キャパシ
    タと第２の帰還キャパシタとを少なくとも含み、かつ、
    前記第１の帰還キャパシタと前記第２の帰還キャパシタ
    の接続方向が同一であることを特徴とする請求項１乃至
    請求項３のいずれかに記載の全差動型サンプリング回
    路。
  5. 【請求項５】 デルタシグマ型変調器において、 前記請求項１乃至請求項４のいずれかに記載の全差動型
    サンプリング回路を、前記デルタシグマ型変調器におけ
    るサンプルホールド機能及び初段の積分機能として使用
    するようにしたことを特徴とする全差動型デルタシグマ
    型変調器。
  6. 【請求項６】 前記請求項５に記載の全差動型デルタシ
    グマ型変調器と、デジタルデシメーションフィルタと、
    により構成するようにしたことを特徴とするオーバーサ
    ンプリングデルタシグマ型Ａ／Ｄコンバータ。
  7. 【請求項７】 スイッチトキャパシタフィルタ回路にお
    いて、 前記請求項１乃至請求項４のいずれかに記載の全差動型
    サンプリング回路を、初段の回路として配置したことを
    特徴とする全差動型スイッチトキャパシタフィルタ回
    路。
JP2001052497A 2001-02-27 2001-02-27 全差動型サンプリング回路及びデルタシグマ型変調器 Expired - Fee Related JP3795338B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001052497A JP3795338B2 (ja) 2001-02-27 2001-02-27 全差動型サンプリング回路及びデルタシグマ型変調器
US10/082,208 US6653967B2 (en) 2001-02-27 2002-02-26 Fully differential sampling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001052497A JP3795338B2 (ja) 2001-02-27 2001-02-27 全差動型サンプリング回路及びデルタシグマ型変調器

Publications (2)

Publication Number Publication Date
JP2002261614A true JP2002261614A (ja) 2002-09-13
JP3795338B2 JP3795338B2 (ja) 2006-07-12

Family

ID=18913118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001052497A Expired - Fee Related JP3795338B2 (ja) 2001-02-27 2001-02-27 全差動型サンプリング回路及びデルタシグマ型変調器

Country Status (2)

Country Link
US (1) US6653967B2 (ja)
JP (1) JP3795338B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008079129A (ja) * 2006-09-22 2008-04-03 Asahi Kasei Electronics Co Ltd 全差動型スイッチトキャパシタ回路
WO2011148605A1 (ja) * 2010-05-24 2011-12-01 株式会社エイアールテック デルタシグマａｄ変換器
JP2013055450A (ja) * 2011-09-02 2013-03-21 Fujitsu Semiconductor Ltd Ａ／ｄ変換器
JP2013255184A (ja) * 2012-06-08 2013-12-19 Asahi Kasei Electronics Co Ltd サンプリング回路および積分回路
JP2014171035A (ja) * 2013-03-01 2014-09-18 Rohm Co Ltd Δσａ／ｄコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法
KR20150122478A (ko) * 2014-04-23 2015-11-02 삼성전자주식회사 재구성형 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
JP2015216515A (ja) * 2014-05-12 2015-12-03 三菱電機株式会社 半導体集積回路
JP2017005086A (ja) * 2015-06-09 2017-01-05 旭化成エレクトロニクス株式会社 半導体装置
DE102022105436A1 (de) 2021-03-24 2022-09-29 Mitutoyo Corporation Front-End-Schaltung und Codierer

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10040422C2 (de) * 2000-08-18 2002-09-19 Infineon Technologies Ag Schaltungsanordnung und Verfahren in switched operational amplifier Technik
JP2003258639A (ja) * 2002-02-27 2003-09-12 Nec Microsystems Ltd アナログ−ディジタル変換器
US6809580B2 (en) * 2002-04-19 2004-10-26 Denso Corporation Switched capacitor filter circuit and method of fabricating the same
US6803811B2 (en) * 2002-08-30 2004-10-12 Texas Instruments Incorporated Active hybrid circuit
US20050068213A1 (en) * 2003-09-25 2005-03-31 Paul-Aymeric Fontaine Digital compensation of excess delay in continuous time sigma delta modulators
JP3839027B2 (ja) * 2004-04-09 2006-11-01 Ｎｅｃエレクトロニクス株式会社 Ａｄ変換器
US6972705B1 (en) * 2004-12-14 2005-12-06 Cirrus Logic, Inc. Signal processing system having an ADC delta-sigma modulator with single-ended input and feedback signal inputs
JP2006303671A (ja) * 2005-04-18 2006-11-02 Digian Technology Inc 積分器およびそれを使用する巡回型ａｄ変換装置
US7167119B1 (en) * 2005-12-20 2007-01-23 Cirrus Logic, Inc. Delta-sigma modulators with double sampling input networks and systems using the same
US8779956B2 (en) * 2006-12-01 2014-07-15 Intersil Americas Inc. Sigma-delta converter system and method
US20080218257A1 (en) * 2007-03-05 2008-09-11 Jaesik Lee Distributed track-and-hold amplifier
US8704581B2 (en) * 2007-04-23 2014-04-22 Qualcomm Incorporated Switched capacitor integration and summing circuits
JP4353281B2 (ja) * 2007-06-06 2009-10-28 ソニー株式会社 Ａ／ｄ変換回路、ａ／ｄ変換回路の制御方法、固体撮像装置および撮像装置
US7477175B1 (en) * 2007-10-24 2009-01-13 Advasense Technologies (2004) Ltd Sigma delta analog to digital converter and a method for analog to digital conversion
KR100925637B1 (ko) 2007-12-11 2009-11-06 삼성전기주식회사 스위치드 캐패시터 공진기 및 이를 이용한 시그마-델타변조기
US8330631B2 (en) * 2009-03-06 2012-12-11 National Semiconductor Corporation Background calibration method for fixed gain amplifiers
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
JP5517898B2 (ja) * 2010-11-26 2014-06-11 株式会社日立製作所 アナログデジタル変換器
US8384579B2 (en) * 2011-07-19 2013-02-26 Freescale Semiconductor, Inc. Systems and methods for data conversion
US8531324B2 (en) 2011-07-19 2013-09-10 Freescale Semiconductor, Inc. Systems and methods for data conversion
US8791848B2 (en) * 2012-02-22 2014-07-29 Mediatek Inc. Sigma-delta modulators with excess loop delay compensation
US9329722B2 (en) * 2012-03-06 2016-05-03 Egalax—Empia Technology Inc. Capacitive touch system and method with auto-calibration
CN104247272B (zh) * 2012-04-19 2017-06-13 丰田自动车株式会社 Δς调制器以及δς型a/d变换器
US8779957B2 (en) 2012-08-02 2014-07-15 Qualcomm Incorporated Low distortion feed-forward delta-sigma modulator
US8816887B2 (en) * 2012-09-21 2014-08-26 Analog Devices, Inc. Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit
US8854085B1 (en) * 2013-05-08 2014-10-07 Texas Instruments Incorporated Method and apparatus for cancellation of the second harmonic in a differential sampling circuit
US9191023B2 (en) 2014-02-05 2015-11-17 Analog Devices Global Analog to digital converter and a method of operating an analog to digital converter
US9998105B2 (en) * 2014-05-30 2018-06-12 Cypress Semiconductor Corporation Programmable switched capacitor block
US9831864B2 (en) 2014-05-30 2017-11-28 Cypress Semiconductor Corporation Programmable switched capacitor block
US9900186B2 (en) * 2014-07-10 2018-02-20 Kandou Labs, S.A. Vector signaling codes with increased signal to noise characteristics
US9558845B2 (en) * 2015-03-25 2017-01-31 Qualcomm Incorporated Sampling network and clocking scheme for a switched-capacitor integrator
EP3408935B1 (en) 2016-01-25 2023-09-27 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
US10242749B2 (en) 2016-04-22 2019-03-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
CN109417521B (zh) 2016-04-28 2022-03-18 康杜实验室公司 低功率多电平驱动器
CN106059586B (zh) * 2016-05-27 2019-07-02 中国电子科技集团公司第二十四研究所 采样装置
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
IT201700045616A1 (it) * 2017-04-27 2018-10-27 St Microelectronics Srl Circuito per il trattamento di segnali, dispositivo sensore ed apparecchiatura corrispondenti
CN111034137B (zh) * 2017-05-22 2022-11-04 康杜实验室公司 具有更大增益的多级采样器
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
WO2019241081A1 (en) 2018-06-12 2019-12-19 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
KR102579595B1 (ko) 2018-09-10 2023-09-18 칸도우 랩스 에스에이 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저
JP7176369B2 (ja) * 2018-11-20 2022-11-22 株式会社デンソー Ａ／ｄ変換器
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US10721106B1 (en) 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
US10608849B1 (en) 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
US10680634B1 (en) 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US11303484B1 (en) 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11374800B1 (en) 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
US11456708B1 (en) 2021-04-30 2022-09-27 Kandou Labs SA Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain
CN114360424B (zh) * 2021-12-31 2023-11-03 北京奕斯伟计算技术股份有限公司 信号处理电路、显示装置及信号处理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571629A (en) * 1968-08-12 1971-03-23 Bell Telephone Labor Inc Frequency-shaping network using controlled sources
JPS6367920A (ja) 1986-09-10 1988-03-26 Nec Corp Ｄ／ａ変換器
US4918454A (en) 1988-10-13 1990-04-17 Crystal Semiconductor Corporation Compensated capacitors for switched capacitor input of an analog-to-digital converter
FI88980C (fi) * 1991-01-09 1993-07-26 Nokia Mobile Phones Ltd Sigma-delta-modulator foer d/a-omvandlare
FI90296C (fi) * 1992-01-28 1994-01-10 Tapani Ritoniemi Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä
US5742246A (en) * 1996-03-22 1998-04-21 National Science Council Stabilizing mechanism for sigma-delta modulator
US5682161A (en) * 1996-05-20 1997-10-28 General Electric Company High-order delta sigma modulator
US5757300A (en) * 1996-10-22 1998-05-26 General Electric Company Feed-forward bandpass delta-sigma converter with tunable center frequency
KR100196518B1 (ko) * 1996-10-25 1999-06-15 김영환 오디오용 델타-시그마 변조기
US5949361A (en) * 1997-05-12 1999-09-07 The United States Of America Represented By The Secretary Of The Navy Multi-stage delta sigma modulator with one or more high order sections
US6218972B1 (en) * 1997-09-11 2001-04-17 Rockwell Science Center, Inc. Tunable bandpass sigma-delta digital receiver
US6249236B1 (en) * 1998-04-03 2001-06-19 Cirrus Logic, Inc. Low power seismic device interface and system for capturing seismic signals

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008079129A (ja) * 2006-09-22 2008-04-03 Asahi Kasei Electronics Co Ltd 全差動型スイッチトキャパシタ回路
WO2011148605A1 (ja) * 2010-05-24 2011-12-01 株式会社エイアールテック デルタシグマａｄ変換器
JP2011249893A (ja) * 2010-05-24 2011-12-08 A-R-Tec Corp デルタシグマａｄ変換器
JP2013055450A (ja) * 2011-09-02 2013-03-21 Fujitsu Semiconductor Ltd Ａ／ｄ変換器
US8830097B2 (en) 2011-09-02 2014-09-09 Spansion Llc A/D converter
JP2013255184A (ja) * 2012-06-08 2013-12-19 Asahi Kasei Electronics Co Ltd サンプリング回路および積分回路
JP2014171035A (ja) * 2013-03-01 2014-09-18 Rohm Co Ltd Δσａ／ｄコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法
KR20150122478A (ko) * 2014-04-23 2015-11-02 삼성전자주식회사 재구성형 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR102192627B1 (ko) * 2014-04-23 2020-12-17 삼성전자주식회사 재구성형 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
JP2015216515A (ja) * 2014-05-12 2015-12-03 三菱電機株式会社 半導体集積回路
JP2017005086A (ja) * 2015-06-09 2017-01-05 旭化成エレクトロニクス株式会社 半導体装置
DE102022105436A1 (de) 2021-03-24 2022-09-29 Mitutoyo Corporation Front-End-Schaltung und Codierer

Also Published As

Publication number Publication date
US20020149508A1 (en) 2002-10-17
US6653967B2 (en) 2003-11-25
JP3795338B2 (ja) 2006-07-12

Similar Documents

Publication Publication Date Title
JP2002261614A (ja) 全差動型サンプリング回路及びデルタシグマ型変調器
JP5754550B2 (ja) Δς変調器及びδς型ａ／ｄ変換器
US7800427B2 (en) Switched capacitor circuit with inverting amplifier and offset unit
US9660662B2 (en) Successive approximation sigma delta analog-to-digital converters
US8077066B2 (en) ΔΣ modulator
JP4966777B2 (ja) Ａ／ｄ変換器
JP3184782B2 (ja) 高調波歪を低減させたスイッチドキャパシタディジタル−アナログ変換器
US20110254718A1 (en) Integrator and delta-sigma modulator including the same
JP3143567B2 (ja) デルタシグマ変調器
US20130187803A1 (en) Continuous Time Delta Sigma Converter Having A VCO Based Quantizer
CN106027060B (zh) 一种输入前馈式Delta-Sigma调制器
JPH1155121A (ja) Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器
JPH01204528A (ja) Ａ／ｄ変換器
US20050088327A1 (en) Delta sigma modulating apparatus
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
Daubert et al. A transistor-only current-mode Sigma Delta modulator
US9019136B2 (en) Sigma-delta modulators with high speed feed-forward architecture
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
JP6156339B2 (ja) Δς変調器
Kareppagoudr et al. Passive slew rate enhancement technique for Switched-Capacitor Circuits
Dijkstra et al. Low power oversampled A/D converters
US10560114B2 (en) Analog to digital converters with oversampling
Kareppagoudr et al. Switched-Capacitor Integrator with Slew-Rate Enhancement and Low Distortion
KR102128808B1 (ko) 기준 전압의 잡음에 강인한 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기
Amin et al. An efficient first order sigma delta modulator design

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees