JP2014143487A - 実装構造体および圧電装置 - Google Patents

実装構造体および圧電装置 Download PDF

Info

Publication number
JP2014143487A
JP2014143487A JP2013009424A JP2013009424A JP2014143487A JP 2014143487 A JP2014143487 A JP 2014143487A JP 2013009424 A JP2013009424 A JP 2013009424A JP 2013009424 A JP2013009424 A JP 2013009424A JP 2014143487 A JP2014143487 A JP 2014143487A
Authority
JP
Japan
Prior art keywords
external connection
insulating base
thermistor element
connection terminal
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013009424A
Other languages
English (en)
Inventor
Yoshitomo Onizuka
善友 鬼塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013009424A priority Critical patent/JP2014143487A/ja
Publication of JP2014143487A publication Critical patent/JP2014143487A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】圧電振動素子とサーミスタ素子を収容する実装構造体のより一層小型化を実現できる実装構造体、および圧電装置を提供する。
【解決手段】絶縁基体101を含んでおり、その絶縁基体が圧電振動素107子が搭載される第1搭載部105を含む上面と第2搭載部111を含む下面とを有している素子搭載用容器と、前記第2搭載部に設けられたサーミスタ素子112とを備えており、前記素子搭載用容器は、前記絶縁基体の前記下面に設けられた第1外部接続端子114をさらに含んでおり、前記サーミスタ素子は、前記絶縁基体に接合された素子本体と、該素子本体の下面に設けられた第2外部接続端子115とを含んでいる。
【選択図】図1

Description

本発明は、水晶等の圧電振動素子を気密に収納するための実装構造体、および圧電装置に関するものである。
従来、圧電振動素子を気密に収容するための圧電振動素子搭載用基板として、圧電振動素子が収容される凹状の搭載部を有する絶縁基体を用いたものが多用されている。搭載部を塞ぐようにして絶縁基体に蓋体が接合されて、搭載部内に圧電振動素子が気密封止される。絶縁基体の搭載部と蓋体とからなる容器内に圧電振動素子が気密封止されて、圧電装置となる。
近年、搭載部に収容される圧電振動素子に対するより正確な温度補償のために、圧電振動素子の近傍にサーミスタ素子が搭載されてなる圧電装置が提案されている。これにより、圧電振動素子により近い位置で温度変化を検知することが可能になり、温度補償の精度が向上する。
なお、このような圧電装置に使用される圧電振動素子搭載用基板は、例えば、上面および下面にそれぞれ凹状の搭載部を有する絶縁基体を含んでいる。上面の搭載部には圧電振動素子が、また下面の搭載部にはサーミスタ素子が搭載される。圧電振動素子搭載用基板にサーミスタ素子が搭載された実装構造体に圧電振動素子が搭載される。同じ絶縁基体に圧電振動素子とサーミスタ素子とが搭載されるため、両者の位置同士が互いに近い圧電装置が作製され得る。
上記圧電振動素子搭載用基板(実装構造体)および圧電装置において、絶縁基体の下面には、圧電振動素子の電極およびサーミスタ素子の電極のそれぞれと電気的に接続された、外部接続用の端子が設けられている(文献1を参照)。
特開2008−263564号公報
近年、上記従来技術の圧電振動素子搭載用基板(実装構造体)および圧電装置においては、例えば圧電装置が実装される機器のより一層の小型化および高機能化等のため、より一層の省スペース化(平面視における小型化)が求められるようになってきている。
具体的には、圧電振動素子搭載用基板(実装構造体)がより一層小型化した場合、絶縁基体の下面において十分な寸法の外部接続端子を設けることが難しくなってきている。
本発明の一つの態様の実装構造体は、絶縁基体を含んでおり、該絶縁基体が圧電振動素子が搭載される第1搭載部を含む上面と第2搭載部を含む下面とを有している素子搭載用容器と、前記第2搭載部に設けられたサーミスタ素子とを備えており、前記素子搭載用容器は、前記絶縁基体の前記下面に設けられた第1外部接続端子をさらに含んでおり、前記サーミスタ素子は、前記絶縁基体に接合された素子本体と、該素子本体の下面に設けられた第2外部接続端子とを含んでいることを特徴とする。
本発明の一つの態様の圧電装置は、上記に記載の実装構造体と、前記第1搭載部に搭載されているとともに、前記第1外部接続端子に電気的に接続された圧電振動素子とを備えることを特徴とする。
本発明の一つの態様の実装構造体によれば、上記構成であり、サーミスタ素子の電極をそのまま第1外部接続端子として利用していることから、サーミスタ素子用の外部接続端子を別途絶縁基体の下面に設ける必要がない。よって、さらなる省スぺース化が可能な実装構造体を提供することができる。また、サーミスタ素子と外部電気回路との間の導通抵抗の低減等が容易であり、温度補償の精度向上に有効である。
また、本発明の一つの態様の圧電装置によれば、上記構成の実装構造体と、第1搭載部に搭載されているとともに、第1外部接続端子に電気的に接続された圧電振動素子とを含むことから、さらなる省スペース化が可能な圧電装置を提供できる。また、サーミスタ素子の電極を直に回路基板等の外部電気回路に接合できることから、温度補償の精度に優れた圧電装置を提供することができる。
(a)は、本発明の実施形態の実装構造体および圧電装置を示す上面図、(b)は、(a)のX−X’線における断面図、(c)は下面図である。 図1に示す実装構造体および圧電装置の第1の変形例を示す下面図である。 図1に示す実装構造体および圧電装置の第2の変形例を示す下面図である。 (a)および(b)はそれぞれ図1に示す実装構造体および圧電装置の第3および第4の変形例を示す下面図である。
本発明の実装構造体および圧電装置について、添付の図面を参照しつつ説明する。
図1(a)は本発明の実施形態の実装構造体および圧電装置を示す上面図であり、図1(b)は図1(a)のX−X’線における断面図であり、図1(c)は下面図である。また、図2、図3は、それぞれ図1に示す実装構造体の第1および第2の変形例における下面図である。図1〜図3において、101は絶縁基体,102は基部,103は枠部,104は脚部,105は第1搭載部,106は接続導体,107は圧電振動素子,108は接合材,109は枠状メタライズ層,110は金属枠体,111は第2搭載部,112はサーミスタ素子,113は固定部材,114は第
1外部接続端子,115は第2外部接続端子,116は蓋体,117は切り欠き部である。
この実施形態において、絶縁基体101は、基部102,枠部103および脚部104とにより形成されている。
また、絶縁基体101には、枠状メタライズ層109が設けられている。枠状メタライズ層109には金属枠体110が接合されている。また、絶縁基体101は圧電振動素子107が搭載される第1搭載部105を含む上面を有している。第1搭載部105を含む上面と、第2搭載部111を
含む下面とを有する絶縁基体101によって素子搭載用容器(符号なし)が形成されている
。また、絶縁基体101には、第2外部接続導体115が配置されている。
絶縁基体101は、図1(b)に示すように、厚み方向の断面(縦断面)がH型の形状と
なっている。この絶縁基体101の第1搭載部105に圧電振動素子107が気密に封止される。
また、絶縁基体101は第2搭載部111を含む下面を有している。この第2搭載部111にサ
ーミスタ素子112が固定部材113により機械的に固定されている。絶縁基体101とサーミス
タ素子112とにより、実装構造体が基本的に形成されている。サーミスタ素子112は、直方体状の素子本体(符号なし)と、素子本体の下面等に設けられた第2外部接続端子115と
しての電極とを有している。サーミスタ素子112および第2外部接続端子115等の詳細については後述する。
なお、第1搭載部105は、絶縁基体101のうち第1搭載部105を取り囲む部分に接合され
た蓋体116によって封止される。第1搭載部105と蓋体116とにより構成される容器(符号
なし)の内部に圧電振動素子107が気密に封止される。第1搭載部105を封止する蓋体116
は、図1(a)においては見やすくするために省いている。
絶縁基体101は、上記のように、平板状の基部102上に第1搭載部105を構成する枠部103が積層されている。また、平板状の基部102の下には、第2搭載部111に搭載されたサーミスタ素子112を挟むようにして一対の脚部104が積層されている。枠部103の内側面と、こ
の内側面の内側で露出する基部102の上面とによって、圧電振動素子107を収容するための第1搭載部105が形成されている。また、一対の脚部104の間の基部102の下面に、サーミ
スタ素子112が搭載される第2搭載部111が形成されている。
絶縁基体101を形成している基部102,枠部103,脚部104は、例えば絶縁層(符号なし)、または複数の絶縁層の積層体からなる。各絶縁層は、酸化アルミニウム質焼結体,窒化アルミニウム焼結体,ムライト質焼結体またはガラス−セラミック焼結体等のセラミック材料からなる。
絶縁基体101は、例えば全体の外形が、平面視で一辺の長さが1.6〜7.0mm程度の長方
形状であり、厚みが0.25〜1.5mm程度の板状であり、上面および下面に上記のような第
1および第2搭載部105,111を有している。
絶縁基体101(基部102,枠部103および脚部104)は、各絶縁層111が酸化アルミニウム
質焼結体からなる場合であれば、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウム等の原料粉末に適当な有機バインダや溶剤,可塑剤等を添加混合して泥漿状にするとともに、これを例えばドクターブレード法やロールカレンダー法等のシート成形法によりシート状となすことにより複数枚のセラミックグリーンシートを得て、これらを積層し、その積層体を一体焼成することによって製作される。
この場合、次に一部のセラミックグリーンシートに適当な打ち抜き加工を施して枠状に成形するとともに、さらに脚部104となる一部のセラミックグリーンシートに適当な打ち
抜き加工を施して長孔状に成形するとともに、平板状のセラミックグリーンシートの上面にそれぞれ枠状のセラミックグリーンシートが、そして、平板状のセラミックグリーンシートの下面にそれぞれ長孔状のセラミックグリーンシートが位置するように積層し、その積層体を高温で焼成することにより、枠部103および脚部104を含む絶縁基体101を製作す
ることができる。
絶縁基体101は、それぞれがこのような絶縁基体101となる複数の配線基板領域(図示せず)がセラミック母基板に縦横の並びに配列された、いわゆる多数個取り配線基板(図示せず)として製作し、これを配線基板領域の境界において切断して個片に分割する方法で製作されていてもよい。
絶縁基体101(枠部103)の上面には枠状メタライズ層109が形成されている。枠状メタ
ライズ層109は、第1搭載部105を取り囲んでいる。この枠状メタライズ層109に金属枠体110が接合されており、この金属枠体110の上面に金属からなる蓋体116がろう付けされる。
枠状メタライズ層109は、金属枠体110を絶縁基体101にろう付け等の手段で接合するため
のものである。
枠状メタライズ層109は、例えばタングステンやモリブデン,マンガン,銅,銀等の金
属材料によって形成されている。枠状メタライズ層109は、例えば、このようなタングス
テン等の金属材料のペースト(金属ペースト)を、枠部103となるセラミックグリーンシ
ートの上面に所定パターンに印刷して同時焼成することによって形成することができる。この焼成は、例えば、枠状メタライズ層109となる金属ペーストを印刷した枠状のセラミ
ックグリーンシートを、他のセラミックグリーンシート(平板状のセラミックグリーンシート、および下側の脚部104となるセラミックグリーンシート)に積層した後に行なう。
枠状メタライズ層109には、酸化腐食の防止やろう材の接合強度の向上等のため、露出
した表面に1〜20μm程度の厚みのニッケルめっき層(図示せず)と0.1〜2μm程度の
厚みの金めっき層(図示せず)とが順次被着されているのがよい。
枠状メタライズ層109には、金属枠体110が接合されている。金属枠体110は、例えば鉄
−ニッケル合金や鉄−ニッケル−コバルト合金等の金属材料からなり、蓋体116を絶縁基
体101にシーム溶接等の方法で接合するための金属部材として機能する。この金属枠体110は、例えば、厚みが0.1〜0.5mm程度であり、幅が0.15〜0.5mm程度の四角枠状である
。また、金属枠体110を枠状メタライズ層109にろう付けする方法としては、例えば、金属枠体110の下面に予め20〜50μmの厚みの銀ろう(図示せず)を被着させておき、この銀
ろうが被着された下面を枠状メタライズ層109(詳細には枠状メタライズ層109に被着させたニッケルめっき層)上に載置して、これらを治具等で仮固定しながら電気炉等で加熱する方法を挙げることができる。この方法により、容易に枠状メタライズ層109に金属から
なる金属枠体110を強固にろう付けすることができる。その後、金属枠体110やその他の露出した金属層に金めっき層が被着される。
銀ろう等のろう材は、例えば、銀−銅共晶組成をベースとする銀ろう(例えば、71〜73質量%銀−27〜29質量%銅、JIS名称:BAg−8)である。BAg−8の場合、融点は780℃程度である。このようなろう材を使用することにより、800〜850℃程度の熱処理
(還元雰囲気)において金属枠体110を枠状メタライズ層109にろう付けすることができる。ろう材は、絶縁基体101の大きさや形状,用途等に応じて、濡れ性や溶融温度等の調整
のために、錫,亜鉛等の金属元素が添加されていてもよい。
また、蓋体116は、例えば四角板状であり、鉄−ニッケル合金や鉄−ニッケル−コバル
ト合金等の金属材料からなる。蓋体116は、ろう付け法や溶接法(例えばシーム溶接やエ
レクトロンビーム溶接等)で、下面の外周部が金属枠体110に接合される。蓋体116を金属枠体110に接合するためには、あらかじめ蓋体116の主面にニッケルめっき層を被着しておき、このニッケルめっき層を溶接法等により溶融することにより金属枠体110に蓋体116が接合される。
これによって、金属枠体110と蓋体116とは強固に接合される。金属枠体は上記のように銀ろう等によって絶縁基体101(枠部103)上面の枠状メタライズ層109に強固に接合され
ている。したがって上記容器の気密封止が良好であり、第1搭載部105に収容される圧電
振動素子107の長期間にわたる正常かつ安定な作動が可能となる。
また、絶縁基体101の下面の第2搭載部111には、サーミスタ素子112が搭載されている
。このサーミスタ素子112は、圧電振動素子107により近い位置での温度変化の検知が可能な圧電装置を実現するためのものであり、第2搭載部111においてサーミスタ素子112を気密封止する必要はない。
サーミスタ素子112は、第2搭載部111に固定部材113により機械的に固定されている。
、サーミスタ素子112は、上記のように、その素子本体の両端部において少なくとも下面
には外部接続用の電極(符号なし)を有しており、この電極が、実装構造体における第2外部接続端子115として機能する。サーミスタ素子112は、圧電振動素子107の温度を感知
して外部の温度補償回路に伝達することが働きである。そのため、サーミスタ素子112は
、温度補償等の機能を有する外部電気回路(図示せず)に電気的に接続されていれば十分である。したがって、絶縁基体101の内外部において、サーミスタ素子112(電極)と圧電振動素子107とは電気的に接続されていない。
固定部材113としては、絶縁基体101との熱伝導性や耐熱性に優れたシリコン樹脂やエポキシ樹脂、ガラス等が挙げられる。そして、固定部材113は、必要に応じてサーミスタ素
子112と絶縁基体101との隙間を埋めるように形成してもよい。
また、第2搭載部111の主面に一対のダミー電極(図示せず)を形成しておき、この一
対のダミー電極に半田等のろう材によりサーミスタ素子112の第2外部接続端子115を固定してもよい。この場合、第2外部接続端子115がサーミスタ素子112の両端部の上面および下面に形成されており、外部回路基板(図示せず)への搭載に使用される半田のリフロー温度で溶融しないような高温半田等を用いることが望ましい。上記のように、素子本体の少なくとも両端部において少なくとも下面に形成された第2外部接続端子115を有するサ
ーミスタ素子112が絶縁基体101に接合されて、実施形態の実装構造体が基本的に形成されている。サーミスタ素子112については、後に詳しく説明する。
なお、この実施の形態の例において、上記のように、サーミスタ素子112の下面に一対
の第2外部接続端子115が設けられており、絶縁基体101の下面に第2搭載部111を挟むよ
うに一対の脚部104が設けられているとともに、一対の脚部104の下端面に圧電振動素子107と接続される第1外部接続端子114が設けられている。
このような構造としたことから、サーミスタ素子112と接続される外部接続端子(図示
せず)を別途絶縁基体101の下面に設ける必要がなく、さらなる省スペース化が可能な実
装構造体を提供できる。
この実施形態の実装構造体の一部であるサーミスタ素子112はチップ状であって、正確
な温度補償を行うために圧電振動素子107の近傍にサーミスタ素子112が搭載されることにより、圧電振動素子107により近い位置で温度変化を検知することが可能となる。
なお、このような実装構造体は、絶縁基体101の上面の第1搭載部105に圧電振動素子107が搭載されて圧電装置となっている。この圧電装置においては、圧電振動素子107をサーミスタ素子112と平面視で重なるように配置させるとともに、サーミスタ素子112が搭載されている第2搭載部111を絶縁基体101の外周縁まで延在させることで、より一層、実装の省スぺース化が可能となる。
チップ状のサーミスタ素子112は、例えばサーミスタ素体(素子本体)(符号なし)の
両端部に第2外部接続端子115が形成されている。サーミスタ素子がNTC(negative temperature coefficient)型であれば、Mn−Co−Cu系材料、Mn−Co−Fe系材
料等のサーミスタ材料で形成されている。また、サーミスタ素子がPTC(positive temperature coefficient)型であれば、Ba−Ti−O系材料等のサーミスタ材料で形成されている。
そして、サーミスタ素子112を積層型サーミスタ素子とすれば、複数の内部電極(図示
せず)を積層している構造上、セラミック素体の内部に内部電極を有さないチップ型のサーミスタ素子に比べて低抵抗化が可能となる。つまり、セラミック素体の内部に形成される複数の内部電極と、内部電極の一端に接続され、かつセラミック素体の両端部にそれぞれ形成される外部接続用の電極としての第2外部接続端子115とを有している。つまり、
セラミック素体は複数のセラミック層と内部電極層とが交互に積層されてなるため、低抵抗化が可能となる。よって、温度変化に対する抵抗値の高い精度を得られることから、機器としての消費電力を抑制することもできる。
また、サーミスタ素子112の電極である第2外部接続端子115を直に回路基板等の外部電気回路の接続導体(図示せず)に接合できることから、絶縁基体101の脚部104には圧電振動素子107と接続された一対の第1外部接続端子114のみを形成するだけでよい。そのため、サーミスタ素子112の第2外部接続端子115と第1外部接続端子114とを広い面積として
形成でき、サーミスタ素子112と外部電気回路の接続導体、および絶縁基体101と外部電気回路が設けられている絶縁性基板(図示せず)との接続強度を向上させることが可能となる。
圧電振動素子107と接続された一対の接続導体106と、絶縁基体101の内部や外周部を経
由して形成される配線導体(図示せず)と、脚部104の下面に形成された第1外部接続端
子114、とが電気的に接続されて、実装構造体(絶縁基体101)が外部電気回路との接続導体に接続される。
一方で、サーミスタ素子112は上述したように圧電振動素子107の温度を感知して外部の温度補償回路に伝達することが働きであり、絶縁基体101の内外部において、サーミスタ
素子112と圧電振動素子107とは電気的に接続されていない。そのため、サーミスタ素子112は、機械的に絶縁基体101に接合されている構造である。実装構造体(絶縁基体101)を
外部電気回路との接続導体に接続する際に、サーミスタ素子112の両端部の少なくとも下
面に形成された第2外部接続端子115が絶縁基体101の長辺側中央付近で外部電気回路との接続導体と接続される。また、絶縁基体101の内外部において、サーミスタ素子112と圧電振動素子107とは電気的に接続されていないことにより、ノイズを低減してお互いの部品
同士の電気的な相互干渉を抑制する効果がある。さらに、サーミスタ素子112の一方の第
2外部接続端子115をグランド電位として金属からなる蓋体116と導通させることにより、外部からのノイズに対するシールド効果を高めることができる。
そして、絶縁基体101の2箇所の第1外部接続端子114とサーミスタ素子112の2箇所の
第2外部接続端子115とが外部電気回路との接続導体とに強固に接続される。さらに、同
一の絶縁基体101に直接的に機能しない圧電振動素子107とサーミスタ素子112であっても
、電気的に独立した構造で搭載できることから、部品点数を減らして機器を製造することが可能となる。
また、図2に示すような例においては、一対の脚部104の間の距離は、下面視における
絶縁基体101の外周部において中央部よりも大きい。このような構造とした場合には、圧
電振動素子107と接続される脚部104に形成された第1外部接続端子114と、サーミスタ素
子112の両端部の少なくとも下面に形成された第2外部接続端子115とが半田の広がりにより短絡することをより確実に抑制することができる。
つまり、脚部104に形成される第1外部接続端子114は、平面状の形状であるのに対して、サーミスタ素子112の第2外部接続端子115は少なくとも下面に形成され、上述したような積層型チップサーミスタ素子であれば、それぞれ両端部の5面に一体的に第2外部接続端子115が形成される。そのため、第2外部接続端子115と外部回路基板との接合のための半田の絶縁基体101への這い上がり(図示せず)が発生する場合がある。このように半田
の這い上がりが発生したとしても、このように一対の脚部104の間の距離が、下面視にお
ける絶縁基体101の外周部において中央部よりも大きい構造とすることにより、半田の広
がりによる第1外部接続端子114と第2外部接続端子115との短絡を抑制することができる。
具体的には、図2のように、脚部104のうちサーミスタ素子112の第2外部接続端子115
に近接する4箇所の領域において切り欠き部117を形成すればよい。このような切り欠き
部117を形成する方法としては、一部のセラミックグリーンシートに適当な打ち抜き加工
を施して枠部103に成形するとともに、脚部104となる一部のセラミックグリーンシートのうち切り欠き部117となる領域を長孔状に打ち抜き加工しておき、さらに脚部104となるように適当な打ち抜き加工を施して長孔状に成形すればよい。
この打ち抜き加工の後、平板状のセラミックグリーンシートの上面に枠状のセラミックグリーンシートが、そして、平板状のセラミックグリーンシートの下面に複数の切り欠き部117を含む長孔が形成されたセラミックグリーンシートが位置するように積層し、その
積層体を高温で焼成することにより、枠部103および脚部104(切り欠き部117を有するも
の)を含む絶縁基体101を製作することができる。
この場合、切り欠き部117の端部は、サーミスタ素子112の両端部に形成される第2外部接続端子115とサーミスタ素子112の素体との境界を越えて絶縁基体101の中央へ向かって
形成された構造とするのがよい。これは、半田のフィレットが形成され半田のボリュームが多くなるサーミスタ素子112の端面に近い領域に近いほど、この切り欠き部117による第1外部接続端子114と第2外部接続端子115との距離を漸次大きくでき、より効果的に短絡を抑制できるからである。
また、図3に示すような例においては、第2外部接続端子115の幅が、下面視における
絶縁基体101の外周部において中央部よりも小さい。このような構造とした場合には、圧
電振動素子107と接続される脚部104に形成された第1外部接続端子114と、サーミスタ素
子112の両端部の少なくとも下面に形成された第2外部接続端子115が半田の広がりにより短絡することを抑制することができる。
つまり、脚部104に形成される第1外部接続端子114は、平面状の形状であるのに対して、サーミスタ素子112の第2外部接続端子115は少なくとも下面に形成され、上述したような積層型チップサーミスタ素子であれば、それぞれ両端部の5面に一体的に第2外部接続端子115が形成されるため、接合のための半田の這い上がり(図示せず)が発生する場合
がある。このように半田の這い上がりが発生したとしても、このように第1外部接続端子114の幅が、下面視における絶縁基体101の外周部において中央部よりも小さいことにより、半田の広がりによる第1外部接続端子114と第2外部接続端子115との短絡を抑制することができる。
具体的には、図3のように第1外部接続端子114となるタングステン等の金属材料のペ
ースト(金属ペースト)とを、脚部104となるセラミックグリーンシートの上面に所定パ
ターンに印刷して同時焼成することによって形成することができる。この場合、第1外部接続端子114のサーミスタ素子112に近接した領域を、サーミスタ素子112の両端部に形成
される第2外部接続端子115とサーミスタ素子112の素体との境界よりも絶縁基体101の中
央寄りに形成する構造とするのがよい。この場合、半田のフィレットが形成され半田のボリュームが多くなるサーミスタ素子112の端面に近い領域に近いほど、実装面における第
1外部接続端子114と第2外部接続端子115との距離を漸次大きくでき、より効果的に短絡を抑制できるからである。
また、図1〜3に示すような圧電装置の例においては、実装構造体と、第1搭載部105
に搭載されているとともに、第1外部接続端子114に電気的に接続された圧電振動素子107とを含んでいる。このような構造としたことから、さらなる省スペース化が可能な圧電装置を提供できる。また、サーミスタ素子112の電極(第2外部接続端子115)を直に回路基板等の外部電気回路に接合できることから、温度補償の精度に優れた圧電装置を提供することができる。
つまり、サーミスタ素子112の電極をそのまま外部接続用の端子として利用しているこ
とから、サーミスタ素子112用の外部接続端子を別途絶縁基体101の下面に設ける必要がない。よって、さらなる省スぺース化が可能な圧電装置を提供することができる。
また、サーミスタ素子112と外部電気回路(図示せず)との間の導通抵抗の低減等が容
易であり、温度補償の精度向上に有効である。
また、脚部104に形成する圧電振動素子107用の電極(第1外部接続端子114)をより広
い面積で形成できることから、回路基板等の外部電気回路の電極(図示せず)と絶縁基体101の第1外部接続端子114との接合を強固なものとすることができる。
ここで、サーミスタ素子112を上述したような積層型チップサーミスタ素子とすれば、
複数の内部電極(図示せず)を積層している構造上、セラミック素体の内部に内部電極を有さないチップ型のサーミスタ素子に比べて低抵抗化が可能となる。そのため、さらに温度変化に対する抵抗値の高い精度を得られる、消費電力を抑制した圧電装置を実現できる。
図1(b)で示したように、基本的には脚部104の下面に形成された第1外部接続端子114とサーミスタ素子112の少なくとも下面に形成される第2外部接続端子115とは同一平面状となるように配置される。ただし、脚部104の厚み(高さ)やサーミスタ素子112の厚み(高さ)が製造工程上で変化するため、脚部104の第1外部接続端子114よりも第2外部接続端子115が、半田の接合に支障のない程度に上方に位置するように配置設計するように
すればよい。このようにサーミスタ素子112が上方に位置する高さとしては、30μm以内
とすればよい。これにより、半田の接合に支障がなく、回路基板等の外部電気回路の電極(図示せず)とサーミスタ素子112の第2外部接続端子との隙間に半田の溜まり部が形成
されてサーミスタ素子112との接合を強固なものとすることができる。そして、圧電装置
を一対の脚部104により安定して外部回路基板に搭載することができる。
また、絶縁基体101内においてサーミスタ素子112と圧電振動素子107とは電気的に接続
されていない。サーミスタ素子112と圧電振動素子107を機械的に固定する固定部材113と
しては、絶縁基体101との熱伝導性や耐熱性に優れたシリコン樹脂やガラス等が挙げられ
る。固定部材113がシリコン樹脂やガラス等の絶縁性である場合、第2搭載部111とサーミスタ素子112が対面する領域において接合部の一部が第2外部接続端子115を覆うことになっても、第2外部接続端子115と外部電気回路の電極との電気的な接続を阻害しないもの
であれば特に問題はない。より広い接合領域とすれば、サーミスタ素子112を第2搭載部111に強固に接合することができる。そして、固定部材113は、必要に応じてサーミスタ素
子112と絶縁基体101との隙間を埋めるように形成してもよい。
また、第2搭載部111の主面に一対のダミー電極(図示せず)を形成しておき、この一
対のダミー電極に半田等のろう材によりサーミスタ素子112の第2外部接続端子115を固定してもよい。この場合、第2外部接続端子115がサーミスタ素子112の両端部の上面および下面に形成されており、外部回路基板への搭載に使用される半田のリフロー温度で溶融しないような高温半田等を用いることが望ましい。この際に、第2外部接続端子115とダミ
ー電極とが半田を介して固定される領域を脚部104の側面とサーミスタ素子112の側面に設ければ、接合部材113の厚みの分だけサーミスタ素子112の収容深さを浅くすることが可能となり、圧電装置の薄型化の点で有利である。
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上記実施形態における脚部104
は必ずしも必要ではない。図4(a)および(b)に示すように、絶縁基体101の下面に
、平面視においてコの字状または枠状等の凸部118が設けられ、この凸部118の下端面に第1外部接続端子114が設けられていてもよい。なお、図4(a)および(b)は、それぞ
れ図1に示す実装構造体の第3および第4の変形例における下面図である。図4において図1と同様の部位には同様の符号を付している。凸部118は、例えば脚部104と同様の材料からなり、同様の方法で形成されている。
図4(a)のような例の場合、例えばサーミスタ素子112を凸部118の端部に押し当てることによって、サーミスタ素子112の第2搭載部111に対する位置合わせがより容易になる。サーミスタ素子112が凸部118の端部に押し当てられるときには、平面視における端部の形状は、円弧状等の、端部と第2外部接続端子115との間にある程度の隙間が生じるよう
な形状が好ましい。これにより、隙間の部分に半田を留めることができ、凸部118下端面
等への半田の流れ出しがより効果的に抑制される。なお、凸部118の端部は円弧状でなく
直線状であっても構わない。この場合には、凸部118の形成が容易であり、実装構造体と
しての生産性の点では有利である。
また、図4(b)のような例の場合には、サーミスタ素子112の保護がより確実に行な
われる。ただし、実装構造体および圧電装置の小型化の点では、上記実施形態の例のように一対の脚部を有する構成の方が好ましい。
また、上述の実施の形態の一例では、絶縁基体は、平板状の基部102の上側に枠部103(絶縁層)を1層積層し、その上面に金属枠体110を接合して第1搭載部105を形成したが、平板状の絶縁層の上面に単に金属枠体(図示せず)を接合して第1搭載部105を形成した
構造としてもよい。また、第2搭載部111に接合される電子部品をサーミスタ素子のみと
したが、回路構成上圧電装置内で圧電振動素子107と接続される必要のないコンデンサ素
子や抵抗素子やダイオード素子等のその他のチップ状の電子部品であってもよい。
101・・・絶縁基体
102・・・基部
103・・・枠部
104・・・脚部
105・・・第1搭載部
106・・・接続導体
107・・・圧電振動素子
108・・・接合材
109・・・枠状メタライズ層
110・・・金属枠体
111・・・第2搭載部
112・・・サーミスタ素子
113・・・固定部材
114・・・第1外部接続端子
115・・・第2外部接続端子
116・・・蓋体
117・・・切り欠き部
118・・・凸部

Claims (5)

  1. 絶縁基体を含んでおり、該絶縁基体が圧電振動素子が搭載される第1搭載部を含む上面と第2搭載部を含む下面とを有している素子搭載用容器と、
    前記第2搭載部に設けられたサーミスタ素子とを備えており、
    前記素子搭載用容器は、前記絶縁基体の前記下面に設けられた第1外部接続端子をさらに含んでおり、
    前記サーミスタ素子は、前記絶縁基体に接合された素子本体と、該素子本体の下面に設けられた第2外部接続端子とを含んでいることを特徴とする実装構造体。
  2. 前記絶縁基体が、前記サーミスタ素子を挟む一対の脚部をさらに含んでおり、該一対の脚部の下端面に前記第1外部接続端子が設けられていることを特徴とする請求項1に記載の実装構造体。
  3. 前記一対の脚部の間の距離は、下面視における前記絶縁基体の外周部において中央部よりも大きいことを特徴とする、請求項2に記載の実装構造体。
  4. 前記第1外部接続端子の幅は、下面視における前記絶縁基体の外周部において中央部よりも小さいことを特徴とする、請求項2に記載の実装構造体。
  5. 請求項1乃至請求項4のいずれかに記載された実装構造体と、
    前記第1搭載部に搭載されているとともに、前記第1外部接続端子に電気的に接続された圧電振動素子とを備えることを特徴とする圧電装置。
JP2013009424A 2013-01-22 2013-01-22 実装構造体および圧電装置 Pending JP2014143487A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013009424A JP2014143487A (ja) 2013-01-22 2013-01-22 実装構造体および圧電装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013009424A JP2014143487A (ja) 2013-01-22 2013-01-22 実装構造体および圧電装置

Publications (1)

Publication Number Publication Date
JP2014143487A true JP2014143487A (ja) 2014-08-07

Family

ID=51424481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013009424A Pending JP2014143487A (ja) 2013-01-22 2013-01-22 実装構造体および圧電装置

Country Status (1)

Country Link
JP (1) JP2014143487A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127467A (ja) * 2015-01-06 2016-07-11 セイコーエプソン株式会社 振動デバイス、電子機器及び移動体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127467A (ja) * 2015-01-06 2016-07-11 セイコーエプソン株式会社 振動デバイス、電子機器及び移動体
CN105763167A (zh) * 2015-01-06 2016-07-13 精工爱普生株式会社 振动装置、电子设备以及移动体

Similar Documents

Publication Publication Date Title
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
WO2018216693A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP5388601B2 (ja) 電子部品収納用パッケージ
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
WO2015088028A1 (ja) 素子収納用パッケージおよび実装構造体
JP2019192825A (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP2015029201A (ja) 圧電振動素子搭載用基板および圧電装置
JP2014143487A (ja) 実装構造体および圧電装置
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP6993220B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JPWO2019017441A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6791743B2 (ja) 蓋体、電子部品収納用パッケージおよび電子装置
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2017174872A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2015220586A (ja) 圧電振動素子搭載用基板および圧電装置
JP2014187298A (ja) 電子部品収納用パッケージおよび電子装置
JP4562301B2 (ja) 電子部品収納用パッケージ
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP4753539B2 (ja) 電子部品搭載用基板およびこれを用いた電子装置
JP6525855B2 (ja) 半導体素子パッケージおよび半導体装置
JP2006185953A (ja) 電子部品収納用パッケージおよび電子装置