JP2014130951A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014130951A
JP2014130951A JP2012288596A JP2012288596A JP2014130951A JP 2014130951 A JP2014130951 A JP 2014130951A JP 2012288596 A JP2012288596 A JP 2012288596A JP 2012288596 A JP2012288596 A JP 2012288596A JP 2014130951 A JP2014130951 A JP 2014130951A
Authority
JP
Japan
Prior art keywords
layer
sic substrate
thickness
less
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012288596A
Other languages
English (en)
Inventor
Takeshi Nakada
健 中田
Keiichi Yui
圭一 由比
Hiroyuki Ichikawa
弘之 市川
Takeshi Kouchi
剛志 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012288596A priority Critical patent/JP2014130951A/ja
Priority to US14/142,440 priority patent/US9159821B2/en
Publication of JP2014130951A publication Critical patent/JP2014130951A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高周波信号遮断時の電流変化を抑制すること。
【解決手段】本発明は、伝導帯下端のエネルギーをEcとし、フェルミエネルギーをEfとした場合のEcとEfとの差であるEc−Efが、0.67eV以上且つ1.43eV以下である半絶縁性のSiC基板10と、SiC基板10上に設けられた、厚さが50nm以下のAlN層12と、AlN層12上に設けられた、厚さが1.5μm以下のGaN層14と、GaN層14上に設けられた、GaNよりもバンドギャップが大きい電子供給層16と、電子供給層16上に設けられたゲート電極20、ソース電極22、及びドレイン電極24と、を備える半導体装置である。
【選択図】図4

Description

本発明は、半導体装置に関し、例えば半絶縁性SiC基板上に窒化物半導体が設けられた半導体装置に関する。
窒化物半導体を用いた半導体装置、例えばHEMT(High Electron Mobility Transistor)等のFET(Field Effect Transistor)は、携帯電話基地局用増幅器等の高周波且つ高出力で動作する増幅用素子に用いられている。一例として、半絶縁性炭化ケイ素(SiC)基板上に、窒化アルミニウム(AlN)からなる下地層、窒化ガリウム(GaN)からなるチャネル層、及び窒化アルミニウムガリウムからなる電子供給層が順に積層された構造が挙げられる(例えば、特許文献1)。
特開2006−286741号公報
上記した構造において、AlN層の厚さを適正に設計すれば、高周波信号遮断時の電流変化を抑制する効果が期待できる。しかしながら、高周波信号遮断後の短い時間での電流変化に着目すると改善の余地が残されている。
本発明は、上記課題に鑑みなされたものであり、高周波信号遮断時の電流変化を抑制することを目的とする。
本発明は、伝導帯下端のエネルギーをEcとし、フェルミエネルギーをEfとた場合のEcとEfとの差であるEc−Efが、0.67eV以上且つ1.43eV以下である半絶縁性のSiC基板と、前記SiC基板上に設けられ、厚さが50nm以下のAlN層と、前記AlN層上に設けられ、厚さが1.5μm以下のGaN層と、前記GaN層上に設けられ、GaNよりもバンドギャップが大きい電子供給層と、前記電子供給層上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備えることを特徴とする半導体装置である。本発明によれば、高周波信号遮断時の電流変化を抑制することができる。
上記構成において、前記SiC基板は、n型の導電型を有し、室温での抵抗率が1×10Ω・cm以上且つ1×1022Ω・cm以下である構成とすることができる。
本発明は、n型の導電性を有し、室温での抵抗率が1×10Ω・cm以上且つ1×1022Ω・cm以下である半絶縁性のSiC基板と、前記SiC基板上に設けられ、厚さが50nm以下のAlN層と、前記AlN層上に設けられ、厚さが1.5μm以下のGaN層と、前記GaN層上に設けられ、GaNよりもバンドギャップが大きい電子供給層と、前記電子供給層上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備えることを特徴とする半導体装置である。本発明によれば、高周波信号遮断時の電流変化を抑制することができる。
上記構成において、前記SiC基板は、伝導帯下端のエネルギーをEcとし、フェルミエネルギーをEfとした場合のEcとEfとの差であるEc−Efが、0.67eV以上且つ1.43eV以下である構成とすることができる。
上記構成において、前記GaN層は、遷移金属が意図的に添加されていない構成とすることができる。
上記構成において、前記GaN層は、アクセプタ不純物が意図的に添加されていない構成とすることができる。
上記構成において、前記SiC基板に含まれるドナー不純物の濃度は、前記SiC基板に含まれるアクセプタ不純物の濃度よりも多い構成とすることができる。
上記構成において、前記ドナー不純物は、窒素、リン、および砒素のいずれかであり、前記アクセプタ不純物はボロン、アルミニウム、およびガリウムのいずれかである構成とすることができる。
上記構成において、前記電子供給層は、AlGaN層、InAlN層、およびInAlGaN層のいずれかである構成とすることができる。
本発明によれば、高周波信号遮断時の電流変化を抑制することができる。
図1(a)は、高周波信号遮断後の電流変化を1秒単位で測定した測定結果であり、図1(b)は、0.01秒単位で測定した測定結果である。 図2は、SiC基板上に、AlN層、GaN層、及びAlGaN層がこの順に積層されたHEMTのエネルギーバンドを示す図である。 図3(a)は、SiC基板の(Ec−Ef)が大きい場合のエネルギーバンドを示す図であり、図3(b)は、(Ec−Ef)が小さい場合のエネルギーバンドを示す図である。 図4は、実施例1に係る半導体装置の断面図である。 図5は、SiC基板の(Ec−Ef)と高周波信号遮断時の電流変化率との関係を示す図である。 図6は、図5の横軸をSiC基板の抵抗率とした図である。 図7は、図5にAlN層の厚さが50nm及び100nmの場合の測定結果を加えた図である。 図8は、図5にGaN層の厚さが1.5μm及び2μmの場合の測定結果を加えた図である。 図9は、GaN層にFe又はCを添加した場合の測定結果を図5に加えた図である。
まず初めに、発明者が行った実験について説明する。発明者は、SiC基板上に、厚さ20nmのAlN層、厚さ1.0μmのGaN層、厚さ25nmのAlGaN層を順に積層し、AlGaN層上にゲート電極、ソース電極、及びドレイン電極を設けたHEMTを作製した。そして、作製したHEMTの高周波信号遮断後の電流変化を測定した。
図1(a)は、高周波信号遮断後の電流変化を1秒単位で測定した測定結果であり、図1(b)は、0.01秒単位で測定した測定結果である。図1(a)及び図1(b)の横軸は時間であり、縦軸は高周波出力を遮断した後のドレイン電流を高周波動作前のドレイン電流で規格化した規格化ドレイン電流である。また、図1(a)及び図1(b)では、ドレイン電圧が50Vの場合の測定結果を示している。図1(a)のように、1秒単位の測定では、高周波信号遮断直後のドレイン電流は、初期値の0.6までの落ち込みに抑えられている。しかしながら、図1(b)のように、時間分解能を改善して0.01秒単位で測定した結果、高周波信号遮断直後のドレイン電流は、初期値の0.2まで落ち込んでいることが確認された。このような短時間の間の電流変化でも高周波特性(出力信号)の劣化を引き起こしてしまう。このため、HEMTを、例えば高周波高出力増幅器として通信システムに組み込む場合には、通信障害を引き起こすことになってしまう。
高周波信号遮断後の短い時間での電流変化は以下のようなメカニズムにより起こると考えられる。図2は、SiC基板上に、AlN層、GaN層、及びAlGaN層がこの順に積層されたHEMTのエネルギーバンドを示す図である。図2のように、AlN層中には、2次元電子ガス(2DEG)の電子を捕獲する電子トラップ30が存在する。この電子トラップ30の量はAlN層の厚さと相関があり、AlN層が厚くなるほど電子トラップ30の量は多くなる。このため、AlN層が厚くなると電子トラップ30の量が増え、その結果、高周波信号遮断時の電流変化が大きくなると考えられる。したがって、発明者が行った実験において、AlN層の厚さを20nmと薄くすることで、図1(a)のように、1秒単位での電流変化は抑えられていると考えられる。
しかしながら、図1(b)のように、AlN層の厚さを20nmと薄くした場合でも、0.01秒単位では電流変化が大きくなっている。このような短い時間での電流変化は、2DEGからAlN層の間の領域に存在する電子トラップに起因するものと考えられる。この領域のうち、とりわけGaN層のAlN層に近い領域では、GaNとAlNとの格子定数の差により転移欠陥が形成されやすく、それに伴い電子トラップが形成されやすい。このGaN層に形成される電子トラップにより、0.01秒単位の測定において電流変化が大きくなったものと考えられる。
以上のことから、AlNとGaNの格子定数の差に起因してGaN層に形成される電子トラップを低減することで、短い時間における電流変化を抑制することができると考えられる。しかしながら、GaN層の成長条件を如何に変えようとも、GaN層のAlN層に近い領域には、AlNとGaNの格子定数の差に起因する転移欠陥が生じてしまい、電子トラップが形成されてしまう。そこで、発明者は、GaN層のAlN層に近い領域の電子トラップを減らすのではなく、電子トラップに電子を充満させてトラップとして機能させないことで、電流変化を抑制するという方法を発案した。以下に、高周波信号遮断時の電流変化を抑制することが可能な実施例について説明する。
まず、SiC基板上に、AlN層、GaN層、及びAlGaN層がこの順に積層されたHEMTにおいて、GaN層のAlN層に近い領域に形成される電子トラップをトラップとして機能させなくするメカニズムについて説明する。SiC基板は、高周波動作での損失を抑制する観点から、室温での抵抗率が1×10Ω・cm以上の半絶縁性のものが用いられる。抵抗率が1×10Ω・cm以上のSiC基板といっても、基板中の不純物(ドナー、アクセプタ及び遷移金属)の量によって、伝導帯下端のエネルギーEcとフェルミエネルギーEfとの差である(Ec−Ef)の範囲が変化し、それによりSiC基板の抵抗率及び導電型も変化する。
図3(a)は、SiC基板の(Ec−Ef)が大きい場合のエネルギーバンドを示す図であり、図3(b)は、(Ec−Ef)が小さい場合のエネルギーバンドを示す図である。図3(a)のように、SiC基板の(Ec−Ef)が大きい場合では、AlN層のバンド及びGaN層のSiC基板に近い側のバンドは、SiC基板の影響を受けて、(Ec−Ef)が大きくなる。このとき、GaN層のAlN層に近い領域に形成される電子トラップ32は、Efよりも上側に存在し電子が充満していないため、トラップとして機能して、電子を捕獲する。
一方、図3(b)のように、SiC基板の(Ec−Ef)が小さい場合では、AlN層のバンド及びGaN層のSiC基板に近い側のバンドは、SiC基板の影響を受けて、(Ec−Ef)が小さくなる。このとき、GaN層のAlN層に近い領域に形成される電子トラップ32は、Efの下側に存在し電子で充満されるため、トラップとしては機能しなくなる。
このように、SiC基板の(Ec−Ef)を制御することで、AlN層とGaN層の結晶条件が同じ場合でも、GaN層のAlN層に近い領域に形成される電子トラップの活性、不活性を制御することができる。つまり、SiC基板の(Ec−Ef)を制御することで、高周波信号遮断時の電流変化を制御することができる。
図4は、実施例1に係る半導体装置の断面図である。図4のように、実施例1の半導体装置100は、SiC基板10上に、AlN層12、GaN層14、及びGaNよりもバンドギャップの大きい電子供給層16がこの順に積層されている。SiC基板10は、例えば4H、6H等の六方晶系の結晶構造をしている。AlN層12は、例えばSiC基板10の(0001)Si面に接して設けられている。GaN層14は、例えばAlN層12の上面に接して設けられている。電子供給層16は、例えばGaN層14の上面に接して設けられている。GaN層14と電子供給層16との間の界面のGaN層14側には2次元電子ガス(2DEG)18が形成される。電子供給層16上に、ゲート電極20と、ゲート電極20を挟むソース電極22及びドレイン電極24と、が設けられている。ゲート電極20、ソース電極22、及びドレイン電極24が設けられた領域以外の領域の電子供給層16上には、例えばSiN膜からなる保護膜26が設けられている。
SiC基板10は、(Ec−Ef)が0.67eV以上且つ1.43eV以下であり、半絶縁性の性質を有する。AlN層12は、バッファ層であり、厚さが50nm以下である。GaN層14は、チャネル層であり、厚さが1.5μm以下である。GaN層14は、後述するように遷移金属が意図的に添加されていないことが好ましい。GaN層14は、i型であることが好ましい。電子供給層16は、GaNよりもバンドギャップが大きい、例えばAlGaN層である。ゲート電極20は、例えばSiC基板10側からNi層とAu層とが積層された多層金属膜である。ソース電極22及びドレイン電極24は、例えばSiC基板10側からTi層とAl層とが積層された多層金属膜である。
ここで、SiC基板10の(Ec−Ef)を0.67eV以上且つ1.43eV以下とすることについて説明する。図4に示す半導体装置において、(Ec−Ef)が異なる複数のSiC基板10を用い、AlN層12の厚さを20nm、GaN層14を厚さ1μmのi型、電子供給層16を厚さ25nmのAlGaN層とした複数の半導体装置を作製した。そして、作製した半導体装置の高周波信号遮断時の電流変化を測定した。図5は、SiC基板10の(Ec−Ef)と高周波信号遮断時の電流変化率との関係を示す図である。高周波信号遮断時の電流変化率とは、高周波出力を遮断したときのドレイン電流(I)の高周波動作前のドレイン電流(I)からの変化量(I−I)を高周波動作前のドレイン電流で割った値((I−I)/I)である。図5の横軸はSiC基板10の(Ec−Ef)であり、縦軸は高周波信号を遮断して0.01秒後の電流変化率である。また、図5では、ドレイン電圧が50Vの場合の測定結果を示している。
電流変化率が大きいことは高周波高出力動作中にドレイン電流が変動していることを示しており、電流変化率が大きいことは信頼性上好ましくない。例えば、実施例1のHEMTを高周波高出力増幅器に使用する場合には、電流変化率は0.5以下の場合が好ましく、0.4以下の場合がより好ましい。図5のように、SiC基板10の(Ec−Ef)を1.43eV以下にすることで、電流変化率は0.3以下となる。また、前述したように、高周波動作での損失を抑制するには、SiC基板10は半絶縁性であることが重要であり、この達成のために(Ec−Ef)が0.67eV以上が必要である。以上のことから、SiC基板10の(Ec−Ef)を0.67eV以上且つ1.43eV以下とすることで、高周波動作での損失の低減と、高周波信号遮断時の電流変化の抑制と、を図っている。
図6は、図5の横軸をSiC基板の室温での抵抗率とした図である。前述したように、(Ec−Ef)の範囲は基板中の不純物(ドナー、アクセプタ及び遷移金属)の種類と量によって変化する。そして、(Ec−Ef)が変化することで、基板の導電型と抵抗率も変化する。図6のように、SiC基板10の(Ec−Ef)が小さい場合、SiC基板10がn型の導電型を示す傾向になり、特に室温での抵抗率が1×1022Ω・cm以下を示す場合、電流変化率は0.3以下となる。一方、抵抗率が1×1022Ω・cm以下であっても、SiC基板10の(Ec−Ef)が大きい場合は導電型がp型を示す傾向にあり、その場合は、電流変化率を小さくすることができない。また、SiC基板10が半絶縁性となり、高周波動作での損失が抑制されるには、室温での抵抗率は1×10Ω・cm以上であることが好ましい。したがって、SiC基板10がn型の導電型を示し、且つ、室温での抵抗率を1×10Ω・cm以上且つ1×1022Ω・cm以下とする材料で構成することで、高周波動作での損失を抑制しつつ、高周波信号遮断時の電流変化を抑制することができる。SiC基板10がn型の導電型で、抵抗率が1×10Ω・cm以上1×1022Ω・cm以下であることは、SiC基板10に存在するn型のキャリア濃度が1×1013/cm以下であることを意味する。
次に、AlN層12の厚さを50nm以下にすることについて説明する。(Ec−Ef)が異なる複数のSiC基板10を用い、AlN層12の厚さを50nm及び100nmとした以外は、図5の測定をした構成と同じにした複数の半導体装置を作製し、高周波信号遮断時の電流変化を測定した。つまり、AlN層12上のGaN層14の厚さは、1μmである。図7は、図5にAlN層12の厚さが50nm及び100nmの場合の測定結果を加えた図である。図7中の四角印はAlN層12の厚さが100nmの場合の測定結果であり、三角印はAlN層12の厚さが50nmの場合の測定結果であり、ひし型印は20nmの場合の測定結果である。図7では、AlN層12の厚さと電流変化率との関係が分かる。
図7のように、AlN層12の厚さが20nm及び50nmの場合では、SiC基板10の(Ec−Ef)を1.43eV以下にすることで、電流変化率を小さくすることができる。一方、AlN層12の厚さが100nmの場合では、SiC基板10の(Ec−Ef)を1.43eV以下にしても、電流変化率を小さくすることは難しい。これは、AlN層12が厚い場合では、AlN層12自身のピエゾ電荷によってAlN層12のGaN層14側の(Ec−Ef)が大きくなり、SiC基板10とは無関係に、GaN層14のAlN層12に近い領域に形成される電子トラップが活性になるためと考えられる。したがって、AlN層12の厚さを50nm以下にすることで、GaN層14のAlN層12に近い領域に形成される電子トラップを不活性にして、高周波信号遮断時の電流変化の抑制を図っている。
次に、GaN層14の厚さを1.5μm以下にすることについて説明する。(Ec−Ef)が異なる複数のSiC基板10を用い、GaN層14の厚さを1.5μm及び2μmとした以外は、図5の測定をした構成と同じにした複数の半導体装置を作製し、高周波信号遮断時の電流変化を測定した。つまり、AlN層12の厚さは20nmである。図8は、図5にGaN層14の厚さが1.5μm及び2μmの場合の測定結果を加えた図である。図8中の四角印はGaN層14の厚さが2μmの場合の測定結果であり、三角印はGaN層14の厚さが1.5μmの場合の測定結果であり、ひし形印は1μmの場合の測定結果である。図8では、GaN層14の厚さと電流変化率との関係が分かる。
図8のように、GaN層14の厚さが1μm及び1.5μmの場合では、SiC基板10の(Ec−Ef)を1.43eV以下にすることで、電流変化率を小さくすることができる。一方、GaN層14の厚さが2μmの場合では、GaN層14に形成される電子トラップの影響を抑制することが難しくなり、SiC基板10の(Ec−Ef)を1.43eV以下にしても、電流変化率を小さくする効果が期待できない。したがって、GaN層14の厚さを1.5μm以下にすることで、高周波信号遮断時の電流変化の抑制を図っている。
以上のように、実施例1によれば、(Ec−Ef)が0.67eV以上且つ1.43eV以下である半絶縁性のSiC基板10を用いている。あるいは、n型の導電型を有し、室温での抵抗率が1×10Ω・cm以上且つ1×1022Ω・cm以下である半絶縁性のSiC基板10を用いている。そして、SiC基板10上に設けられたAlN層12の厚さを50nm以下とし、AlN層12上に設けられたGaN層14の厚さを1.5μm以下にしている。これにより、図5から図8で説明したように、高周波信号遮断時の電流変化を抑制することができる。本発明者は、(Ec−Ef)が0.67eV以上且つ1.43eV以下である半絶縁性のSiC基板10が、GaN層14のAlN層12に近い領域に形成される電子トラップの活性、不活性を制御できる知見を得た。さらに、本発明者は、この知見を基に、電流変化の制御では、SiC基板10上のAlN層12及びGaN層14それぞれの厚みが起因することも突き止めた。つまり、本発明は、電流変化の抑制のために、所望の半絶縁性のSiC基板10と50nm以下の厚さのAlN層12及び1.5μm以下の厚さのGaN層14との組み合わせが必要不可欠であることの知見に伴い創出されたものである。
高周波動作の損失と高周波信号遮断時の電流変化とをより抑制する観点から、SiC基板10の(Ec−Ef)は、0.7eV以上且つ1.4eV以下の場合が好ましく、0.85eV以上且つ1.3eV以下の場合がより好ましく、0.9eV以上且つ1.2eV以下の場合がさらに好ましい。SiC基板10の室温での抵抗率は、1×1010Ω・cm以上且つ1×1020Ω・cm以下の場合が好ましく、1×1011Ω・cm以上且つ1×1018Ω・cm以下の場合がより好ましく、1×1012Ω・cm以上且つ1×1016Ω・cm以下の場合がさらに好ましい。
SiC基板10の(Ec−Ef)は、SiC基板10に導入されるドナー不純物及びアクセプタ不純物のバランスによって決定することができる。(Ec−Ef)の値は、高温でのホール測定法により得られた値に基づいて、物理定数に従って室温時の値と対照させることで得られる。ドナー不純物及びアクセプタ不純物を選択し、上記方法によって(Ec−Ef)を得ながら、本発明に定義される(Ec−Ef)が0.67eV以上且つ1.43eV以下を有するSiC基板10を実現する。ここで、ドナー不純物には、例えば窒素(N)、リン(P)、及び砒素(As)のいずれかを用いることができ、アクセプタ不純物には、例えばボロン(B)、アルミニウム(Al)、及びガリウム(Ga)のいずれかを用いることができる。本発明による(Ec−Ef)が0.67eV以上且つ1.43eV以下を有するSiC基板10は、n型の導電型で且つ抵抗率が1×10Ω・cm以上且つ1×1022Ω・cm以下となる。SiC基板10がn型の導電型を示すということは、SiC基板10に含まれるドナー不純物の濃度が、SiC基板10に含まれるアクセプタ不純物の濃度よりも多いことになる。
AlN層12の厚さが50nm以下の場合に、高周波信号遮断時の電流変化の抑制効果が得られるが、AlN層12が薄い方が、電流変化の抑制効果が大きい。図7と特許文献1の記載内容とを含めて考慮すると、AlN層12の厚さは、40nm以下の場合が好ましく、25nm以下の場合がより好ましく、20nm以下の場合がさらに好ましい。また、特許文献1に記載されているように、AlN層12の厚さが5nmよりも薄くなるとピンチオフ時のリーク電流が大きくなってしまう。なお、ピンチオフ時のリーク電流とは、半導体装置をオフさせたときにドレイン電極とソース電極との間に流れる電流のことである。したがって、ピンチオフ時のリーク電流の低減の観点から、AlN層12の厚さは5nm以上の場合が好ましく、7nm以上の場合がより好ましく、10nm以上の場合がさらに好ましい。
GaN層14の厚さが1.5μm以下の場合に、高周波信号遮断時の電流変化の抑制効果が得られるが、GaN層14が薄い方が、電流変化の抑制効果が大きい。したがって、GaN層14の厚さは、1.2μm以下の場合が好ましく、1μm以下の場合がより好ましい。また、GaN層14の厚さが0.5μmよりも薄くなると、結晶歪みのために電子の移動度が遅くなってしまう。したがって、GaN層14の厚さは、0.5μm以上の場合が好ましく、0.75μm以上の場合がより好ましく、1μm以上の場合がさらに好ましい。
GaN層14は、遷移金属及びアクセプタ不純物が意図的に添加されていないことが好ましい。この理由を以下に説明する。(Ec−Ef)が異なる複数のSiC基板10を用い、厚さ1μmのGaN層14にFe又は炭素(C)を意図的に添加した以外は、図5の測定をした構成と同じにした複数の半導体装置を作製し、高周波信号遮断時の電流変化を測定した。図9は、GaN層14にFe又はCを添加した場合の測定結果を図5に加えた図である。図9中の四角印はGaN層14に遷移金属であるFeが添加された場合の測定結果であり、三角印はアクセプタ不純物であるCが添加された場合の測定結果であり、ひし形印は不純物が意図的に添加されていない(i型)の場合の測定結果である。
図9のように、GaN層14に意図的な不純物が添加されていない(i型)場合では、SiC基板10の(Ec−Ef)を1.43eV以下にすることで、電流変化率を小さくすることができる。一方、GaN層14に遷移金属であるFeが意図的に添加されている場合では、SiC基板10の(Ec−Ef)を1.43eV以下にしても、電流変化率はあまり小さくならない。したがって、高周波信号遮断時の電流変化を抑制するためには、GaN層14には遷移金属が意図的に添加されていない場合が好ましい。また、GaN層14にアクセプタ不純物であるCが意図的に添加されている場合では、SiC基板10の(Ec−Ef)を1.43eV以下にすると、電流変化率は多少低下するが、その低下率は小さい。したがって、高周波信号遮断時の電流変化を抑制するためには、GaN層14にはアクセプタ不純物も添加されていない場合が好ましい。このように、GaN層14に遷移金属及びアクセプタ不純物が添加された場合に電流変化率が小さくならないのは、これら遷移金属及びアクセプタ不純物が電子トラップとして作用するためと考えられる。
GaN層14に遷移金属及びアクセプタ不純物が意図的に添加されていないとは、例えば、GaN層14をMOCVD法で成長させる際に、GaN層14を成長させるための原料ガス以外に、遷移金属及びアクセプタ不純物を含む原料ガスを用いないことを言う。したがって、GaN層14を成長させるための原料ガスだけを用いて成長させた際に、GaN層14に僅かに含まれるアクセプタ不純物等は意図的に添加しているとは言わない。例えば、GaN層14中の遷移金属及びアクセプタ不純物それぞれの濃度が5×1016/cm以下である場合、遷移金属及びアクセプタ不純物を意図的に添加していないと言える。遷移金属及びアクセプタ不純物それぞれの濃度が1×1017/cm以下であると、遷移金属及びアクセプタとして機能しないためである。GaN層14中の遷移金属とアクセプタ不純物とは少ない方が好ましいことから、遷移金属及びアクセプタ不純物それぞれの濃度は、1×1016/cm以下の場合がより好ましく、5×1015/cm以下の場合がさらに好ましい。遷移金属としては、Feの他、チタン(Ti)、バナジウム(V)、クロム(Cr)、マンガン(Mn)、コバルト(Co)、ニッケル(Ni)、銅(Cu)が挙げられ、また、アクセプタ不純物としては、Cの他、マグネシウム(Mg)、ボロン(B)が挙げられ、これらが意図的に添加されていないことが好ましい。
電子供給層16としてAlGaN層の場合を例に示したが、GaNよりもバンドギャップが大きければ、AlGaN層以外の窒化物半導体を用いてもよい。例えば、電子供給層16としてInAlN層又はInAlGaN層を用いることもできる。なお、窒化物半導体とは、GaN、InN、AlN、AlGaN、InGaN、InAlN、InAlGaN等のことをいう。実施例1の図4では、電子供給層16上にキャップ層が設けられていないが、キャップ層が設けられている場合でもよい。キャップ層として、例えばGaN層を用いることができる。
実施例2では、実施例1の図4と同様な構造をした実施例2の半導体装置について、製造方法を交えて説明する。実施例2の半導体装置の製造方法は、まず、n型の導電型を示し、室温での抵抗率が1×10Ω・cmである半絶縁性のSiC基板10を準備する。このようなSiC基板10は、SiC基板10中のドナー不純物(N、P、As)の濃度とアクセプタ不純物(B、Al、Ga)の濃度とのバランスを取る事で得られる。
SiC基板10上に、例えばMOCVD(有機金属気相成長)法を用いて、以下の条件にてAlN層12を成長させる。
原料ガス :トリメチルアルミニウム(TMA)、アンモニア(NH
成長温度 :1100℃
圧力 :100torr
V/III比:1000
厚さ :20nm
続いて、例えばMOCVD法を用いて、以下の条件にて、AlN層12上にGaN層14を成長させる。
原料ガス:トリメチルガリウム(TMG)、NH
成長温度:1080℃
圧力 :100torr
厚さ :1μm
続いて、例えばMOCVD法を用いて、以下の条件にて、GaN層14上にAlGaN層からなる電子供給層16を成長させる。
原料ガス :TMA、TMG、NH
成長温度 :1080℃
圧力 :100torr
厚さ :25nm
Al組成比:20%
続いて、電子供給層16上に、例えばプラズマCVD法を用いて、SiN膜からなる厚さ100nmの保護膜26を形成する。なお、電子供給層16と保護膜26との間にn型GaN層を介在させてもよい。その後、電子供給層16上に、例えば蒸着法及びリフトオフ法を用いて、SiC基板10側からNi層とAu層とが積層されたゲート電極20を形成する。ゲート電極20の両側に、例えば蒸着法及びリフトオフ法を用いて、SiC基板10側からTi層とAl層とが積層されたオーミック電極であるソース電極22とドレイン電極24とを形成する。ゲート長は、例えば0.9μmであり、ソース−ゲート間距離は、例えば1.5μmであり、ゲート−ドレイン間距離は、例えば7μmである。
実施例2の半導体装置のピンチオフ時のリーク電流を測定した。ピンチオフ時のリーク電流は、ドレイン電圧が50V、ゲート電圧が(閾値電圧−0.5V)のときの、単位ゲート幅あたりのドレイン電流として定義した。その結果、ピンチオフ時のリーク電流は、3×10−6A/mmであった。また、高周波信号遮断時の電流変化率についても測定した。電流変化率の測定は、ドレイン電圧が50Vの条件で半導体装置を飽和出力にて1分間動作させた後、高周波信号を遮断して0.01秒後の電流変化率を測定した。その結果、電流変化率は0.3であった。
ここで、p型の導電型を示し、室温での抵抗率が1×10Ω・cmである半絶縁性のSiC基板を用いた以外は、実施例2と同じ方法で作製した比較例1の半導体装置についても、実施例2と同じ方法で、ピンチオフ時のリーク電流と高周波信号遮断時の電流変化率とを測定した。その結果、ピンチオフ時のリーク電流は2×10−A/mmで、高周波信号遮断後0.01秒の電流変化率は0.9であった。
比較例1のように、SiC基板10の抵抗率が1×10Ω・cm以上且つ1×1022Ω・cm以下であって、AlN層12の厚さが50nm以下であり、GaN層14の厚さが1.5μm以下である場合でも、SiC基板10の導電型がp型の場合では、電流変化率は大きくなることが確認された。一方、実施例2のように、SiC基板10にn型の導電型を用いた場合では、電流変化率が0.3と小さくなることが確認された。また、ピンチオフ時のリーク電流に関しては、実施例2は比較例1と同程度に十分低減されることが確認された。なお、SiC基板10の導電型は、SiC基板10の抵抗率に温度をかけて抵抗率の温度係数を求め、この抵抗率の温度係数からn型又はp型であるかを判断することができる。また、SIMS(2次イオン質量分析法)の分析から不純物を特定することでn型又はp型であるかの判断をすることもできる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 SiC基板
12 AlN層
14 GaN層
16 電子供給層
18 2DEG
20 ゲート電極
22 ソース電極
24 ドレイン電極
26 保護膜
30 電子トラップ
32 電子トラップ

Claims (9)

  1. 伝導帯下端のエネルギーをEcとし、フェルミエネルギーをEfとした場合のEcとEfとの差であるEc−Efが、0.67eV以上且つ1.43eV以下である半絶縁性のSiC基板と、
    前記SiC基板上に設けられた、厚さが50nm以下のAlN層と、
    前記AlN層上に設けられた、厚さが1.5μm以下のGaN層と、
    前記GaN層上に設けられた、GaNよりもバンドギャップが大きい電子供給層と、
    前記電子供給層上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備えることを特徴とする半導体装置。
  2. 前記SiC基板は、n型の導電型を有し、室温での抵抗率が1×10Ω・cm以上且つ1×1022Ω・cm以下であることを特徴とする請求項1記載の半導体装置。
  3. n型の導電性を有し、室温での抵抗率が1×10Ω・cm以上且つ1×1022Ω・cm以下である半絶縁性のSiC基板と、
    前記SiC基板上に設けられた、厚さが50nm以下のAlN層と、
    前記AlN層上に設けられた、厚さが1.5μm以下のGaN層と、
    前記GaN層上に設けられた、GaNよりもバンドギャップが大きい電子供給層と、
    前記電子供給層上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備えることを特徴とする半導体装置。
  4. 前記SiC基板は、伝導帯下端のエネルギーをEcとし、フェルミエネルギーをEfとした場合のEcとEfとの差であるEc−Efが、0.67eV以上且つ1.43eV以下であることを特徴とする請求項3記載の半導体装置。
  5. 前記GaN層は、遷移金属が意図的に添加されていないことを特徴とする請求項1から4のいずれか一項記載の半導体装置。
  6. 前記GaN層は、アクセプタ不純物が意図的に添加されていないことを特徴とする請求項1から5のいずれか一項記載の半導体装置。
  7. 前記SiC基板に含まれるドナー不純物の濃度は、前記SiC基板に含まれるアクセプタ不純物の濃度よりも多いことを特徴とする請求項1から6のいずれか一項記載の半導体装置。
  8. 前記ドナー不純物は、窒素、リン、および砒素のいずれかであり、前記アクセプタ不純物はボロン、アルミニウム、およびガリウムのいずれかであることを特徴とする請求項7記載の半導体装置。
  9. 前記電子供給層は、AlGaN層、InAlN層、およびInAlGaN層のいずれかであることを特徴とする請求項1から8のいずれか一項記載の半導体装置。
JP2012288596A 2012-12-28 2012-12-28 半導体装置 Pending JP2014130951A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012288596A JP2014130951A (ja) 2012-12-28 2012-12-28 半導体装置
US14/142,440 US9159821B2 (en) 2012-12-28 2013-12-27 Nitride semiconductor device with limited instantaneous current reduction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012288596A JP2014130951A (ja) 2012-12-28 2012-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2014130951A true JP2014130951A (ja) 2014-07-10

Family

ID=51016153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012288596A Pending JP2014130951A (ja) 2012-12-28 2012-12-28 半導体装置

Country Status (2)

Country Link
US (1) US9159821B2 (ja)
JP (1) JP2014130951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023026362A1 (ja) * 2021-08-24 2023-03-02

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692839B2 (en) * 2015-06-26 2020-06-23 Intel Corporation GaN devices on engineered silicon substrates
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
JP6396939B2 (ja) * 2016-03-31 2018-09-26 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP7384580B2 (ja) * 2019-06-24 2023-11-21 住友化学株式会社 Iii族窒化物積層体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096061A (ja) * 2002-07-11 2004-03-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP2011023431A (ja) * 2009-07-14 2011-02-03 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
JP2012142629A (ja) * 2005-06-10 2012-07-26 Cree Inc 炭化シリコン基板上のiii族窒化物エピタキシャル層
JP2012151234A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd 電界効果型トランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601441B2 (en) * 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
EP1998376B1 (en) * 2006-03-16 2011-08-03 Fujitsu Ltd. Compound semiconductor device and process for producing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096061A (ja) * 2002-07-11 2004-03-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP2012142629A (ja) * 2005-06-10 2012-07-26 Cree Inc 炭化シリコン基板上のiii族窒化物エピタキシャル層
JP2011023431A (ja) * 2009-07-14 2011-02-03 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
JP2012151234A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd 電界効果型トランジスタ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
D.L. BARRETT, J.P. MCHUGH, H.M. HOBGOOD, R.H. HOPKINS, P.G. MCMULLIN, R.C. CLARKE: "Growth of large SiC single crystals", JOURNAL OF CRYSTAL GROWTH, vol. 128, JPN6016034434, 1 March 1993 (1993-03-01), pages 358 - 362, XP024438640, ISSN: 0003394228, DOI: 10.1016/0022-0248(93)90348-Z *
HAIFENG SUN, ANDREAS R. ALT, HANSRUEDI BENEDICKTER, ERIC FELTIN, JEAN-FRANCOIS CARLIN, MARCUS GONSCH: "100-nm-Gate (Al,In)N/GaN HEMTs Grown on SiC With FT = 144 GHz", IEEE ELECTRON DEVICE LETTERS, vol. 31, no. 4, JPN6016034431, April 2010 (2010-04-01), US, pages 293 - 295, ISSN: 0003394226 *
M. KATO, K. KITO, AND M. ICHIMURA: "Deep levels affecting the resistivity in semi-insulating 6H-SiC", JOURNAL OF APPLIED PHYSICS, vol. 108, JPN6016034432, 14 September 2010 (2010-09-14), US, pages 053718, ISSN: 0003394227 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023026362A1 (ja) * 2021-08-24 2023-03-02
JP7401646B2 (ja) 2021-08-24 2023-12-19 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20140183563A1 (en) 2014-07-03
US9159821B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
US9190508B2 (en) GaN based semiconductor device
US9245991B2 (en) Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
JP5810293B2 (ja) 窒化物半導体装置
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
US20120025203A1 (en) Semiconductor device
JP2014179546A (ja) 半導体装置
JP6330148B2 (ja) 半導体装置
JPWO2010084727A1 (ja) 電界効果トランジスタ及びその製造方法
JP2011166067A (ja) 窒化物半導体装置
JP6640687B2 (ja) 半導体装置
CN106935644B (zh) 半导体装置
US20160211357A1 (en) Semiconductor device
JP5870574B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2014130951A (ja) 半導体装置
US10367088B2 (en) Nitride semiconductor device
JP2013008836A (ja) 窒化物半導体装置
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP2015115371A (ja) 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード
US20150129889A1 (en) Semiconductor device and semiconductor substrate
US20160211358A1 (en) Semiconductor device
JP2012028706A (ja) 半導体装置
KR101427280B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
US9627489B2 (en) Semiconductor device
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404