JP2014128053A

JP2014128053A - トランジスタの駆動装置及びその駆動方法

Info

Publication number: JP2014128053A
Application number: JP2012280952A
Authority: JP
Inventors: Junya Tajima; 準也田島; Isao Saotome; 勲五月女
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2012-12-25
Filing date: 2012-12-25
Publication date: 2014-07-07

Abstract

【課題】トータル損失が最小となるゲート電流値の具体的で、かつ容易な算出方法を可能にしたトランジスタの駆動装置及びその駆動方法を提供すること。
【解決手段】ドレイン電流検出部１は、トランジスタ６のドレイン電流Ｉｄを検出する。記憶部３は、温度検出部２により検出された温度情報とトランジスタのオン抵抗Ｒｏｎとゲート電流Ｉｇとの関係を示す情報とが対応付けて記憶する。ゲート電流演算部７は、記憶部に接続され、ドライブ損失と導通損失の和が低減される最適ゲート電流Ｉｇｍｉｎを演算する。選択部４は、温度検出部により検出された温度情報に基づいて記憶部に含まれるトランジスタのオン抵抗とゲート電流との関係を示す情報を選択する。ゲート電流制御部５は、選択部４の出力とドレイン電流検出部の出力とに基づき、トランジスタのゲート電流を制御する。
【選択図】図３

Description

本発明は、トランジスタの駆動装置及びその駆動方法に関し、より詳細には、チョッパやインバータに用いられる半導体スイッチング素子のゲート駆動回路に係るトランジスタの駆動装置及びその駆動方法に関する。

従来から半導体スイッチング素子を使用する電力変換装置は、電力変換効率に優れた特性を有するため、エネルギーの効率的利用の観点から極めて広い範囲で利用されている。半導体スイッチング素子としては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や、静電誘導型トランジスタ（ＳＩＴ）、電界効果型トランジスタ（ＦＥＴ）などの電圧駆動型の素子と、バイポーラモード静電誘導型トランジスタ（ＢＳＩＴ）やバイポーラ接合型トランジスタ（ＢＪＴ）などの電流駆動型の素子がある。

炭化珪素（ＳｉＣ）は、シリコンと比較してバンドギャップが広く絶縁破壊電界強度が１０倍以上大きいことから、特に、パワー半導体素子の分野でシリコンに置き換わるべき新しい半導体材料として注目されている。特に、その応用範囲の広さから実現が期待されている炭化珪素ユニポーラ型スイッチング素子としては、金属−酸化膜−半導体型トランジスタ（ＭＯＳＦＥＴ）及び静電誘導型トランジスタ（ＳＩＴ又はＪＦＥＴ）が挙げられるが、ＭＯＳＦＥＴは、酸化膜／半導体界面の高い界面準位密度の影響でチャネル部分の抵抗が非常に高い事が大きな問題となっている。一方、ＳＩＴは、固体中にチャネルが形成されることから、炭化珪素中の高い電子移動度（〜９００ｃｍ^２／Ｖｓ）をそのまま生かすことができるため、炭化珪素の物性限界に近い低オン抵抗化が可能であると期待されている。

また、特に、炭化珪素（ＳｉＣ）を用いたパワー素子の中でも、炭化珪素静電誘導型トランジスタ（ＳｉＣ−ＳＩＴ；ＳｔａｔｉｃＩｎｄｕｃｔｉｏｎＴｒａｎｓｉｓｔｏｒ）は、ＳｉＣ結晶中の高い電子移動度（〜９００ｃｍ^２／Ｖｓ）をそのまま生かせる、超低オン抵抗、高速スイッチング素子として期待されている。また、炭化珪素接合型電界効果トランジスタ（ＳｉＣ−ＪＦＥＴ；ＪｕｎｃｔｉｏｎＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）は、耐圧が高くスイッチング速度が速く、使用できる温度も高温まで可能なので、大電力用スイッチング素子として使用が増大している。

炭化珪素静電誘導型トランジスタ（ＳｉＣ−ＳＩＴ）及び炭化珪素接合型電界効果トランジスタ（ＳｉＣ−ＪＦＥＴ）は、ゲート電位を正方向に上昇させるほどオン抵抗が低減するが、ゲートにＰＮ接合が存在するため拡散電位Ｖｂｉ以上のゲート電圧を印加すると順方向電流が流れ、ドライブ損失が増加してしまうという問題がある。したがって、遷移終了後の定常状態では、拡散電位Ｖｂｉ未満のゲート電圧でトランジスタをオン・オフ制御させる電圧駆動型素子として使用するか、もしくはドライブ損失を犠牲して拡散電位Ｖｂｉ以上の駆動電圧にゲート電圧を固定してオン抵抗を微小に抑える駆動方法が取られる。後者のように、ゲート電流を流して使用する場合、ドライブ損失と導通損失の和が最小となる最適ゲート電流値が存在するが、最適ゲート電流値は、ＳＷ（スイッチング）素子のジャンクション温度や出力電流の変動に合わせて変化する。

例えば、特許文献１に記載のものは、電流制御型半導体スイッチング素子を使用する電力変換装置におけるスイッチング素子の駆動装置に関するもので、この駆動装置は、スイッチング素子のベース又はゲートに接続された出力本線と、エミッタ又はソースに接続された出力帰線とを備え、コレクタ電流又はドレイン電流を検出するコレクタ電流検出手段と、ベース電流又はゲート電流を制御するベース電流制御手段が設けられている。このベース電流制御手段は、コレクタ電流検出手段からのコレクタ電流信号に基づいてスイッチング素子における導通損失と駆動電力の和が全体として減少されるようにベース電流を制御するものである。
また、例えば、特許文献２には、炭化珪素静電誘導型トランジスタ（ＳｉＣ−ＳＩＴ）が開示されている。また、特許文献３には、炭化珪素接合型電界効果トランジスタ（ＳｉＣ−ＪＦＥＴ）が開示されている。

特開２００１−７８４３５号公報特開２０１１−２５４０８７号公報特開２００２−７６０２０号公報

しかしながら、上述した特許文献１には、コレクタ／ドレイン電流、ジャンクション温度、バラツキに応じてエネルギーロスが最小となる最適ベース／ゲート電流で電流駆動型素子を駆動する装置が示されているものの、最適ベース／ゲート電流値の具体的な算出方法に関しては触れられていない。また、最適なベース／ゲート電流を演算する際、ドライブ電圧に応じて最適ゲート電流値が変動することが加味されていない。このため、使用者は駆動条件が変わるたびに莫大な量のデータを取得して最適なベース／ゲート電流を求める必要があり、実用上は多大な時間と労力を費やすこととなる。さらに、電圧駆動型素子に関する記述がないため、電圧駆動型素子を使用する場合にエネルギーを抑制する駆動条件が不明である。

また、上述した特許文献２及び３には、それぞれＳｉＣ−ＳＩＴ及びＳｉＣ−ＪＦＥＴが開示されているだけであって、駆動装置については何ら開示されていない。
本発明は、電圧駆動型素子である炭化珪素静電誘導型トランジスタ（ＳｉＣ−ＳＩＴ）及び炭化珪素接合型電界効果トランジスタ（ＳｉＣ−ＪＦＥＴ）の導通時のドライブ損失と導通損失の和を低減し、電力変換効率を向上させる駆動条件を容易に決定する方法と駆動装置を提案するものである。また、本発明は、電圧駆動型素子であるＳｉＣ−ＳＩＴ及びＳｉＣ−ＪＦＥＴを駆動する際、エネルギーロスを抑制する方法を提案するものである。

図１（ａ），（ｂ）は、パワートランジスタのエネルギー損失を説明するための図で、図１（ａ）はパワートランジスタの等価回路図、図１（ｂ）はドレイン電圧波形とドレイン電流波形と各損失との関係を示す図である。パワートランジスタは、電力用半導体デバイスの一種として知られている。このパワートランジスタは、図１（ａ）に示すように、ゲートに印加する電圧によって、ドレインとソースの間の導通を制御し、これによりドレイン又はソースに接続された負荷に対する電力供給を制御することができる。
この種のパワートランジスタは、電力変換の際に“発熱”としてエネルギーが損失するので、この損失を最小限に抑えたいという要望がある。

また、図１（ａ）に示したパワートランジスタにおいては、図１（ｂ）に示すように、ドレイン電圧波形とドレイン電流波形との交差部において、スイッチング損失が発生する。このスイッチング損失は、オン・オフ動作の遷移期間中の電流と電圧の重なりによる損失である。また、スイッチング損失に続く導通損失は、オン時に流れるドレイン電流とトランジスタの抵抗で決まる値である。

つまり、トランジスタのエネルギー損失は、スイッチング損失と導通損失とドライブ損失の総和として表される。本発明は、このうちの導通損失とドライブ損失に着目することにより、電力変換効率を向上させる駆動条件を容易に決定する方法と駆動装置を提案するものである。
まず、損失に関して、トータル損失は、ドライブ損失＋導通損失＋ＳＷ（スイッチング）損失の和で表現されるが、ゲート電流値を増やすと導通損失は低下するがドライブ損失が増加する。逆にゲート電流を抑えるとドライブ損失は低減するが導通損失が増加する。そこで、適切なゲート電流値を設定することでトータル損失が最小値となる条件を求めることが望まれる。

図２は、トランジスタの構造に基づく導通損失について説明するための図である。駆動対象のトランジスタは、静電誘導型トランジスタ（ＳｉＣ−ＳＩＴ）又は接合型電界効果トランジスタ（ＳｉＣ−ＪＦＥＴ）で、ゲート部分にＰＮ接合を有しており、空乏層幅を制御することでオン・オフ動作を行う電圧制御型素子である。
このような構成における導通損失は、オン抵抗とドレイン電流の２乗との積で表される。オン抵抗は、チャネルの空乏層幅に依存して、空乏層が狭いほど導通損失を小さくできる。したがって、できるだけオン時の空乏層を狭めたい。しかしながら、ゲートに拡散電位Ｖｂｉ以上のゲート電圧を印加するとゲート部分のダイオードがオンしてゲート電流が増加し、その結果、駆動回路側でのドライブ損失が増加することになる。したがって、導通損失を低減させながら、ドライブ損失を抑制するには、ゲート電流の選定が重要である。

本発明は、このような状況に鑑みてなされたもので、その目的とするところは、電圧駆動型素子であるトランジスタの導通時のドライブ損失と導通損失に着目し、それらの損失の和であるトータル損失が最小となるゲート電流値の具体的で、かつ容易な算出方法を可能にしたトランジスタの駆動装置及びその駆動方法を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、電圧駆動型素子であるトランジスタ（６）の導通時のドライブ損失と導通損失の和を低減するように構成されたトランジスタの駆動装置において、前記トランジスタ（６）のドレイン電流（Ｉｄ）を検出するドレイン電流検出部（１）と、前記トランジスタ（６）の温度情報を検出する温度検出部（２）と、該温度検出部（２）により検出された温度情報と前記トランジスタ（６）のオン抵抗（Ｒｏｎ）とゲート電流（Ｉｇ）との関係を示す情報とが対応付けて記憶された記憶部（３）と、該記憶部（３）に接続され、前記ドライブ損失と前記導通損失の和が低減される最適ゲート電流（Ｉｇｍｉｎ）を演算するゲート電流演算部（７）と、前記ゲート電流演算部（７）での演算結果に基づき電流源を選択する選択部（４）と、該選択部（４）の出力に基づき、前記トランジスタ（６）のゲート電流（Ｉｇ）を制御するゲート電流制御部（５）とを備えていることを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記ゲート電流演算部（７）で演算される前記最適ゲート電流Ｉｇｍｉｎと、前記温度検出部（２）で検出されたジャンクション温度Ｔｊでのオン抵抗（Ｒｏｎ）とゲート電流（Ｉｇ）の関係から求めたパラメータａと、前記ドレイン電流Ｉｄと、ドライブ電圧Ｖｇｅｎとの関係が、Ｉｇｍｉｎ＝Ｉｄ^２・ａ（Ｔｊ）／Ｖｇｅｎであることを特徴とする。
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記電圧駆動型素子が、炭化珪素静電誘導型トランジスタ又は炭化珪素接合型電界効果トランジスタであることを特徴とする。

また、請求項４に記載の発明は、電圧駆動型素子であるトランジスタ（６）の導通時のドライブ損失と導通損失の和を低減するように構成されたトランジスタの駆動方法において、前記トランジスタ（６）のドレイン電流（Ｉｄ）をドレイン電流検出部（１）により検出するステップと、前記トランジスタ（６）の温度情報を温度検出部（２）により検出するステップと、該温度検出部（２）により検出された温度情報と前記トランジスタ（６）のオン抵抗（Ｒｏｎ）とゲート電流（Ｉｇ）との関係を示す情報とが記憶部（３）により対応付けて記憶されるステップと、前記記憶部（３）に接続され、前記ドライブ損失と前記導通損失の和が低減される最適ゲート電流（Ｉｇｍｉｎ）をゲート電流演算部（７）で演算するステップと、前記ゲート電流演算部（７）での演算結果に基づき電流源を選択するステップと、該選択部（４）の出力に基づき、前記トランジスタ（６）のゲート電流（Ｉｇ）をゲート電流制御部（５）により制御するステップとを有することを特徴とする。

また、請求項５に記載の発明は、請求項４に記載の発明において、前記最適ゲート電流Ｉｇｍｉｎと、前記温度検出部（２）で検出されたジャンクション温度Ｔｊでのオン抵抗（Ｒｏｎ）とゲート電流（Ｉｇ）の関係から求めたパラメータａと、前記ドレイン電流Ｉｄと、ドライブ電圧Ｖｇｅｎとの関係が、Ｉｇｍｉｎ＝Ｉｄ^２・ａ（Ｔｊ）／Ｖｇｅｎであることを特徴とする。

本発明によれば、電圧駆動型素子であるトランジスタの導通時のドライブ損失と導通損失に着目し、それらの損失の和であるトータル損失が最小となるゲート電流値の具体的で、かつ容易な算出方法を可能にしたトランジスタの駆動装置及びその駆動方法を実現することができる。

（ａ），（ｂ）は、パワートランジスタのエネルギー損失を説明するための図である。トランジスタの構造に基づく導通損失について説明するための図である。本発明に係るトランジスタの駆動装置を説明するためのブロック構成図である。（ａ），（ｂ）は、炭化珪素接合型電界効果トランジスタの等価回路図と、その構成におけるゲート電流に対する消費電力失の関係を示す図である。オン抵抗のゲート電流依存性と近似式を示す図である。本発明に係る静電誘導型トランジスタ（ＳＩＴ）の駆動システム構成図である。各温度とドレイン電流での最適ゲート電流値を示す図である。（ａ）乃至（ｄ）は、最適ゲート電流値を使用した場合と固定ゲート電流値を使用した場合のエネルギーロスの差を示す図である。

以下、図面を参照して本発明の実施例について説明する。
図３は、本発明に係るトランジスタの駆動装置を説明するためのブロック構成図である。図中符号１はドレイン電流検出部、２は温度検出部（ジャンクション温度検出部）、３は記憶部（演算用パラメータ記憶部）、４は選択部（ゲート電流切替信号発生部）、５は駆動回路（ゲート電流制御部）、６は駆動トランジスタ、７はゲート電流演算部、８は電源、９は駆動回路電源、１０はインタフェースを示している。

本発明のトランジスタの駆動装置は、電圧駆動型素子であるトランジスタ６の導通時のドライブ損失と導通損失の和を低減するように構成されたトランジスタの駆動装置である。ドレイン電流検出部１は、トランジスタ６のドレイン電流Ｉｄを検出するものである。また、温度検出部２は、トランジスタ６の温度情報を検出するものである。
また、記憶部３は、温度検出部２により検出された温度情報とトランジスタ６のオン抵抗Ｒｏｎとゲート電流Ｉｇとの関係を示す情報とが対応付けて記憶されるものである。また、ゲート電流演算部７は、記憶部３に接続され、ドライブ損失と導通損失の和が低減される最適ゲート電流Ｉｇｍｉｎを演算するものである。

また、選択部４は、ゲート電流演算部７の出力を基づき、最も近い電流値を出力できる電流源を選択するものである。また、ゲート電流制御部５は、選択部４の出力とドレイン電流検出部１の出力とに基づき、トランジスタ６のゲート電流Ｉｇを制御するものである。
また、ゲート電流演算部７で演算される最適ゲート電流Ｉｇｍｉｎと、温度検出部２で検出されたジャンクション温度Ｔｊでのオン抵抗Ｒｏｎとゲート電流Ｉｇの関係から求めたパラメータａと、ドレイン電流Ｉｄと、駆動電圧Ｖｇｅｎとの関係が、Ｉｇｍｉｎ＝Ｉｄ^２・ａ（Ｔｊ）／Ｖｇｅｎ）である。

また、電圧駆動型素子は、炭化珪素静電誘導型トランジスタ又は炭化珪素接合型電界効果トランジスタであることが好ましい。
以下にトランジスタの導通時のドライブ損失と導通損失の和であるトータル損失のゲート電流依存性について説明する。
図４（ａ），（ｂ）は、炭化珪素接合型電界効果トランジスタの等価回路図と、その構成におけるゲート電流に対する消費電力失の関係を示す図で、図４（ａ）は、炭化珪素接合型電界効果トランジスタ（ＳｉＣ−ＪＦＥＴ）の等価回路図、図４（ｂ）は、そのゲート電流に対する消費電力の関係を示す図である。

図中の実線がトータル損失、破線がドライブ損失、一点鎖線が導通損失を示している。図４（ｂ）に示すように、ドライブ損失と導通損失の和であるトータル損失は、ゲート電流Ｉｇに対して極小値を有している。このトータル損失が極小値をとる最適ゲート電流値Ｉｇｍｉｎを算出する式について以下に説明する。
静特性の測定結果からＳｉＣ−ＳＩＴ、ＳｉＣ−ＪＦＥＴの場合、オン抵抗Ｒｏｎとゲート電流Ｉｇに次の関係式（１）が成立する。

Ｒｏｎ＝ａｌｎ（Ｉｇ）＋ｂ・・・（１）
式（１）に含まれるａ及びｂは、ジャンクション温度毎に固有の値を取る。関係式（１）を用いることで、オン抵抗Ｒｏｎは、ゲート電流Ｉｇを変数とする式として表現でき、ドライブ損失と導通損失の和が最小となるゲート電流値の算出式が求まる。
図５は、オン抵抗のゲート電流依存性と近似式を示す図で、市販されている炭化珪素接合型電界効果トランジスタ（ＳｉＣ−ＪＦＥＴ）でオン抵抗Ｒｏｎとゲート電流Ｉｇとジャンクション温度Ｔｊとの関係を測定し、対数近似した結果を示す図である。

以下に、ゲート電流値の算出方法について説明する。
システム側は、演算用パラメータ記憶部３と、ジャンクション温度（Ｔｊ）検出部２と、ドレイン電流（Ｉｄ）検出部１と、ドライブ電圧（Ｖｇｅｎ）検出部（図示せず）と、ゲート電流（Ｉｇ）切替信号発生部４とを備えている。ユーザーは、事前に測定した各ジャンクション温度（Ｔｊ）でのオン抵抗とゲート電流値の関係式から求めたパラメータａを演算用パラメータ記憶部３にテーブルデータとして保存する。検出されたドレイン電流Ｉｄと、ジャンクション温度Ｔｊと、ドライブ電圧Ｖｇｅｎの値をＡ／Ｄ変換後に演算用パラメータ記憶部３に格納する。検出されたジャンクション温度Ｔｊに応じて演算用パラメータ記憶部３からパラメータａを選定し、ゲート電流演算部７に掃き出し、パラメータａと検出したドレイン電流Ｉｄと、ドライブ回路使用者が事前に設定したドライブ電圧Ｖｇｅｎを用いて式（２）からドライブ損失と導通損失の和が低減される最適ゲート電流値Ｉｇｍｉｎを計算する。

その後、ゲート電流演算部７での計算結果をもとにゲート電流切替信号発生部４で最適な電流源を選定し、ゲート電流Ｉｇを出力させる。以上の手法を用いることで、ユーザーは、事前にａ（Ｔｊ）だけを測定しておけば、駆動条件が変化しても逐一データの取り直しをせずにエネルギーロスが最小となるゲート電流Ｉｇｍｉｎを容易に決定することができる。

Ｉｇｍｉｎ＝Ｉｄ^２・ａ（Ｔｊ）／Ｖｇｅｎ・・・（２）
電力変換機器などでスイッチング（ＳＷ）素子を駆動すると、トータル損失は、以下の式（３）乃至式（５）で表される。
Ｅｔｏｔａｌ＝Ｅｄｒｉｖｅ＋Ｅｃｏｎ＋Ｅｓｗ・・・（３）
Ｅｄｒｉｖｅ＝Ｖｇｅｎ・Ｉｇ・Ｄ・・・（４）
Ｅｃｏｎ＝Ｉｄ^２・Ｒｏｎ（Ｔｊ，Ｉｇ）・Ｄ・・・（５）

ここで、Ｅｔｏｔａｌはトータル損失、Ｅｄｒｉｖｅはドライブ損失、Ｅｃｏｎは導通損失、ＥｓｗはＳＷ損失、Ｖｇｅｎはドライブ電圧、Ｄはデューテイー比、Ｉｇはゲート電流、Ｔｊはジャンクション温度、Ｒｏｎ（Ｔｊ，Ｉｇ）はジャンクション温度Ｔｊでゲート電流Ｉｇを流した時のＳＷ素子のオン抵抗である。
ＳｉＣ−ＪＦＥＴやＳｉＣ−ＳＩＴの場合、Ｒｏｎ（Ｔｊ，Ｉｇ）を対数近似して以下の式（６）で表現することができる。

Ｒｏｎ（Ｔｊ，Ｉｇ）＝−ａ（Ｔｊ）・ｌｎ（Ｉｇ）＋ｂ（Ｔｊ）
・・・（６）
ａ（Ｔｊ），ｂ（Ｔｊ）は、ジャンクション温度のみに依存する値である。式（３）に式（４），（５），（６）を代入すると
Ｅｔｏｔａｌ＝Ｖｇｅｎ・Ｉｇ・Ｄ＋Ｉｄ^２・{−ａ（Ｔｊ）・ｌｎ（Ｉｇ）＋ｂ（Ｔｊ）}・Ｄ＋Ｅｓｗ・・・（７）
となり、Ｔｊ，Ｖｇｅｎが一定とすると、Ｅｔｏｔａｌは、Ｉｇを変数とする式になる。ＳｉＣ−ＪＦＥＴやＳｉＣ−ＳＩＴの場合、キャリアライフタイムが短く、遷移時間に影響を与えるほどのキャリアの蓄積が起こらないためＥｓｗは、Ｉｇに依存しない定数とみなすことができる。この事実を踏まえて、ＥｔｏｔａｌをＩｇで１階偏微分し０になる時のＩｇをＩｇｍｉｎとすると、Ｉｇｍｉｎは、以下の式（９）で表される。

∂Ｅｔｏｔａｌ／∂Ｉｇ＝−Ｉｄ^２・ａ（Ｔｊ）・Ｄ／Ｉｇ＋Ｖｇｅｎ・Ｄ
・・・（８）
∂Ｅｔｏｔａｌ／∂Ｉｇ＝０⇒Ｉｇｍｉｎ＝Ｉｄ^２・ａ（Ｔｊ）／Ｖｇｅｎ
・・・（９）
式（１０）でＥｔｏｔａｌをＩｇで２階偏微分した値が正になることから、式（９）で求めたＩｇｍｉｎはＥｔｏｔａｌを最小にするＩｇである。
∂Ｅｔｏｔａｌ／∂Ｉｇ^２＝Ｉｄ^２・ａ（Ｔｊ）・Ｄ／Ｉｇ^２＞０
・・・（１０）

したがって、Ｉｄ，ａ（Ｔｊ），Ｖｇｅｎが分かっていれば、トータルのエネルギー損失が最小となるＩｇｍｉｎを決定することが可能になる。３つのパラメータのうち、Ｖｇｅｎは、ドライブ回路の使用者もしくは設計者が完全に把握している固定の値である。また、Ｉｄは、一般的に電力変換機器では電流センサでモニタしている値であるため、リアルタイムに制御系にフィードバック可能な値である。ａ（Ｔｊ）は、素子固有の値でＴｊに依存するが、Ｔｙｐｉｃａｌ値を事前に測定しテーブルデータとして記憶部に保存してＴｊの測定結果を元にａを出力すれば３つのパラメータを随時取得することが可能になり、環境温度や出力が変動しても条件毎に最適なゲート電流値を自動的に算出しエネルギーロスを抑制することができる。

以下、本発明に係る静電誘導型トランジスタ（ＳＩＴ）に適用した実施例について説明する。
図６は、本発明に係る静電誘導型トランジスタ（ＳＩＴ）の駆動システム構成図である。図中符号２１はＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ；中央処理装置）、２２はＡ／Ｄコンバータ、２３はサーミスタ、２４はゲートドライバ、２５はＦＰＧＡ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅｇａｔｅａｒｒａｙ；集積回路）、２６はＰＷＭ（ｐｕｌｓｅｗｉｄｔｈｍｏｄｕｌａｔｉｏｎパルス幅変調）−ＩＣを示している。

最適ゲート電流値を求めるためのパラメータは、Ａ／Ｄコンバータ２２によるＡ／Ｄ変換後にＣＰＵ２１に記憶させ、ＣＰＵ２１で最適ゲート電流値の演算を行わせる。Ａ／Ｄコンバータ２２は、別途用意してもＣＰＵ内臓のものを使用しても構わない。
最適ゲート電流Ｉｇの算出に必要なパラメータの取得は、以下のように行う。トランジスタになるべく近い位置にサーミスタ２３を配置し、ケース温度Ｔｃを取得、その後、ケース温度Ｔｃの情報をジャンクション温度Ｔｊに変換してＣＰＵ２１へ書き込む。ゲート電流Ｉｄは、トランジスタのドレイン側に電流センサを取り付け、随時、値を取得する。モータなどのアプリの場合、各相の電流値をモニタしているため、ゲート電流値の選定の機構を設けるために新規に電流センサを設ける必要はなく、低コストで本発明を実施することが可能である。ドライブ電圧Ｖｇｅｎは、設計者／ユーザーが把握している値なので、事前に人が入力しても、ＣＰＵ２１で駆動回路の電源情報を読み取る方式でも構わない。読み取った値を使い式（９）を用いてＣＰＵ２１で最適ゲート電流値を計算する。

図７は、各温度とドレイン電流での最適ゲート電流値を示す図で、素子の温度が２５℃から１５０℃まで変化した時の最適ゲート電流値の計算結果を示している。
ドライブ回路上では、４種類の電流を出力可能な定電流源を実装しておき、先の演算結果をもとにＦＰＧＡ２５で最適ゲート電流値に最も近い定電流源を選定する。定電流電源は、出力するゲート電流が最適ゲート電流値Ｉｇｍｉｎの±３０％に収まるようなものを配置する。

図８（ａ）乃至（ｄ）は、最適ゲート電流値を使用した場合と固定ゲート電流値を使用した場合のエネルギーロスの差を示す図で、本発明の効果を示すため、ゲート電流値を固定してＳＷ素子を駆動した場合と最適なゲート電流値で駆動した場合のトータルエネルギー損失の比較結果を示している。縦軸は、最適ゲート電流値Ｉｇｍｉｎでトランジスタを駆動した場合のエネルギーロスＥｍｉｎと固定電流値Ｉｇで駆動した場合のエネルギーロスＥとの差を最適ゲート電流値Ｉｇｍｉｎでトランジスタを駆動した場合のエネルギーロスＥｍｉｎで割った値を示している。式で書くと“Ｅｍｉｎからのズレ”＝（Ｅｍｉｎ−Ｅ）／Ｅｍｉｎ。エネルギーロスの比較は、Ｉｄ＝５Ａ，１０Ａ，１５Ａ，２０Ａの４条件で温度４条件の計１６条件で行った。その結果より高温・大電流（Ｉｄ：大）であるほど、最適ゲート電流を使用した時の効果が大きくなり、ｉｄ＝２０Ａ、Ｔｊ＝１５０℃の条件の場合では最大１０％程度の損失低減を期待することができる。図７に示したように、温度に応じて最適ゲート電流値は室温基準で数倍のオーダーで変化するため、各条件に応じて最適なゲート電流値をリアルタイムで出力しなければ、数％のオーダーでエネルギーロスが増加することになる。

本発明は、大電力や高温下で扱われるアプリ、例えば、炭化珪素ＳＷ素子によるＨＥＶ・ＥＶ用インバータ等で効果が十分に期待される。
このようにして、電圧駆動型素子であるトランジスタの導通時のドライブ損失と導通損失に着目し、それらの損失の和であるトータル損失が最小となるゲート電流値の具体的で、かつ容易な算出方法を可能にした炭化珪素トランジスタの駆動装置を実現することができる。

本発明のトランジスタの駆動方法は、電圧駆動型素子であるトランジスタ６の導通時のドライブ損失と導通損失の和を低減するように構成されたトランジスタの駆動方法である。
まず、オン抵抗Ｒｏｎとゲート電流Ｉｇとの関係を示す情報をインタフェース１０から入力して、記憶部３に記憶させる。次に、ドライブ電圧の情報を駆動回路電源から取得、もしくはインタフェース１０から入力して記憶部３に値を保存する。次に、トランジスタ６のドレイン電流をドレイン電流検出部１により検出する。次に、トランジスタ６の温度情報を温度検出部２により検出する。次に、温度検出部２により検出された温度情報とトランジスタ６のオン抵抗Ｒｏｎとゲート電流Ｉｇとの関係を示す情報とが記憶部３により対応付けて記憶される。

次に、温度検出部２により検出された温度情報に基づいて記憶部３に含まれるトランジスタ６のオン抵抗Ｒｏｎとゲート電流Ｉｇとの関係を示す情報とドライブ電圧、ドレイン電流の値をゲート電流演算部７に出力し、ドライブ損失と導通損失の和が低減される最適ゲート電流Ｉｇｍｉｎをゲート電流演算部７で演算する。次に、ゲート電流演算部７の出力を基づき、選択部４で最も近い電流値を出力できる電流源を選択し、トランジスタ６のゲート電流Ｉｇをゲート電流制御部５により制御する。

また、最適ゲート電流Ｉｇｍｉｎと、温度検出部２で検出されたジャンクション温度Ｔｊでのオン抵抗Ｒｏｎとゲート電流Ｉｇの関係から求めたパラメータａと、ドレイン電流Ｉｄと、駆動電圧Ｖｇｅｎとの関係が、Ｉｇｍｉｎ＝Ｉｄ^２・ａ（Ｔｊ）／Ｖｇｅｎ）である。
このようにして、電圧駆動型素子であるトランジスタの導通時のドライブ損失と導通損失に着目し、それらの損失の和であるトータル損失が最小となるゲート電流値の具体的で、かつ容易な算出方法を可能にした炭化珪素トランジスタの駆動方法を実現することができる。

１ドレイン電流検出部
２温度検出部（ジャンクション温度検出部）
３記憶部（演算用パラメータ記憶部）
４選択部（ゲート電流切替信号発生部）
５駆動回路
６駆動トランジスタ
７ゲート電流演算部
８電源
９駆動回路電源
１０インタフェース
２１ＣＰＵ
２２Ａ／Ｄコンバータ
２３サーミスタ
２４ゲートドライバ
２５ＦＰＧＡ（集積回路）
２６ＰＷＭ（パルス幅変調）−ＩＣ

Claims

電圧駆動型素子であるトランジスタの導通時のドライブ損失と導通損失の和を低減するように構成されたトランジスタの駆動装置において、
前記トランジスタのドレイン電流を検出するドレイン電流検出部と、
前記トランジスタの温度情報を検出する温度検出部と、
該温度検出部により検出された温度情報と前記トランジスタのオン抵抗とゲート電流との関係を示す情報とが対応付けて記憶された記憶部と、
該記憶部に接続され、前記ドライブ損失と前記導通損失の和が低減される最適ゲート電流を演算するゲート電流演算部と、
前記ゲート電流演算部での演算結果に基づき電流源を選択する選択部と、
該選択部の出力に基づき、前記トランジスタのゲート電流を制御するゲート電流制御部と
を備えていることを特徴とするトランジスタの駆動装置。
前記ゲート電流演算部で演算される前記最適ゲート電流Ｉｇｍｉｎと、前記温度検出部で検出されたジャンクション温度Ｔｊでのオン抵抗とゲート電流の関係から求めたパラメータａと、前記ドレイン電流Ｉｄと、ドライブ電圧Ｖｇｅｎとの関係が、
Ｉｇｍｉｎ＝Ｉｄ^２・ａ（Ｔｊ）／Ｖｇｅｎ
であることを特徴とする請求項１に記載のトランジスタの駆動装置。
前記電圧駆動型素子が、炭化珪素静電誘導型トランジスタ又は炭化珪素接合型電界効果トランジスタであることを特徴とする請求項１又は２に記載のトランジスタの駆動装置。
電圧駆動型素子であるトランジスタの導通時のドライブ損失と導通損失の和を低減するように構成されたトランジスタの駆動方法において、
前記トランジスタのドレイン電流をドレイン電流検出部により検出するステップと、
前記トランジスタの温度情報を温度検出部により検出するステップと、
該温度検出部により検出された温度情報と前記トランジスタのオン抵抗とゲート電流との関係を示す情報とが記憶部により対応付けて記憶されるステップと、
前記記憶部に接続され、前記ドライブ損失と前記導通損失の和が低減される最適ゲート電流をゲート電流演算部で演算するステップと、
前記ゲート電流演算部での演算結果に基づき電流源を選択するステップと、
該選択部の出力に基づき、前記トランジスタのゲート電流をゲート電流制御部により制御するステップと
を有することを特徴とするトランジスタの駆動方法。
前記最適ゲート電流Ｉｇｍｉｎと、前記温度検出部で検出されたジャンクション温度Ｔｊでのオン抵抗とゲート電流の関係から求めたパラメータａと、前記ドレイン電流Ｉｄと、ドライブ電圧Ｖｇｅｎとの関係が、
Ｉｇｍｉｎ＝Ｉｄ^２・ａ（Ｔｊ）／Ｖｇｅｎ
であることを特徴とする請求項４に記載のトランジスタの駆動方法。