JP2014116735A - 信号処理回路 - Google Patents
信号処理回路 Download PDFInfo
- Publication number
- JP2014116735A JP2014116735A JP2012268337A JP2012268337A JP2014116735A JP 2014116735 A JP2014116735 A JP 2014116735A JP 2012268337 A JP2012268337 A JP 2012268337A JP 2012268337 A JP2012268337 A JP 2012268337A JP 2014116735 A JP2014116735 A JP 2014116735A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- circuit
- band limiting
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 321
- 230000003321 amplification Effects 0.000 claims abstract description 54
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 54
- 239000003990 capacitor Substances 0.000 claims description 137
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 claims description 15
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 claims description 13
- 230000010354 integration Effects 0.000 claims description 9
- 125000004122 cyclic group Chemical group 0.000 abstract description 62
- 238000010586 diagram Methods 0.000 description 13
- 238000005070 sampling Methods 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】巡回型A/D変換器2は、OPアンプ11の帯域を制限する帯域制限動作を実行するアンプ帯域制限回路10を備えている。アンプ帯域制限回路10による帯域制限動作は、制御回路9により制御される。制御回路9は、アンプ帯域制限回路10による帯域制限動作を実行した状態でC/V変換動作を実行するとともに、帯域制限動作を停止した状態で増幅動作およびA/D変換動作を実行する。
【選択図】図1
Description
(第1の実施形態)
以下、本発明の第1の実施形態について図1〜図6を参照しながら説明する。
図1は、車載用制御ICに用いられる容量式加速度センサおよびそのセンサ出力をA/D変換する巡回型A/D変換器の構成を示している。容量式加速度センサのセンサエレメント1は、コンデンサCE1、CE2を備えている。コンデンサCE1、CE2の静電容量は、加速度が加わらない状態において何れもCEとなっている。コンデンサCE1、CE2は、加速度が加わると、その加速度に応じて相補的に静電容量が変化する。例えば、所定の加速度が加わったことにより、コンデンサCE1の静電容量がΔC/2だけ増加すると(+ΔC/2)、コンデンサCE2の静電容量がΔC/2だけ減少する(−ΔC/2)。コンデンサCE1、CE2の一方の端子はそれぞれ端子FE1、FE2に接続されている。端子FE1、FE2には、駆動電圧Vsp、Vsmが交互に印加される。コンデンサCE1、CE2の他方の端子(相互接続点)は、巡回型A/D変換器2(信号処理回路に相当)の信号入力端子3に接続されている。
巡回型A/D変換器2は、A/D変換を実行するために本来備えている切替回路6、マルチプライングD/A変換器7などを用いて信号電荷SinをC/V変換した上で増幅し、その後、A/D変換回路8も用いてA/D変換を実行する。制御回路9は、A/D変換回路8とスイッチS1〜S3およびスイッチS10〜S16を制御して、図3に示すように信号電荷SinのC/V変換を実行し、その後、C/V変換により得られた電圧(変換電圧)を1回巡回させて(マルチプライングD/A変換器7に2回通過させて)増幅動作を実行し、その後、その増幅電圧を9回巡回させて(A/D変換回路8にA/D変換を10回実行させて)10ビットのA/D変換動作を実行する。
制御回路9は、増幅動作およびA/D変換動作に先立ってC/V変換動作(電圧変換動作に相当)を実行する。すなわち、切替回路6をマルチプライングD/A変換器7側、スイッチS10、S11を切替回路6側に切り替え、スイッチS1、S2、S13、S14、S16をオン、スイッチS3、S12、S15をオフとし、コンデンサCG、CS10、CS11、CFの電荷を初期化する(sampling)。この電荷初期化動作は、C/V変換動作の「リセット」に相当する。図4(a)は、上記リセットの期間(リセット期間と称す)における巡回型A/D変換器2の構成のうち、C/V変換動作に関わる構成を抽出して概略的に示している。図4(a)および図3に示すように、リセット期間中、センサエレメント1の端子FE1には電圧Vspが印加され、端子FE2には電圧Vsmが印加されている。また、OPアンプ11の反転入力端子および出力端子は、スイッチS14を介して短絡されている。このため、リセット期間におけるOPアンプ11の反転入力端子の電荷Qrは、グランド電位(0V)をVcomとすると、下記(1)式により表される。
Qr=(CE+ΔC/2)(Vsp−Vcom)+(CE−ΔC/2)(Vsm−Vcom) …(1)
Qc=(CE+ΔC/2)(Vsm−Vcom)+(CE−ΔC/2)(Vsp−Vcom)+CG(Vo−Vcom)…(2)
Qr=Qc …(3)
上記(1)〜(3)式により、C/V変換後の出力電圧Voは、下記(4)式により表される。
Vo=(ΔC/CG)(Vsp−Vsm)+Vcom …(4)
制御回路9は、C/V変換動作に続いて増幅動作を実行する。すなわち、スイッチS1、S2、S13、S16をオフとした後、スイッチS10、S11をVrefm側に切り替え、スイッチS3、S12、S15をオンとし、マルチプライングD/A変換器7を増幅動作させる(Amp(1))。
(CF+2・CS)(Vin−0)=2・CS(0−0)+CF(Vo−0) …(5)
Vo=(CF+2・CS)/CF・Vin=2・Vin …(6)
制御回路9は、A/D変換回路8のラッチ回路14に対しハイレベルのラッチ信号を出力する。そして、スイッチS10、S11を切替回路6側に切り替え、スイッチS13をオンしてコンデンサCS10、CS11に増幅電圧で電荷設定をする(Sampling)。電荷設定が完了すると、スイッチS13をオフし、その後スイッチS12をオンするとともにA/D変換回路8のA/D変換値に応じてスイッチS10、S11をVrefp側またはVrefm側に切り替えて電荷再分配を実行する(MD/A(1))。
以下、本発明の第2の実施形態について図7および図8を参照しながら説明する。
図7に示すように、本実施形態の巡回型A/D変換器21(信号処理回路に相当)は、巡回型A/D変換器2に対し、コンデンサCGに代えてコンデンサCG1、CG2およびスイッチS21を備えている点と、コンデンサCL1およびスイッチS17に代えてスイッチS22を備えている点とが異なる。この場合、スイッチS22(帯域制限用スイッチに相当)およびコンデンサCG2(負荷コンデンサに相当)により、OPアンプ11の帯域を制限する帯域制限動作を実行するアンプ帯域制限回路22(帯域制限手段に相当)が構成される。
以下、本発明の第3の実施形態について図9および図10を参照しながら説明する。
図9に示すように、巡回型A/D変換器31(信号処理回路に相当)は、巡回型A/D変換器2に対し、アンプ帯域制限回路10に代えて電流制御回路32(電流可変手段に相当)を備えている点が異なる。この場合、電流制御回路32が、OPアンプ11の帯域を制限する帯域制限動作を実行する帯域制限手段に相当する。
以下、本発明の第4の実施形態について図11を参照しながら説明する。
第1の実施形態では、巡回型A/D変換器2は、信号電荷SinをC/V変換した上で増幅し、その後、A/D変換を実行していた。しかし、例えば、信号電荷SinをC/V変換して得られる電圧が、既にA/D変換のダイナミックレンジに適している場合などには、増幅動作を省略することも考えられる。そこで、本実施形態の巡回型A/D変換器2は、信号電荷SinをC/V変換し、その後、C/V変換後の電圧のA/D変換を実行する。
図11に示すように、制御回路9は、A/D変換動作に先立って、第1の実施形態と同様のC/V変換動作を実行する(Sampling)。この場合も、制御回路9は、リセット期間ではスイッチS17をオフし、変換期間ではスイッチS17をオンする。つまり、アンプ帯域制限回路10による帯域制限動作が停止された状態でC/V変換動作の「リセット」が行われるとともに、上記帯域制限動作が実行された状態でC/V変換動作の「変換」が行われる。
図11に示すように、制御回路9は、C/V変換動作に続いてA/D変換動作を実行する。すなわち、A/D変換回路8のラッチ回路14に対しハイレベルのラッチ信号を出力する。そして、スイッチS1、S2、S16をオフとし、スイッチS3、S15をオンとしてコンデンサCS10、CS11にC/V変換後の出力電圧Voで電荷設定をする(Sampling)。電荷設定が完了すると、スイッチS13をオフし、その後スイッチS12をオンするとともにA/D変換回路8のA/D変換値に応じてスイッチS10、S11をVrefp側またはVrefm側に切り替えて電荷再分配を実行する(MD/A(1))。
以下、本発明の第5の実施形態について図12および図13を参照しながら説明する。
本実施形態では、図12に示すように、排ガスセンサ41からの検出電流Iinが信号入力端子3を介して巡回型A/D変換器2に入力されている。排ガスセンサ41は、例えば車両に搭載されるエンジンの排ガス中に含まれるNoxの濃度に応じて変化する検出電流Iinを出力する。なお、電流は単位時間あたりの電荷の移動量である。このため、本実施形態では、検出電流Iinが外部信号電荷に相当する。
Vo=Vcom−(Iin/CG)・t …(7)
以下、本発明の第6の実施形態について図14〜図16を参照しながら説明する。
図14に示すように、センサエレメント1のコンデンサCE1、CE2の一方の端子はそれぞれ端子FE1、FE2に接続されている。これら端子FE1、FE2は、それぞれ巡回型A/D変換器51の信号入力端子3p、3mに接続されている。コンデンサCE1、CE2の他方の端子(相互接続点)は、端子FEに接続されている。端子FEには、駆動電圧Vsp、Vsmが交互に印加される。
Qrp=(CE+ΔC/2)(Vsm−Vcom) …(8)
Qrm=(CE−ΔC/2)(Vsm−Vcom) …(9)
Qcp=(CE+ΔC/2)(Vsp−Vx)+CGp(Vop−Vx) …(10)
Qcm=(CE−ΔC/2)(Vsp−Vx)+CGm(Vom−Vx) …(11)
Qrp=Qcp …(12)
Qrm=Qcm …(13)
Vop−Vom=−(ΔC/(CE+CG))(Vsp−Vsm) …(14)
すなわち、C/V変換後のOPアンプ55の差動出力(Vop−Vom)は、コンデンサCE1、CE2の静電容量の変化ΔCを-(1/(CE+CG))(Vsp−Vsm)というゲインで増幅したものに相当する。
以下、本発明の第7の実施形態について図17および図18を参照しながら説明する。
本実施形態は、第1の実施形態に対し、A/D変換回路の構成を変更するとともに、そのA/D変換回路に帯域制限手段としての機能を持たせた点が異なる。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
上述した各実施形態では、変換電圧をマルチプライングD/A変換器7、53に2回通過(1回巡回)させることにより増幅したが、1回通過させた後にA/D変換を実行させてもよいし、3回以上通過(2回以上巡回)させた後にA/D変換を実行させてもよい。この通過回数(巡回数)を適宜設定することにより、A/D変換器にプログラマブルな可変ゲイン増幅器としての機能を持たせることができる。
帯域制限手段としては、上記各実施形態において説明した各構成(アンプ帯域制限回路10、22、電流制御回路32、A/D変換回路61)のうち、2つ以上の構成を組み合わせたものであってもよい。例えば、第2の実施形態の構成に対し、アンプ帯域制限回路10、22および電流制御回路32のうち、少なくとも何れか一つを追加してもよい。そうすれば、低ゲインでのC/V変換動作時にも帯域制限動作を実行することが可能となるため、低ゲインでC/V変換動作を行う際におけるS/N比の僅かな低下をも抑制することができる。
Claims (6)
- A/D変換回路(8、52、61)と、
前記A/D変換回路(8、52、61)の入力電圧と所定のアナログ電圧との差電圧を増幅した残余電圧を生成するものであって、アレイコンデンサ(CS10、CS11、CS10p、CS11p、CS10m、CS11m)、演算増幅器(11、55)および積分コンデンサ(CG、CG1、CG2、CGp、CGm、CF、CFp、CFm)を備える残余電圧生成回路(7、53)と、
前記残余電圧生成回路(7、53)から出力される電圧を前記A/D変換回路(8、52、61)および前記残余電圧生成回路(7、53)に入力する入力回路(6、6p、6m)と、
外部信号電荷を前記残余電圧生成回路(7、53)の前記演算増幅器(11、55)の入力端子に入力するか否かを切り替える入力切替回路(S1、S1p、S1m)と、
前記外部信号電荷を前記入力切替回路(S1、S1p、S1m)を介して前記残余電圧生成回路(7、53)に入力し、その残余電圧生成回路(7、53)から前記外部信号電荷に応じた電圧を出力させる電圧変換動作を実行し、その後、前記残余電圧生成回路(7、53)におけるアナログ電圧を前記A/D変換回路(8、52、61)から出力されるデジタル変換値のD/A変換値とした上で、前記外部信号電荷の変換電圧を前記入力回路(6、6p、6m)、前記A/D変換回路(8、52、61)および前記残余電圧生成回路(7、53)を通して巡回させることによりA/D変換するA/D変換動作を実行する制御回路(9、56)と、
前記演算増幅器(11、55)の帯域を制限する帯域制限動作を実行する帯域制限手段(10、22、32、54、61)と、
を備え、
前記制御回路(9、56)は、
前記帯域制限手段(10、22、32、54、61)による前記帯域制限動作を実行した状態で前記電圧変換動作を実行するとともに、前記帯域制限手段(10、22、32、54、61)による前記帯域制限動作を停止した状態で前記A/D変換動作を実行することを特徴とする信号処理回路。 - 前記帯域制限手段(10、22、54)は、前記演算増幅器(11、55)の出力端子と低インピーダンスラインとの間に接続された負荷コンデンサ(CG2、CL1)および帯域制限用スイッチ(S17、S22)の直列回路を備え、
前記制御回路(9、56)は、前記帯域制限動作を実行する際には前記帯域制限用スイッチ(S17、S22)をオンし、前記帯域制限動作を停止する際には前記帯域制限用スイッチ(S17、S22)をオフすることを特徴とする請求項1に記載の信号処理回路。 - 前記帯域制限手段は、前記演算増幅器(11、55)の駆動電流を可変する電流可変手段(32)を備え、
前記制御回路(9、56)は、前記帯域制限動作を実行する際には前記駆動電流が第1電流値となるように前記電流可変手段(32)を制御し、前記帯域制限動作を停止する際には前記駆動電流が前記第1電流値よりも大きい第2電流値となるように前記電流可変手段(32)を制御することを特徴とする請求項1に記載の信号処理回路。 - 前記A/D変換回路(61)は、容量式のコンパレータ回路(62)を含んで構成され、
前記帯域制限手段(61)は、前記コンパレータ回路(62)が備えるコンデンサ(C61〜C64)を前記演算増幅器(11、55)の出力端子と低インピーダンスラインとの間または前記コンパレータ回路(62)が備えるコンパレータ(CMP1、CMP2)の入力端子と低インピーダンスラインとの間に接続する接続切替手段(S61、S62、S64、S65)を備え、
前記制御回路(9、56)は、前記帯域制限動作を実行する際には前記コンデンサ(C61〜C64)を前記演算増幅器(11、55)の出力端子側に接続し、前記帯域制限動作を停止する際には前記コンデンサ(C61〜C64)を前記コンパレータ(CMP1、CMP2)の入力端子側に接続するように前記接続切替手段(S61、S62、S64、S65)を制御することを特徴とする請求項1に記載の信号処理回路。 - 前記制御回路(9、56)は、
前記電圧変換動作を実行した後、前記帯域制限手段(10、22、32、54、61)による帯域制限動作を停止した状態で、前記残余電圧生成回路(7、53)を用いて前記外部信号電荷の変換電圧を増幅する増幅動作を実行し、その後、前記変換電圧に代えて前記増幅した電圧をA/D変換する前記A/D変換動作を実行することを特徴とする請求項1〜4のいずれか一つに記載の信号処理回路。 - 前記A/D変換回路(52)、前記残余電圧生成回路(53)、前記入力回路(6p、6m)および前記入力切替回路(S1p、S1m)は、それぞれ差動動作可能に構成されていることを特徴とする請求項1〜5のいずれか一つに記載の信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268337A JP5853940B2 (ja) | 2012-12-07 | 2012-12-07 | 信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268337A JP5853940B2 (ja) | 2012-12-07 | 2012-12-07 | 信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014116735A true JP2014116735A (ja) | 2014-06-26 |
JP5853940B2 JP5853940B2 (ja) | 2016-02-09 |
Family
ID=51172335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012268337A Active JP5853940B2 (ja) | 2012-12-07 | 2012-12-07 | 信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5853940B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9784632B2 (en) | 2013-09-30 | 2017-10-10 | Denso Corporation | Sensor signal detection device |
CN110851003A (zh) * | 2019-11-19 | 2020-02-28 | 深圳市爱协生科技有限公司 | 一种主动式电容触控笔的笔压信息生成*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004194305A (ja) * | 2002-11-28 | 2004-07-08 | Sanyo Electric Co Ltd | 電流制御方法、その電流制御方法を利用可能な電流供給回路、半導体回路、ad変換装置、電子機器、および受信装置 |
JP2009130648A (ja) * | 2007-11-22 | 2009-06-11 | Olympus Corp | 信号処理システム |
JP2011205190A (ja) * | 2010-03-24 | 2011-10-13 | Denso Corp | A/d変換器 |
-
2012
- 2012-12-07 JP JP2012268337A patent/JP5853940B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004194305A (ja) * | 2002-11-28 | 2004-07-08 | Sanyo Electric Co Ltd | 電流制御方法、その電流制御方法を利用可能な電流供給回路、半導体回路、ad変換装置、電子機器、および受信装置 |
JP2009130648A (ja) * | 2007-11-22 | 2009-06-11 | Olympus Corp | 信号処理システム |
JP2011205190A (ja) * | 2010-03-24 | 2011-10-13 | Denso Corp | A/d変換器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9784632B2 (en) | 2013-09-30 | 2017-10-10 | Denso Corporation | Sensor signal detection device |
CN110851003A (zh) * | 2019-11-19 | 2020-02-28 | 深圳市爱协生科技有限公司 | 一种主动式电容触控笔的笔压信息生成*** |
Also Published As
Publication number | Publication date |
---|---|
JP5853940B2 (ja) | 2016-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018920B2 (ja) | A/d変換器 | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
JP5108449B2 (ja) | 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法 | |
JP2708007B2 (ja) | サンプル・ホールド回路 | |
JP4811339B2 (ja) | A/d変換器 | |
WO2010050293A1 (ja) | 逐次比較型ad変換回路 | |
JP3839027B2 (ja) | Ad変換器 | |
JP2010147992A (ja) | 増幅回路及びa/d変換器 | |
JP4470830B2 (ja) | 巡回型a/d変換器 | |
US7830159B1 (en) | Capacitor mismatch measurement method for switched capacitor circuits | |
JP6922533B2 (ja) | 電圧検出装置 | |
US6756928B2 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
JP5853940B2 (ja) | 信号処理回路 | |
US10312925B1 (en) | Multiplying DAC of pipelined ADC | |
US9019137B1 (en) | Multiplying digital-to-analog converter | |
JP2002374153A (ja) | 電圧比較回路 | |
JP5811069B2 (ja) | 巡回型a/d変換器 | |
WO2010038575A1 (ja) | 逐次比較型ad変換回路および制御用半導体集積回路 | |
JP3891426B2 (ja) | 集積回路及びa/d変換回路 | |
JP5457990B2 (ja) | スイッチトキャパシタ回路 | |
WO2014038197A1 (ja) | 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 | |
Lu | A 1.2 V 10-bit 5 MS/s CMOS cyclic ADC | |
JP3703387B2 (ja) | サンプル&ホールド回路 | |
JP2005303427A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151123 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5853940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |