JP2014022842A

JP2014022842A - 撮像素子および撮像素子の製造方法

Info

Publication number: JP2014022842A
Application number: JP2012157926A
Authority: JP
Inventors: Katsuhiko Nakano; 克彦中野; Tadao Isogai; 忠男磯貝; Naoki Okochi; 直紀大河内; Atsushi Kamashita; 敦釜下; Takayuki Kamekawa; 貴行亀川
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2012-07-13
Filing date: 2012-07-13
Publication date: 2014-02-03
Anticipated expiration: 2032-07-13
Also published as: JP6051636B2

Abstract

【課題】受光した被写体像を光電変換する画素が複数配列された撮像領域と、当該撮像領域から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器とが同一のチップに形成された撮像素子が知られている。撮像領域の増大に伴い、チップが大型化するという問題があった。
【解決手段】本発明の第１の態様における撮像素子は、画素が複数配列された撮像領域を含む撮像チップと、撮像チップに固定されて撮像領域を封止する光学素子と、撮像チップに光学素子と隣接して固定され、画素から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を少なくとも含む信号処理チップとを備える。
【選択図】図１

Description

本発明は、撮像素子および撮像素子の製造方法に関する。

受光した被写体像を光電変換する画素が複数配列された撮像領域と、当該撮像領域から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器とが同一のチップに形成された撮像素子が知られている。
［先行技術文献］
［特許文献］
［特許文献１］特開平７−２２２０６３号公報

撮像領域の増大に伴い、チップが大型化するという問題があった。

本発明の第１の態様における撮像素子は、画素が複数配列された撮像領域を含む撮像チップと、撮像チップに固定されて撮像領域を封止する光学素子と、撮像チップに光学素子と隣接して固定され、画素から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を少なくとも含む信号処理チップとを備える。

本発明の第２の態様における撮像素子の製造方法は、画素が複数配列された撮像領域が複数形成されたウェハ上に、光学素子を撮像領域のそれぞれに対応して貼着する貼着工程と、撮像領域を含む単位回路領域ごとに切り出して、光学素子が貼着された撮像チップに個片化する個片化工程と、画素から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を少なくとも含む信号処理チップを、撮像チップに光学素子と隣接して固定する固定工程とを有する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態の撮像素子の構成を示す図である。第１信号処理チップと第２信号処理チップが固定プレートに固定された状態を模式的に示す図である。撮像素子の製造方法を説明する図である。撮像素子の製造方法を説明する図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態の撮像素子１０の構成を示す図である。図１（ａ）は、撮像素子１０の模式的な上視図である。図１（ｂ）は、図１（ａ）のＡ−Ａ断面を模式的に示す断面図である。図１（ａ）では、後述する撮像領域１０１、接着層４００、接着剤５０１、５０２について、図１（ｂ）の各要素との対応関係を明確にすべく、図１（ｂ）と同一のハッチングを施している。撮像素子１０は、撮像チップ１００、光学素子２００、および信号処理チップ３００を含んで構成される。

撮像チップ１００は、図１（ａ）に示すように、上視した場合に矩形であり、中央部分に撮像領域１０１を有する。撮像領域１０１には、受光した被写体像を光電変換する画素が複数配列されている。撮像領域１０１は、オプティカルブラック領域を形成する画素を含んでいてもよい。撮像領域１０１の形状は、図１（ａ）に示すように、矩形である。

撮像チップ１００は、撮像領域１０１における対向する一対の辺の外縁部に電極パッド１０４、１０５を有する。図１（ａ）、（ｂ）に示すように、電極パッド１０４は、撮像領域１０１の第１辺１０２の外縁部に設けられ、電極パッド１０５は、第１辺に対向する第２辺１０３の外縁部に設けられる。電極パッド１０４、１０５は、後述する信号処理チップ３００と電気的に接続するために用いられる。

撮像領域１０１の周縁部には、撮像領域１０１を取り囲むように接着層４００が形成されている。接着層４００は、撮像チップ１００と光学素子２００を接着する。接着層４００の材料として、熱硬化性接着剤等が用いられる。

光学素子２００は、撮像領域１０１に対向して接着層４００上に配置され、接着層４００を介して撮像チップ１００に接着されている。光学素子２００の面積は、撮像領域１０１の面積より大きく、光学素子２００が撮像領域１０１の全体を覆っている。また、接着層４００は、撮像チップ１００と光学素子２００の間に介在し、撮像領域１０１を取り囲むように形成されている。したがって、光学素子２００は、接着層４００の厚みにより撮像チップ１００と離間しつつ、撮像領域１０１を封止することができる。

光学素子２００は、具体的には、撮像チップ１００の撮像領域１０１をカバーするカバーガラスである。カバーガラスとして、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等を用いることができる。

信号処理チップ３００は、撮像チップ１００に光学素子２００と隣接して固定される。信号処理チップ３００は、撮像チップ１００から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を少なくとも含む。信号処理チップ３００は、ＡＤ変換器に加えて、撮像チップで生成されたアナログ信号を読み出す読み出し回路、読み出し回路を駆動するタイミング制御回路、読み出した信号のノイズを除去するための除去回路等を含んでもよい。

信号処理チップ数は、画素信号の読み出し方式に応じて適宜決定される。本実施形態では、画素信号の読み出し方式として２チャンネル読み出しを採用する。したがって、本実施形態では、信号処理チップ３００は、第１信号処理チップ３１０と第２信号処理チップ３２０を含む。なお、以下の説明において、第１信号処理チップ３１０と第２信号処理チップ３２０を特に区別しない場合には、これらを纏めて信号処理チップ３００と表現する場合もある。第１信号処理チップ３１０は、第１ＡＤ変換器を含む。第２信号処理チップ３２０は、第２ＡＤ変換器を含む。第１ＡＤ変換器と第２ＡＤ変換器は、互いに異なる画素信号を受信する。これにより、ＡＤ変換処理を高速化できる。

第１信号処理チップ３１０は、撮像領域１０１の第１辺１０２の外縁部に固定されている。具体的には、第１信号処理チップの電極パッド３１１が、バンプ６０１を介して、撮像チップの電極パッド１０４に電気的に接続される。そして、撮像チップ１００と第１信号処理チップ３１０は、接続部分を取り囲むように形成された接着剤５０１により接着されている。

第２信号処理チップ３２０は、第１辺に対向する第２辺１０３の外縁部に固定される。具体的には、第２信号処理チップの電極パッド３２１が、バンプ６０２を介して、撮像チップの電極パッド１０５に電気的に接続される。そして、撮像チップ１００と第２信号処理チップ３２０は、接続部分を取り囲むように形成された接着剤５０２により接着されている。

以上のように、本実施形態の撮像素子１０では、撮像領域と回路領域が別々のチップに形成されている。したがって、製造段階において、撮像チップ１００と信号処理チップ３００とでそれぞれに適したプロセスを採用できる。これにより、例えば、撮像チップ１００には性能向上の観点から信号処理チップ３００よりも高電圧を用いつつ、信号処理チップ３００では撮像チップよりも低電圧を用いて省電力を実現できる。また、配線パターンの線幅等において、設計の自由度が増す。

第１信号処理チップ３１０および第２信号処理チップ３２０は、撮像チップ１００に光学素子２００と隣接して固定されている。つまり、光学素子２００だけでなく、光学素子２００と信号処理チップ３００の両方が撮像チップ１００に配置されている。したがって、信号処理チップ３００と光学素子２００を積層した場合に比べて、撮像素子１０全体の高さを抑制することができる。

撮像チップ１００には、撮像領域１０１から離れた周辺部に電極パッド１０４、１０５の形成領域が設けられている。したがって、バンプ領域を確保し易く、バンプを介した接合が容易になる。撮像チップ１００と、第１信号処理チップ３１０および第２信号処理チップ３２０とは、一部が重畳して固定されている。したがって、撮像領域と回路領域を同一チップ上に形成した場合に比べて、撮像素子の幅を狭めることができる。

なお、撮像素子１０において、第１信号処理チップ３１０および第２信号処理チップ３２０がそれぞれ、フレキシブル基板を介して外部回路と接続されてもよい。この場合、撮像チップ１００の周辺の空間を、第１信号処理チップ３１０および第２信号処理チップ３２０と、フレキシブル基板との接続に利用することができる。

撮像素子はさらに、第１信号処理チップと第２信号処理チップを固定するための固定プレートを備えていてもよい。図２は、第１信号処理チップ３１０と第２信号処理チップ３２０が固定プレート７００に固定された状態を模式的に示す図である。さらに、図２に示すように、第１信号処理チップ３１０にフレキシブル基板８１０が接続され、第２信号処理チップ３２０にフレキシブル基板８２０が接続されていてもよい。

固定プレート７００は、図２に示すように、全体として矩形であり、中央部分に矩形の開口部７０１を有する。すなわち、固定プレート７００は四角環状である。固定プレート７００は、矩形の開口部７０１の第１辺７０２に沿った第１周縁部７０３と、第１辺７０２に対向する第２辺７０４に沿った第２周縁部７０５を有する。

固定プレート７００は、第１信号処理チップ３１０と第２信号処理チップ３２０に架設されている。具体的には、固定プレート７００の第１周縁部７０３が第１信号処理チップ３１０と、固定プレート７００の第２周縁部７０５が第２信号処理チップ３２０と接している。固定プレート７００の第１周縁部７０３の下面と第１信号処理チップ３１０の上面は、接着剤により接着されることによって、固定されている。同様に、固定プレート７００の第２周縁部７０５の下面と第２信号処理チップ３２０の上面は、接着剤により接着されることによって、固定されている。固定プレート７００が第１信号処理チップ３１０および第２信号処理チップ３２０に固定されるので、枠状の構造体が形成されることになる。よって、第１信号処理チップ３１０および第２信号処理チップ３２０が片持ち構造の場合に比べて、外力に対してより強固になる。

固定プレート７００の開口部７０１は、固定プレート７００と第１信号処理チップ３１０および第２信号処理チップ３２０が固定された場合に、少なくとも撮像領域に対応する部分に形成されている。ここでは、固定プレート７００の開口部７０１の面積は、光学素子２００の面積よりも広く形成されている。光学素子２００は、固定プレート７００の開口部７０１から露出している。撮像素子２０の構成では、固定プレート７００において撮像領域に対応する部分が開口されているので、被写体像の撮像領域への入射を妨げない。

固定プレート７００の材料は、例えば金属またはセラミックである。第１信号処理チップ３１０および第２信号処理チップ３２０は発熱するので、固定プレート７００の材料として熱伝導性の高い材料を用いることによって、放熱性を高めることができる。また、第１信号処理チップ３１０および第２信号処理チップ３２０はそれぞれ、フレキシブル基板８１０、８２０を介して外部回路と接続されてもよい。

図３は、撮像素子の製造方法を説明する図である。具体的には、図３は、ウェハレベルでの処理工程を示す。なお、図３では、図示の簡略化の観点から、図３（ａ）より前の工程においてウェハ上に形成された電極パッド１０４、１０５を省略している。

まず、図３（ａ）に示すように、受光した被写体像を光電変換する画素が複数配列された撮像領域１０１が複数形成されたウェハ１１０を準備し、当該ウェハ１１０上に接着材料層２１０を形成する。接着材料層２１０は、例えば、ウェハ１１０上に接着剤を均一に塗布することにより形成される。また、ウェハ１１０上にダイアタッチシートを貼り付けることによって、接着材料層２１０を形成してもよい。

次に、接着材料層２１０の一部を除去することにより、図３（ｂ）に示すように、複数の撮像領域１０１のそれぞれを取り囲む接着層４００を形成する（接着層形成工程）。接着層４００は、接着材料層２１０を例えばフォトリソグラフィを利用してパターニングすることにより形成される。

次に、複数の撮像領域１０１のそれぞれに対して光学素子２００を例えば熱圧着により貼着する（貼着工程）。これにより、図３（ｃ）に示すように、複数の撮像領域１０１のそれぞれが接着層４００を介して光学素子２００によって封止されるので、貼着工程以降の工程において、撮像領域１０１にパーティクルが付着することを防止することができる。

次に、ウェハを、撮像領域１０１を含む単位回路領域ごとに切り出すことによって、図３（ｄ）に示すように、光学素子２００が貼着された撮像チップ１００に個片化する（個片化工程）。

図４は、撮像素子の製造方法を説明する図である。具体的には、個片化以降の工程を示す。個片化以降の工程については、各撮像チップに対する処理は共通しているので、一つの撮像チップに着目して説明する。

図４（ａ）に示すように、撮像チップ１００の紙面左側の電極パッド１０４に、接着剤５０１をディスペンサにより形成する。接着剤５０１として、熱硬化性樹脂を用いることができる。接着剤５０１が形成された撮像チップ１００と、予め電極パッド３１１にバンプ６０１が形成された第１信号処理チップ３１０とを位置あわせした後、撮像チップ１００上に第１信号処理チップ３１０を貼り合わせる。撮像チップ１００と第１信号処理チップ３１０の貼り合わせは、加熱状態で行われる。これにより、図４（ｂ）に示すように、第１信号処理チップ３１０が、バンプ６０１を介して撮像チップ１００と電気的に接続されるとともに、接着剤５０１によって撮像チップ１００に固定される（固定工程）。

同様に、撮像チップ１００の紙面右側の電極パッド１０５に、接着剤５０２をディスペンサにより形成する。そして、接着剤５０２が形成された撮像チップ１００と、予め電極パッド３２１にバンプ６０２が形成された第２信号処理チップ３２０とを位置合わせした後、撮像チップ１００上に第２信号処理チップ３２０を貼り合わせる。撮像チップ１００と第２信号処理チップ３２０の貼り合わせも、加熱状態で行われる。これにより、図４（ｃ）に示すように、第２信号処理チップ３２０が、バンプ６０２を介して撮像チップ１００と電気的に接続されるとともに、接着剤５０２によって撮像チップ１００に固定される（固定工程）。

次に、図４（ｄ）に示すように、撮像チップの撮像領域１０１に対応する開口部７０１を有する固定プレート７００を第１信号処理チップ３１０と第２信号処理チップ３２０に架設する（架設工程）。具体的には、固定プレート７００と第１信号処理チップ３１０および第２信号処理チップ３２０を、接着剤を介して貼り合わせる。

さらに、図４（ｅ）に示すように、外部回路と接続されるフレキシブル基板８１０を第１信号処理チップ３１０に接続し、フレキシブル基板８２０を第２信号処理チップ３２０に接続する（接続工程）。具体的には、予め電極パッド８１１にバンプ６０３が形成されたフレキシブル基板８１０と、第１信号処理チップ３１０の電極パッド３１２を位置合わせした後、フレキシブル基板８１０と第１信号処理チップ３１０を貼り合わせる。フレキシブル基板８１０と第１信号処理チップ３１０の貼り合わせは、加熱状態で行われる。さらに、フレキシブル基板８１０と第１信号処理チップ３１０の間を接着剤５０３で接着する。

同様に、予め電極パッド８２１にバンプ６０４が形成されたフレキシブル基板８２０と、第２信号処理チップ３２０の電極パッド３２２を位置合わせした後、フレキシブル基板８２０と第２信号処理チップ３２０を貼り合わせる。フレキシブル基板８２０と第２信号処理チップ３２０の貼り合わせも、加熱状態で行われる。さらに、フレキシブル基板８２０と第２信号処理チップ３２０の間を接着剤５０４で接着する。

以上の説明では、撮像チップと光学素子の線膨張係数について特に言及しなかったが、光学素子として、撮像チップの線膨張係数とほぼ同一の線膨張係数を有するガラスを用いるとよい。撮像チップの線膨張係数とほぼ同一の線膨張係数を有するカバーガラスを用いることによって、撮像素子の反りを抑制することができる。

また、光学素子として、α線放出抑制の加工が施されたカバーガラスを用いることもできる。カバーガラスに施されたα線放出抑制の加工は、カバーガラス中のウラン、トリウムを取り除くことによって実現される。例えば、カバーガラスのα線放出量を、０．０１カウント／（ｃｍ・ｈｒ）以下にするとともに、厚さを２０μｍ以上にすれば、α線の放出を効果的に抑制することができる。したがって、α線放出抑制の加工が施されたカバーガラスを用いることによって、α線の影響による画素欠陥の発生を抑制できる。

α線放出抑制の加工が施されたカバーガラスの線膨張係数は、撮像チップの線膨張係数と異なる場合がある。そこで、α線放出抑制の加工が施されたカバーガラスが採用された場合には、接着層として、弾性接着剤が用いるとよい。弾性接着剤として、アクリル系樹脂、シリコーン系樹脂、エポキシ系樹脂を挙げることができる。接着層として弾性接着剤を用いることにより、カバーガラスと撮像チップの線膨張係数の差に起因する反りによって撮像チップ１００にかかる応力を低減することができる。したがって、撮像素子の反りを抑制することができる。撮像素子の撮像面に反りが生じると、像が歪んでしまい画質が劣化するが、本実施形態では、撮像素子の撮像面の反りが抑制されるので、良好な結像を実現でき、画質の劣化を防止できる。

以上の説明では、光学素子は、撮像チップに対して接着層を介して固定されるとしたが、光学素子は、撮像チップに対してスペーサを介して固定されてもよい。光学素子がスペーサを介して固定される場合も、接着層を介して固定される場合と同様、スペーサは、光学素子を取り囲むように環状形状であることが好ましい。これにより、光学素子は、スペーサの厚みにより撮像チップと離間しつつ撮像領域を封止することができる。スペーサは、弾性を有することが好ましい。スペーサが弾性を有する場合には、弾性接着剤を用いた場合と同様、光学素子と撮像チップの線膨張係数の差に起因して生じる応力を吸収することができる。弾性を有するスペーサは、例えばゴム部材によって形成することができる。

以上の説明では、２つの信号処理チップが撮像チップに固定されていたが、信号処理チップの数は２つに限らず１つであってもよい。また、信号処理チップが３つ以上固定されていてもよい。信号処理チップを３つ以上固定する場合には、撮像領域１０１の第１辺１０２に直交する辺の外縁部に信号処理チップを固定することができる。

以上の説明では、撮像チップ１００および撮像領域１０１の形状は矩形であると説明したが、他の形状であってもよい。例えば、撮像チップ１００および撮像領域１０１の形状は、正方形でもよい。また、固定プレート７００および開口部７０１は、矩形であると説明したが、信号処理チップ３００を固定でき、かつ、撮像領域に相当する領域が開口されていれば、他の形状であってもよい。例えば、固定プレート７００および開口部７０１は、正方形でもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中の製造工程の手順に関して、便宜上「まず、」、「次に、」等を用いて説明しているが、この順で実施することが必須であることを意味するものではない。

１０撮像素子、２０撮像素子、１００撮像チップ、１０１撮像領域、１０２第１辺、１０３第２辺、１０４電極パッド、１０５電極パッド、１１０ウェハ、２００光学素子、２１０接着材料層、３００信号処理チップ、３１０第１信号処理チップ、３２０第２信号処理チップ、４００接着層、５０１接着剤、５０２接着剤、５０３接着剤、５０４接着剤、６０１バンプ、６０２バンプ、６０３バンプ、６０４バンプ、７００固定プレート、７０１開口部、７０２第１辺、７０３第１周縁部、７０４第２辺、７０５第２周縁部、８１０フレキシブル基板、８２０フレキシブル基板、３１１電極パッド、３１２電極パッド、３２１電極パッド、３２２電極パッド、８１１電極パッド、８２１電極パッド

Claims

画素が複数配列された撮像領域を含む撮像チップと、
前記撮像チップに固定されて前記撮像領域を封止する光学素子と、
前記撮像チップに前記光学素子と隣接して固定され、前記画素から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を少なくとも含む信号処理チップと
を備える撮像素子。
前記光学素子は、前記撮像チップに対して接着層を介して固定され、前記接着層の厚みにより前記撮像チップと離間しつつ前記撮像領域を封止する請求項１に記載の撮像素子。
前記光学素子は、前記撮像チップに対してスペーサを介して固定され、前記スペーサの厚みにより前記撮像チップと離間しつつ前記撮像領域を封止する請求項１に記載の撮像素子。
前記信号処理チップは、矩形からなる前記撮像領域の第１辺の外縁部に固定され、第１ＡＤ変換器を含む第１信号処理チップと、前記第１辺に対向する第２辺の外縁部に固定され、第２ＡＤ変換器を含む第２信号処理チップとを含む請求項１から３のいずれか１項に記載の撮像素子。
前記撮像領域に対応する開口部を有し、前記第１信号処理チップと前記第２信号処理チップに架設された固定プレートを備える請求項４に記載の撮像素子。
前記信号処理チップは、フレキシブル基板を介して外部回路と接続される請求項１から５のいずれか１項に記載の撮像素子。
画素が複数配列された撮像領域が複数形成されたウェハ上に、光学素子を前記撮像領域のそれぞれに対応して貼着する貼着工程と、
前記撮像領域を含む単位回路領域ごとに切り出して、前記光学素子が貼着された撮像チップに個片化する個片化工程と、
前記画素から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を少なくとも含む信号処理チップを、前記撮像チップに前記光学素子と隣接して固定する固定工程と
を有する撮像素子の製造方法。
前記貼着工程では、接着層を介して前記光学素子によりそれぞれの前記撮像領域を封止する請求項７に記載の撮像素子の製造方法。
前記ウェハ上に接着剤を均一に形成した後にその一部を除去して、前記撮像領域のそれぞれを取り囲む前記接着層を形成する接着層形成工程を有する請求項８に記載の撮像素子の製造方法。
前記信号処理チップは、第１ＡＤ変換器を含む第１信号処理チップと、第２ＡＤ変換器を含む第２信号処理チップとを含み、
前記固定工程では、矩形からなる前記撮像領域の第１辺の外縁部に前記第１信号処理チップを固定し、前記第１辺に対向する第２辺の外縁部に前記第２信号処理チップを固定する請求項７から９のいずれか１項に記載の撮像素子の製造方法。
前記撮像領域に対応する開口部を有する固定プレートを前記第１信号処理チップと前記第２信号処理チップに架設する架設工程をさらに含む請求項１０に記載の撮像素子の製造方法。
外部回路と接続されるフレキシブル基板を前記信号処理チップに接続する接続工程を有する請求項７から１１のいずれか１項に記載の撮像素子の製造方法。