JP2014022701A - 縦型半導体装置およびその製造方法 - Google Patents

縦型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014022701A
JP2014022701A JP2012163327A JP2012163327A JP2014022701A JP 2014022701 A JP2014022701 A JP 2014022701A JP 2012163327 A JP2012163327 A JP 2012163327A JP 2012163327 A JP2012163327 A JP 2012163327A JP 2014022701 A JP2014022701 A JP 2014022701A
Authority
JP
Japan
Prior art keywords
region
layer
semiconductor device
forming
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012163327A
Other languages
English (en)
Inventor
Hideki Hayashi
秀樹 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012163327A priority Critical patent/JP2014022701A/ja
Publication of JP2014022701A publication Critical patent/JP2014022701A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】2次元電子ガスを利用した高移動度の特性を有し、かつ、ノーマリオフ動作が可能な縦型半導体装置およびその製造方法を提供する。
【解決手段】窒化ガリウムを含む半導体層10と、半導体層10の主表面F2側に形成され、2次元電子ガスを利用した、半導体層10の厚み方向に流れる電流のチャネル層20と、チャネル層20の一方端部と接続され、主表面F2に形成されたスイッチング素子部30とを備える。
【選択図】図2

Description

本発明は、縦型半導体装置およびその製造方法に関し、特に窒化ガリウム系の縦型半導体装置およびその製造方法に関する。
窒化ガリウム(GaN)は、炭化珪素(SiC)と同様のワイドギャップ半導体であり、GaNを用いたパワーデバイスは、Siパワーデバイスに比べて低オン抵抗、高耐圧、高温動作等が期待できる。
GaN基板を用いた縦型トランジスタについては、縦型トランジスタに適用可能なほどの良好なGaN基板が一般的に入手が困難なため、開発が進んでいない。
出願人は、縦型トランジスタに適用可能なGaN基板の開発を進めており、AlGaN/GaNのヘテロ接合を用いた2次元電子ガスをチャネルに用いた、縦型パワー半導体装置の開発に成功している(たとえば、非特許文献1)。
M.Okada et al.「Novel Vertical Heterojunction Field−Effect Transistor with Re−Grown AlGaN/GaN Two−Dimensional Electron Gas Channels on GaN Substrate」Applied Physics Express 3,054201(2010)
しかしながら、AlGaN/GaNヘテロ接合界面では、電界を加えない場合でも2次元電子ガスが生じるため、ノーマリオフ動作のデバイスを作成することは難しい。
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、2次元電子ガスを利用した高移動度の特性を有し、かつ、ノーマリオフ動作が可能な縦型半導体装置およびその製造方法を提供することにある。
本発明の縦型半導体装置は、本発明者が着想した新規な縦型トランジスタである。すなわち、窒化ガリウムを含む半導体層と、半導体層の主表面側に形成され、2次元電子ガスを利用した、半導体層の厚み方向に流れる電流のチャネル層と、チャネル層の一方端部と接続され、主表面に形成されたスイッチング素子部とを備える。これにより、2次元電子ガスを利用したノーマリオフ型の縦型半導体装置を得ることができる。
上記チャネル層は、AlGaN層とGaN層とのヘテロ接合により構成されることができる。これにより、ヘテロ接合界面に生じる2次元電子ガスをチャネルとして利用することができ、高移動度の特性を得ることができる。
上記半導体層の前記主表面は、第1の導電型を有する第1の領域および第2の領域と、第1の領域と第2の領域との間に形成された第1の導電型とは異なる導電型である第2の導電型を有する第3の領域とを含み、チャネル層の一方端部は、第2の領域と接続され、スイッチング素子部は、第3の領域の上に形成されたゲート電極を含み、ゲート電極に電圧を印加することにより、第1の領域と第2の領域との間を、第3の領域を介して導通させてもよい。これにより、ゲート電極に電圧を印加することにより、第1の領域から第2の領域に至る伝導チャネルを形成することができる。
上記スイッチング素子部は、半導体層上に形成され、絶縁性を有する絶縁膜を含み、ゲート電極は、絶縁膜を介して第3の領域と対向するように設けられてもよい。これにより、スイッチング素子部をMIS構造により構成できるため、縦型パワー半導体装置はノーマリオフ動作が可能となる。
上記半導体層は、第3の領域下に設けられ第1の導電型を有する第4の領域と、第4の領域下に設けられ第1の導電型を有する基板とをさらに含み、半導体層の主表面側に第2の領域から第3の領域を貫通して第4の領域に至る側壁を有するトレンチが形成され、チャネル層は側壁上に形成されていてもよい。上記縦型半導体装置は、チャネル層上に設けられたコントロールゲート電極と、基板において第4の領域と対向する表面と反対側の裏面上に設けられたドレイン電極とをさらに備えていてもよい。これにより、第2の領域から第4の領域に至る伝導チャネルを形成でき、さらにコントロールゲート電極とドレイン電極間に電圧を印加することで、第4の領域から基板に電流が流れ、ドレイン電流を流すことができる。
上記縦型半導体装置は、上記第1の領域上に形成されたソース電極と、当該ソース電極とコントロールゲート電極とを結線する配線とを備えていてもよい。これにより、第1の領域と第2の領域との間に高電圧が印加されることを抑制できるため、絶縁膜を保護することができる。
本発明の縦型半導体装置の製造方法は、本発明者が着想した新規な縦型トランジスタを製造する製造方法である。すなわち、窒化ガリウムを含む半導体層を準備する工程と、半導体層の主表面側に形成され、2次元電子ガスを利用した半導体層の厚み方向に流れる電流のチャネル層と、チャネル層の一部と接続され、主表面側に形成されたスイッチング素子部とを形成する工程とを備える。これにより、2次元電子ガスを利用したノーマリオフ型の縦型半導体装置を得ることができる。
本発明によれば、2次元電子ガスを利用した高移動度、かつ、ノーマリオフ動作が可能な縦型半導体装置を提供することができる。
本実施の形態に係る縦型パワー半導体装置の概略平面図である。 図1のII−II線分での部分断面図である。 本実施の形態に係る縦型パワー半導体装置の回路図である。 本実施の形態に係る縦型パワー半導体装置の製造方法の第1の工程を示す部分断面図である。 本実施の形態に係る縦型パワー半導体装置の製造方法の第2の工程を示す部分断面図である。 本実施の形態に係る縦型パワー半導体装置の製造方法の第3の工程を示す部分断面図である。 本実施の形態に係る縦型パワー半導体装置の製造方法の第4の工程を示す部分断面図である。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
以下、図1および図2を参照して、本発明の実施の形態に係る縦型半導体装置について説明する。図1に示すように、本発明による縦型パワー半導体装置100は、半導体層の表面に形成された外周形状が六角形状の環状のトレンチGT(図2参照)および当該トレンチGTによって囲まれた領域を利用して形成されている。具体的には、図2を参照して、本実施の形態に係る縦型半導体装置である縦型パワー半導体装置100は、窒化ガリウムを含む半導体層10と、半導体層10の主表面側F2に形成され、2次元電子ガスを利用した、半導体層10の厚み方向に流れる電流のチャネル層20と、チャネル層20の一方端部と接続され、主表面F2に形成されたスイッチング素子部30とを備える。半導体層10は、厚さ方向(図1中での縦方向)に互いに対向する裏面F1および主表面F2を有する。
窒化ガリウムを含む半導体層10は、第1の導電型を有する窒化ガリウム基板15と、第1の導電型を有する第4の領域14と、第1の導電型と異なる第2の導電型を有する第3の領域13とを含む。第3の領域13は、第1の導電型を有する第1の領域11および第2の領域12とを有する。
好ましくは、第1の導電型はn型とし、第2の導電型をp型とする。これにより、電子をキャリアとして用いることができる。具体的には、例えば、窒化ガリウム基板15をn−GaN基板、第4の領域14をn−GaN層、第3の領域13をp−GaN層、第1の領域11および第2の領域12は、n+−GaN領域としてもよい。
n−GaN層(第4の領域14)は、n−GaN基板15上に形成されており、p−GaN層(第3の領域13)は、n−GaN層14上に形成されている。n+−GaN領域(第1の領域11および第2の領域12)は、p−GaN13層13に形成されている。
+−GaN領域11に接するソース電極41、およびn−GaN基板15に接するドレイン電極45は、オーミック電極として形成され、例えば、Al系電極である。
チャネル層20は、GaN層21とAlGaN層22とのヘテロ接合により構成される。つまり、GaN層21は電子走行層に、AlGaN層22は電子供給層となる。これにより、該ヘテロ接合界面に生じる2次元電子ガスを利用したnチャネルとすることができる。チャネル層20は、半導体層10の主表面側F2に、n+−GaN領域12とp−GaN層13とを貫通しn−GaN層14に至るように形成されたトレンチGTの側壁SG上に形成されてもよい。
側壁SGは、半導体層10の主表面F2に対し、傾斜していてもよい。側壁SGを主表面F2に対し傾斜して形成することにより、チャネル層20を容易に成膜形成することができる。また、側壁SGは、半導体層10の主表面F2に対し、垂直であってもよい。この場合、半導体層10の主表面F2における縦型パワー半導体装置100の専有面積を小さくでき、当該縦型パワー半導体装置100を小型化することができる。つまり、側壁SGが半導体層10の主表面F2となす傾斜角θ(図5参照)は、0°以上90°以下とすることができる。
チャネル層20の一方端部は、n+−GaN領域12に接続される。AlGaN層22上には、コントロールゲート電極23が形成される。コントロールゲート電極23は、その印加電圧によって、チャネル層20のヘテロ接合界面に生じる2次元電子ガスの濃度を制御することができる。コントロールゲート電極23は、ソース電極41と導電性の配線50等により結線されていてもよい。これにより、ソース電極41とコントロールゲート電極23とを、同電位とすることができる。
スイッチング素子部30は、半導体層10の主表面上において、n+−GaN領域11の一部上からp−GaN層13上およびn+−GaN領域12の一部上にまで形成され、直流電圧に対して絶縁性を有する絶縁膜31と、絶縁膜31上にp−GaN層13と対向するように形成されるゲート電極32とを含む。
絶縁膜31は、絶縁性を有する任意の絶縁膜とすることができる。絶縁膜31を構成する材料としては、例えば、酸化珪素(SiO)や炭化珪素(SiN)等を用いることができる。
ゲート電極32は、その印加電圧によって、絶縁膜31とp−GaN層13との界面に反転層を生じさせる。これにより、n+−GaN領域11とn+−GaN領域12とをp−GaN層13に形成された上記反転層を介して導通させることができる。
図1を参照して、ソース電極41の平面形状を六角形とし、ゲート電極32およびコントロールゲート電極23の平面形状を、外周が六角形である環状の形状としてもよい。ゲート電極32はソース電極21の周を囲むように配置されている。また、コントロールゲート電極23は、外周形状が六角形状である環状のトレンチGT(図2参照)の内部形成されている。上記ソース電極41およびゲート電極32は、環状のトレンチGTに囲まれた領域の内部に配置されている。チャネル層20およびコントロールゲート電極23は、トレンチGTの内部であって、上記ゲート電極32を囲むように配置される。これにより、半導体層10の主表面において、チャネル層20を効率良く配置することができ、電流密度を高めることができる。
図3を参照して、本実施の形態の縦型パワー半導体装置100は、ノーマリオフ型のMISFETと、ノーマリオン型のHEMTとをカスコード接続した構成を用いている。これにより、縦型パワー半導体装置100の全体としてノーマリオフ型とすることができるとともに、オン状態では2次元電子ガスをチャネルとして利用できるため、高移動度な特性を得ることができる。
次に、本実施の形態の縦型パワー半導体装置の動作について、説明する。本実施の形態の縦型パワー半導体装置100は、ノーマリオフ型のMISFETのゲート電極32に、閾値電圧Vt以上の電圧が印加されない場合には、n+−GaN領域11とn+−GaN領域12との間に、伝導チャネルは形成されない。よって、ソース電極41およびコントロールゲート電極23とドレイン電極45との間に電圧が印加され、かつ、コントロールゲート電極23にピンチオフ電圧以下の負電圧を印加されていない場合でも、縦型パワー半導体装置100は全体としてオフ状態となる。また、コントロールゲート電極23とドレイン電極45との間に高電圧が印加された場合でも、MISFETのn+−GaN領域11とn+−GaN領域12との間に高電圧は印加されず、絶縁膜31に高電圧が印加されることもないため、絶縁膜31の絶縁破壊を抑止できる。
一方、ゲート電極32に、閾値電圧Vt以上の電圧が印加された場合には、絶縁膜31とp−GaN層13との界面に反転層が生じ、伝導チャネルが形成される。このとき、コントロールゲート電極23にピンチオフ電圧以下の負電圧を印加していなければ、チャネル層20には2次元電子ガスが形成されているため、n+−GaN領域12から反転層およびチャネル層20を経てn−GaN層14に至る伝導チャネルが形成される。さらにこのとき、ドレイン電極45に、ソース電極42およびコントロールゲート電極23に対し正の電圧が印加されていれば、縦型パワー半導体装置100はオン状態となる。
つまり、本実施の形態の縦型パワー半導体装置100は、ゲート電極32に電圧を印加しなければオフ状態であり、ノーマリオフ型とすることができる。
本実施の形態に係る縦型パワー半導体装置100によれば、半導体層10の主表面側にスイッチング素子部30としてMISFETを構成するとともに、MISFETにおけるドレイン領域であるn+−GaN領域11からn−GaN層14に至るトレンチGTの側壁SGに沿って、窒化ガリウム系半導体のヘテロ接合を用いたチャネルが形成されているため、2次元電子ガスを利用した高移動度な特性を有しながら、ノーマリオフ動作が可能な縦型パワー半導体装置を得ることができる。
次に、図4〜図7を参照して、本実施の形態の縦型パワー半導体装置100の製造方法を説明する。
ます、図4を参照して、窒化ガリウムを含む半導体層10を準備する。具体的には、第1の導電型を有する窒化ガリウム基板15を準備し、窒化ガリウム基板15上に、第1の導電型を有する第4の領域14(n−GaN層14)と、第1の導電型とは異なる第2の導電型を有する第3の領域13(p−GaN層13)とを、順にエピタキシャル成長させる。エピタキシャル成長の方法は、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法またはMBE(Molecular Beam Epitaxy)法を用い得る。上述のように、好ましくは、第1の導電型はn型であり、第2の導電型はp型である。これにより、第3の領域13において、電子をキャリアとして用いることができる。
次に、図5を参照して、トレンチGTを形成する。具体的には、半導体層10の主表面F2上に、トレンチGTが形成されるべき位置に対応した開口部を有するマスク層(図示せず)を形成した後、エッチングを行い半導体層10を部分的に除去することにより、トレンチGTを形成する。マスク層は、例えば、フォトレジスト層とする。エッチングは、例えば、塩素ガス(Cl)とアルゴンガス(Ar)との混合ガスを用いた反応性イオンエッチング(RIE)とする。このとき、RIEの処理条件により、トレンチGTの側壁SGの、半導体層10の主表面F2に対する(あるいはトレンチGTの底壁TGに対する)傾斜角θ(図5参照)を調整することができる。側壁SGの上記傾斜角θは、側壁SGに沿って絶縁膜31を均一に形成できる限りにおいて、任意の角度としてよい。好ましくは、傾斜角θを0°超え90°以下とすることにより、側壁SGにもチャネル層20を容易に形成することができる。なお、トレンチGTを形成した後、上述したマスク層を(たとえばウエットエッチングなどの任意の方法により)除去する。トレンチGTを主表面側から見た平面構造は、正六角形のハニカム構造状や正方形状としてもよい。
次に、図6を参照して、半導体層10の主表面に露出しているp−GaN層13に、イオン注入により互いに隔てられたn+−GaN領域11とn+−GaN領域12とを形成する。n+−GaN領域12はMISFETのソース、n+−GaN領域11はドレインとなる。このとき、先の工程で形成したトレンチGTが延在する方向に対して垂直な方向に、トレンチGTからそれぞれ異なる任意の距離を有してn+−GaN領域11、12は配置される。n+−GaN領域11とn+−GaN領域12との間の距離は、任意に決めることができる。
次に、図7を参照して、トレンチGTを覆うようにGaN層21/AlGaN層22を順にエピタキシャル成長させ、チャネル層20を形成する。成長方法は、MOCVD法またはMBE法を用い得る。好ましくはGaN層21とAlGaN層22とを連続して形成する。これにより、良好なヘテロ接合界面を形成でき、界面準位の発生を抑制できる。なお、エピタキシャル成長時の加熱条件によっては、先の工程で注入されたイオンを活性化することができる。
次に、半導体層10の主表面において、絶縁膜31(図2参照)を形成する。絶縁膜31は、n+−GaN領域11とn+−GaN領域12とに挟まれたp−GaN層13を覆うように形成される。絶縁膜31は、任意の方法で形成することができるが、たとえば絶縁膜31が形成されるべき領域に開口パターンを有する保護膜を半導体層10の主表面上に形成し、露出した半導体層10上に絶縁膜31を形成してもよい。絶縁膜31の材料は、絶縁性を有する任意の材料とすることができ、その厚みも任意に決めることができる。絶縁膜31は、誘電体でもよい。
その後、ソース電極41、ゲート電極32、コントロールゲート電極23、ドレイン電極45とを形成する。さらに、ソース電極41とコントロールゲート電極23とを接続する配線50(図2参照)を形成する。このようにして、図1および図2に示した本実施の形態の縦型パワー半導体装置100を得ることができる。なお、ソース電極41は、MISFETのソース領域であるn+−GaN領域11とオーミック接合し、ドレイン電極45は、窒化ガリウム基板15と、裏面側においてオーミック接合するように形成される。ゲート電極32およびコントロールゲート電極23は、それぞれ絶縁膜31およびAlGaN層22の表面上に形成される。
また、異なる観点から言えば、本発明の縦型半導体装置の製造方法は、図4〜図7に示すように、窒化ガリウムを含む半導体層10を準備する工程と、半導体層10の主表面側に形成され、2次元電子ガスを利用した半導体層10の厚み方向に流れる電流のチャネル層20と、チャネル層20の一部と接続され、主表面側に形成されたスイッチング素子部30(図2参照)とを形成する工程とを備える。
上記準備する工程は、第1の導電型を有する窒化ガリウム基板15を準備する工程と、窒化ガリウム基板15上に、第1の導電型(n型)を有する第4の領域14を形成する工程と、第4の領域14上に、第1の導電型とは異なる導電型である第2の導電型(p型)を有する第3の領域13を形成する工程とを含んでいてもよい。上記形成する工程は、半導体層10の前記主表面側に、第3の領域13を貫通し、第4の領域14に至る側壁SGを含むトレンチGTを形成する工程(図5参照)と、主表面において、第3の領域13によって隔てられるように第1の導電型(n型)を有する第1の領域11と第2の領域12とをイオン注入により形成する工程と、第2の領域12の一部と接続し、かつトレンチGTを覆うように、GaN層21とAlGaN層22とを順次形成する工程(図7参照)と、主表面に直流電圧に対して絶縁性を有する絶縁膜31を形成する工程と、絶縁膜31上に、第1の領域11の一部から第2の領域12の一部まで、第3の領域13を跨ぐようにゲート電極32を形成する工程と、AlGaN層22上にコントロールゲート電極23を形成する工程と、第1の領域11上にソース電極41を形成する工程と、ソース電極41とコントロールゲート電極23とを結線する工程とを含んでいてもよい。
本実施の形態の縦型半導体装置の製造方法によれば、半導体層10の主表面側にMISFETを形成するとともに、MISFETにおけるドレイン領域であるn+−GaN領域12からn−GaN層14に至るトレンチGTの側壁SGに沿って、窒化ガリウム系半導体のヘテロ接合を用いたチャネルを形成するため、2次元電子ガスを利用した高移動度な特性を有しながら、ノーマリオフ動作が可能な縦型パワー半導体装置100を得ることができる。
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の縦型半導体装置およびその製造方法は、大電流動作が要求される電力用素子に特に有利に適用される。
10 半導体層、11 第1の領域(n+−GaN領域)、12 第2の領域(n+−GaN領域)、13 第3の領域(p−GaN層)、14 第4の領域(n−GaN層)、15 窒化ガリウム基板(n−GaN)、20 チャネル層、21 GaN層、22 AlGaN層、23 コントロールゲート電極、30 スイッチング素子部、31 絶縁膜、32 ゲート電極、41 ソース電極、45 ドレイン電極、50 配線、100 縦型パワー半導体装置。

Claims (8)

  1. 窒化ガリウムを含む半導体層と、
    前記半導体層の主表面側に形成され、2次元電子ガスを利用した、前記半導体層の厚み方向に流れる電流のチャネル層と、
    前記チャネル層の一方端部と接続され、前記主表面に形成されたスイッチング素子部とを備える、縦型半導体装置。
  2. 前記チャネル層は、AlGaN層とGaN層とのヘテロ接合により構成される、請求項1に記載の縦型半導体装置。
  3. 前記半導体層の前記主表面は、
    第1の導電型を有する第1の領域および第2の領域と、前記第1の領域と前記第2の領域との間に形成された第1の導電型とは異なる導電型である第2の導電型を有する第3の領域とを含み、
    前記チャネル層の一方端部は、前記第2の領域と接続され、
    前記スイッチング素子部は、前記第3の領域の上に形成されたゲート電極を含み、前記ゲート電極に電圧を印加することにより、前記第1の領域と前記第2の領域との間を、前記第3の領域を介して導通させる、請求項1または請求項2に記載の縦型半導体装置。
  4. 前記スイッチング素子部は、
    前記半導体層上に形成され、絶縁性を有する絶縁膜をさらに含み、
    前記ゲート電極は、前記絶縁膜を介して前記第3の領域と対向するように設けられる、請求項3に記載の縦型半導体装置。
  5. 前記半導体層は、前記第3の領域下に設けられ第1の導電型を有する第4の領域と、前記第4の領域下に設けられ第1の導電型を有する基板とをさらに含み、
    前記半導体層の前記主表面側に前記第2の領域から前記第3の領域を貫通して前記第4の領域に至る側壁を有するトレンチが形成され、
    前記チャネル層は前記側壁上に形成され、
    前記チャネル層上に設けられたコントロールゲート電極と、前記基板において前記第4の領域と対向する表面と反対側の裏面上に設けられたドレイン電極とをさらに備える、請求項3または4に記載の縦型半導体装置。
  6. 前記第1の領域上に形成されたソース電極と、
    前記ソース電極と前記コントロールゲート電極とを結線する配線とを備える、請求項5に記載の縦型半導体装置。
  7. 窒化ガリウムを含む半導体層を準備する工程と、
    前記半導体層の主表面側に形成され、2次元電子ガスを利用した前記半導体層の厚み方向に流れる電流のチャネル層と、前記チャネル層の一部と接続され、前記主表面側に形成されたスイッチング素子部とを形成する工程とを備える、縦型半導体装置の製造方法。
  8. 前記準備する工程は、第1の導電型を有する窒化ガリウム基板を準備する工程と、前記窒化ガリウム基板上に、第1の導電型を有する第4の領域を形成する工程と、前記第4の領域上に、第1の導電型とは異なる導電型である第2の導電型を有する第3の領域を形成する工程とを含み、
    前記形成する工程は、前記半導体層の前記主表面側に、前記第3の領域を貫通し、前記第4の領域に至る側壁を含むトレンチを形成する工程と、前記主表面において、前記第3の領域によって隔てられるように前記第1の導電型を有する第1の領域と第2の領域とをイオン注入により形成する工程と、前記第2の領域の一部と接続し、かつ前記トレンチを覆うように、GaN層とAlGaN層とを順次形成する工程と、前記主表面に直流電圧に対して絶縁性を有する絶縁膜を形成する工程と、前記絶縁膜上に、前記第1の領域の一部から前記第2の領域の一部まで、前記第3の領域を跨ぐようにゲート電極を形成する工程と、前記AlGaN層上にコントロールゲート電極を形成する工程と、前記第1の領域上にソース電極を形成する工程と、前記ソース電極と前記コントロールゲート電極とを結線する工程とを含む、請求項7に記載の縦型半導体装置の製造方法。
JP2012163327A 2012-07-24 2012-07-24 縦型半導体装置およびその製造方法 Pending JP2014022701A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012163327A JP2014022701A (ja) 2012-07-24 2012-07-24 縦型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012163327A JP2014022701A (ja) 2012-07-24 2012-07-24 縦型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014022701A true JP2014022701A (ja) 2014-02-03

Family

ID=50197223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012163327A Pending JP2014022701A (ja) 2012-07-24 2012-07-24 縦型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014022701A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015004853A1 (ja) * 2013-07-12 2017-03-02 パナソニックIpマネジメント株式会社 半導体装置
JP2018207069A (ja) * 2017-06-09 2018-12-27 株式会社東芝 半導体装置及びその製造方法
WO2020017437A1 (ja) * 2018-07-17 2020-01-23 パナソニック株式会社 窒化物半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015004853A1 (ja) * 2013-07-12 2017-03-02 パナソニックIpマネジメント株式会社 半導体装置
JP2018207069A (ja) * 2017-06-09 2018-12-27 株式会社東芝 半導体装置及びその製造方法
US10629724B2 (en) 2017-06-09 2020-04-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2020017437A1 (ja) * 2018-07-17 2020-01-23 パナソニック株式会社 窒化物半導体装置
JPWO2020017437A1 (ja) * 2018-07-17 2021-08-02 パナソニック株式会社 窒化物半導体装置
JP7303807B2 (ja) 2018-07-17 2023-07-05 パナソニックホールディングス株式会社 窒化物半導体装置

Similar Documents

Publication Publication Date Title
JP6522521B2 (ja) 半導体デバイスの電極及びその製造方法
JP4737471B2 (ja) 半導体装置およびその製造方法
JP6381881B2 (ja) 高電子移動度トランジスタ及びその駆動方法
US9117850B2 (en) Method and system for a gallium nitride vertical JFET with self-aligned source and gate
JP6373509B2 (ja) 半導体デバイス、及び半導体デバイスの製造方法
US8716716B2 (en) Method and system for junction termination in GaN materials using conductivity modulation
US20130240951A1 (en) Gallium nitride superjunction devices
JP6627408B2 (ja) 半導体装置及び半導体装置の製造方法
KR101982402B1 (ko) 반도체 장치와 그 제조 방법
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
WO2013020061A1 (en) Method and system for a gan vertical jfet utilizing a regrown gate
WO2013020051A1 (en) Method and system for a gan vertical jfet utilizing a regrown channel
US9472684B2 (en) Lateral GaN JFET with vertical drift region
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP2013115362A (ja) 窒化物半導体ダイオード
JP6160216B2 (ja) 半導体装置
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
WO2015056318A1 (ja) 炭化珪素半導体装置
JP2014022701A (ja) 縦型半導体装置およびその製造方法
JP2013172108A (ja) 半導体装置およびその製造方法
TWI732813B (zh) 半導體裝置,電子部件,電子設備及用於製造半導體裝置之方法
JP2020061518A (ja) 半導体装置とその製造方法
JP2013197247A (ja) 電界効果トランジスタ
JP5947233B2 (ja) 電界効果トランジスタ
JP7139820B2 (ja) 窒化物半導体装置とその製造方法