JP2013545303A - Ｂｊｔ電流利得を改善するための低温インプラント - Google Patents
Ｂｊｔ電流利得を改善するための低温インプラント Download PDFInfo
- Publication number
- JP2013545303A JP2013545303A JP2013536721A JP2013536721A JP2013545303A JP 2013545303 A JP2013545303 A JP 2013545303A JP 2013536721 A JP2013536721 A JP 2013536721A JP 2013536721 A JP2013536721 A JP 2013536721A JP 2013545303 A JP2013545303 A JP 2013545303A
- Authority
- JP
- Japan
- Prior art keywords
- dose
- substrate
- atoms
- implant
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007943 implant Substances 0.000 title claims description 56
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000001816 cooling Methods 0.000 claims abstract description 15
- 239000002019 doping agent Substances 0.000 claims abstract description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 7
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052785 arsenic Inorganic materials 0.000 claims description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 7
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 238000005280 amorphization Methods 0.000 claims 2
- 239000002210 silicon-based material Substances 0.000 claims 2
- 230000007547 defect Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000002826 coolant Substances 0.000 description 2
- 239000012809 cooling fluid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Amplifiers (AREA)
Abstract
バイポーラ接合トランジスタ（ＢＪＴ）（１００２）及び金属酸化物半導体（ＭＯＳ）（１００４）トランジスタを含む集積回路を形成するプロセスであって、集積回路基板を５℃又はそれより低温まで冷却することにより、及び、ＢＪＴのエミッタ領域に及びＭＯＳトランジスタのソース及びドレイン領域に、種に応じて特定された最小ドーズ量の、ドーパントを同時に注入することにより、形成される。
Description
本願は集積回路の分野に関し、更に特定して言えば、集積回路におけるイオン注入層に関連する。
集積回路は、例えば、それぞれ、アナログ機能及び論理機能を提供するため、ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）及びＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを含み得る。製造コストを低減するため、ＮＭＯＳトランジスタのソースとドレイン領域とＮＰＮ ＢＪＴのエミッタ領域は同時に形成され得る。ソース及びドレイン領域とエミッタ領域を形成するための処理工程は、例えば、ＮＭＯＳトランジスタにおいて所望の抵抗を得るために、６×１０１３原子／ｃｍ２を上回るドーズ量のヒ素をイオン注入することを含み得る。イオン注入されたヒ素は、エミッタ領域において、１×１０７欠陥／ｃｍ２より高い濃度で、転位ループと呼ぶこともあるエンドオブレンジ（end-of-range）欠陥を形成し得る。エンドオブレンジ欠陥は、例えば、ｈｆｅと呼ぶこともある電流利得を低減することによって、ＮＰＮバイポーラ接合トランジスタの性能に悪影響を及ぼし得る。後続の熱アニールは、エンドオブレンジ欠陥を所望のレベルまで低減させるのに充分ではない可能性がある。というのも、ＮＭＯＳトランジスタの場合において所望のレベルの性能及び歩留りを得ることは、ヒ素イオン注入工程後に集積回路の全熱プロファイルを制限することによって達成され得るためである。１×ｌ０７エンドオブレンジ欠陥／ｃｍ２以上を生成するドーズ量のイオン注入を受ける集積回路内の他のデバイスは、例えば、電気的にアクティブドーパントを提供するため又は集積回路の基板を非晶化するため、エンドオブレンジ欠陥に起因する性能パラメータの劣化に遭遇し得る。
ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）及びＮＭＯＳトランジスタを含む集積回路が、集積回路の基板を５℃又はそれより低温まで冷却することにより、及び、少なくとも６×１０１３原子／ｃｍ２のドーズ量で、インプラントスクリーン誘電体層を介して、ＮＰＮ ＢＪＴのエミッタ領域とＮＭＯＳトランジスタのソース及びドレイン領域に同時にヒ素をイオン注入することにより、形成され得る。ＰＮＰ ＢＪＴ及びＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを含む集積回路が、集積回路の基板を５℃又はそれより低温まで冷却することにより、及び、少なくとも６×１０１３原子／ｃｍ２のドーズ量で、インプラントスクリーン誘電体層を介して、ＰＮＰ ＢＪＴのエミッタ領域とＰＭＯＳトランジスタのソース及びドレイン領域に同時にガリウム及び／又はインジウムをイオン注入することにより形成され得る。イオン注入された領域を含む集積回路が、集積回路の基板を５℃又はそれより低温まで冷却することにより、及び２０〜２５℃に冷却された基板において少なくとも１×１０７エンドオブレンジ欠陥／ｃｍ２を生成し得るドーズ量で、インプラントスクリーン誘電体層を介して、インプラントされた領域に種をイオン注入することにより、形成され得る。
集積回路が、集積回路の基板を５℃又はそれより低温まで冷却することにより、及び２０〜２５℃に冷却された基板において少なくとも１×１０７エンドオブレンジ欠陥／ｃｍ２を生成し得るドーズ量で、基板の或る領域にインプラントスクリーン誘電体層を介して種をイオン注入することにより形成され得る。
一実施例において、イオン注入工程は、少なくとも１×１０１６原子／ｃｍ２のドーズ量のボロンを注入することを含み得る。別の実施例において、イオン注入工程は、少なくとも８×１０１４原子／ｃｍ２のドーズ量のリンを注入することを含み得る。更なる実施例において、イオン注入工程は、少なくとも７×１０１３原子／ｃｍ２のドーズ量のガリウムを注入することを含み得る。更に別の実施例において、イオン注入工程は、少なくとも６×１０１３原子／ｃｍ２のドーズ量のゲルマニウムを注入することを含み得る。更なる実施例において、イオン注入工程は、少なくとも６×１０１３原子／ｃｍ２のドーズ量のヒ素を注入することを含み得る。別の実施例において、イオン注入工程は、少なくとも６×１０１３原子／ｃｍ２のドーズ量のインジウムを注入することを含み得る。更なる実施例において、イオン注入工程は、少なくとも６×１０１３原子／ｃｍ２のドーズ量のアンチモンを注入することを含み得る。
第１の実施例において、ＮＰＮ ＢＪＴ及びＮＭＯＳトランジスタを含む集積回路が、集積回路の基板を５℃又はそれより低温まで冷却することにより、及び上述のドーズ量で、リン、ヒ素、及び／又はアンチモンを、インプラントスクリーン誘電体層を介してＮＰＮ ＢＪＴのエミッタ領域とソース及びＮＭＯＳトランジスタのドレイン領域に同時にイオン注入することにより、形成され得る。
第２の実施例において、ＰＮＰ ＢＪＴ及びＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを含む集積回路が、集積回路の基板を５℃又はそれより低温まで冷却することにより、及び上述のドーズ量で、ボロン、ガリウム及び／又はインジウムを、インプラントスクリーン誘電体層を介してＰＮＰ ＢＪＴのエミッタ領域とＰＭＯＳトランジスタのソース及びドレイン領域に同時にイオン注入することにより形成され得る。
第３の実施例において、インプラント領域を含む集積回路が、集積回路の基板を５℃又はそれより低温まで冷却することにより、及び上述のドーズ量で、ボロン、リン、ガリウム、ゲルマニウム、ヒ素、インジウム及び／又はアンチモンを、インプラントスクリーン誘電体層を介してインプラント領域にイオン注入することにより形成され得る。
図１は、第１又は第２の実施例のいずれかに従って集積回路を形成するプロセスを示す。集積回路１０００が、ＢＪＴ１００２のために画定された領域及び金属酸化物半導体（ＭＯＳ）トランジスタ１００４のために画定された領域を含む。第１の実施例において、ＢＪＴ１００２はＮＰＮ ＢＪＴであり、ＭＯＳトランジスタ１００４はＮＭＯＳトランジスタである。第２の実施例において、ＢＪＴ１００２はＰＮＰ ＢＪＴであり、ＭＯＳトランジスタ１００４はＰＭＯＳトランジスタである。集積回路１０００は基板１００６の中及び上に形成され、基板１００６はシリコン頂部領域１００８を含む。基板１００６ は、単結晶シリコンウエハ、ＳＯＩ（シリコンオンインシュレータ）ウエハ、異なる結晶配向のシリコン領域を用いるハイブリッド配向技術（ＨＯＴ）ウエハ、又は集積回路１０００の製造に適切なシリコン頂部領域１００８を備えた他の構造、であり得る。
ＢＪＴ１００２は、シリコン頂部領域１００８内にベース拡散された領域１０１０を含む。第１の実施例において、ベース拡散された領域１０１０はＰ型である。第２の実施例において、ベース拡散された領域１０１０はＮ型である。ＭＯＳトランジスタ１００４はゲート構造１０１２を含み、ゲート構造１０１２は、ゲート、及びゲート誘電体層、及び場合によってはゲート側壁スペーサを含む。図示しないが、軽くドープされたドレイン（ＬＤＤ）領域が、ゲートの近傍の基板１００６の上面において形成され得る。基板１００６の上面の上にインプラントスクリーン誘電体層１０１４が形成される。インプラントスクリーン誘電体層１０１４は少なくとも５ナノメートル厚みである。一実施例において、インプラントスクリーン誘電体層１０１４は、少なくとも１５ナノメートル厚みであり得る。インプラントスクリーン誘電体層１０１４は、基板１００６の横方向端部まで延長していてもしていなくてもよい。一実施例において、インプラントスクリーン誘電体層１０１４は、少なくとも８０パーセントの二酸化シリコンを含み得る。この二酸化シリコンは、基板１００６の上面におけるシリコンの熱酸化により形成され得、例えば、テトラエトキシシラン又はＴＥＯＳとしても知られているオルトけい酸テトラエチルの分解により基板１００６上に堆積され得、又は別のプロセスにより形成されてもよい。
ＢＪＴ１００２内のエミッタ領域１０１８を露出させるように且つＭＯＳトランジスタ１００４内のソース及びドレイン領域１０２０を露出させるように、インプラントスクリーン誘電体層１０１４の上にインプラントマスク１０１６が形成される。インプラントマスク１０１６は、フォトレジストで又は他の感光性ポリマーフォトリソグラフィプロセスを用いて形成され得、又は、例えば、マスキング及びエッチングプロセスにより、他の誘電性材料で形成され得る。
基板１００６の裏面は、基板チャック１０２２に接する。基板チャック１０２２は、基板１００６が５℃又はそれより低温まで冷却されるまで、図１に冷却材流れ矢印１０２６で示すように、例えば、基板チャック１０２２を介して冷却流体１０２４を流すことにより、５℃又はそれより低温まで冷却される。基板チャック１０２２を冷却する他の手段は、これらの実施例の範囲内にある。
基板１００６が５℃又はそれより低温まで冷却される一方、エミッタ領域１０１８とソース及びドレイン領域１０２０にドーパント種を注入するイオン注入プロセス１０２８が実行される。第１の実施例において、イオン注入プロセス１０２８は、少なくとも８×１０１４原子／ｃｍ２のドーズ量のリンを注入し得、及び／又は少なくとも６×１０１３原子／ｃｍ２のドーズ量のヒ素を注入し得、及び／又は少なくとも６×１０１３原子／ｃｍ２のドーズ量のアンチモンを注入し得る。第１の実施例の１つのバージョンにおいて、イオン注入プロセス１０２８は、少なくとも４×１０１４原子／ｃｍ２のドーズ量のヒ素を注入し得る。第１の実施例の別のバージョンにおいて、イオン注入プロセス１０２８ は、少なくとも１×１０１５原子／ｃｍ２のドーズ量のヒ素を注入し得る。第２の実施例において、イオン注入プロセス１０２８は、少なくとも１×１０１６原子／ｃｍ２のドーズ量のボロンを注入し得、及び／又は少なくとも７×１０１３原子／ｃｍ２のドーズ量のガリウムを注入し得、及び／又は少なくとも６×１０１３原子／ｃｍ２のドーズ量のインジウムを注入し得る。第１及び第２の実施例の１つのバージョンにおいて、エミッタ領域１０１８及びソース及びドレイン領域１０２０内のシリコン頂部領域１００８におけるシリコン基板材料が、基板１００６の上面において少なくとも１５ナノメートルの深さまで非晶化され得る。図１を参照して説明したようにエミッタ領域１０１８を形成することで、基板が２０℃〜２５℃まで冷却される間、同じドーズ量及びエネルギーのエミッタインプラントプロセスを用いて形成された同様のＢＪＴに比べてｈｆｅが改良されたＢＪＴ１００２が提供され得る。
図２は、図２で「インプランタチラー（Implanter
Chiller）冷却温度」として記載する基板温度の関数として、ＮＰＮ ＢＪＴにおけるｈｆｅの改善を示す。平均データポイント２０００は、図１を参照して説明したようにエミッタインプラントで形成されるＮＰＮ ＢＪＴのセットのｈｆｅの平均値を示す。範囲バー２００２は、各基板温度値でのｈｆｅ値の＋／−３の標準偏差の限界を示す。補間によりｈｆｅ値を推定するガイドとして傾向ライン２００４が提供される。
Chiller）冷却温度」として記載する基板温度の関数として、ＮＰＮ ＢＪＴにおけるｈｆｅの改善を示す。平均データポイント２０００は、図１を参照して説明したようにエミッタインプラントで形成されるＮＰＮ ＢＪＴのセットのｈｆｅの平均値を示す。範囲バー２００２は、各基板温度値でのｈｆｅ値の＋／−３の標準偏差の限界を示す。補間によりｈｆｅ値を推定するガイドとして傾向ライン２００４が提供される。
図３は、第３の実施例に従って集積回路を形成するプロセスを示す。集積回路３０００は基板３００２の中及び上に形成され、基板３００２は、シリコン頂部領域３００４を含む。基板３００２及びシリコン頂部領域３００４は、図１を参照して説明したような基板１００６及びシリコン頂部領域１００８の特性を有する。基板３００２の上面の上にインプラントスクリーン誘電体層３００６が形成される。インプラントスクリーン誘電体層３００６は、図１を参照して説明したようなインプラントスクリーン誘電体層１０１４の特性を有する。集積回路３０００内のインプラント領域３０１０を露出させるように、インプラントスクリーン誘電体層３００６の上にインプラントマスク３００８が形成される。インプラントマスク３００８は、図１を参照して説明したようなインプラントマスク１０１６の特性を有する。
基板３００２の裏面は、基板チャック３０１２に接する。基板チャック３０１２は、例えば、基板３００２が５℃又はそれより低温まで冷却されるまで、図３に冷却材流れ矢印３０１６で示すように、基板チャック３０１２を介して冷却流体３０１４を流すことにより、５℃又はそれより低温まで冷却される。基板チャック３０１２を冷却する他の手段は、これらの実施例の範囲内にある。
基板３００２が５℃又はそれより低温まで冷却される一方で、インプラント領域３０１０に１つ又は複数のドーパント及び／又は非晶化原子種を注入するイオン注入プロセス３０１８が実行される。本（第３の）実施例において、イオン注入プロセス３０１８は、少なくとも１×１０１６原子／ｃｍ２のドーズ量のボロンを注入し得、及び／又は少なくとも８×１０１４原子／ｃｍ２のドーズ量のリンを注入し得、及び／又は少なくとも７×１０１３原子／ｃｍ２のドーズ量のガリウムを注入し得、及び／又は少なくとも６×１０１３原子／ｃｍ２のドーズ量のゲルマニウムを注入し得、及び／又は少なくとも６×１０１３原子／ｃｍ２のドーズ量のヒ素を注入し得、及び／又は少なくとも６×１０１３原子／ｃｍ２のドーズ量のインジウムを注入し得、及び／又は少なくとも６×１０１３原子／ｃｍ２のドーズ量のアンチモンを注入し得る。本（第３の）実施例の１つのバージョンにおいて、インプラント領域３０１０のシリコン頂部領域３００４におけるシリコン基板材料は、基板３００２の上面において少なくとも１５ナノメートルの深さまで非晶化され得る。１×１０７欠陥／ｃｍ２より多くなる、基板が２０℃〜２５℃まで冷却される間、同じドーズ量及びエネルギーのインプラントプロセスを用いて形成された同様のインプラント領域に比べて、図３を参照して説明したようにインプラント領域３０１０を形成することで１×１０７欠陥／ｃｍ２より少なくなり得る。
本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。
Claims (9)
- ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）及びＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを含む集積回路を形成するプロセスであって、
前記ＮＰＮ ＢＪＴのエミッタ領域と前記ＮＭＯＳトランジスタのソース及びドレイン領域の上で、前記集積回路の基板のシリコン頂部領域の上面の上にインプラントスクリーン誘電体層を形成すること、
前記エミッタ領域と前記ソース及びドレイン領域を露出させるように前記インプラントスクリーン誘電体層の上にインプラントマスクを形成すること、
前記集積回路の前記基板を基板チャックに接触させること、
前記集積回路の前記基板が５℃又はそれより低温の温度まで冷却されるように前記基板チャックを冷却すること、及び
前記基板が５℃又はそれより低温まで冷却される一方で、Ｎ型ドーパントを前記エミッタ領域と前記ソース及びドレイン領域とに同時にイオン注入すること、
を含むプロセスであって、
前記Ｎ型ドーパント、及び前記Ｎ型ドーパントのドーズ量が、
少なくとも８×１０１４原子／ｃｍ２のドーズ量のリン、
少なくとも６×１０１３原子／ｃｍ２のドーズ量のヒ素、
少なくとも６×１０１３原子／ｃｍ２のドーズ量のアンチモン、及び
これらの任意の組み合わせ、
から成る群から選択される、
プロセス。 - 請求項１のプロセスであって、前記Ｎ型ドーパントが、少なくとも４×１０１４原子／ｃｍ２のドーズ量のヒ素を含む、プロセス。
- 請求項１のプロセスであって、前記Ｎ型ドーパントが、少なくとも１×１０１５原子／ｃｍ２のドーズ量のヒ素を含む、プロセス。
- 請求項１のプロセスであって、前記インプラントスクリーン誘電体層が、少なくとも８０パーセントの二酸化シリコンを含む、プロセス。
- 請求項１のプロセスであって、前記Ｎ型ドーパントをイオン注入する前記工程が、シリコン材料を、前記エミッタ領域と前記ソース及びドレイン領域における前記シリコン頂部領域の前記上面において少なくとも１５ナノメートルの深さまで非晶化する、プロセス。
- ＰＮＰ ＢＪＴ及びＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを含む集積回路を形成するプロセスであって、
前記ＮＰＮ ＢＪＴのエミッタ領域と前記ＮＭＯＳトランジスタのソース及びドレイン領域の上で、前記集積回路の基板のシリコン頂部領域の上面の上にインプラントスクリーン誘電体層を形成すること、
前記エミッタ領域と前記ソース及びドレイン領域を露出させるように前記インプラントスクリーン誘電体層の上にインプラントマスクを形成すること、
前記集積回路の前記基板を基板チャックに接触させること、
前記集積回路の前記基板が５℃又はそれより低温の温度まで冷却されるように前記基板チャックを冷却すること、及び
前記基板が５℃又はそれより低温まで冷却される一方で、Ｐ型ドーパントを前記エミッタ領域と前記ソース及びドレイン領域とに同時にイオン注入すること、
を含むプロセスであって、
前記Ｐ型ドーパント、及び前記Ｐ型ドーパントのドーズ量が、
少なくとも１×１０１６原子／ｃｍ２のドーズ量のボロン、
少なくとも７×１０１３原子／ｃｍ２のドーズ量のガリウム、
少なくとも６×１０１３原子／ｃｍ２のドーズ量のインジウム、及び
これらの任意の組み合わせ、
から成る群から選択される、
プロセス。 - 請求項６のプロセスであって、前記インプラントスクリーン誘電体層が、少なくとも８０パーセントの二酸化シリコンを含む、プロセス。
- 請求項６のプロセスであって、前記Ｐ型ドーパントをイオン注入する前記工程が、シリコン材料を、前記エミッタ領域と前記ソース及びドレイン領域における前記シリコン頂部領域の前記上面において少なくとも１５ナノメートルの深さまで非晶化する、プロセス。
- インプラント領域を含む集積回路を形成するプロセスであって、
前記インプラント領域の上で、前記集積回路の基板のシリコン頂部領域の上面の上にインプラントスクリーン誘電体層を形成すること、
前記インプラント領域を露出させるように前記インプラントスクリーン誘電体層の上にインプラントマスクを形成すること、
前記集積回路の前記基板を基板チャックに接触させること、
前記集積回路の前記基板が５℃又はそれより低温の温度まで冷却されるように前記基板チャックを冷却すること、及び
前記基板が５℃又はそれより低温まで冷却される一方で、前記インプラント領域に原子をイオン注入すること、
を含むプロセスであって、
前記原子、及び前記原子のドーズ量が、
少なくとも１×１０１６原子／ｃｍ２のドーズ量のボロン、
少なくとも８×１０１４原子／ｃｍ２のドーズ量のリン、
少なくとも７×１０１３原子／ｃｍ２のドーズ量のガリウム、
少なくとも６×１０１３原子／ｃｍ２のドーズ量のゲルマニウム、
少なくとも６×１０１３原子／ｃｍ２のドーズ量のヒ素、
少なくとも６×１０１３原子／ｃｍ２のドーズ量のインジウム、
少なくとも６×１０１３原子／ｃｍ２のドーズ量のアンチモン、及び
それらの任意の組み合わせ、
から成る群から選択される、
プロセス。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US40636410P | 2010-10-25 | 2010-10-25 | |
| US61/406,364 | 2010-10-25 | ||
| US13/246,362 US8772103B2 (en) | 2010-10-25 | 2011-09-27 | Low temperature implant scheme to improve BJT current gain |
| US13/246,362 | 2011-09-27 | ||
| PCT/US2011/057679 WO2012061130A2 (en) | 2010-10-25 | 2011-10-25 | Low temperature implant to improve bjt current gain |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013545303A true JP2013545303A (ja) | 2013-12-19 |
| JP2013545303A5 JP2013545303A5 (ja) | 2014-12-11 |
Family
ID=45973373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013536721A Pending JP2013545303A (ja) | 2010-10-25 | 2011-10-25 | Ｂｊｔ電流利得を改善するための低温インプラント |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8772103B2 (ja) |
| JP (1) | JP2013545303A (ja) |
| CN (1) | CN103180934A (ja) |
| WO (1) | WO2012061130A2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9299698B2 (en) * | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US10128113B2 (en) * | 2016-01-12 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| US9923083B1 (en) * | 2016-09-09 | 2018-03-20 | International Business Machines Corporation | Embedded endpoint fin reveal |
| US10243048B2 (en) * | 2017-04-27 | 2019-03-26 | Texas Instruments Incorporated | High dose antimony implant through screen layer for n-type buried layer integration |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027422A (ja) * | 1988-06-24 | 1990-01-11 | Ricoh Co Ltd | レーザによる高温熱処理方法 |
| JPH10261593A (ja) * | 1997-01-20 | 1998-09-29 | Toshiba Corp | 半導体装置の製造方法、半導体製造装置、および半導体装置 |
| JP2001068427A (ja) * | 1999-08-26 | 2001-03-16 | Ulvac Japan Ltd | 基板冷却装置 |
| JP2001210735A (ja) * | 2000-01-27 | 2001-08-03 | Mitsumi Electric Co Ltd | Ｃｍｏｓデバイス及びｃｍｏｓデバイスの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244820A (en) * | 1990-03-09 | 1993-09-14 | Tadashi Kamata | Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method |
| JPH1032274A (ja) | 1996-04-12 | 1998-02-03 | Texas Instr Inc <Ti> | Ｃｍｏｓプロセスによるバイポーラートランジスタ作製方法 |
| US7993698B2 (en) * | 2006-09-23 | 2011-08-09 | Varian Semiconductor Equipment Associates, Inc. | Techniques for temperature controlled ion implantation |
| CN101903996B (zh) * | 2007-12-21 | 2013-04-03 | 应用材料公司 | 用于控制衬底温度的方法和设备 |
| KR20100074625A (ko) | 2008-12-24 | 2010-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 채널 정션 형성 방법 |
-
2011
- 2011-09-27 US US13/246,362 patent/US8772103B2/en active Active
- 2011-10-25 WO PCT/US2011/057679 patent/WO2012061130A2/en active Application Filing
- 2011-10-25 CN CN2011800512790A patent/CN103180934A/zh active Pending
- 2011-10-25 JP JP2013536721A patent/JP2013545303A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027422A (ja) * | 1988-06-24 | 1990-01-11 | Ricoh Co Ltd | レーザによる高温熱処理方法 |
| JPH10261593A (ja) * | 1997-01-20 | 1998-09-29 | Toshiba Corp | 半導体装置の製造方法、半導体製造装置、および半導体装置 |
| JP2001068427A (ja) * | 1999-08-26 | 2001-03-16 | Ulvac Japan Ltd | 基板冷却装置 |
| JP2001210735A (ja) * | 2000-01-27 | 2001-08-03 | Mitsumi Electric Co Ltd | Ｃｍｏｓデバイス及びｃｍｏｓデバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103180934A (zh) | 2013-06-26 |
| WO2012061130A3 (en) | 2012-06-28 |
| WO2012061130A2 (en) | 2012-05-10 |
| US20120100680A1 (en) | 2012-04-26 |
| US8772103B2 (en) | 2014-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006173602A (ja) | Ｃｍｏｓ工程と統合されることができる高い利得を有するバイポーラ接合トランジスタ及びその形成方法 | |
| WO2006047442A1 (en) | Solid phase epitaxy recrystallization by laser annealing | |
| US7943451B2 (en) | Integration scheme for reducing border region morphology in hybrid orientation technology (HOT) using direct silicon bonded (DSB) substrates | |
| JP2009539248A (ja) | バイポーラ接合トランジスタのためのコレクタ基板静電容量を減少させる構造体および方法 | |
| KR100554465B1 (ko) | ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법 | |
| US9793337B2 (en) | Integrated circuits and fabrication methods thereof | |
| US6808970B2 (en) | Semiconductor device having an improved strained surface layer and method of forming a strained surface layer in a semiconductor device | |
| US8772103B2 (en) | Low temperature implant scheme to improve BJT current gain | |
| TWI232546B (en) | Manufacturing method of semiconductor device and semiconductor device | |
| US20070232033A1 (en) | Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing | |
| US20060202306A1 (en) | Bipolar junction transistor with high beta | |
| US7691714B2 (en) | Semiconductor device having a dislocation loop located within a boundary created by source/drain regions and a method of manufacture therefor | |
| US20120018811A1 (en) | Forming bipolar transistor through fast epi-growth on polysilicon | |
| KR100783278B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7572708B1 (en) | Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure | |
| JP2007529891A (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 | |
| JP5632254B2 (ja) | 半導体装置及びその製造方法 | |
| CN113363309A (zh) | 高电阻率半导体层中的富陷阱层 | |
| US7479438B2 (en) | Method to improve performance of a bipolar device using an amorphizing implant | |
| JP2000260728A (ja) | 半導体装置の製造方法 | |
| CN108091652B (zh) | 在相同晶圆上的异质接面双极晶体管装置的整合方案 | |
| JPH11274090A (ja) | 浅い接合を有するデバイスの製造方法 | |
| US20070034949A1 (en) | Semiconductor device having multiple source/drain extension implant portions and a method of manufacture therefor | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| US7320907B2 (en) | Method for controlling lattice defects at junction and method for forming LDD or S/D regions of CMOS device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141024 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151202 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160302 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160404 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160726 |