JP2013524527A5

JP2013524527A5 -

Info

Publication number: JP2013524527A5
Application number: JP2013503173A
Authority: JP
Filing date: 2011-04-06
Publication date: 2014-05-22
Anticipated expiration: 2031-04-06

Claims

内部に側方に離隔されたｎ−領域及びｐ−領域を有する半導体部、
前端及び後端を有する前記ｎ−領域と前記ｐ−領域との間の活性領域、
前記ｎ−領域に隣接し、その上部に配置されて前記活性領域内へ電流を導入するための第一の導入部を有する第一のメタライゼーション層、並びに
前記第一のメタライゼーション層と対向し、前記ｐ−領域に隣接し、その上部に配置されて前記活性領域内へ電流を導入するための第二の導入部を有する第二のメタライゼーション層を備え、
少なくとも一つの前記メタライゼーション層の厚さ及び／または幅が、前記活性領域の少なくとも一端の近傍の活性領域の一部における電流導入を、前記活性領域の他の部分における電流導入と比較して制御できるように選択され、少なくとも一つの前記メタライゼーション層の幅が、前記活性領域の幅よりも大きく、
前記活性領域が、前記前端近傍で拡張部を備え、前記拡張部が、減少された幅及び／または厚さを有する少なくとも一つの前記メタライゼーション層の一部によって覆われる、半導体レーザーダイオード。
少なくとも一つの前記メタライゼーション層が、前記活性領域の前端近傍に前端部を備え、前記前端部が、前記活性領域の前端近傍の電流導入が前記活性領域の他のどの領域における電流導入と比較しても実質的に減少されるように構成される、請求項１に記載のレーザーダイオード。
少なくとも一つの前記メタライゼーション層の前端部の幅及び／または厚さが、少なくとも一つの前記メタライゼーション層の他のどの部分の厚さよりも薄い、請求項２に記載のレーザーダイオード。
少なくとも一つの前記メタライゼーション層の前端部が、少なくとも一つの前記メタライゼーション層の抵抗が前記前端部において少なくとも一つの前記メタライゼーション層内の他のどの領域と比較しても増加されるように構成される、請求項２または３に記載のレーザーダイオード。
少なくとも一つの前記メタライゼーション層が、前記活性領域の前端及び後端近傍の電流導入が前記活性領域の中間部における電流導入と比較して減少されるように構成される、請求項１から４のいずれか一項に記載のレーザーダイオード。
少なくとも一つの前記メタライゼーション層が、前記活性領域の前端近傍でほぼ均一な電流密度を提供するように構成される、請求項１から５のいずれか一項に記載のレーザーダイオード。
前記導入部が、前記活性領域の少なくとも一端から離れた少なくとも一つの前記メタライゼーション層の一部の上に位置されたワイヤーボンドを備える、請求項１から６のいずれか一項に記載のレーザーダイオード。
前記活性領域の前端において少なくとも一つの前記メタライゼーション層と前記半導体部との間に、前記活性領域の前端における電流導入を遮断するための絶縁層をさらに備え、前記絶縁層が、前記活性領域内において非ポンプ端部を形成する、請求項１から７のいずれか一項に記載のレーザーダイオード。
少なくとも一つの前記メタライゼーション層が、第一の層及び第二の層を備え、前記第二の層が、前記第一の層よりも厚い、請求項１から８のいずれか一項に記載のレーザーダイオード。
前記第二の層が、少なくとも一つの前記メタライゼーション層の後端部上で前記第一の層の少なくとも一部を覆う、請求項９に記載のレーザーダイオード。
フレアリッジダイオード、
非フレアリッジダイオード、及び
広域シングルエミッタ（ＢＡＳＥ）ダイオード、
からなる群から選択される、請求項１から１０のいずれか一項に記載のレーザーダイオード。
前記半導体部の前記ｐ−領域が、メタライズされたサブマウントと接合されるように構成される、請求項１から１１のいずれか一項に記載のレーザーダイオード。
内部に側方に離隔されたｎ−領域及びｐ−領域を有する半導体部、
前端及び後端を有する前記ｎ−領域と前記ｐ−領域との間の活性領域、
前記ｎ−領域に隣接し、その上部に配置されて前記活性領域内へ電流を導入するための第一の導入部を有する第一のメタライゼーション層並びに、
前記第一のメタライゼーション層と対向し、前記ｐ−領域に隣接し、その上部に配置されて前記活性領域内へ電流を導入するための第二の導入部を有する第二のメタライゼーション層を備える高出力レーザーダイオードを製造する方法であって、
少なくとも一つの前記メタライゼーション層の幅及び／または厚さをダイオードの長さに沿って、前記活性領域の少なくとも一端の近傍の前記活性領域の一部における電流導入を、前記活性領域の他の部分における電流導入と比較して制御できるように変更することを含み、少なくとも一つの前記メタライゼーション層の幅が、前記ダイオードの長さに沿った前記活性領域の幅よりも大きく、
前記活性領域の前記前端近傍に拡張部を形成し、前記拡張部が、減少された幅及び／または厚さを有する少なくとも一つの前記メタライゼーション層の一部によって覆われる、方法。
少なくとも一つの前記メタライゼーション層を、選択的成膜及び成膜後の選択的除去またはエッチングを備える群から選択されたパターニングプロセスによって製造することを含む、請求項１３に記載の方法。
前記パターニングプロセスに用いられるマスクの形状を、前記メタライゼーション層の所定のパターンを得ることができるように選択することをさらに含む、請求項１４に記載の方法。
少なくとも一つの前記メタライゼーション層の前端部の幅及び／または厚さを、後端部と比較して減少させること、
少なくとも一つの前記メタライゼーション層の前記後端部上にワイヤーボンドを備える少なくとも一つの前記導入部を位置させること、
サブマウントの形状を形成すること、または前記ｐ−領域及び／もしくは前記ｎ−領域の材料を最適化すること、及び
少なくとも一つの前記メタライゼーション層と前記半導体部との間の前記活性領域の前端に絶縁層を形成すること、
の一つまたはすべてによって、前記前端における電流導入が減少される、請求項１３から１５のいずれか一項に記載の方法。