JP2013517629A - 平坦化された電極上の磁気トンネル接合(mtj) - Google Patents

平坦化された電極上の磁気トンネル接合(mtj) Download PDF

Info

Publication number
JP2013517629A
JP2013517629A JP2012549126A JP2012549126A JP2013517629A JP 2013517629 A JP2013517629 A JP 2013517629A JP 2012549126 A JP2012549126 A JP 2012549126A JP 2012549126 A JP2012549126 A JP 2012549126A JP 2013517629 A JP2013517629 A JP 2013517629A
Authority
JP
Japan
Prior art keywords
layer
mtj
insulating layer
tunnel junction
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012549126A
Other languages
English (en)
Other versions
JP5710647B2 (ja
Inventor
スン・エイチ・カン
シア・リ
ウェイ−チュアン・チェン
カンホ・イ
シャオチュン・ジュウ
ワァ・ナム・シュ
Original Assignee
クアルコム,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム,インコーポレイテッド filed Critical クアルコム,インコーポレイテッド
Publication of JP2013517629A publication Critical patent/JP2013517629A/ja
Application granted granted Critical
Publication of JP5710647B2 publication Critical patent/JP5710647B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

直接接触を用いた磁気トンネル接合(MTJ)は、より低い抵抗、改善された生産量、及び、より単純な製造を有して製造される。より低い抵抗は、MTJの読み取り方法及び書き込み方法の両方を改善する。MTJ層(126)は、下部電極(124)上に堆積され、下部金属(122)に位置合わせされる。エッチング停止層(302)は、下部金属を囲う絶縁体のオーバーエッチングを防止するために下部金属に隣接して堆積され得る。下部電極は、実質的に平坦な表面を提供するためにMTJ層の堆積前に平坦化される。さらに、下層(202)は、MTJの所望の特性を促進するためにMTJ層の前に下部電極上に堆積され得る。

Description

本願は、Kangらによって2010年1月15日付けで出願された“平坦化された電極上の磁気トンネル接合(MTJ)”という名称の米国仮特許出願番号61/295,460の利益を主張する。
本明細書は、広くメモリ素子に関連する。より具体的には、本明細書は、磁気ランダムアクセスメモリ(MRAM)に関連する。
通常のランダムアクセスメモリ(RAM)チップ技術と異なって、磁気RAM(MRAM)において、データは、電荷として保存されず、その代わり記憶素子の磁気分極によって保存される。記憶素子は、トンネリング層によって分離される2つの強磁性層で形成される。2つの層の一方は、特定の極性に設定された少なくとも1つのピン磁気分極(固定層)を有する。他の磁気層(又は自由層)の磁気分極は、“1”(すなわち、固定層に対する逆平行の極性)又は“0”(すなわち、固定層に対して平行な極性)を表すように変えられる。固定層、トンネリング層及び自由層を有するこのような素子は、磁気トンネル接合(MTJ)である。MTJの電気抵抗は、固定層の磁気分極と比較して自由層の磁気分極に依存する。MRAMなどのメモリ素子は、個々にアドレス可能なMTJのアレイから作られる。
通常、MTJは、下部電極を介して下部金属に接触する。下部電極は、最小形状の開口部を介して下部金属に接触する。MTJは、MTJの表面粗さを低減するための下部金属に対する接点から離れた位置において下部電極上に配置される。従って、下部電極は、幅がMTJの大きさより拡張される。結果として、下部電極の増加した接触抵抗から、高い抵抗がもたらされる。さらに、下部電極の拡張した幅から、増加した領域のオーバーヘッド及びビットセルがもたらされる。
ビットセルサイズが減少するので、下部金属に対する接触部の大きさは、減少し、製造の信頼性を低下させる。さらに、ビットセルサイズが下部金属のシーディング及び充填の際の挑戦のために減少するので、抵抗は増加する。増加した抵抗は、通常のMTJの感度の損失をもたらす。
従って、より小さいビットセルサイズ及びより低い抵抗を有するMTJに対する要求がある。
本明細書の一側面によれば、磁気トンネル接合(MTJ)は、下部金属を含む。MTJはまた、下部金属上に下部電極を含む。MTJは、下部電極上に材料積層体をさらに含む。材料積層体は、下部電極より小さく、実質的に下部金属に位置合わせされる。MTJはまた、材料積層体上に上部電極を含む。
本明細書の他の一側面によれば、磁気トンネル接合素子の製造方法は、下部金属の周囲及び第1の絶縁層上に第2の絶縁層を堆積する段階を含む。この方法はまた、下部金属を露出するように第2の絶縁層をパターニングする段階を含む。この方法はまた、第2の絶縁層をパターニングした後に、下部金属を覆うように下部金属上に下部電極を堆積する段階を含む。この方法はまた、下部電極を平坦化する段階を含む。この方法は、下部電極を平坦化した後に下部電極上にMTJ層を堆積する段階をさらに含む。
本明細書の更なる他の一側面によれば、磁気トンネル接合素子の製造方法は、下部金属の周囲及び第1の絶縁層上に第2の絶縁層を堆積する段階を含む。この方法はまた、下部金属を露出するように第2の絶縁層をパターニングする段階を含む。この方法は、第2の絶縁層をパターニングした後に、下部金属を覆うように下部金属上に下部電極を堆積する段階をさらに含む。この方法はまた、下部電極を平坦化する段階を含む。この方法は、下部電極を平坦化した後に、下部電極上にMTJ層を堆積する段階をさらに含む。
本明細書の他の側面によれば、磁気トンネル接合(MTJ)は、下部金属を含む。MTJはまた、下部金属上に連結する手段を含む。MTJは、連結手段上の材料積層体をさらに含む。材料積層体は、連結手段より小さい大きさにパターニングされ、下部金属に実質的に位置合わせされる。MTJはまた、材料積層体上の上部電極を含む。
以下に続く詳細な説明がより理解され得るようにするために、これは、本発明の特徴及び技術的な利点をある程度広く説明している。本発明の追加の特徴及び利点は、以下に記載される。本発明が、本発明と同一の目的を実行するための他の構造体を修正又は設計するための基礎として容易に利用され得ることは、当業者には理解されるべきである。このような等価な構成が、添付された特許請求の範囲の記載の教示から逸脱しないことは、当業者には理解されるべきである。さらなる目的及び利点と共にその機構及び動作方法の両方に関して本明細書の特徴であると考えられる新規な特徴は、添付の図面と共に検討した際に以下の説明から理解されるだろう。しかしながら、図面の各々が、例示及び記載目的で提供され、本発明の制限の定義として意図するものではないことは、明確に理解される。
図1Aは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。 図1Bは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。 図1Cは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。 図1Dは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。 図1Eは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。 図1Fは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。 図1Gは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。 図1Hは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。 図2は、一実施形態による下層を有する直接接触を用いたMTJ素子を示す断面図である。 図3は、一実施形態によるエッチング停止層を有する直接接触を用いたMTJ素子を示す断面図である。 図4は、本発明の実施形態が有利に採用され得る例示的な無線通信システムを示すブロック図である。 図5は、一実施形態による半導体部品の回路、レイアウト及び論理設計に使用されるデザインワークステーションを示すブロック図である。
本明細書のより完全な理解のために、以下では添付の図面と共に以下の詳細な説明が参照される。
磁気トンネル接合(MTJ)素子は、下部金属とのMTJの直接接触を可能にするために、MTJの下部電極に対して大きな接触開口部を有して製造され得る。大きな接触開口部は、より小さいビットセルサイズ及びより高い生産量を可能にする。より小さいビットセルサイズは、直接接触を用いたMTJ素子を含む磁気ランダムアクセスメモリ(MRAM)素子の総ダイ領域を低減する。さらに、MTJ素子は、実質的に下部金属に位置合わせされる下部電極上に配置される。実質的に下部金属に位置合わせされるMTJ素子の配置は、接触抵抗を低減し、MTJ素子の感度を向上させる。直接接触を用いたMTJ素子の製造はまた、より高い生産量を実現するために集積及び製造工程を単純化する。
図1Aから図1Hは、一実施形態による直接接触を用いたMTJの製造を示す断面図である。図1Aは、絶縁体の堆積及びパターニング後における、部分的に完成されたMTJ素子を示す。絶縁体104は、絶縁体102上に堆積される。絶縁体102は、下部金属122を囲い、それは、調整可能な幅を有し得る。絶縁体104は、下部金属124への接触用の下部金属122を露出する開口部140を生成するために第1のマスクを用いてパターニングされる。
図1Bは、一実施形態による下部電極の堆積後における部分的に完成されたMTJ素子を示す。下部電極124は、絶縁体104、絶縁体102及び下部電極122上に堆積され、例えば、タンタル、銅、タングステン、窒化タンタル又は窒化タンタル/タンタル二重層であり得る。一実施形態によれば、タングステン又は銅が下部電極124として選択された場合、より高い導電性及びより低い抵抗性が実現される。さらに、タングステン及び銅は、他の導電性金属より平坦化するのが容易である。下部電極124は、図1Aにおいてパターニングされた開口部140の下部金属122に接触する。他の実施形態において、接触側壁及び下部の界面は、拡散障壁によって覆われる。
下部電極124と下部金属122との間の大きな接触は、接触抵抗を低減する。より低い抵抗は、MTJ素子100における読み取り及び書き込み方法の両方を改善する。例えば、読み取り動作中に、感度は、MTJ素子100の総抵抗によって割られるMTJ素子100の抵抗の変化である。より大きい接触を有するMTJ素子100の総抵抗の低減は、抵抗変化の相対的な寄与を増加する。さらに、書き込み動作中に、電圧降下は、下部電極124に対する下部金属122の接触の全域にわたって低減し、書き込み動作に使用される供給電圧の量を低減する。書き込み動作中における低減した供給電圧は、MTJ素子100の信頼性を向上させ、MTJ素子100による電力消費を低減する。
図1Cは、一実施形態による下部電極の平坦化後における部分的に完成されたMTJ素子を示す。下部電極124は、例えば、絶縁体104から下部電極124を実質的に除去するための化学機械的研磨を用いて平坦化される。さらに、下部電極124の平坦化は、MTJ層(未だ示されていない)に対する下部電極124上の実質的に平坦な表面を生成する。
図1Dは、MTJ層の堆積後における部分的に完成されたMTJ素子を示す。MTJ層126は、例えば、強磁性層/トンネル障壁層/強磁性層の多層積層体であり得る。一実施形態によれば、MTJ層126は、反強磁性/合成反強磁性参照層/トンネル障壁/自由層、例えばPtMn/CoFe/Ru/CoFeB/MgO/CoFeBである。さらに、キャッピング層(示されない)は、MTJ層126に配置され得る。下部電極124の実質的に平坦な表面は、MTJ層126の表面粗さを低減し、MTJ素子100の磁気的及び電気的特性を改善する。一実施形態によれば、MTJ層126は、バックエンドオブライン(BEOL)装備からの移動後に、特殊化されたMTJツールにおいて堆積される。
図1Eは、一実施形態による上部電極層の堆積後における部分的に完成されたMTJ素子を示す。MTJ層126は、第2マスクを用いてパターニングされる。パターニングされたMTJ層126の位置は、実質的に下部金属122に位置合わせされる。パターニング後、絶縁体106は、MTJ層126を囲って堆積される。一実施形態によれば、絶縁体106は、堆積され、MTJ層126を有するレベルまでエッチバックされる。上部電極128は、MTJ層126及び絶縁層106上に堆積される。上部電極128は、例えば、タンタル、窒化タンタル、チタン又は窒化タンタルであり得る。
図1Fは、一実施形態による上部電極のパターニング後における部分的に完成されたMTJ素子を示す。上部電極128は、第3のマスクを用いてパターニングされる。上部電極128は、下部電極124と異なる大きさであり得る(同一の大きさで示されているが)。上部電極128の大きさは、ある程度、MTJ層126の側部に残っている絶縁体106の大きさを決定する。より大きい上部電極128は、絶縁体106のエッチング中にMTJ層126を直接に囲って位置する絶縁体106のより大きな量をもたらす。従って、MTJ層126の側壁は、より小さい上部電極128に対するより、より大きい上部電極128に対する絶縁体106からのより良好な保護を受ける。上部電極128は、対応する絶縁体106がMTJ層126の側壁を保護するように十分に大きくあるべきである。一実施形態によれば、上部電極128は、100から200nmの幅であり得る。
図1Gは、一実施形態による絶縁体の堆積後における部分的に完成されたMTJ素子を示す。絶縁体108は、絶縁体106及び上部電極128を囲うように堆積される。一実施形態によれば、絶縁体108は、堆積され、上部電極128を有するレベルまでエッチバックされる。
図1Hは、一実施形態による上部金属の形成後における部分的に完成されたMTJ素子を示す。絶縁体110及び上部金属130は、上部電極128及び絶縁体108上に堆積され、上部金属130は、上部電極128との電気的接触を形成するようになる。一実施形態によれば、絶縁体110は、堆積され得、上部金属130に対する開口部のパターニングに続いて、開口部に対する上部金属130の堆積が行なわれる。上部金属130は、例えば銅又はアルミニウムであり得る。
電気路は、上部金属130、上部電極128、MTJ層126、下部電極124及び下部金属122の間に形成される。電気路は、MTJ素子100の読み取り動作及び/又は書き込み動作用の検出電流を通過させるために使用され得る。
図2は、一実施形態による下層を有する直接接触を用いたMTJ素子を示す断面図である。下層202は、望ましいMTJの微小構造(例えば、特定の結晶構造)を促進するために下部電極124上に堆積され得る。下層202は、例えばタンタルであり得る。下層202は、第2のマスク及び第3のマスクを用いてパターニングされ得る。第2のマスクを用いた一実施形態によれば、下層202は、実質的にMTJ層126と同一の大きさである。第3のマスクを用いた実施形態によれば、下層202は、実質的に上部電極128と同一の大きさである。さらに、下部金属122の幅は、調整可能である。
図3は、一実施形態によるエッチング停止層を有する直接接触を用いたMTJ素子を示す断面図である。エッチング停止層302は、絶縁体104のパターニング中に絶縁体102のエッチングを防止するために絶縁体102上に堆積され得る。すなわち、絶縁体104のオーバーエッチング中に、絶縁体102は、後にパターニングされる下部電極124、MTJ層126及び上部電極128の表面粗さ及び望ましくない電気的特性をもたらす。絶縁体102上に堆積されるエッチング停止層302は、実質的に絶縁体102のエッチングを低減するために絶縁体104に比べて低い速度でエッチングする。さらに、下部金属122の幅は、調整可能である。
以上に開示されたような直接接触を用いたMTJは、より小さいビットセルサイズ及びより高い生産量を可能にする。さらに、平坦化された下部電極で充填された大きな接触開口部は、MTJの接触抵抗を低下させる。低下した接触抵抗は、読み取り及び書き込み方法を改善する。直接接触を用いたMTJの製造方法は、単純な集積及び高生産量を有する。
図4は、本明細書の実施形態が有利に採用され得る例示的な無線通信システム400を示すブロック図である。図示目的において、図4は、3つのリモートユニット420、430、450、及び、2つのベースステーション440を示す。無線通信システムがより多くのリモートユニット及びベースステーションを有し得ることが認識される。リモートユニット420、430、450は、開示されたMTJ素子を含む、IC素子425A、425C、425Bを含む。ICを含むあらゆる素子がまた、ベースステーション、スイッチング装置及びネットワーク装備を含む、ここで開示されたMTJ素子を含み得ることが認識されるだろう。図4は、ベースステーション440からリモートユニット420、430、450へのフォワードリンク信号480、及び、リモートユニット420、430、450からベースステーション440へのリバースリンク信号490を示す。
図4において、リモートユニット420は、携帯電話として示され、リモートユニット430は、ポータブルコンピュータとして示され、リモートユニット450は、ワイヤレルローカルループシステムにおける固定位置リモートユニットとして示される。例えば、リモートユニットは、携帯電話、ノート型パーソナルコミュニケーションシステム(PCS)ユニット、携帯情報端末などの携帯型データユニット、GPS可能装置、ナビゲーション装置、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メーターリーディング装備などの固定位置データユニット、又は、データ若しくはコンピュータ指示又はそれらの組合せを保存又は読み出す他の装置であり得る。図4は、本明細書の教示に従うリモートユニットを示すけれども、本明細書は、これらの例示的な示されたユニットに限定されない。本明細書の実施形態は、MTJ素子を含むあらゆる装置に適切に採用され得る。
図5は、以上に開示されたMTJなどの半導体部品の回路、配置及び論理設計に使用されるデザインワークステーションを示すブロック図である。デザインワークステーション500は、オペレーティングシステムソフトウエア、サポートファイル、及びケイデンス(Cadence)又はオアキャド(Orcad)などのデザインソフトウエアを含むハードディスク501を含む。デザインワークステーション500はまた、回路510又はMTJなどの半導体部品512の設計を容易にするためにディスプレイを含む。記憶媒体504は、回路設計510又は半導体部品512を明白に保存するために提供される。回路設計510又は半導体部品512は、GDSII又はGERBERなどのファイル形式で記憶媒体204に記憶され得る。記憶媒体504は、CD−ROM、DVD、ハードディスク、フラッシュメモリ又は他の適切な装置であり得る。さらに、デザインワークステーション500は、記憶媒体504から入力を受け取り、又は記憶媒体504に出力を書き込むための駆動装置503を含む。
記憶媒体504に記録されたデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、又は、電子線リソグラフィなどの一連の書き込みツール用のマスクパターンデータを特定し得る。データは、タイミングチャートなどの論理検証データ、又は論理シミュレーションに関連するネット回路をさらに含み得る。記憶媒体504にデータを提供することは、半導体ウエハを設計するための工程の数を減少させることによって、回路510及び半導体部品512の設計を容易にする。
ファームウエア及び/又はソフトウエアの実行において、手順は、ここに開示された機能を遂行するモジュールを用いて実施され得る(例えば、手順、機能等)。指示を明白に具体化するあらゆる機械読取可能な媒体は、ここに開示された手順を行なう際に使用され得る。例えば、ソフトウエアコードは、メモリに保存され得、処理ユニットによって実行され得る。メモリは、処理ユニット内又は処理ユニットの外部に実装され得る。ここで使用されるように、“メモリ”という用語は、あらゆるタイプの長期間の、短期間の、揮発性の、不揮発性の、又は他のメモリを示し、あらゆる特定のメモリのタイプ若しくはメモリの数、又はメモリが保存される媒体のタイプに限定されるものではない。
ファームウエア及び/又はソフトウエアに実装される場合、この機能は、コンピュータ読取可能な媒体上の1つ又はそれ以上の指示又はコードとして保存され得る。例には、データ構造を用いて符号化されたコンピュータ読取可能な媒体及びコンピュータプログラムを用いて符号化されたコンピュータ読取可能な媒体が含まれる。コンピュータ読取可能な媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得るあらゆる利用可能な媒体であり得る。一例として、限定的ではないが、このようなコンピュータ読取可能な媒体は、RAM、ROM、EEPROM、CD−ROM又は他の光学ディスク記憶、磁気ディスク記憶又は他の磁気記憶装置、又は、所望のプログラムコードを指示及びデータ構造の形態で保存するために使用され得、コンピュータによってアクセスされ得るあらゆる他の媒体を含み得、ディスク(disk)又はディスク(disc)には、ここで使用されるように、コンパクトディスク(CD)、レーザーディスク(登録商標)、光学ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスク及びブルーレイディスクが含まれ、ここで、ディスク(disk)は、通常データを磁気的に再生することができ、一方で、ディスク(disc)は、レーザーを用いて光学的にデータを再生する。上記の組合せはまた、コンピュータ読取可能な媒体の範囲に含まれなければならない。
コンピュータ読取可能な媒体における記憶に加えて、指示及び/又はデータは、通信装置に含まれる送信媒体の信号として提供され得る。例えば、通信装置は、指示又はデータを示す信号を有する送受信機を含み得る。指示及びデータは、1つ又はそれ以上の処理器が、特許請求の範囲に記載の機能を実施することを引き起こすように構成される。
特定の回路が記載されているけれども、開示された回路の全てが本発明を実施するために必要とされないことは、当業者によって理解されるだろう。さらに、特定の周知の回路は、本発明における焦点を維持するために記載されていない。
本発明及びその利点が詳細に記載されているけれども、様々な変更、置換及び修正が、添付された特許請求の範囲によって定義されるような本発明の技術から離れることなく、ここでなされることが理解されるべきである。例えば、“上に”及び“下に”などの関係語は、基板又は電子部品に対して使用される。当然ながら、基板及び電子部品が反転された場合、上が下になり、その逆もまた同様である。さらに、横向きに方向付けられた場合、上及び下は、基板又は電子部品の側部と称され得る。さらに、本出願の範囲は、本明細書に記載された工程、機械、製造、物の組成、手段、方法及び段階の特定の実施形態に限定されるものではない。当業者が本明細書から容易に理解するように、同一の機能を実質的に行い、又はここに記載された対応する実施形態と同一の結果を実質的に達成する、既に存在し又は後に開発される、工程、機械、製造、物の組成、手段、方法又は段階が、本発明に従って利用することができる。従って、添付された特許請求の範囲は、それらの範囲内に、このような工程、機械、製造、物の組成、手段、方法又は段階を含むことを意図するものである。
100 MTJ素子
102 絶縁体
104 絶縁体
106 絶縁体
108 絶縁体
122 下部金属
124 下部電極
126 MTJ層
128 上部電極
130 上部金属
202 下層
302 エッチング停止層
400 無線通信システム
420 リモートユニット
425A IC素子
425B IC素子
425C IC素子
430 リモートユニット
440 ベースステーション
480 フォワードリンク信号
490 リバースリンク信号
500 デザインワークステーション
501 ハードディスク
503 駆動装置
510 回路
512 半導体部品

Claims (20)

  1. 下部金属と、
    前記下部金属上の下部電極と、
    前記下部電極より小さく、前記下部金属に実質的に位置合わせされる、前記下部電極上の材料積層体と、
    前記材料積層体上の上部電極と、
    を備える、磁気トンネル接合。
  2. 前記上部電極が、100nmから150nmの幅である、請求項1に記載の磁気トンネル接合。
  3. 前記下部電極が、タングステン、銅、タンタル及び窒化タンタルからなる群から選択される材料である、請求項1に記載の磁気トンネル接合。
  4. 前記下部電極が、実質的に平坦な表面を有する、請求項1に記載の磁気トンネル接合。
  5. 前記下部電極と前記材料積層体との間に下層をさらに備える、請求項1に記載の磁気トンネル接合。
  6. 前記下部金属の一部に隣接するエッチング停止層をさらに備え、前記下部電極が、前記エッチング停止層及び前記下部金属上にある、請求項1に記載の磁気トンネル接合。
  7. 前記材料積層体が、第1の強磁性層、トンネル障壁層及び第2の強磁性層をさらに備える、請求項1に記載の磁気トンネル接合。
  8. 前記磁気トンネル接合が、磁気ランダムアクセスメモリ(MRAM)に組み込まれる、請求項1に記載の磁気トンネル接合。
  9. 前記MRAMが、セットトップボックス、ミュージックプレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末(PDA)、固定位置データユニット及びコンピュータの少なくとも1つに組み込まれる、請求項8に記載の磁気トンネル接合。
  10. 下部金属の周囲及び第1の絶縁層上に第2の絶縁層を堆積する段階と、
    前記下部金属を露出するように前記第2の絶縁層をパターニングする段階と、
    前記第2の絶縁層をパターニングした後に、前記下部金属を覆うように前記下部金属上に下部電極を堆積する段階と、
    前記下部電極を平坦化する段階と、
    前記下部電極を平坦化した後に前記下部電極上にMTJ層を堆積する段階と、
    を含む、磁気トンネル接合素子の製造方法。
  11. 前記MTJ層をパターニングする段階と、
    前記MTJ層をパターニングした後に前記MTJ層の周囲に第3の絶縁層を堆積する段階と、
    前記第3の絶縁層及び前記パターニングされたMTJ層上に上部電極を堆積する段階と、
    前記上部電極及び前記第3の絶縁層をパターニングする段階と、
    前記第3の絶縁層及び前記上部電極の周囲に第4の絶縁層を堆積する段階と、
    前記第4の絶縁層及び前記上部電極上に第5の絶縁層を堆積する段階と、
    前記上部電極を露出するように前記第5の絶縁層に開口部をパターニングする段階と、
    前記第5の絶縁層の開口部の前記上部電極に上部金属を堆積する段階であって、前記上部金属が、前記下部金属と実質的に位置合わせされる段階と、
    をさらに含む、請求項10に記載の方法。
  12. 前記第2の絶縁層をパターニングする段階が、第1のマスクを用いてパターニングする段階を含み、前記MTJ層をパターニングする段階が、第2のマスクを用いてパターニングする段階を含み、前記上部電極をパターニングする段階が、第3のマスクを用いてパターニングする段階を含む、請求項11に記載の方法。
  13. 前記第2の絶縁層をパターニングする段階が、エッチング停止層が露出されるまで前記第2の絶縁層をエッチングする段階を含む、請求項10に記載の方法。
  14. MTJ層を堆積する前に、前記下部電極上に下層を堆積する段階をさらに含む、請求項10に記載の方法。
  15. 前記磁気トンネル接合素子を、セットトップボックス、ミュージックプレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末(PDA)、固定位置データユニット及びコンピュータの少なくとも1つに組み込むことをさらに含む、請求項10に記載の方法。
  16. 下部金属の周囲の周囲及び第1の絶縁層上に第2の絶縁層を堆積する段階と、
    前記下部金属を露出するように前記第2の絶縁層をパターニングする段階と、
    前記第2の絶縁層をパターニングした後に、前記下部金属を覆うように前記下部金属上に下部電極を堆積する段階と、
    前記下部電極を平坦化する段階と、
    前記下部電極を平坦化した後に、前記下部電極上にMTJ層を堆積する段階と、
    を含む、磁気トンネル接合素子の製造方法。
  17. 前記磁気トンネル接合素子を、セットトップボックス、ミュージックプレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末(PDA)、固定位置データユニット及びコンピュータの少なくとも1つに組み込むことをさらに含む、請求項16に記載の方法。
  18. 下部金属と、
    前記下部金属上に連結する手段と、
    前記連結手段より小さい大きさにパターニングされ、前記下部金属に実質的に位置合わせされる、前記連結手段上の材料積層体と、
    前記材料積層体上の上部電極と、
    を備える、磁気トンネル接合。
  19. 前記連結手段が、実質的に平坦な表面を有する、請求項18に記載の磁気トンネル接合。
  20. 前記磁気トンネル接合が、セットトップボックス、ミュージックプレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末(PDA)、固定位置データユニット及びコンピュータの少なくとも1つに組み込まれる、請求項18に記載の磁気トンネル接合。
JP2012549126A 2010-01-15 2011-01-14 平坦化された電極上の磁気トンネル接合(mtj) Expired - Fee Related JP5710647B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29546010P 2010-01-15 2010-01-15
US61/295,460 2010-01-15
US12/777,529 US8681536B2 (en) 2010-01-15 2010-05-11 Magnetic tunnel junction (MTJ) on planarized electrode
US12/777,529 2010-05-11
PCT/US2011/021352 WO2011088359A1 (en) 2010-01-15 2011-01-14 Magnetic tunnel junction on planarized electrode

Publications (2)

Publication Number Publication Date
JP2013517629A true JP2013517629A (ja) 2013-05-16
JP5710647B2 JP5710647B2 (ja) 2015-04-30

Family

ID=44276961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012549126A Expired - Fee Related JP5710647B2 (ja) 2010-01-15 2011-01-14 平坦化された電極上の磁気トンネル接合(mtj)

Country Status (7)

Country Link
US (2) US8681536B2 (ja)
EP (1) EP2524403B1 (ja)
JP (1) JP5710647B2 (ja)
KR (1) KR101386182B1 (ja)
CN (2) CN102754233B (ja)
TW (1) TW201135998A (ja)
WO (1) WO2011088359A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681536B2 (en) 2010-01-15 2014-03-25 Qualcomm Incorporated Magnetic tunnel junction (MTJ) on planarized electrode
JP5696378B2 (ja) * 2010-06-15 2015-04-08 ソニー株式会社 記憶装置の製造方法
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
US9343662B2 (en) * 2013-09-12 2016-05-17 Globalfoundries Singapore Pte. Ltd. Magnetic memory device and method of forming thereof
CN105336848B (zh) * 2014-06-12 2018-01-09 中芯国际集成电路制造(上海)有限公司 Mram器件的形成方法
US9590173B2 (en) 2014-09-08 2017-03-07 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9564575B2 (en) * 2014-12-30 2017-02-07 Globalfoundries Singapore Pte. Ltd. Dual encapsulation integration scheme for fabricating integrated circuits with magnetic random access memory structures
CN108807664A (zh) * 2017-05-05 2018-11-13 上海磁宇信息科技有限公司 一种制作小尺寸磁性随机存储器结构单元的方法
CN109585645B (zh) * 2017-09-28 2020-09-22 中电海康集团有限公司 Mtj器件、其制作方法与mram
US10270028B1 (en) * 2017-11-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for manufacturing the same
CN108376690B (zh) * 2018-01-18 2020-12-29 北京航空航天大学 一种用于制造高密度mram的自对准互联方法
US10714680B2 (en) * 2018-08-27 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
CN110112288B (zh) * 2019-06-14 2022-11-04 上海磁宇信息科技有限公司 一种制备磁性隧道结单元阵列的方法
CN112133820A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 Mram底电极的制备方法
CN112133821A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 新型mram中铜互联上底电极的制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823079A (ja) * 1994-07-08 1996-01-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002246565A (ja) * 2001-02-13 2002-08-30 Nec Corp 不揮発性磁気記憶装置およびその製造方法
JP2002533916A (ja) * 1998-12-21 2002-10-08 モトローラ・インコーポレイテッド 磁気ランダム・アクセス・メモリの製造方法
JP2003218324A (ja) * 2002-01-18 2003-07-31 Sony Corp 磁気記憶装置およびその製造方法
JP2006165556A (ja) * 2004-12-03 2006-06-22 Samsung Electronics Co Ltd 磁気メモリ素子、磁気メモリ素子製造、及び磁気メモリ素子動作方法
JP2007521629A (ja) * 2003-06-24 2007-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Fetベースの磁気ランダム・アクセス・メモリ・デバイス用の自己整列型導電線およびこれを形成する方法
JP2008211011A (ja) * 2007-02-27 2008-09-11 Renesas Technology Corp 磁気記憶装置の製造方法および磁気記憶装置
JP2009043831A (ja) * 2007-08-07 2009-02-26 Renesas Technology Corp 磁気記憶装置の製造方法および磁気記憶装置
JP2009531865A (ja) * 2006-03-29 2009-09-03 グランディス,インコーポレーテッド スピントランスファートルクによる磁化反転を利用したオンプラグ磁気トンネル接合素子
WO2009129283A1 (en) * 2008-04-18 2009-10-22 Qualcomm Incorporated Manufacturing method of a magnetic tunnel junction element using two masks
WO2009131890A1 (en) * 2008-04-21 2009-10-29 Qualcomm Incorporated Method of forming a magnetic tunnel junction using a single mask
JP2010177624A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体記憶装置
JP2010219098A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体記憶装置及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378414B1 (ko) 1999-05-31 2003-03-29 닛뽕덴끼 가부시끼가이샤 자기저항효과소자, 그 제조방법, 및 그것을 사용한 자기기억장치
JP2003520998A (ja) 2000-01-24 2003-07-08 スポットウェア テクノロジーズ インコーポレイテッド 小型化可能/たたみ込み可能なモジュールpda
US7428127B2 (en) * 2002-12-24 2008-09-23 Fujitsu Limited CPP magnetoresistive effect element and magnetic storage device having a CPP magnetoresistive effect element
CN100359461C (zh) 2004-05-08 2008-01-02 纬创资通股份有限公司 可依据显示面板转动位置调整影像显示方向的电子装置
KR100642638B1 (ko) 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
KR100669343B1 (ko) * 2004-10-26 2007-01-16 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US20070232015A1 (en) * 2006-04-04 2007-10-04 Jun Liu Contact for memory cell
US7508700B2 (en) * 2007-03-15 2009-03-24 Magic Technologies, Inc. Method of magnetic tunneling junction pattern layout for magnetic random access memory
US7593254B2 (en) * 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US20090027811A1 (en) * 2007-07-27 2009-01-29 Magic Technologies, Inc. Spin transfer MRAM device with reduced coefficient of MTJ resistance variation
US8634231B2 (en) * 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8564079B2 (en) * 2008-04-21 2013-10-22 Qualcomm Incorporated STT MRAM magnetic tunnel junction architecture and integration
US8138561B2 (en) * 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7829923B2 (en) * 2008-10-23 2010-11-09 Qualcomm Incorporated Magnetic tunnel junction and method of fabrication
US7884433B2 (en) 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US20100109085A1 (en) * 2008-11-05 2010-05-06 Seagate Technology Llc Memory device design
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
KR101532752B1 (ko) * 2009-01-21 2015-07-02 삼성전자주식회사 자기 메모리 소자
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8492858B2 (en) * 2009-08-27 2013-07-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8681536B2 (en) 2010-01-15 2014-03-25 Qualcomm Incorporated Magnetic tunnel junction (MTJ) on planarized electrode

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823079A (ja) * 1994-07-08 1996-01-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002533916A (ja) * 1998-12-21 2002-10-08 モトローラ・インコーポレイテッド 磁気ランダム・アクセス・メモリの製造方法
JP2002246565A (ja) * 2001-02-13 2002-08-30 Nec Corp 不揮発性磁気記憶装置およびその製造方法
JP2003218324A (ja) * 2002-01-18 2003-07-31 Sony Corp 磁気記憶装置およびその製造方法
JP2007521629A (ja) * 2003-06-24 2007-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Fetベースの磁気ランダム・アクセス・メモリ・デバイス用の自己整列型導電線およびこれを形成する方法
JP2006165556A (ja) * 2004-12-03 2006-06-22 Samsung Electronics Co Ltd 磁気メモリ素子、磁気メモリ素子製造、及び磁気メモリ素子動作方法
JP2009531865A (ja) * 2006-03-29 2009-09-03 グランディス,インコーポレーテッド スピントランスファートルクによる磁化反転を利用したオンプラグ磁気トンネル接合素子
JP2008211011A (ja) * 2007-02-27 2008-09-11 Renesas Technology Corp 磁気記憶装置の製造方法および磁気記憶装置
JP2009043831A (ja) * 2007-08-07 2009-02-26 Renesas Technology Corp 磁気記憶装置の製造方法および磁気記憶装置
WO2009129283A1 (en) * 2008-04-18 2009-10-22 Qualcomm Incorporated Manufacturing method of a magnetic tunnel junction element using two masks
WO2009131890A1 (en) * 2008-04-21 2009-10-29 Qualcomm Incorporated Method of forming a magnetic tunnel junction using a single mask
JP2011519164A (ja) * 2008-04-21 2011-06-30 クゥアルコム・インコーポレイテッド 単一のマスクを使用して磁気トンネル接合を形成する方法
JP2010177624A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体記憶装置
JP2010219098A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
TW201135998A (en) 2011-10-16
KR20120120304A (ko) 2012-11-01
US20140073064A1 (en) 2014-03-13
KR101386182B1 (ko) 2014-04-17
EP2524403A1 (en) 2012-11-21
EP2524403B1 (en) 2016-11-16
CN106058042A (zh) 2016-10-26
US9082962B2 (en) 2015-07-14
CN106058042B (zh) 2018-03-23
US20110175181A1 (en) 2011-07-21
CN102754233A (zh) 2012-10-24
US8681536B2 (en) 2014-03-25
WO2011088359A1 (en) 2011-07-21
JP5710647B2 (ja) 2015-04-30
CN102754233B (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
JP5710647B2 (ja) 平坦化された電極上の磁気トンネル接合(mtj)
US9614143B2 (en) De-integrated trench formation for advanced MRAM integration
KR101153499B1 (ko) Stt mram 자기 터널 접합부 아키텍쳐 및 통합
US8866242B2 (en) MTJ structure and integration scheme
KR101200008B1 (ko) 2개의 마스크들을 사용하여 자기 터널 접합 엘리먼트를 제조하기 위한 방법
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US8837208B2 (en) Magnetic tunnel junction device with diffusion barrier layer
US9159910B2 (en) One-mask MTJ integration for STT MRAM
KR101755567B1 (ko) 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법
KR101534501B1 (ko) 자기 터널 접합들을 포함하는 상부 전극 및 하부 전극을 갖는 디바이스들의 제조 및 통합

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150304

R150 Certificate of patent or registration of utility model

Ref document number: 5710647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees