JP2008211011A - 磁気記憶装置の製造方法および磁気記憶装置 - Google Patents
磁気記憶装置の製造方法および磁気記憶装置 Download PDFInfo
- Publication number
- JP2008211011A JP2008211011A JP2007046776A JP2007046776A JP2008211011A JP 2008211011 A JP2008211011 A JP 2008211011A JP 2007046776 A JP2007046776 A JP 2007046776A JP 2007046776 A JP2007046776 A JP 2007046776A JP 2008211011 A JP2008211011 A JP 2008211011A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- metal layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Abstract
【解決手段】TMR素子を含む磁気記憶装置の製造方法が、配線層が設けられた層間絶縁膜の上に、絶縁膜を形成する工程と、絶縁膜に、配線層が露出するように開口部を形成する開口工程と、開口部を埋めるように、絶縁層上に金属層を形成する金属層形成工程と、CMP法を用いて絶縁層上の金属層を研磨除去し、開口部内に残った金属層を下部電極とするCMP工程と、下部電極上にTMR素子を形成する工程とを含む。
【選択図】図2
Description
また、TMR素子50の、下部磁性膜51と上部磁性膜52との間が短絡して、製造歩留まりが低下するという問題もあった。
また、従来の製造方法では、TMR素子50を形成した後に下部電極28のエッチングを行うため、下部電極28のエッチング工程でTMR素子50の側壁に異物が付着し、下部磁性膜51と上部磁性膜52との間の短絡が発生していることも見出した。
図1は、全体が100で表される、実施の形態1にかかるMRAMであり、(a)に概略図を、(b)に回路図を、それぞれ示す。
図1(a)に示すように、MRAM100は、TMR素子50を含む。TMR素子50は、下部電極(引き出し電極)28の上に形成され、下部電極28と電気的に接続されている。下部電極28は、トランジスタ15に電気的に接続されている。TMR素子50の下方には、デジットライン25が設けられている。
また、TMR素子50は、ビットライン32にも接続されている。ビットライン32とデジットライン50は、略直交する方向に配置され、これらに流した電流による合成磁場により、TMR素子50のフリー層の磁場の方向を変化させる。
また、p型ウエル領域1には、ゲート電極12を挟むように、n型のソース/ドレイン領域4が設けられている。ソース/ドレイン領域4に挟まれた、ゲート電極12の下部のウエル領域12は、チャネル領域となる。また、ソース/ドレイン領域4の上には、シリサイド層5が形成されている。以上の部分は、MRAMのスイッチング用トランジスタ15となる。
本実施の形態1にかかるMRAM100の製造方法は、以下の工程1〜22を含む。
なお、図12中、(d)に示す断面図は、MRAM100の周辺回路部における断面図である。
更に、上部磁性膜52の上には、例えば、タングステンからなる金属層229を堆積させる。
以上の工程で、本実施の形態1にかかるMRAM100が完成する。
この結果、トンネル絶縁膜53の膜厚のばらつきに起因する、TMR素子50間の読み出し電流のばらつきを低減したMRAM100の提供が可能となる。
図27は、全体が200で表される、実施の形態2にかかるMRAMのメモリセル150(図1参照)の拡大図であり、(a)は上面図、(b)はTMR素子近傍の断面図である。また、図28は、MRAM200の断面図であり、(a)は、図27(a)のA−A方向に見た場合の断面図、(b)は、図27(a)のB−B方向に見た場合の断面図、(c)は、図27(a)のC−C方向に見た場合の断面図である。図27、28中、図42と同一符号は、同一又は相当箇所を示す。
図27(b)から明らかなように、本実施の形態2にかかるMRAM200では、3層目の配線層(デジットライン24)25および層間絶縁膜23の上に、例えば窒化シリコンからなる層間絶縁膜65と、例えば酸化シリコンかえらなる層間絶縁膜66とが積層され、これらの層に設けられた開口部に、例えばTaN/Taからなるバリアメタル層160、および例えば銅からなる配線層(コンタクトプラグ)60が埋め込まれている。
続いて、例えばTaN/Taからなるバリアメタル層160、および例えば銅からなる配線層(コンタクトプラグ)60を、例えばCMP法を用いて開口部に埋め込むように形成する。
この結果、トンネル絶縁膜53の膜厚のばらつきに起因する、TMR素子50間の読み出し電流のばらつきを低減したMRAM200の提供が可能となる。
図35は、全体が300で表される、実施の形態3にかかるMRAMのメモリセル150(図1参照)の拡大図であり、(a)は上面図、(b)はTMR素子近傍の断面図である。また、図36は、MRAM300の断面図であり、(a)は、図35(a)のA−A方向に見た場合の断面図、(b)は、図35(a)のB−B方向に見た場合の断面図、(c)は、図35(a)のC−C方向に見た場合の断面図である。図33、34中、図42と同一符号は、同一又は相当箇所を示す。
図35(b)から明らかなように、本実施の形態3にかかるMRAM300では、3層目の配線層(デジットライン24)25および層間絶縁膜23の上に、例えば窒化シリコンからなる層間絶縁膜26と、例えば酸化シリコンかえらなる層間絶縁膜27とが積層されている。更に、層間絶縁膜26、27中にビアが設けられ、その中に埋め込まれるようにバリアメタル層128と下部電極28が設けられている。下部電極(引き出し線)28は、例えばタンタルからなり、CMP法を用いて形成されるため、非常に平坦な表面を有する(詳細は、製造方法についての説明中で述べる)。
更に、上部磁性膜52の上には、例えば、タングステンからなる金属層229を堆積させる。
この結果、トンネル絶縁膜53の膜厚のばらつきに起因する、TMR素子50間の読み出し電流のばらつきを低減したMRAM300の提供が可能となる。
(a)は、MRAM300の断面図であり、(b)は、横方向に小型化(集積化)したMRAM300の断面図である。また、(d)は、従来構造のMRAM500の断面図である。
これに対して、MRAM300では、TMR素子50の下部に常に下部電極28が形成されているため、従来構造のようなマージンL2を設ける必要がない。
これに対して、MRAM300では、TMR素子50の下部に常に下部電極28が形成されているため、従来構造のようなマージンL1を考慮する必要がない。
Claims (12)
- TMR素子を含む磁気記憶装置の製造方法であって、
配線層が設けられた層間絶縁膜の上に、絶縁膜を形成する工程と、
該絶縁膜に、該配線層が露出するように開口部を形成する開口工程と、
該開口部を埋めるように、該絶縁層上に金属層を形成する金属層形成工程と、
CMP法を用いて該絶縁層上の該金属層を研磨除去し、該開口部内に残った該金属層を下部電極とするCMP工程と、
該下部電極上にTMR素子を形成する工程とを含むことを特徴とする磁気記憶装置の製造方法。 - 上記開口工程と上記金属層形成工程との間に、該開口部の内面と該絶縁層の表面とを覆うように、バリアメタル層を形成する工程を含むことを特徴とする請求項1に記載の磁気記憶装置の製造方法。
- 上記開口工程が、上記絶縁層の表面から上記配線層の表面に達する第1開口部を形成した後、該絶縁層の表面から該絶縁層の途中まで、該第1開口部と連通し、該第1開口部より開口面積の大きい第2開口部を形成する工程であることを特徴とする請求項1に記載の磁気記憶装置の製造方法。
- TMR素子を含む磁気記憶装置の製造方法であって、
配線層が設けられた層間絶縁膜の上に、第1絶縁膜を形成する工程と、
該第1絶縁膜に、該配線層が露出するように第1開口部を形成する第1開口工程と、
該第1開口部を埋めるように、該第1絶縁層上に第1金属層を形成する第1金属層形成工程と、
CMP法を用いて該第1絶縁層上の該第1金属層を研磨除去し、該第1開口部内に残った該第1金属層をプラグとする工程と、
該プラグが設けられた該第1層間絶縁膜の上に、該第2絶縁膜を形成する工程と、
該第2絶縁膜に、該プラグが露出するように第2開口部を形成する第2開口工程と、
該第2開口部を埋めるように、該第2絶縁層上に第2金属層を形成する第2金属層形成工程と、
CMP法を用いて該第2絶縁層上の該第2金属層を研磨除去し、該第2開口部内に残った該第2金属層を下部電極とする工程と、
該下部電極上にTMR素子を形成する工程とを含むことを特徴とする磁気記憶装置の製造方法。 - 上記第1開口工程と上記第1金属層形成工程との間に、上記第1開口部の内面と上記第1絶縁層の表面とを覆うように、第1バリアメタル層を形成する工程を含み、
上記第2開口工程と上記第2金属層形成工程との間に、上記第2開口部の内面と上記第2絶縁層の表面とを覆うように、第2バリアメタル層を形成する工程を含むことを特徴とする請求項4に記載の磁気記憶装置の製造方法。 - TMR素子を含む磁気記憶装置の製造方法であって、
配線層が設けられた層間絶縁膜の上に、絶縁膜を形成する工程と、
該絶縁膜に、該配線層が露出するように開口部を形成する開口工程と、
該開口部を埋めるように、該絶縁層上に金属層を形成する金属層形成工程と、
CMP法を用いて該絶縁層上の該金属層を途中まで研磨除去し、該絶縁層上に所定膜厚の該金属層を残す工程と、
該金属層上に、下部磁性膜、トンネル絶縁膜、上部磁性膜を形成する工程と、
エッチングマスクを用いて、該上部磁性膜、該トンネル絶縁膜、該下部磁性膜をエッチングするとともに、該絶縁膜が露出するまで該金属層をエッチングし、該下部磁性膜、該トンネル絶縁膜、および該上部磁性膜からなるTMR素子と、該TMR素子を載置する凸部を有する金属層からなる下部電極とを形成する工程とを含むことを特徴とする磁気記憶装置の製造方法。 - 上記開口工程と上記金属層形成工程との間に、上記開口部の内面と上記絶縁層の表面とを覆うように、バリアメタル層を形成する工程を含むことを特徴とする請求項6に記載の磁気記憶装置の製造方法。
- TMR素子を含む磁気記憶装置であって、
配線層を備えた層間絶縁膜と、
該層間絶縁膜の上に設けられた絶縁膜と、
該絶縁膜に、該配線層が露出するように設けられた開口部と、
該開口部の内面を覆うように設けられたバリアメタル層と、
該開口部を埋めるように、該バリアメタル層上に設けられた下部電極と、
該下部電極に設けられた該TMR素子とを含むことを特徴とする磁気記憶装置。 - TMR素子を含む磁気記憶装置であって、
配線層を備えた層間絶縁膜と、
該層間絶縁膜の上に設けられた絶縁膜と、
該絶縁膜に、該配線層が露出するように設けられた開口部と、
該開口部を埋めるように設けられた、プラグおよび該下部電極と、
該下部電極上に設けられた該TMR素子とを含むことを特徴とする磁気記憶装置。 - 上記プラグと上記下部電極が、異なる材料からなることを特徴とする請求項9に記載の磁気記憶装置。
- TMR素子を含む磁気記憶装置であって、
配線層を備えた層間絶縁膜と、
該層間絶縁膜の上に設けられた絶縁膜と、
該絶縁膜に、該配線層が露出するように設けられた開口部と、
該開口部を埋めるように設けられ、上面が平坦な凸部を有する下部電極と、
該下部電極の該凸部上に設けられた該TMR素子とを含むことを特徴とする磁気記憶装置。 - 上記下部電極の上面、および上記TMR素子を覆うように窒化シリコン膜が設けられたことを特徴とする請求項8〜11のいずれかに記載の磁気記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007046776A JP5080102B2 (ja) | 2007-02-27 | 2007-02-27 | 磁気記憶装置の製造方法および磁気記憶装置 |
PCT/JP2008/053197 WO2008105372A1 (ja) | 2007-02-27 | 2008-02-25 | 磁気記憶装置の製造方法および磁気記憶装置 |
US12/528,854 US8546151B2 (en) | 2007-02-27 | 2008-02-25 | Method for manufacturing magnetic storage device and magnetic storage device |
TW097106568A TWI462233B (zh) | 2007-02-27 | 2008-02-26 | 磁性記憶裝置之製造方法及磁性記憶裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007046776A JP5080102B2 (ja) | 2007-02-27 | 2007-02-27 | 磁気記憶装置の製造方法および磁気記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012169160A Division JP5476434B2 (ja) | 2012-07-31 | 2012-07-31 | 磁気記憶装置の製造方法および磁気記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008211011A true JP2008211011A (ja) | 2008-09-11 |
JP2008211011A5 JP2008211011A5 (ja) | 2010-04-02 |
JP5080102B2 JP5080102B2 (ja) | 2012-11-21 |
Family
ID=39721204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007046776A Active JP5080102B2 (ja) | 2007-02-27 | 2007-02-27 | 磁気記憶装置の製造方法および磁気記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8546151B2 (ja) |
JP (1) | JP5080102B2 (ja) |
TW (1) | TWI462233B (ja) |
WO (1) | WO2008105372A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049451A (ja) * | 2009-08-28 | 2011-03-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2013517629A (ja) * | 2010-01-15 | 2013-05-16 | クアルコム,インコーポレイテッド | 平坦化された電極上の磁気トンネル接合(mtj) |
JP2013102161A (ja) * | 2011-11-07 | 2013-05-23 | Voltafield Technology Corp | 磁気抵抗素子構造の製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103354952B (zh) * | 2010-12-17 | 2016-09-28 | 艾沃思宾技术公司 | 具有改善的尺寸的磁随机存取存储器集成 |
TWI420127B (zh) * | 2011-07-05 | 2013-12-21 | Voltafield Technology Corp | 穿隧式磁阻感測器 |
CN104752605A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
US9865798B2 (en) * | 2015-02-24 | 2018-01-09 | Qualcomm Incorporated | Electrode structure for resistive memory device |
KR102399342B1 (ko) * | 2015-08-21 | 2022-05-19 | 삼성전자주식회사 | 메모리 장치 및 그 제조 방법 |
KR102409755B1 (ko) * | 2015-09-30 | 2022-06-16 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
US10164169B2 (en) * | 2016-09-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device having a single bottom electrode layer |
US10756259B2 (en) * | 2018-11-20 | 2020-08-25 | Applied Materials, Inc. | Spin orbit torque MRAM and manufacture thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246565A (ja) * | 2001-02-13 | 2002-08-30 | Nec Corp | 不揮発性磁気記憶装置およびその製造方法 |
JP2003068984A (ja) * | 2001-06-28 | 2003-03-07 | Sharp Corp | 電気的にプログラム可能な抵抗特性を有するクロスポイントメモリ |
JP2006196516A (ja) * | 2005-01-11 | 2006-07-27 | Sharp Corp | 半導体記憶装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6555858B1 (en) | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
JP2004119478A (ja) | 2002-09-24 | 2004-04-15 | Renesas Technology Corp | 半導体記憶装置、不揮発性記憶装置および磁気記憶装置 |
-
2007
- 2007-02-27 JP JP2007046776A patent/JP5080102B2/ja active Active
-
2008
- 2008-02-25 WO PCT/JP2008/053197 patent/WO2008105372A1/ja active Application Filing
- 2008-02-25 US US12/528,854 patent/US8546151B2/en active Active
- 2008-02-26 TW TW097106568A patent/TWI462233B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246565A (ja) * | 2001-02-13 | 2002-08-30 | Nec Corp | 不揮発性磁気記憶装置およびその製造方法 |
JP2003068984A (ja) * | 2001-06-28 | 2003-03-07 | Sharp Corp | 電気的にプログラム可能な抵抗特性を有するクロスポイントメモリ |
JP2006196516A (ja) * | 2005-01-11 | 2006-07-27 | Sharp Corp | 半導体記憶装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049451A (ja) * | 2009-08-28 | 2011-03-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2013517629A (ja) * | 2010-01-15 | 2013-05-16 | クアルコム,インコーポレイテッド | 平坦化された電極上の磁気トンネル接合(mtj) |
US9082962B2 (en) | 2010-01-15 | 2015-07-14 | Qualcomm Incorporated | Magnetic Tunnel Junction (MTJ) on planarized electrode |
JP2013102161A (ja) * | 2011-11-07 | 2013-05-23 | Voltafield Technology Corp | 磁気抵抗素子構造の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200901390A (en) | 2009-01-01 |
US20100264501A1 (en) | 2010-10-21 |
US8546151B2 (en) | 2013-10-01 |
TWI462233B (zh) | 2014-11-21 |
WO2008105372A1 (ja) | 2008-09-04 |
JP5080102B2 (ja) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230088093A1 (en) | Semiconductor structure and method of forming the same | |
US11362265B2 (en) | Semiconductor structure and method of manufacturing the same | |
JP5080102B2 (ja) | 磁気記憶装置の製造方法および磁気記憶装置 | |
US11005032B2 (en) | Techniques for MRAM MTJ top electrode to metal layer interface including spacer | |
CN110875352B (zh) | 集成电路、mram单元和用于制造存储器件的方法 | |
US10109790B2 (en) | Method for manufacturing mixed-dimension and void-free MRAM structure | |
KR101769196B1 (ko) | 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리(mram)구조물 | |
JP2008211011A5 (ja) | ||
US10937950B2 (en) | Semiconductor structure | |
US20190027537A1 (en) | Interconnect capping process for integration of mram devices and the resulting structures | |
TW201729414A (zh) | 半導體結構及其形成方法 | |
US20200303623A1 (en) | Interconnect structures for logic and memory devices and methods of fabrication | |
US20220093684A1 (en) | Techniques for mram mtj top electrode to via interface | |
US9960207B1 (en) | Spin-selective electron relay | |
JP5476434B2 (ja) | 磁気記憶装置の製造方法および磁気記憶装置 | |
US11985904B2 (en) | Method of manufacturing MRAM device with enhanced etch control | |
US20210336130A1 (en) | Method of manufacturing mram device with enhanced etch control | |
TW202310467A (zh) | 半導體結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100212 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100512 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100607 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5080102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |