CN105336848B - Mram器件的形成方法 - Google Patents

Mram器件的形成方法 Download PDF

Info

Publication number
CN105336848B
CN105336848B CN201410260635.5A CN201410260635A CN105336848B CN 105336848 B CN105336848 B CN 105336848B CN 201410260635 A CN201410260635 A CN 201410260635A CN 105336848 B CN105336848 B CN 105336848B
Authority
CN
China
Prior art keywords
conductive material
medium layer
hole
magnetic tunnel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410260635.5A
Other languages
English (en)
Other versions
CN105336848A (zh
Inventor
曾贤成
湛兴龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410260635.5A priority Critical patent/CN105336848B/zh
Publication of CN105336848A publication Critical patent/CN105336848A/zh
Application granted granted Critical
Publication of CN105336848B publication Critical patent/CN105336848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种MRAM器件的形成方法。包括：提供半导体衬底；在所述半导体衬底上形成第一介质层；对所述第一介质层进行刻蚀，在其中形成通孔；在所述通孔中填充导电材料，该导电材料还一并覆盖所述第一介质层；采用平坦化工艺去除覆盖在所述第一介质层上的导电材料，使得所述通孔中的导电材料与所述第一介质层具有齐平的表面；在所述通孔中的导电材料上形成磁隧道结，该磁隧道结与所述通孔中的导电材料电连接；其中，所述平坦化工艺对所述导电材料和第一介质层的选择比为0.8至1.2。本发明能够使得MTJ层具有平坦的表面，从而消除由此导致的对MTJ性能的影响。

Description

MRAM器件的形成方法
技术领域
本发明涉及磁性存储器技术，尤其涉及一种MRAM器件的形成方法。
背景技术
磁性随机存储器(MRAM)是当前最有前景的三种非挥发性存储器之一，因为其高速读写、低功耗、抗辐射以及数据保存时间长等特点，将来有可能取代SRAM以及DRAM在移动终端上的应用。对于其他对可靠性要求高的领域，例如国防、航天航空等则具有不可取代的地位。
MRAM器件主要是依靠其中的磁隧道结(MTJ)来存储数据。现有技术中的MTJ层通常是形成在铜互连结构上的，在电镀形成铜以及进行化学机械(CMP)抛光之后，由于CMP浆料(slurry)中的酸性和碱性成分会和铜发生反应，而且铜的晶粒边界(grain boundary)也较容易被腐蚀，导致整个衬底表面并不是平坦的，进而使得形成在其上的MTJ层的表面并不平坦。MTJ层的粗糙表面会影响其磁特性，例如会导致MTJ层之间产生不希望有的耦合以及隧穿，从而影响开关电流。由上，粗糙的表面会导致MRAM器件中MTJ的失效和不确定行为。
发明内容
本发明要解决的技术问题是提供一种MRAM器件的形成方法，能够使得MTJ层具有平坦的表面，从而消除由此导致的对MTJ性能的影响。
为解决上述技术问题，本发明提供了一种MRAM器件的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成第一介质层；
对所述第一介质层进行刻蚀，在其中形成通孔；
在所述通孔中填充导电材料，该导电材料还一并覆盖所述第一介质层；
采用平坦化工艺去除覆盖在所述第一介质层上的导电材料，使得所述通孔中的导电材料与所述第一介质层具有齐平的表面；
在所述通孔中的导电材料上形成磁隧道结，该磁隧道结与所述通孔中的导电材料电连接；
其中，所述平坦化工艺对所述导电材料和第一介质层的选择比为0.8至1.2。
根据本发明的一个实施例，所述导电材料为铝铜合金，所述第一介质层的材料选自氧化硅、氮化硅、黑钻石或其任意组合。
根据本发明的一个实施例，所述铝铜合金中铜占0.4～0.6wt％，其余为铝。
根据本发明的一个实施例，所述铝铜合金中铜占0.5wt％，其余为铝。
根据本发明的一个实施例，所述通孔的形貌为倒梯形。
根据本发明的一个实施例，所述平坦化工艺为化学机械抛光。
根据本发明的一个实施例，在所述通孔中的导电材料上形成磁隧道结包括：
形成磁隧道结层，该磁隧道结层覆盖所述第一介质层以及所述通孔中的导电材料；
对所述磁隧道结层进行刻蚀，以形成多个磁隧道结，每一磁隧道结分别与其下方的通孔中的导电材料电连接。
根据本发明的一个实施例，所述方法还包括：形成第二介质层，该第二介质层覆盖所述磁隧道结以及所述第一介质层的表面。
与现有技术相比，本发明具有以下优点：
本发明实施例的MRAM器件的形成方法中，第一介质层中的通孔内的导电材料与第一介质层在平坦化工艺中的选择比接近1，优选为0.8至1.2，因此在平坦化之后通孔中的导电材料与第一介质层可以具有非常齐平的表面，使得后续形成在第一介质层以及导电材料上的MTJ层也具有平坦的表面，从而消除粗糙表面造成的一系列问题，有利于改善开关电流，减小功耗，提高速度以及可靠性。
进一步地，现有技术中MTJ下方的材料为铜，在对MTJ层进行刻蚀时会产生大量微粒，而本实施例中的导电材料优选为铝铜合金，在刻蚀MTJ层时可以显著减少产生的微粒，有利于避免由此造成的缺陷。
附图说明
图1是本发明实施例的MRAM器件的形成方法的流程示意图；
图2至图12是本发明实施例的MRAM器件的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
参考图1，本实施例的MRAM器件的形成方法包括以下步骤：
步骤S11，提供半导体衬底；
步骤S12，在所述半导体衬底上形成第一介质层；
步骤S13，对所述第一介质层进行刻蚀，在其中形成通孔；
步骤S14，在所述通孔中填充导电材料，该导电材料还一并覆盖所述第一介质层；
步骤S15，采用平坦化工艺去除覆盖在所述第一介质层上的导电材料，使得所述通孔中的导电材料与所述第一介质层具有齐平的表面；
步骤S16，在所述通孔中的导电材料上形成磁隧道结，该磁隧道结与所述通孔中的导电材料电连接。
其中，平坦化工艺对导电材料和第一介质层的选择比为0.8至1.2，优选为1或者接近1。作为一个优选的实施例，该导电材料可以是铝铜合金(Al-Cu)，第一介质层的材料选自氧化硅、氮化硅、黑钻石(BD,Black Diamond)或者其任意组合。更加优选的，铝铜合金中铜占0.4～0.6wt％，其余为铝。最优地，铝铜合金中铜占0.5wt％，其余为铝。
选用铝铜合金与自氧化硅、氮化硅、黑钻石等材料的硬度(rigidity)相当，在平坦化工艺时可以具有接近于1的选择比，使得平坦化之后位于通孔中的铝铜合金与第一介质层之间具有齐平的表面。例如，该平坦化工艺可以是化学机械抛光(CMP)，可以通过调节化学机械抛光中的浆料(slurry)成分，使得铝铜合金与其周围的第一介质层之间具有接近于1的选择比。
通孔中的铝铜合金与第一介质层之间具有齐平的表面，可以保证后续形成在在该第一介质层和铝铜合金上的MTJ层具有平坦的表面，从而能够改善MTJ的开关电流，减小功耗，提高可靠性。另外，在刻蚀MTJ层形成MTJ时，铝铜合金与传统工艺中的铜相比，刻蚀产生的微粒将更少，这也有利于改善器件性能。
下面结合图2至图12对该MRAM器件的形成方法进行更详细的说明。
参考图2，提供半导体衬底。该半导体衬底可以包括基底100以及位于其上的介质层101。其中，该基底100例如可以是硅衬底，其中可以形成有MOS晶体管等。该介质层101的材料例如可以是氧化硅、低介电常数(k)等，其中可以形成有互连结构12。例如，可以在基地100上沉积形成介质层101，之后在介质层101上刻蚀形成通孔，在通孔中填充金属材料(例如铜)，之后对介质层101以及通孔中的金属材料进行化学机械抛光，从而得到表面平坦的介质层101以及通孔中的互连结构12。
参考图3，在半导体衬底上形成第一介质层13，该第一介质层13覆盖介质层101以及互连结构12的上表面。作为一个优选的实施例，该第一介质层13的材料选自氧化硅、氮化硅、黑钻石或其任意组合。第一介质层13的形成方法例如可以是化学气相沉积(CVD)。
参考图4，在第一介质层13上形成掩膜层131并对其进行图形化。掩膜层131例如可以是光刻胶，通过常规的光刻工艺对其进行图形化。
参考图5，以图形化后的掩膜层131为掩膜，对第一介质层13进行刻蚀，在第一介质层13中形成一个或多个通孔132。作为一个非限制性的例子，该通孔132的底部暴露出互连结构12。通孔132的刻蚀方法例如可以是干法刻蚀。通孔132的形貌优选为倒梯形，也就是其侧壁与底部之间相倾斜，倒梯形的形貌使得在后续工艺步骤中铝铜合金可以更容易地填充在通孔132内。
参考图6，将图形化后的掩膜层131(见图5)去除，暴露出第一介质层13的表面，在去除掩膜层131之后，可以对第一介质层13的表面进行清洗。例如，掩膜层131的材料是光刻胶，其去除工艺可以是灰化(ashing)。
参考图7，在通孔132(见图6)中填充导电材料14，该导电材料14优选为铝铜合金。更加优选地，该铝铜合金中铜占0.4～0.6wt％，其余为铝。最优地，该铝铜合金中铜占0.5wt％，其余为铝。导电材料14还全部或部分覆盖第一介质层14的表面。
参考图8，对导电材料14进行平坦化，使得通孔中的导电材料14与第一介质层13具有齐平的表面。需要说明的是，平坦化工艺过程中可能会一并移除第一介质层13的表面部分。
该平坦化工艺优选为化学机械抛光，但并不限于此。导电材料14和第一介质层13的硬度相当，在化学机械抛光中，可以通过调节浆料的成分使得化学机械抛光对导电材料14和第一介质层13的选择比接近1，优选为0.8至1.2范围内，从而使得抛光后的导电材料14和第一介质层13具有较为平坦的表面。
需要说明的是，虽然本实施例中导电材料14为铝铜合金，第一介质层13的材料选自氧化硅、氮化硅、黑钻石或其任意组合，但这仅是优选的材料。本领域技术人员应当理解，还可以选择其他适当的材料，只要满足平坦化工艺对导电材料14和第一介质层13的选择比落入0.8至1.2范围内即可。
参考图9，形成磁隧道结层15，该磁隧道结层15覆盖第一介质层13以及导电材料14的上表面。磁隧道结层15为叠层结构，至少包括下电极层、磁隧道层和上电极层，其中磁隧道层设置在下电极层和上电极层之间。
参考图10，在磁隧道结层15上形成掩膜层151并对其进行图形化。该掩膜层151的材料优选为硬掩膜材料。
参考图11，以图形化后的掩膜层151(见图10)为掩膜，对磁隧道结层15(见图10)进行刻蚀，从而形成一个或多个磁隧道结152，其中每一磁隧道结152分别于其下方通孔中的导电材料14电连接。
参考图12，形成第二介质层16，该第二介质层16覆盖磁隧道结152以及第一介质层的上表面。该第二介质层16的材料可以是常规层间介质层的材料，例如各种低k材料。
在形成第二介质层16以后，可以在第二介质层16中形成通孔并在其中形成互连结构，该互连结构和磁隧道结152的上电极层电连接。
本实施例的技术方案尤其适用于65nm工艺或者更先进的工艺技术。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (8)

1.一种MRAM器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成第一介质层；
对所述第一介质层进行刻蚀，在其中形成通孔；
在所述通孔中填充导电材料，该导电材料还一并覆盖所述第一介质层，所述导电材料为铝铜合金；
采用平坦化工艺去除覆盖在所述第一介质层上的导电材料，使得所述通孔中的导电材料与所述第一介质层具有齐平的表面；
在所述通孔中的导电材料上形成磁隧道结，该磁隧道结与所述通孔中的导电材料电连接；
其中，所述平坦化工艺对所述导电材料和第一介质层的选择比为0.8至1.2。
2.根据权利要求1所述的MRAM器件的形成方法，其特征在于，所述第一介质层的材料选自氧化硅、氮化硅、黑钻石或其任意组合。
3.根据权利要求1所述的MRAM器件的形成方法，其特征在于，所述铝铜合金中铜占0.4～0.6wt％，其余为铝。
4.根据权利要求1所述的MRAM器件的形成方法，其特征在于，所述铝铜合金中铜占0.5wt％，其余为铝。
5.根据权利要求2所述的MRAM器件的形成方法，其特征在于，所述通孔的形貌为倒梯形。
6.根据权利要求1所述的MRAM器件的形成方法，其特征在于，所述平坦化工艺为化学机械抛光。
7.根据权利要求1所述的MRAM器件的形成方法，其特征在于，在所述通孔中的导电材料上形成磁隧道结包括：
形成磁隧道结层，该磁隧道结层覆盖所述第一介质层以及所述通孔中的导电材料；
对所述磁隧道结层进行刻蚀，以形成多个磁隧道结，每一磁隧道结分别与其下方的通孔中的导电材料电连接。
8.根据权利要求1所述的MRAM器件的形成方法，其特征在于，所述方法还包括：形成第二介质层，该第二介质层覆盖所述磁隧道结以及所述第一介质层的表面。
CN201410260635.5A 2014-06-12 2014-06-12 Mram器件的形成方法 Active CN105336848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410260635.5A CN105336848B (zh) 2014-06-12 2014-06-12 Mram器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410260635.5A CN105336848B (zh) 2014-06-12 2014-06-12 Mram器件的形成方法

Publications (2)

Publication Number Publication Date
CN105336848A CN105336848A (zh) 2016-02-17
CN105336848B true CN105336848B (zh) 2018-01-09

Family

ID=55287256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410260635.5A Active CN105336848B (zh) 2014-06-12 2014-06-12 Mram器件的形成方法

Country Status (1)

Country Link
CN (1) CN105336848B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087993A (zh) * 2017-06-13 2018-12-25 上海磁宇信息科技有限公司 一种制作磁性随机存储器顶电极孔的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091246A (zh) * 2004-12-27 2007-12-19 英特尔公司 具有内置热电冷却器的微电子组件及其制造方法
CN101221921A (zh) * 2007-01-11 2008-07-16 台湾积体电路制造股份有限公司 半导体集成电路及其制造方法
CN101593713A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 铝引线焊垫中铜扩散缺陷的检测方法
CN101866083A (zh) * 2009-04-14 2010-10-20 中芯国际集成电路制造(上海)有限公司 微反射镜层、硅基液晶显示装置及其制作方法
CN102157479A (zh) * 2010-01-20 2011-08-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102468219A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN102754233A (zh) * 2010-01-15 2012-10-24 高通股份有限公司 在平坦化电极上的磁性隧道结
CN102812553A (zh) * 2010-03-26 2012-12-05 高通股份有限公司 包含水平及垂直部分的镶嵌型磁性隧道结结构及其形成方法
CN102856249A (zh) * 2011-10-12 2013-01-02 上海华力微电子有限公司 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法
CN103187522A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474537B1 (ko) * 2002-07-16 2005-03-10 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091246A (zh) * 2004-12-27 2007-12-19 英特尔公司 具有内置热电冷却器的微电子组件及其制造方法
CN101221921A (zh) * 2007-01-11 2008-07-16 台湾积体电路制造股份有限公司 半导体集成电路及其制造方法
CN101593713A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 铝引线焊垫中铜扩散缺陷的检测方法
CN101866083A (zh) * 2009-04-14 2010-10-20 中芯国际集成电路制造(上海)有限公司 微反射镜层、硅基液晶显示装置及其制作方法
CN102754233A (zh) * 2010-01-15 2012-10-24 高通股份有限公司 在平坦化电极上的磁性隧道结
CN102157479A (zh) * 2010-01-20 2011-08-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102812553A (zh) * 2010-03-26 2012-12-05 高通股份有限公司 包含水平及垂直部分的镶嵌型磁性隧道结结构及其形成方法
CN102468219A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN102856249A (zh) * 2011-10-12 2013-01-02 上海华力微电子有限公司 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法
CN103187522A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法

Also Published As

Publication number Publication date
CN105336848A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
US8883520B2 (en) Redeposition control in MRAM fabrication process
US9343659B1 (en) Embedded magnetoresistive random access memory (MRAM) integration with top contacts
US8772051B1 (en) Fabrication method for embedded magnetic memory
TWI514447B (zh) 藉由使用中間蓋層減少包括取代性閘極電極結構之接觸點的缺陷率
CN105591025A (zh) 无掩模建立自对准磁性穿隧接面的拓朴方法
US11335729B2 (en) Semiconductor memory device
TW201904022A (zh) 半導體裝置
CN102651358A (zh) 连结电极及其制造方法和半导体器件及其制造方法
US20150014800A1 (en) Mtj memory cell with protection sleeve and method for making same
KR20200100831A (ko) 보다 강건한 읽기/쓰기 성능을 위한 stt-mram 히트 싱크 및 자기 차폐 구조 설계
CN101752298B (zh) 金属互连结构的制造方法
CN101740476B (zh) 双镶嵌结构的形成方法
CN105336756A (zh) 磁性随机访问存储器及其制造方法
CN105336848B (zh) Mram器件的形成方法
CN101958273B (zh) 在晶圆上构造铜金属线的方法和铜的cmp方法
CN102543854A (zh) 一种消除铜互连结构中铜凸起缺陷的方法
CN103117246B (zh) 金属互连结构的制作方法
CN100468694C (zh) 多晶硅自对准插塞的制作方法
CN102881586A (zh) 改善接触孔之钨化学机械研磨后平坦性的方法
CN104022070A (zh) 互连结构的形成方法
CN100483678C (zh) 半导体结构及其形成方法
US10937961B2 (en) Structure and method to form bi-layer composite phase-change-memory cell
CN102437142A (zh) 一种降低通孔电阻的金属互联结构及其形成方法
CN102592993B (zh) 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法
CN103295915B (zh) Tsv转接板的制作方法及tsv转接板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant