JP2013258330A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013258330A JP2013258330A JP2012134151A JP2012134151A JP2013258330A JP 2013258330 A JP2013258330 A JP 2013258330A JP 2012134151 A JP2012134151 A JP 2012134151A JP 2012134151 A JP2012134151 A JP 2012134151A JP 2013258330 A JP2013258330 A JP 2013258330A
- Authority
- JP
- Japan
- Prior art keywords
- surface side
- hole
- electrode pads
- lands
- hole lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】電子装置の品質の向上化を図る。
【解決手段】電子装置9のマザーボード1において、SOP2やチップ部品3が搭載される電極パッド(電極端子)に近接して設けられた上面側スルーホールランド1h,1jをSMD構造にすることで、これらのスルーホールランドが絶縁膜でほぼ覆われるため、リフローやフロー時に半田10が飛散しても電極パッドとスルーホールランド間、およびスルーホールランド同士での半田ブリッジや半田ショートの発生を低減または防止することができる。
【選択図】図2
【解決手段】電子装置9のマザーボード1において、SOP2やチップ部品3が搭載される電極パッド(電極端子)に近接して設けられた上面側スルーホールランド1h,1jをSMD構造にすることで、これらのスルーホールランドが絶縁膜でほぼ覆われるため、リフローやフロー時に半田10が飛散しても電極パッドとスルーホールランド間、およびスルーホールランド同士での半田ブリッジや半田ショートの発生を低減または防止することができる。
【選択図】図2
Description
本発明は、電子装置およびその製造技術に関し、例えば電子部品(半導体装置)が半田実装された実装基板を有する電子装置に適用して有効な技術に関するものである。
電子部品を実装した基板のうち、格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板について、例えば特開平11−102990号公報(特許文献1)にそのランド(電極)パターンが開示されている。
近年、電子装置(電子システム)の高機能化に伴い、実装基板(マザーボード、配線基板)上に半田材を用いて搭載される半導体装置(半導体パッケージ)の数、さらには、各半導体装置の外部端子の数は、増加する傾向にある。
また、電子装置(電子システム)の小型化の要求にも応えるべく、各外部端子の間隔(距離)も近くなる傾向にある。
この結果、実装基板の各電極パッド(電極端子)の表面(絶縁膜からの露出面)に設けられた半田材が溶融した際、ある電極パッド(電極端子)上の半田材が、この電極パッドの近傍に設けられた別の電極パッド(電極端子)上の半田材と接触(半田ブリッジ、ショート)することが分かった。
本願において開示される実施の形態の目的は、電子装置の品質の向上化を図ることができる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の電子装置の製造方法は、(a)絶縁膜の複数の開口部のそれぞれから露出する各電極パッドおよび各スルーホールランドのそれぞれの表面に半田層が形成され、複数の電極パッドのそれぞれの表面は絶縁膜から露出し、複数のスルーホールランドのそれぞれの表面のうちの一部は絶縁膜から露出した実装基板を準備する。(b)複数の外部端子を有する電子部品を実装基板の複数の電極パッドに搭載する。(c)電子部品が搭載された実装基板に熱を加えて半田を溶融させ、複数の外部端子と複数の電極パッドをそれぞれ電気的に接続する、ものである。
また、一実施の形態の電子装置は、絶縁膜の複数の開口部のそれぞれから露出する各電極パッドおよび各スルーホールランドのそれぞれの表面に半田層が形成され、複数の電極パッドのそれぞれの表面は絶縁膜から露出し、複数のスルーホールランドのそれぞれの表面のうちの一部は絶縁膜から露出した実装基板を有している。さらに、複数の電極パッドのそれぞれに半田を介して外部端子が電気的に接続された電子部品を有しているものである。
一実施の形態によれば、例えば、電子装置の品質の向上化を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態)
図1は実施の形態の電子装置の構造の一例を示す平面図、図2は図1のA−A線に沿って切断した構造を示す断面図、図3は図1のマザーボードにおけるSMD構造のパッドの構造の一例を示す部分断面図、図4は図1のマザーボードにおけるNSMD構造のパッドの構造の一例を示す部分断面図である。
図1は実施の形態の電子装置の構造の一例を示す平面図、図2は図1のA−A線に沿って切断した構造を示す断面図、図3は図1のマザーボードにおけるSMD構造のパッドの構造の一例を示す部分断面図、図4は図1のマザーボードにおけるNSMD構造のパッドの構造の一例を示す部分断面図である。
本実施の形態の電子装置は、実装基板に半導体装置などの電子部品が半田を介して搭載されたものである。
図1〜図4を用いて電子装置(電子システム)9の構成について説明すると、マザーボード1(実装基板、配線基板)と、マザーボード1に半田実装されたSOP(電子部品、半導体装置:Small Outline Package)2、チップ部品(電子部品)3およびDIP(電子部品、半導体装置:Dual in-line package) 4とから成る。
マザーボード1は、上面(一方の面、第1面)1aと、その反対側の下面(他方の面、第2面)1bとを有している。
そこで本実施の形態の電子装置9では、図1および図2に示すようにマザーボード1の上面(第1面)1aに、面実装タイプのSOP2とチップ部品3が半田10を介してそれぞれ実装され、さらに下面(第2面)1bに、ピン挿入タイプのDIP4が半田10を介して実装されている。
なお、本実施の形態のマザーボード1には、その上面1aおよび下面1bにおいて、SMD(Solder Mask Defined)構造のスルーホールランドと、NSMD(Non Solder Mask Defined)構造のスルーホールランドとがそれぞれ複数設けられている。
図3は、SMD構造のスルーホールランド1caであり、その表面の周縁部および側面1ccは絶縁膜であるソルダレジスト膜1dによって覆われている。言い換えると、SMD構造のスルーホールランド1caでは、その表面のうちの一部(上面における中央部(スルーホール開口を含む部分))が、ソルダレジスト膜1dに形成された開口部から露出しており、表面のうちの上面の周縁部と側面1ccはソルダレジスト膜1dによって覆われている。
一方、図4は、NSMD構造のスルーホールランド1cbであり、その表面は全て露出している。言い換えると、NSMD構造のスルーホールランド1cbでは、その表面の上面および側面1ccが、ソルダレジスト膜1dに形成された開口部から露出しており、ソルダレジスト膜1dで覆われていない。
そこで、本実施の形態のマザーボード1には、SMD構造のスルーホールランド1caとNSMD構造のスルーホールランド1cbとが混在して設けられており、電子部品が搭載される電極パッド(電極端子)に近接して設けられたスルーホールランドは、SMD構造となっている。一方、DIP4が搭載されるスルーホールランドや上記電極パッド(電極端子)と離れて設けられた(近接していない)スルーホールランドは、NSMD構造となっている。
次に、本実施の形態の電子装置9の組み立てについて説明する。
図5は図1のマザーボードに搭載されたSOPの構造の一例を一部破断して示す斜視図、図6は図5のSOPの組み立てにおけるダイボンディング後の構造の一例を示す断面図、図7は図5のSOPの組み立てにおけるワイヤボンディング後の構造の一例を示す断面図である。また、図8は図5のSOPの組み立てにおける樹脂モールド後の構造の一例を示す断面図、図9は図5のSOPの組み立てにおける切断・成形後の構造の一例を示す断面図である。さらに、図10は図1のマザーボードに搭載されたチップ部品の構造の一例を長手方向に沿って切断して示す断面図、図11は図10のチップ部品の電極部の構造の一例を幅方向に沿って切断して示す断面図、図12は図10のチップ部品の構造の一例を本体の中央で幅方向に沿って切断して示す斜視図である。
まず、マザーボード1と、マザーボード1に実装する電子部品とを準備する。本実施の形態では、電子部品として、マザーボード1に面実装型のSOP2およびチップ部品3、さらにピン挿入型のDIP4が搭載される場合を取り上げて説明する。つまり、マザーボード1上にSOP2とチップ部品3とDIP4が搭載される電子装置9の組み立てを説明する。
したがって、マザーボード1とSOP2とチップ部品3とDIP4を準備する。ここで、図5〜図9を用いてSOP2について説明する。
SOP2は、面実装型の半導体パッケージであり、図5に示すように、半導体チップ8が搭載されたタブ2aと、タブ2aを支持する吊りリード2dと、半導体チップ8の周囲に配置された複数のインナリード2bと、複数のインナリード2bのそれぞれと繋がる複数のアウタリード(外部端子)2cとを有している。
また、半導体チップ8は、例えばシリコンから成り、樹脂ペーストや銀ペーストなどのダイボンド材2eを介してタブ2aに固着されている。さらに半導体チップ8の表面電極8a(図7参照)は、金線などのワイヤ2gを介してインナリード2bに電気的に接続されている。
また、半導体チップ8や複数のインナリード2bおよび複数のワイヤ2gは、封止体2fによって樹脂封止されている。封止体2fは、例えばエポキシ系の熱硬化性樹脂などから成る。
なお、タブ2aや複数のインナリード2b、およびアウタリード2c、さらには吊りリード2dは、例えば銅合金、あるいは鉄−ニッケル合金などから成る。
次に、図6〜図9を用いて図5に示すSOP2の組み立てについて説明する。
まず、図6に示す薄板状のリードフレーム2hを準備し、その後、リードフレーム2hのタブ2aに半導体チップ8を搭載する。図5に示すようにダイボンド材2eを介して半導体チップ8をタブ2aに固着する。
その後、図7に示すように、ワイヤ2gを介して半導体チップ8の表面電極8aとインナリード2bとを電気的に接続する。
さらに、図8に示すように、封止用樹脂によって封止体2fを形成し、半導体チップ8、複数のワイヤ2gおよび複数のインナリード2bを封止する。
その後、図9に示すように、アウタリード2cをリードフレーム2hから切断・分離し、ガルウィング状に曲げ成形することで、SOP2の組み立て完了となる。
次に、図10〜図12を用いて、チップ部品3の構成について説明する。
本実施の形態では、チップ部品3の一例としてチップコンデンサを取り上げて説明する。
図10〜図12に示すように、チップ部品(チップコンデンサ、電子部品)3は、上面3a、上面3aの反対側の下面3b、および上面3aと下面3bの間に位置する4つの側面3cを有している。4つの側面3cには、図10に示すように互いに対向する側面(短側面)3caおよび側面(短側面)3cbが含まれる。また、4つの側面3cには、図11に示すように側面3ca、3cbと交差する側面(長側面)3ccおよび側面(長側面)3cdが含まれる。側面3ccと側面3cdは、図11に示すように互いに対向している。
なお、チップ部品(チップコンデンサ)3の外形サイズは規格で規定されている。例えば、比較的小型のチップ部品3の平面サイズの例を挙げると、1005サイズ(1.0mm×0.5mm)、0603サイズ(0.6mm×0.3mm)、0402サイズ(0.4mm×0.2mm)などがある。上記した平面サイズは、(相対的に長い辺(側面3cc、3cd)の長さ×相対的に短い辺(側面3ca、3cb)の長さ)の寸法を示している。
また、チップ部品(チップコンデンサ)3は、図10に示すように側面3caを覆う電極(電極端子、外部電極、金属膜)3da、および側面3cbを覆う電極(電極端子、外部電極、金属膜)3dbを有している。また、チップ部品3は、絶縁層(誘電体層、絶縁体)3eを介して積層される複数の内部電極3fを有している。詳しくは、内部電極3fには、電極3daに接続される内部電極3faと、電極3dbに接続される内部電極3fbが含まれ、内部電極3faと内部電極3fbが絶縁層3eを介して交互に積層されている。また、チップ部品(チップコンデンサ)3では、誘電体を介して対向配置される内部電極3fa、3fbに形成された容量を外部に取り出すための外部電極端子として、側面3ca、3cbを覆う電極3da、3dbを形成している。
電極3da、3dbは、それぞれ金属膜であって、例えば本実施の形態では、銅(Cu)膜、ニッケル(Ni)膜、錫(Sn)膜を順次積層した積層金属膜から成る。電極3daは、側面3caの他、上面3a、下面3b、および側面3cc、3cdのうち、側面3caに連なる一部を覆う。一方、電極3dbは、側面3cbの他、上面3a、下面3b、および側面3cc、3cdのうち、側面3cbに連なる一部を覆う。
また、チップ部品(チップコンデンサ)3は電極3da、3dbの間に、内部電極3fを覆う絶縁層3eを有する。つまり、電極3daと電極3dbは、上面3a、下面3b、および側面3cc、3cdにおいて、電極3da、3db間に配置される絶縁層3eにより絶縁されている。
本実施の形態のチップ部品(チップコンデンサ)3のように、4つの側面3cのうちの1つの側面3caを覆う電極(外部端子)3da、および側面3caと対向する側面3cbを覆う電極(外部端子)3dbを有する電子部品を、チップ型の電子部品と呼ぶ。チップ型の電子部品は、互いに対向する二つの側面に電極端子を形成することで、半田などの接合材を介して容易に表面実装することができる。このため、本実施の形態で説明するコンデンサ部品の他、抵抗部品、インダクタ部品(コイル部品)など、種々の受動部品(電子部品)にチップ型の構造が適用される。
次に、図2に示すDIP4について説明する。DIP4は、ピン挿入タイプの半導体装置(電子部品)であり、封止体4bの内部に半導体チップ8(図5参照)が組み込まれ、半導体チップ8と電気的に接続された複数のアウタリード(外部端子)4aが封止体4bから露出している。
次に、図13および図14に示すフロー図に沿ってマザーボード(実装基板)1の形成方法について説明する。
図13および図14は図1に示すマザーボードの製造方法の一例を示すプロセスフロー図、図15は図1のマザーボードの製造における半田層形成前の構造の一例を示す平面図、図16は図15のA−A線に沿って切断した断面図、図17は図1のマザーボードにおけるSMD構造のスルーホールランドの構造の一例を示す部分平面図、図18は図17のA−A線に沿って切断した断面図である。
また、図19は図1のマザーボードの製造工程のレベラー工程における半田槽付け状態の一例を示す断面図である。さらに、図20は図19のレベラー工程における半田層形成後の構造の一例を示す断面図、図21は図19のレベラー工程における半田材除去後の構造の一例を示す断面図、図22は図1のマザーボードの製造における半田層形成後の構造の一例を示す平面図、図23は図22のA−A線に沿って切断した断面図である。
まず、図13のステップS1の「材料切断」を行う。すなわち、所望のワークサイズとなるように図2に示す基材1vを切断する。基材1vは、例えば、ガラスエポキシ樹脂などからなる。
その後、ステップS2の「積層」を行って基材1vに表裏面の外層板を積層する。
その後、ステップS3の「貫通孔形成」を行って複数のスルーホール(ビア)を形成する。上記貫通孔は、例えばドリルなどを用いて形成する。
その後、ステップS4の「銅めっき形成」を行って各スルーホールの表面に銅めっきを形成する。これにより、表裏面の導体層を上記銅めっきで接続する。
その後、ステップS5の「パターン形成」を行う。ここでは、上記導体層に対して露光・現像・エッチングを行って所望のパターンを形成し、これら導体層からなる表裏面の配線層を形成する。
その後、図14のステップS6の「レジスト塗布」を行う。すなわち、基材1vの表裏両面の配線層における配線パターン上の所望の位置にソルダレジスト膜を形成する。この時、本実施の形態のマザーボード1では、複数のスルーホールに対して、SMD構造のスルーホールランドとNSMD構造のスルーホールランドとをそれぞれ設ける。
本実施の形態のマザーボード1では、電子部品が搭載される電極パッド(電極端子)に近接して設けられたスルーホールランドは、SMD構造となっており、一方、DIP4が搭載されるスルーホールランドや上記電極パッド(電極端子)と離れて設けられた(近接していない)スルーホールランドは、NSMD構造となっている。
そこで、図15および図16に示すマザーボード1では、その上面1aにおいて、SOP2が搭載される電子部品搭載領域1eに形成された複数の上面側電極パッド1gに近接する複数の上面側スルーホールランド1hや、チップ部品3が搭載される電子部品搭載領域1fに形成された複数の上面側電極パッド1iに近接する複数の上面側スルーホールランド1jは、SMD構造となっている。
一方、下面1b側でDIP4(図1参照)が搭載される複数の上面側スルーホールランド1wは、NSMD構造となっている。
また、マザーボード1の下面1b側においても、上面側スルーホールランド1hとスルーホール表面の銅めっきを介して電気的に接続された下面側スルーホールランド1kや、上面側スルーホールランド1jと同じくスルーホール表面の銅めっきを介して電気的に接続された下面側スルーホールランド1mは、SMD構造である。一方、上面側スルーホールランド1wとスルーホール表面の銅めっきを介して電気的に接続された下面側スルーホールランド1xは、NSMD構造である。
ここで、マザーボード1の上面1aと下面1bの詳細構造について説明する。
図15に示すようにマザーボード1の上面1aには、SOP2が搭載される電子部品搭載領域1eと、チップ部品3が搭載される電子部品搭載領域1fとが形成されており、電子部品搭載領域1eにはSOP2のアウタリード2cの配列に対応して複数の上面側電極パッド1gが2列に設けられている。
さらに、電子部品搭載領域1eには、複数の上面側電極パッド1gとそれぞれ配線部1uを介して電気的に接続された複数の上面側スルーホールランド1hが設けられている。また、図16に示すように上面1aと反対側の下面1bには、複数の上面側スルーホールランド1hとそれぞれ重なる位置に配置された複数の下面側スルーホールランド1kが設けられており、上面側スルーホールランド1hおよび下面側スルーホールランド1kのうちの何れか一方から他方に向かうとともに、上下面の各スルーホールに開口する複数の貫通孔1nが形成されている。
同様に、図15の電子部品搭載領域1fには、複数の上面側電極パッド1iとそれぞれ配線部1uを介して電気的に接続された複数の上面側スルーホールランド1jが設けられている。また、図16に示す下面1bには、複数の上面側スルーホールランド1jとそれぞれ重なる位置に配置された複数の下面側スルーホールランド1mが設けられており、上面側スルーホールランド1jおよび下面側スルーホールランド1mのうちの何れか一方から他方に向かうとともに、上下面の各スルーホールに開口する複数の貫通孔1pが形成されている。
そして、図16に示すように、複数の上面側電極パッド1g、複数の上面側電極パッド1i、複数の上面側スルーホールランド1hおよび複数の上面側スルーホールランド1jのそれぞれを露出するように上面1a上に上面側ソルダレジスト膜(上面側絶縁膜)1qが形成されている。
また、複数の下面側スルーホールランド1kおよび複数の下面側スルーホールランド1mのそれぞれを露出するように下面1b上に下面側ソルダレジスト膜(下面側絶縁膜)1rが形成されている。
なお、上面1a側において、SOP2が搭載される複数の上面側電極パッド1g、およびチップ部品3が搭載される複数の上面側電極パッド1iのそれぞれの表面は、上面側ソルダレジスト膜1qから露出している。すなわち、複数の上面側電極パッド1gおよび複数の上面側電極パッド1iのそれぞれの表面(上面および側面)は、上面側ソルダレジスト膜1qに形成された開口部1qaから露出している。言い換えると、複数の上面側電極パッド1gおよび複数の上面側電極パッド1iのそれぞれの上面および側面は、上面側ソルダレジスト膜1qで覆われておらず、NSMD構造となっている。つまり、複数の上面側電極パッド1gおよび複数の上面側電極パッド1iのそれぞれの上面の周縁部および側面は、上面側ソルダレジスト膜1qで覆われていない。
一方、上面1a側において、複数の上面側スルーホールランド1hおよび複数の上面側スルーホールランド1jのそれぞれの表面(上面および側面)のうちの一部(上面における中央部(スルーホール開口を含む部分))は、上面側ソルダレジスト膜1qに形成された開口部1qaから露出している。言い換えると、複数の上面側スルーホールランド1hおよび複数の上面側スルーホールランド1jのそれぞれの表面のうちの一部(上面の周縁部および側面)は、上面側ソルダレジスト膜1qによって覆われており、SMD構造となっている。
また、下面1b側において、複数の下面側スルーホールランド1kおよび複数の下面側スルーホールランド1mのそれぞれの表面(上面および側面)のうちの一部(上面における中央部(スルーホール開口を含む部分))は、下面側ソルダレジスト膜1rに形成された開口部1raから露出しており、上面側と同様にSMD構造となっている。
なお、上面1aには、DIP4搭載用の複数の上面側スルーホールランド1wがさらに設けられており、一方、下面1bにおいて複数の上面側スルーホールランド1wとそれぞれ重なる位置に複数の下面側スルーホールランド1xが設けられている。これらスルーホールでは、上面側スルーホールランド1wおよび下面側スルーホールランド1xのうちの何れか一方から他方に向かうとともに、上下面の各スルーホールに開口する複数の貫通孔1yが形成されている。ここで、DIP4は、図2に示すように下面1b側に搭載されるが、複数の下面側スルーホールランド1xおよび上面側スルーホールランド1wとも全てそれぞれの表面(上面および側面)が露出したNSMD構造である。
以上により、本実施の形態のマザーボード1では、その上面1aおよび下面1bにおいて、SMD構造のスルーホールランドとNSMD構造のスルーホールランドとが混在して設けられている。
次に本実施の形態のマザーボード1におけるSMD構造のスルーホールランドの特徴について説明する。図17および図18に示すように、SMD構造の複数のスルーホールランド1caのそれぞれの表面を覆うソルダレジスト膜1dの開口端1daは、複数のスルーホールランド1caのそれぞれの外周(外径(R1))と内周(内径(R2))の中間よりも内周側(内径R2寄り)に位置していることが好ましい。ここで、複数のスルーホールランド1caは、例えば図16に示す上面側スルーホールランド1h,1jや下面側スルーホールランド1k,1mであり、ソルダレジスト膜1dは、例えば上面側ソルダレジスト膜1qや下面側ソルダレジスト膜1rである。
すなわち、SMD構造では、そのスルーホールランド1caにおいて、ソルダレジスト膜1dをスルーホール内に入り込まない範囲で内径近傍まで塗布してスルーホールランド1caを覆うことが好ましく、これにより、スルーホールランド1caの大部分がソルダレジスト膜1dで覆われるため、半田ブリッジを引き起こしにくくすることができる。
以上のようにソルダレジスト膜1dを形成することで、図14のステップS6の「レジスト塗布」を終了する。
その後、ステップS7の「印刷」を行って、マザーボード1に所望の製造履歴などの情報を印刷する。
その後、ステップS8の「半田レベラー処理」を行う。この半田レベラー処理は、マザーボード1において形成した各電極パッド(電極端子)や各スルーホールランドなどの導体部の表面の半田めっき処理であり、銅合金からなる導体部における酸化防止処理である。すなわち、上記導体部を半田層で覆うことにより、導体部の酸化を防止または抑制することができる。
上記半田レベラー処理では、まず、図19に示すように、溶融した半田材1sを有する半田槽5にマザーボード1を浸す。すなわち、溶融した半田材1sが収納された半田槽5に、レジスト塗布工程を終えたマザーボード1を浸す。
これにより、上面側ソルダレジスト膜1qから露出する図16に示す複数の上面側電極パッド1g、複数の上面側電極パッド1i、複数の上面側スルーホールランド1hおよび複数の上面側スルーホールランド1jのそれぞれの表面に溶融した半田材1sを付着(配置、転写)させる。下面1b側においても、下面側ソルダレジスト膜1rから露出する複数の下面側スルーホールランド1kおよび複数の下面側スルーホールランド1mのそれぞれの表面に溶融した半田材1sを付着(配置、転写)させる。さらに、図16の複数の貫通孔1nや貫通孔1pおよび貫通孔1yのそれぞれの表面にも溶融した半田材1sを付着(配置、転写)させる。
その後、図20に示すように、マザーボード1を図19の半田槽5から取り出す(引き上げる)。さらに、図21に示すように、マザーボード1の図16に示す上面1aおよび下面1bのうちの何れか一方からエア6を吹き付ける。これにより、上記貫通孔1nおよび貫通孔1pのそれぞれの内部に位置する半田材1sを除去する。
他にも、エア6を吹き付けることにより、上記上面側ソルダレジスト膜1qから露出する複数の上面側電極パッド1g、複数の上面側電極パッド1i、複数の上面側スルーホールランド1hおよび複数の上面側スルーホールランド1jのそれぞれの表面に形成された半田材1sの一部(余剰分)を除去する。
さらに、上記下面側ソルダレジスト膜1rから露出する複数の下面側スルーホールランド1kおよび複数の下面側スルーホールランド1mのそれぞれの表面に形成された半田材1sの一部(余剰分)、また、複数の貫通孔1nや貫通孔1pのそれぞれの表面に形成された半田材1sの一部(余剰分)を除去する。
すなわち、マザーボード1の一方の面側からエア6を吹き付けることにより、マザーボード1の各ソルダレジスト膜(絶縁膜)の表面に付着した(供給された)半田材1s、マザーボード1の各電極パッドの表面に付着した(供給された)半田材1sのうちの一部(余剰分)を除去する。さらに、ピン挿入型のDIP4のアウタリード(外部端子)4aが挿入される貫通孔1y内に付着した(供給された)半田材1sを除去する(吹き飛ばす)。
これは、各半導体装置の搭載時に、各半導体装置の外部端子(リード)の表面に必要以上に半田材1sが付着していると、その周囲に半田材1sが溢れる恐れがあるため、半田レベラー処理工程で余分な半田材1sを除去するものである。
以上により、半田レベラー処理を終了する。これにより、図22および図23に示すように、上面側ソルダレジスト膜1qから露出する複数の上面側電極パッド1g、複数の上面側電極パッド1i、複数の上面側スルーホールランド1h、複数の上面側スルーホールランド1jのそれぞれの表面に半田層1tが形成された状態となる。さらに、下面側ソルダレジスト膜1rから露出する複数の下面側スルーホールランド1k、複数の下面側スルーホールランド1m、貫通孔1nおよび貫通孔1pのそれぞれの表面に半田層1tが形成された状態となる。なお、貫通孔1nや貫通孔1pの表面とは孔の内壁(側壁)のことである。
その後、図14のステップS9の「外形加工」を行ってマザーボード1の外形を形成する。
その後、ステップS10の「検査」を行う。ここでは、マザーボード1の導通検査や絶縁検査を行ってマザーボード1の良品・不良品の判別を行う。
なお、電子装置9の組み立てではこの検査工程で良品となったマザーボード1を用いる。
図24は図1に示す電子装置の製造における部品搭載後の構造の一例を示す平面図、図25は図24のA−A線に沿って切断した構造を示す断面図、図26は図1に示す電子装置の製造におけるリフロー後の構造の一例を示す平面図、図27は図26のA−A線に沿って切断した構造を示す断面図である。
次に、図24および図25に示すように、電子部品の搭載を行う。
まず、マザーボード1の一方の面(第1面)側、ここでは上面1a側の各電子部品搭載領域にSOP2およびチップ部品3を搭載する。本実施の形態では、半導体チップ8および半導体チップ8と電気的に接続された複数のアウタリード(外部端子)2cを有するSOP2を、マザーボード1の電子部品搭載領域1eに搭載する。さらに、複数の電極(外部端子)3da,3dbを有するチップ部品3を、マザーボード1の電子部品搭載領域1fに搭載する。
この時、まず、マザーボード1の上面1a側の各電子部品搭載領域1e,1fにおける上面側電極パッド1g、1iの表面に形成された半田層1t上に、ペースト状の半田(半田材)10を配置(供給、形成)する。なお、本実施の形態では、例えば印刷法により配置する。
その後、図25に示すようにマザーボード1の上面1a側において、面実装型の電子部品であるSOP2とチップ部品(例えばチップコンデンサ)3を電子部品搭載領域1e,1fにそれぞれ配置(搭載)する。すなわち、電子部品搭載領域1eに設けられた各半田層1t上に配置(供給、形成)された半田(半田材)10を介してSOP2を電子部品搭載領域1eに搭載し、一方、電子部品搭載領域1fに設けられた半田層1t上に配置(供給、形成)された半田(半田材)10を介して、チップ部品3を電子部品搭載領域1fにそれぞれ搭載する。
その後、SOP2とチップ部品3が仮固定されたマザーボード1に熱を加えることで半田10を溶融する。これにより、溶融した半田が複数のアウタリード2cおよび電極3da,3dbのそれぞれの表面を濡れ上がり、図26および図27に示すように、SOP2の複数のアウタリード2cと複数の上面側電極パッド1gのそれぞれを半田10で電気的に接続し、一方、チップ部品3の複数の電極3da,3dbと複数の上面側電極パッド1iのそれぞれを半田10で電気的に接続する。ここで、本実施の形態では、図27に示すように、半田層1tも溶融し、半田10と一体物となることについて説明したが、半田層1tを形成するための半田(半田材)の融点を、半田(半田材)10の融点よりも高いものを使用した場合は、この加熱工程では半田層1は溶融しないため、図27のように一体物とはならない。
本実施の形態では、リフローによりマザーボード1に熱を加えることで半田(半田材)10を溶融する。ここで、図28は図1に示す電子装置の製造工程のリフロー工程におけるリフロー処理の状態の一例を示す概念図、図29は比較例のレジスト塗布時のマザーボードのスルーホール内の状態を示す断面図、図30は比較例の半田レベラー処理時のマザーボードのスルーホール内の状態を示す断面図である。
例えば、図28に示すように高温雰囲気のリフロー炉11にマザーボード1を通す。すなわち、高温雰囲気のリフロー炉11内において、図25の半田を溶融した状態のマザーボード1を移動させる。リフロー炉11内には、マザーボード1の移動方向に沿って複数のヒータ12、ファン13および整流板14が設けられており、リフロー炉11内で移動するマザーボード1に熱風15が印加され、これにより、マザーボード1上の上記半田が加熱されて溶融する。
ここで、電子部品が搭載される電極パッド(電極端子)とこの電極パッドに近接して設けられたスルーホールランド(上面側スルーホールランド1h,1j)にNSMD構造を採用し、さらに、電極パッドとスルーホールランドの距離が近い場合、電極パッドの表面に形成された半田層1t上にペースト状の半田(半田材)を配置(供給、形成)する際、ある電極パッドに供給された半田(半田材)10が近くの電極パッドまたはスルーホールランドに配置された半田(半田材)10または半田層1tと接触し、半田ブリッジを引き起こす恐れがある。また、本実施の形態では、溶融された半田(半田材)10を硬化するために、半田10が供給されたマザーボード1を別の場所に搬送する際に振動が生じる。そのため、もし、電子部品が搭載される電極パッド(電極端子)とこの電極パッドに近接して設けられたスルーホールランド(上面側スルーホールランド1h,1j)にNSMD構造を採用している場合は、この振動によって硬化しきっていない半田10が動いて、近くの電極パッド上の半田10と接触し、上記半田ブリッジをより引き起こす恐れがある。
しかしながら、本実施の形態では、上面側電極パッド1g,1iなどの電極パッド(電極端子)はNSMD構造であるのに対して、上面側スルーホールランド1h,1jなどのスルーホールランドはSMD構造としており、上記スルーホールランドが絶縁膜でほぼ覆われているため、振動で半田10が飛散したとしても半田ブリッジの発生を抑制または防止することができる。
なお、本願考案者は、電子部品が搭載される電極パッドと近接して設けられたスルーホールランドには電子部品が搭載されないため、図29の比較例に示すようなこのようなスルーホールランド16の全表面をソルダレジスト膜(絶縁膜)17で覆うことも検討した。しかしながら、スルーホールランド16内をソルダレジスト膜17で完全に塞ぐことは困難であり、ソルダレジスト膜17が形成されずに銅めっきのみとなって経時変化によりクラック18が形成され、断線に至る場合がある。
また、図30の比較例に示すように、スルーホールランド16の片面側だけソルダレジスト膜(絶縁膜)17で塞ぐとスルーホールランド16内に入り込んだ半田(半田材)10の除去が困難であり、その結果、スルーホールランド16内にボイド19が生成され、後のリフロー工程においてボイド19が熱膨張し、半田10が飛散して半田ブリッジに至る場合がある。
しかしながら、本実施の形態のマザーボード1では、上面側スルーホールランド1h,1jはSMD構造としており、スルーホールランドが絶縁膜でほぼ覆われているため、半田10が飛散したとしても半田ブリッジの発生を抑制または防止することができる。
次に、マザーボード1の下面1bにおけるDIP4の実装について説明する。
図31は図1に示す電子装置の製造におけるDIP搭載後の構造の一例を示す平面図、図32は図31のA−A線に沿って切断した構造を示す断面図、図33は図1に示す電子装置の製造工程のフロー工程におけるフロー処理の状態の一例を示す概念図である。
まず、図32に示すように、マザーボード1の他方の面(第2面)、ここでは下面1b側からピン挿入型の電子部品であるDIP4のアウタリード(外部端子)4aを、DIP搭載領域に設けられた下面側スルーホールランド1xの図31に示す貫通孔(スルーホール)1yに挿入する。
そして、図33に示すフロー法により、マザーボード1の一方の面(第1面)、ここでは上面1a側から溶融した半田(半田材)10を、DIP4のアウタリード4aが突出した状態の図32の各上面側スルーホールランド1wに供給する。
すなわち、フロー槽20a内の溶融半田21aを噴流させ、この噴流半田(第1波)22aにマザーボード1の上面1aを接触させることで、各上面側スルーホールランド1wに半田(半田材)10を供給する。
続いて、マザーボード1を移動させることで、フロー槽20b内の溶融半田21bを噴流させて形成した噴流半田(第2波)22bに上面1aの各上面側スルーホールランド1wを再度接触させることで、各上面側スルーホールランド1wに半田(半田材)10を十分に供給する。
この時、フロー法により、半田(半田材)10を供給する場合は、マザーボード1の電極パッド以外の領域(例:電極パッド間に位置する実装基板の絶縁膜(上面側ソルダレジスト膜1q)の表面)にも、溶融した半田10が供給されるため、あるスルーホールランド上に供給された半田10と、別のスルーホールランド上に供給された半田10、あるいは、あるスルーホールランド上に供給された半田10と、この近くに配置された電極パッド上に供給された半田10が、互いに接触する(繋がる)恐れがある。なお、絶縁膜の表面に半田10が供給されたとしてもこの絶縁膜上の半田10は容易に除去することができるが、スルーホールランド間、もしくはスルーホールランドと電極パッド間で半田ブリッジが生じると、この繋がった半田10を切り離すことが困難である。
しかしながら、本実施の形態では、上面側電極パッド1g,1iなどの電極パッド(電極端子)に近接して設けられた上面側スルーホールランド1h,1jなどのスルーホールランドはSMD構造となっており、これらのスルーホールランドは絶縁膜でほぼ覆われている。これにより、半田10によるスルーホールランド間、もしくはスルーホールランドと電極パッド間での半田ブリッジの発生を抑制または防止することができる。
その後、供給された半田10が冷えることでこの半田10は固化し、これにより、DIPのDIP4のアウタリード4aと、マザーボード1のランド(下面側スルーホールランド1xおよび上面側スルーホールランド1w)を電気的に接続する。
以上により、図32に示すように、マザーボード1の上面1a側にSOP2とチップ部品3が半田実装され、さらに下面1b側にDIP4が半田実装された状態となる。
その後、外観検査や導通試験などのテストを行い、マザーボード1上にSOP2、チップ部品3およびDIP4が搭載された電子装置9の完成となる。
本実施の形態の電子装置9およびその製造方法によれば、マザーボード1における電極パッドとスルーホールランド間、およびスルーホールランド同士での半田ブリッジや半田ショートの発生を低減または防止することができる。
これにより、電子部品が半田実装されたマザーボード1を有する電子装置9の品質の向上化を図ることができる。
(変形例)
図34は実施の形態の変形例の電子装置の構造を示す断面図である。
図34は実施の形態の変形例の電子装置の構造を示す断面図である。
上記した実施の形態では、マザーボード1に搭載されている面実装型の電子部品(半導体装置)がSOP2の場合を一例として説明したが、上記電子部品(半導体装置)は、SOP2に限らず、QFP(Quad Flat Package)やQFN(Quad Flat Non-leaded Package) などのリード品であってもよい。さらに、リード品に限らず、基板品(例えば図34に示すBGA(Ball Grid Array)23)が搭載されていてもよい。
このような製品(BGA23)の場合は、図34に示すように実装基板(マザーボード1)の電極パッドの表面だけでなく、BGA(半導体装置)側にも半田ボール(半田材、外部端子)24が供給(配置)されているため、半田ボール24が接続される実装基板の上面側電極パッド(上面側ボールランド)1g上に配置される半田材の量(半導体装置を実装基板上に配置した後の量)が多くなる。これにより、リード品を搭載する場合よりも半田ブリッジ不良が生じる恐れがある。
しかしながら、変形例の電子装置9のマザーボード(実装基板)1においても、半田ボール24が接続される上面側電極パッド1gに近接して設けられた上面側スルーホールランド1hがSMD構造であることにより、電極パッドとスルーホールランド間、およびスルーホールランド同士での半田ブリッジや半田ショートの発生を低減または防止することができる。
これにより、図34に示す変形例の電子装置9においてもその品質の向上化を図ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
(その他の変形例1)
例えば、上記した実施の形態では、実装基板(マザーボード1)に3種類の電子部品(SOP2、チップ部品3、DIP4)が搭載されている場合を説明したが、3種類の電子部品は必ずしも全て搭載されていなくてもよい。
例えば、上記した実施の形態では、実装基板(マザーボード1)に3種類の電子部品(SOP2、チップ部品3、DIP4)が搭載されている場合を説明したが、3種類の電子部品は必ずしも全て搭載されていなくてもよい。
すなわち、面実装タイプの電子部品(半導体装置(例:SOP)およびチップ部品)が実装基板(マザーボード1)の一方の面(第1面、上面)に搭載され、実装基板(マザーボード1)の他方の面(第2面、下面)にはピン挿入タイプの電子部品(半導体装置(例:DIP))が搭載されていなくても良い。この場合は、上記実施の形態で説明したフロー法による半田接合工程を省略することができる。
(その他の変形例2)
また、面実装タイプの電子部品(半導体装置(例:SOP)およびチップ部品)だけでなく、ピン挿入タイプの電子部品(半導体装置(例:DIP))も実装基板(マザーボード1)の一方の面(第1面、上面)に搭載されていてもよい。この場合は、溶融された半田材を実装基板の他方の面(第2面、下面)側から供給する。
また、面実装タイプの電子部品(半導体装置(例:SOP)およびチップ部品)だけでなく、ピン挿入タイプの電子部品(半導体装置(例:DIP))も実装基板(マザーボード1)の一方の面(第1面、上面)に搭載されていてもよい。この場合は、溶融された半田材を実装基板の他方の面(第2面、下面)側から供給する。
(その他の変形例3)
また、上記した実施の形態では、ペースト状の半田(半田材)を介して実装基板(マザーボード1)の一方の面側に面実装型の電子部品を搭載した後、実装基板の他方の面側にピン挿入タイプの電子部品を搭載する例について説明したが、このピン挿入タイプの電子部品を固定する際に使用するフロー法により、全ての電子部品(面実装型、ピン挿入タイプ)を同時に固定してもよい。なお、この場合は、フロー槽20aから噴流する溶融した半田を実装基板に接触(供給)する際、下向きとなる電子部品(図33において下方側に搭載される電子部品)は、図35に示すように、フロー法による半田形成の際に下向きとなる各電子部品を、接着材(固定部材、接着材7a、接着材7b)7を用いて実装基板に仮固定しておくことが好ましい。
また、上記した実施の形態では、ペースト状の半田(半田材)を介して実装基板(マザーボード1)の一方の面側に面実装型の電子部品を搭載した後、実装基板の他方の面側にピン挿入タイプの電子部品を搭載する例について説明したが、このピン挿入タイプの電子部品を固定する際に使用するフロー法により、全ての電子部品(面実装型、ピン挿入タイプ)を同時に固定してもよい。なお、この場合は、フロー槽20aから噴流する溶融した半田を実装基板に接触(供給)する際、下向きとなる電子部品(図33において下方側に搭載される電子部品)は、図35に示すように、フロー法による半田形成の際に下向きとなる各電子部品を、接着材(固定部材、接着材7a、接着材7b)7を用いて実装基板に仮固定しておくことが好ましい。
(その他の変形例4)
さらに、上記の変形例1の構成において、フロー法により各面実装型の電子部品を実装基板(マザーボード1)に固定してもよい。この場合においても、上記変形例3のように、接着材(固定部材、接着材7a、接着材7b)7を用いて実装基板に各面実装型の電子部品を仮固定しておくことが好ましい。
さらに、上記の変形例1の構成において、フロー法により各面実装型の電子部品を実装基板(マザーボード1)に固定してもよい。この場合においても、上記変形例3のように、接着材(固定部材、接着材7a、接着材7b)7を用いて実装基板に各面実装型の電子部品を仮固定しておくことが好ましい。
また、以下の実施の形態を含んでもよい。
[付記]
上面と、上記上面の第1電子部品搭載領域に設けられた複数の第1上面側電極パッドと、上記上面に形成され、かつ、上記複数の第1上面側電極パッドとそれぞれ電気的に接続された複数の第1上面側スルーホールランドと、上記上面の第2電子部品搭載領域に設けられた複数の第2上面側電極パッドと、上記上面に形成され、かつ、上記複数の第2上面側電極パッドとそれぞれ電気的に接続された複数の第2上面側スルーホールランドと、上記上面とは反対側の下面、上記下面に形成され、かつ、上記複数の第1上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第1下面側スルーホールランドと、上記下面に形成され、かつ、上記複数の第2上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第2下面側スルーホールランドと、上記第1上面側スルーホールランドおよび上記第1下面側スルーホールランドのうちの一方から他方に向かって形成された第1貫通孔と、上記第2上面側スルーホールランドおよび上記第2下面側スルーホールランドのうちの一方から他方に向かって形成された第2貫通孔と、上記複数の第1上面側電極パッド、上記複数の第2上面側電極パッド、上記複数の第1上面側スルーホールランドおよび上記複数の第2上面側スルーホールランドのそれぞれを露出するように上記上面上に形成された上面側絶縁膜と、上記複数の第1下面側スルーホールランドおよび上記複数の第2下面側スルーホールランドのそれぞれを露出するように上記下面上に形成された下面側絶縁膜と、上記上面側絶縁膜および上記下面側絶縁膜のそれぞれから露出する上記複数の第1上面側電極パッド、上記複数の第2上面側電極パッド、上記複数の第1上面側スルーホールランド、上記複数の第2上面側スルーホールランド、上記複数の第1下面側スルーホールランド、上記複数の第2下面側スルーホールランド、上記第1貫通孔および上記第2貫通孔のそれぞれの表面に形成された半田層と、を備えた実装基板と、
半導体チップおよび上記半導体チップと電気的に接続された複数の第1外部端子を有し、上記第1上面側電極パッドに半田を介して上記第1外部端子が電気的に接続された第1電子部品と、
上記第2上面側電極パッドに半田を介して第2外部端子が電気的に接続された第2電子部品と、
を有し、
上記複数の第1上面側電極パッドは、複数の上面側ボールランドを含み、上記複数の上面側ボールランドのそれぞれの表面のうちの一部は、上記上面側絶縁膜から露出しており、上記複数の第1および第2上面側スルーホールランドのそれぞれの表面のうちの一部は、上記上面側絶縁膜から露出している電子装置。
上面と、上記上面の第1電子部品搭載領域に設けられた複数の第1上面側電極パッドと、上記上面に形成され、かつ、上記複数の第1上面側電極パッドとそれぞれ電気的に接続された複数の第1上面側スルーホールランドと、上記上面の第2電子部品搭載領域に設けられた複数の第2上面側電極パッドと、上記上面に形成され、かつ、上記複数の第2上面側電極パッドとそれぞれ電気的に接続された複数の第2上面側スルーホールランドと、上記上面とは反対側の下面、上記下面に形成され、かつ、上記複数の第1上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第1下面側スルーホールランドと、上記下面に形成され、かつ、上記複数の第2上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第2下面側スルーホールランドと、上記第1上面側スルーホールランドおよび上記第1下面側スルーホールランドのうちの一方から他方に向かって形成された第1貫通孔と、上記第2上面側スルーホールランドおよび上記第2下面側スルーホールランドのうちの一方から他方に向かって形成された第2貫通孔と、上記複数の第1上面側電極パッド、上記複数の第2上面側電極パッド、上記複数の第1上面側スルーホールランドおよび上記複数の第2上面側スルーホールランドのそれぞれを露出するように上記上面上に形成された上面側絶縁膜と、上記複数の第1下面側スルーホールランドおよび上記複数の第2下面側スルーホールランドのそれぞれを露出するように上記下面上に形成された下面側絶縁膜と、上記上面側絶縁膜および上記下面側絶縁膜のそれぞれから露出する上記複数の第1上面側電極パッド、上記複数の第2上面側電極パッド、上記複数の第1上面側スルーホールランド、上記複数の第2上面側スルーホールランド、上記複数の第1下面側スルーホールランド、上記複数の第2下面側スルーホールランド、上記第1貫通孔および上記第2貫通孔のそれぞれの表面に形成された半田層と、を備えた実装基板と、
半導体チップおよび上記半導体チップと電気的に接続された複数の第1外部端子を有し、上記第1上面側電極パッドに半田を介して上記第1外部端子が電気的に接続された第1電子部品と、
上記第2上面側電極パッドに半田を介して第2外部端子が電気的に接続された第2電子部品と、
を有し、
上記複数の第1上面側電極パッドは、複数の上面側ボールランドを含み、上記複数の上面側ボールランドのそれぞれの表面のうちの一部は、上記上面側絶縁膜から露出しており、上記複数の第1および第2上面側スルーホールランドのそれぞれの表面のうちの一部は、上記上面側絶縁膜から露出している電子装置。
1 マザーボード(実装基板)
1a 上面
1b 下面
1ca,1cb スルーホールランド
1cc 側面
1d ソルダレジスト膜
1da 開口端
1e,1f 電子部品搭載領域
1g 上面側電極パッド
1h 上面側スルーホールランド
1i 上面側電極パッド
1j 上面側スルーホールランド
1k 下面側スルーホールランド
1m 下面側スルーホールランド
1n,1p 貫通孔
1q 上面側ソルダレジスト膜(上面側絶縁膜)
1qa 開口部
1r 下面側ソルダレジスト膜(下面側絶縁膜)
1ra 開口部
1s 半田材
1t 半田層
1u 配線部
1v 基材
1w 上面側スルーホールランド
1x 下面側スルーホールランド
1y 貫通孔
2 SOP(電子部品)
2a タブ
2b インナリード
2c アウタリード(外部端子)
2d 吊りリード
2e ダイボンド材
2f 封止体
2g ワイヤ
2h リードフレーム
3 チップ部品(電子部品)
3a 上面
3b 下面
3c,3ca,3cb,3cc,3cd 側面
3da,3db 電極(外部端子)
3e 絶縁層
3f,3fa,3fb 内部電極
4 DIP(電子部品)
4a アウタリード(外部端子)
4b 封止体
5 半田槽
6 エア
7,7a,7b 接着材
8 半導体チップ
8a 表面電極
9 電子装置
10 半田
11 リフロー炉
12 ヒータ
13 ファン
14 整流板
15 熱風
16 スルーホールランド
17 ソルダレジスト膜
18 クラック
19 ボイド
20a,20b フロー槽
21a,21b 溶融半田
22a,22b 噴流半田
23 BGA(電子部品)
24 半田ボール
1a 上面
1b 下面
1ca,1cb スルーホールランド
1cc 側面
1d ソルダレジスト膜
1da 開口端
1e,1f 電子部品搭載領域
1g 上面側電極パッド
1h 上面側スルーホールランド
1i 上面側電極パッド
1j 上面側スルーホールランド
1k 下面側スルーホールランド
1m 下面側スルーホールランド
1n,1p 貫通孔
1q 上面側ソルダレジスト膜(上面側絶縁膜)
1qa 開口部
1r 下面側ソルダレジスト膜(下面側絶縁膜)
1ra 開口部
1s 半田材
1t 半田層
1u 配線部
1v 基材
1w 上面側スルーホールランド
1x 下面側スルーホールランド
1y 貫通孔
2 SOP(電子部品)
2a タブ
2b インナリード
2c アウタリード(外部端子)
2d 吊りリード
2e ダイボンド材
2f 封止体
2g ワイヤ
2h リードフレーム
3 チップ部品(電子部品)
3a 上面
3b 下面
3c,3ca,3cb,3cc,3cd 側面
3da,3db 電極(外部端子)
3e 絶縁層
3f,3fa,3fb 内部電極
4 DIP(電子部品)
4a アウタリード(外部端子)
4b 封止体
5 半田槽
6 エア
7,7a,7b 接着材
8 半導体チップ
8a 表面電極
9 電子装置
10 半田
11 リフロー炉
12 ヒータ
13 ファン
14 整流板
15 熱風
16 スルーホールランド
17 ソルダレジスト膜
18 クラック
19 ボイド
20a,20b フロー槽
21a,21b 溶融半田
22a,22b 噴流半田
23 BGA(電子部品)
24 半田ボール
Claims (12)
- 以下の工程を含む電子装置の製造方法:
(a)上面と、前記上面の第1電子部品搭載領域に設けられた複数の第1上面側電極パッドと、前記上面に形成され、かつ、前記複数の第1上面側電極パッドとそれぞれ電気的に接続された複数の第1上面側スルーホールランドと、前記上面の第2電子部品搭載領域に設けられた複数の第2上面側電極パッドと、前記上面に形成され、かつ、前記複数の第2上面側電極パッドとそれぞれ電気的に接続された複数の第2上面側スルーホールランドと、前記上面とは反対側の下面、前記下面に形成され、かつ、前記複数の第1上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第1下面側スルーホールランドと、前記下面に形成され、かつ、前記複数の第2上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第2下面側スルーホールランドと、前記第1上面側スルーホールランドおよび前記第1下面側スルーホールランドのうちの一方から他方に向かって形成された第1貫通孔と、前記第2上面側スルーホールランドおよび前記第2下面側スルーホールランドのうちの一方から他方に向かって形成された第2貫通孔と、前記複数の第1上面側電極パッド、前記複数の第2上面側電極パッド、前記複数の第1上面側スルーホールランドおよび前記複数の第2上面側スルーホールランドのそれぞれを露出するように前記上面上に形成された上面側絶縁膜と、前記複数の第1下面側スルーホールランドおよび前記複数の第2下面側スルーホールランドのそれぞれを露出するように前記下面上に形成された下面側絶縁膜と、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第1上面側電極パッド、前記複数の第2上面側電極パッド、前記複数の第1上面側スルーホールランド、前記複数の第2上面側スルーホールランド、前記複数の第1下面側スルーホールランド、前記複数の第2下面側スルーホールランド、前記第1貫通孔および前記第2貫通孔のそれぞれの表面に形成された半田層と、を有する実装基板を準備する工程;
ここで、
前記複数の第1および第2上面側電極パッドのそれぞれの表面は、前記上面側絶縁膜から露出しており、
前記複数の第1および第2上面側スルーホールランドのそれぞれの表面のうちの一部は、前記上面側絶縁膜から露出しており、
さらに、前記半田層は、以下の工程(a1)−(a2)により形成される、
(a1)溶融した第1半田材を有する半田槽に前記実装基板を浸すことで、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第1上面側電極パッド、前記複数の第2上面側電極パッド、前記複数の第1上面側スルーホールランド、前記複数の第2上面側スルーホールランド、前記複数の第1下面側スルーホールランド、前記複数の第2下面側スルーホールランド、前記第1貫通孔および前記第2貫通孔のそれぞれの前記表面に溶融した前記第1半田材を付着する工程;
(a2)前記(a1)工程の後、前記実装基板を前記半田槽から取り出し、前記実装基板の前記上面および前記下面のうちの一方からエアを吹き付けることで、前記第1貫通孔および前記第2貫通孔のそれぞれの内部に位置する前記第1半田材を除去する工程;
(b)前記(a)工程の後、前記複数の第1上面側電極パッドおよび前記複数の第2上面側電極パッドのそれぞれの前記表面に形成された前記半田層上に、第2半田材を配置する工程;
(c)前記(b)工程の後、前記第2半田材を介して、半導体チップおよび前記半導体チップと電気的に接続された複数の第1外部端子を有する第1電子部品を前記実装基板の前記第1電子部品搭載領域に、複数の第2外部端子を有する第2電子部品を前記実装基板の前記第2電子部品搭載領域に、それぞれ搭載する工程;
(d)前記(c)工程の後、前記第1および第2電子部品が搭載された前記実装基板に熱を加えることで前記第2半田材を溶融させ、前記複数の第1および第2外部端子と前記複数の第1および第2上面側電極パッドを、それぞれ電気的に接続する工程。 - 請求項1において、
前記複数の第1および第2上面側スルーホールランドのそれぞれの表面を覆う前記上面側絶縁膜の開口端は、前記複数の第1および第2上面側スルーホールランドのそれぞれの外周と内周との中間よりも内周側に位置している電子装置の製造方法。 - 請求項2において、
前記複数の第1および第2下面側スルーホールランドのそれぞれの表面のうちの一部は、前記下面側絶縁膜から露出している電子装置の製造方法。 - 請求項2において、
前記複数の第1および第2下面側スルーホールランドのそれぞれの表面は、前記下面側絶縁膜から露出している電子装置の製造方法。 - 請求項2において、
前記(c)工程では、高温雰囲気の炉内において、前記第2半田材を溶融した状態の前記実装基板を移動させる電子装置の製造方法。 - 以下の工程を含む電子装置の製造方法:
(a)上面と、前記上面の第1電子部品搭載領域に設けられた複数の第1上面側電極パッドと、前記上面に形成され、かつ、前記複数の第1上面側電極パッドとそれぞれ電気的に接続された複数の第1上面側スルーホールランドと、前記上面の第2電子部品搭載領域に設けられた複数の第2上面側電極パッドと、前記上面に形成され、かつ、前記複数の第2上面側電極パッドとそれぞれ電気的に接続された複数の第2上面側スルーホールランドと、前記上面とは反対側の下面、前記下面に形成され、かつ、前記複数の第1上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第1下面側スルーホールランドと、前記下面に形成され、かつ、前記複数の第2上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第2下面側スルーホールランドと、前記第1上面側スルーホールランドおよび前記第1下面側スルーホールランドのうちの一方から他方に向かって形成された第1貫通孔と、前記第2上面側スルーホールランドおよび前記第2下面側スルーホールランドのうちの一方から他方に向かって形成された第2貫通孔と、前記複数の第1上面側電極パッド、前記複数の第2上面側電極パッド、前記複数の第1上面側スルーホールランドおよび前記複数の第2上面側スルーホールランドのそれぞれを露出するように前記上面上に形成された上面側絶縁膜と、前記複数の第1下面側スルーホールランドおよび前記複数の第2下面側スルーホールランドのそれぞれを露出するように前記下面上に形成された下面側絶縁膜と、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第1上面側電極パッド、前記複数の第2上面側電極パッド、前記複数の第1上面側スルーホールランド、前記複数の第2上面側スルーホールランド、前記複数の第1下面側スルーホールランド、前記複数の第2下面側スルーホールランド、前記第1貫通孔および前記第2貫通孔のそれぞれの表面に形成された半田層と、を有する実装基板を準備する工程;
ここで、
前記複数の第1および第2上面側電極パッドのそれぞれの表面は、前記上面側絶縁膜から露出しており、
前記複数の第1および第2上面側スルーホールランドのそれぞれの表面のうちの一部は、前記上面側絶縁膜から露出しており、
さらに、前記半田層は、以下の工程(a1)−(a2)により形成される、
(a1)溶融した第1半田材を有する半田槽に前記実装基板を浸すことで、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第1上面側電極パッド、前記複数の第2上面側電極パッド、前記複数の第1上面側スルーホールランド、前記複数の第2上面側スルーホールランド、前記複数の第1下面側スルーホールランド、前記複数の第2下面側スルーホールランド、前記第1貫通孔および前記第2貫通孔のそれぞれの前記表面に溶融した前記第1半田材を付着する工程;
(a2)前記(a1)工程の後、前記実装基板を前記半田槽から取り出し、前記実装基板の前記上面および前記下面のうちの一方からエアを吹き付けることで、前記第1貫通孔および前記第2貫通孔のそれぞれの内部に位置する前記第1半田材を除去する工程;
(b)前記(a)工程の後、半導体チップおよび前記半導体チップと電気的に接続された複数の第1外部端子を有する第1電子部品を前記実装基板の前記第1電子部品搭載領域に、複数の第2外部端子を有する第2電子部品を前記実装基板の前記第2電子部品搭載領域に、それぞれ配置する工程;
(c)前記(b)工程の後、前記実装基板の前記上面を溶融した第2半田材に接触させることで、前記複数の第1および第2外部端子と前記複数の第1および第2上面側電極パッドを、それぞれ電気的に接続する工程。 - 請求項6において、
前記複数の第1および第2上面側スルーホールランドのそれぞれの表面を覆う前記上面側絶縁膜の開口端は、前記複数の第1および第2上面側スルーホールランドのそれぞれの外周と内周との中間よりも内周側に位置している電子装置の製造方法。 - 請求項7において、
前記複数の第1および第2下面側スルーホールランドのそれぞれの表面のうちの一部は、前記下面側絶縁膜から露出している電子装置の製造方法。 - 請求項7において、
前記複数の第1および第2下面側スルーホールランドのそれぞれの表面は、前記下面側絶縁膜から露出している電子装置の製造方法。 - 請求項6において、
前記(b)工程では、接着材を用いて前記第1および第2電子部品のそれぞれを前記実装基板に固定しておく電子装置の製造方法。 - 上面と、前記上面の第1電子部品搭載領域に設けられた複数の第1上面側電極パッドと、前記上面に形成され、かつ、前記複数の第1上面側電極パッドとそれぞれ電気的に接続された複数の第1上面側スルーホールランドと、前記上面の第2電子部品搭載領域に設けられた複数の第2上面側電極パッドと、前記上面に形成され、かつ、前記複数の第2上面側電極パッドとそれぞれ電気的に接続された複数の第2上面側スルーホールランドと、前記上面とは反対側の下面、前記下面に形成され、かつ、前記複数の第1上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第1下面側スルーホールランドと、前記下面に形成され、かつ、前記複数の第2上面側スルーホールランドとそれぞれ重なる位置に配置された複数の第2下面側スルーホールランドと、前記第1上面側スルーホールランドおよび前記第1下面側スルーホールランドのうちの一方から他方に向かって形成された第1貫通孔と、前記第2上面側スルーホールランドおよび前記第2下面側スルーホールランドのうちの一方から他方に向かって形成された第2貫通孔と、前記複数の第1上面側電極パッド、前記複数の第2上面側電極パッド、前記複数の第1上面側スルーホールランドおよび前記複数の第2上面側スルーホールランドのそれぞれを露出するように前記上面上に形成された上面側絶縁膜と、前記複数の第1下面側スルーホールランドおよび前記複数の第2下面側スルーホールランドのそれぞれを露出するように前記下面上に形成された下面側絶縁膜と、前記上面側絶縁膜および前記下面側絶縁膜のそれぞれから露出する前記複数の第1上面側電極パッド、前記複数の第2上面側電極パッド、前記複数の第1上面側スルーホールランド、前記複数の第2上面側スルーホールランド、前記複数の第1下面側スルーホールランド、前記複数の第2下面側スルーホールランド、前記第1貫通孔および前記第2貫通孔のそれぞれの表面に形成された半田層と、を備えた実装基板と、
半導体チップおよび前記半導体チップと電気的に接続された複数の第1外部端子を有し、前記第1上面側電極パッドに半田を介して前記第1外部端子が電気的に接続された第1電子部品と、
前記第2上面側電極パッドに半田を介して第2外部端子が電気的に接続された第2電子部品と、
を有し、
前記複数の第1および第2上面側電極パッドのそれぞれの表面は、前記上面側絶縁膜から露出しており、
前記複数の第1および第2上面側スルーホールランドのそれぞれの表面のうちの一部は、前記上面側絶縁膜から露出している電子装置。 - 請求項11において、
前記複数の第1および第2上面側スルーホールランドのそれぞれの表面を覆う前記上面側絶縁膜の開口端は、前記複数の第1および第2上面側スルーホールランドのそれぞれの外周と内周との中間よりも内周側に位置している電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012134151A JP2013258330A (ja) | 2012-06-13 | 2012-06-13 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012134151A JP2013258330A (ja) | 2012-06-13 | 2012-06-13 | 電子装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013258330A true JP2013258330A (ja) | 2013-12-26 |
Family
ID=49954499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012134151A Pending JP2013258330A (ja) | 2012-06-13 | 2012-06-13 | 電子装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013258330A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018124288A1 (ja) * | 2016-12-28 | 2018-07-05 | 三菱電機株式会社 | 電源装置及び電源装置の製造方法 |
US11772829B2 (en) | 2018-06-27 | 2023-10-03 | Mitsubishi Electric Corporation | Power supply device |
-
2012
- 2012-06-13 JP JP2012134151A patent/JP2013258330A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018124288A1 (ja) * | 2016-12-28 | 2018-07-05 | 三菱電機株式会社 | 電源装置及び電源装置の製造方法 |
JPWO2018124288A1 (ja) * | 2016-12-28 | 2019-03-28 | 三菱電機株式会社 | 電源装置及び電源装置の製造方法 |
US11172573B2 (en) | 2016-12-28 | 2021-11-09 | Mitsubishi Electric Corporation | Power supply device |
US11772829B2 (en) | 2018-06-27 | 2023-10-03 | Mitsubishi Electric Corporation | Power supply device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8072770B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
KR19980042617A (ko) | 웨이퍼 레벨 패키징 | |
JP5943795B2 (ja) | 半導体装置の製造方法 | |
JP5417572B2 (ja) | チップ抵抗器とその製造方法 | |
JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
KR102600022B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
JP4547252B2 (ja) | 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法 | |
JP2013258330A (ja) | 電子装置およびその製造方法 | |
JP6834775B2 (ja) | 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法 | |
KR0146063B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP5062376B1 (ja) | 電子部品実装基板の製造方法 | |
JP3334958B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
WO2006106564A1 (ja) | 半導体装置の実装方法および半導体装置 | |
JP6569610B2 (ja) | 電子装置 | |
JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JP4461476B2 (ja) | 混成集積回路の製造方法 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
JPS58134450A (ja) | 半導体装置およびその製造方法 | |
JP3076953B2 (ja) | Tga型半導体装置 | |
KR20130009441A (ko) | 반도체 기판, 반도체 기판 제조방법 및 플랫 패키지 칩 디바이스 |