JP2013251556A - 化合物半導体の熱処理方法及びその装置 - Google Patents

化合物半導体の熱処理方法及びその装置 Download PDF

Info

Publication number
JP2013251556A
JP2013251556A JP2013145718A JP2013145718A JP2013251556A JP 2013251556 A JP2013251556 A JP 2013251556A JP 2013145718 A JP2013145718 A JP 2013145718A JP 2013145718 A JP2013145718 A JP 2013145718A JP 2013251556 A JP2013251556 A JP 2013251556A
Authority
JP
Japan
Prior art keywords
compound semiconductor
heat treatment
processed
treatment method
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013145718A
Other languages
English (en)
Inventor
Masahiro Shimizu
正裕 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013145718A priority Critical patent/JP2013251556A/ja
Publication of JP2013251556A publication Critical patent/JP2013251556A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することが可能な化合物半導体の熱処理方法を提供する。
【解決手段】被処理体Ｗの表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにする。これにより、化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することができる。
【選択図】 図１

Description

本発明は、ＧａＡｓ（ガリウムヒ素）等の化合物半導体に関する熱処理を施すようにした熱処理方法及びその熱処理装置に関する。
一般に、半導体デバイスを製造するには、半導体ウェーハに成膜処理、パターンエッチング処理、酸化拡散処理、改質処理、アニール処理等の各種の熱処理を繰り返し行なって所望のデバイスを製造するようになっている。
この場合、半導体としては、コスト面、製造加工等の容易性等を考慮して、一般的にはシリコンが特に用いられている。例えば半導体デバイスを製造するために、シリコン基板上に、シリコン酸化物、シリコン窒化物、金属シリサイド等のシリコン化合物が主に形成されており、また、これらと金属膜を組み合わせたＭＯＳＦＥＴ等も製造されている。
ところで、最近にあっては、半導体デバイスの更なる高速動作の要求、大電力化の要求及び半導体レーザ素子の開発等に応じて半導体として上記シリコンに代えてＧａＡｓ等に代表される化合物半導体が用いられる傾向にある。
この化合物半導体を利用する場合には、この化合物半導体よりなる基板上に化合物半導体の薄膜を形成したり、或いは単体の半導体基板であるシリコン基板上に化合物半導体の薄膜を形成したりする方法がある。そして、これらの化合物半導体の薄膜を形成するには、一般的には、ＭＯＶＰＥ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）やＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）やＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）等が用いられている（特許文献１）。
ここで図９を参照して化合物半導体を用いた一般的な半導体素子であるＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）の基本構造について説明する。図９は化合物半導体のＭＥＳＦＥＴの一例であるＨＥＭＴ（高電子移動度トランジスタ）を示す断面図である。図９に示すように、被処理体である半導体ウェーハＷは例えば化合物半導体であるＧａＡｓ基板よりなり、この上に不純物を含まない真性のＧａＡｓ膜Ｔ１及びｎ型のＡｌＧａＡｓ膜Ｔ２を順次形成し、更に、このｎＡｌＧａＡｓ膜Ｔ２上に、ドレインＤ、ソースＳ及びゲートＧをそれぞれ金属接合して形成されている。このＨＥＭＴは、２種類の異なった半導体を接触させたヘテロ接合を有しており、高速動作等が可能である。
特開２００５−１７５３４０号公報
上述したように、化合物半導体を用いた半導体デバイスは、高速動作が可能になる等の利点を有している。しかしながら、この種の化合物半導体を用いた半導体デバイスにあっては、格子定数等が異なる２つの原子を化合させて用いていることから、化合物同士の界面等に界面準位や結晶欠陥等が多く発生する、といった問題があった。そして、この欠点を解決するために、化合物半導体の膜厚を、格子定数が出ない臨界膜厚以下に設定したり、膜中に不純物をドープして格子定数の差異を緩和させたり、或いは上記欠陥をチャネル部以外の部分に閉じ込める等の対策を行っているが、十分な効果が得られていないのが現状である。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することが可能な化合物半導体の熱処理方法及びその装置を提供することにある。
請求項１に係る発明は、被処理体の表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにしたことを特徴とする化合物半導体の熱処理方法である。
このように、被処理体の表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにしたので、化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することができる。
この場合、例えば請求項２に記載したように、前記熱処理は、前記化合物半導体の薄膜を形成するための成膜処理である。
また例えば請求項３に記載したように、前記化合物半導体の薄膜は、ＳｉＣ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＮ、ＡｌＮ、ＢＮ、ＩｎＰ、ＺｎＯ、ＺｎＳｅよりなる群より選択される１の薄膜である。
また例えば請求項４に記載したように、前記熱処理は、前記被処理体に形成されている化合物半導体よりなる薄膜のアニール処理である。
また例えば請求項５に記載したように、前記被処理体は、単体の半導体基板よりなる。
また例えば請求項６に記載したように、前記被処理体は、化合物半導体基板よりなる。
また例えば請求項７に記載したように、前記化合物半導体は、ＧａＡｓ、ＩｎＧａＡｓ、Ａｌ２ Ｏ３ 、ＳｉＣ、ＧａＮ、ＡｌＮ、ＺｎＯよりなる群より選択される１の基板である。
また例えば請求項８に記載したように、前記電磁波の周波数は、１００Ｈｚ〜１０ＴＨｚの範囲内である。
請求項９に係る発明は、被処理体に対して電磁波を用いて化合物半導体に関する熱処理を施す熱処理装置において、真空排気可能になされた処理容器と、前記被処理体を載置する載置台と、前記化合物半導体に対する熱処理に必要なガスを供給するガス導入手段と、前記処理容器内へ電磁波を導入する電磁波供給手段と、請求項１乃至８のいずれかに記載の熱処理方法を実行するように制御する制御手段と、を備えたことを特徴とする化合物半導体の熱処理装置である。
この場合、例えば請求項１０に記載したように、前記被処理体を所定の温度に維持する温調手段を有している。
本発明に係る化合物半導体の熱処理方法及びその装置によれば、次のように優れた作用効果を発揮することができる。
被処理体の表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにしたので、化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することができる。
本発明の熱処理装置の第１実施例を示す断面構成図である。 熱電変換素子の配列状態を示す平面図である。 ２．４５ＧＨｚのマイクロ波に対する各材料の比誘電率、誘電損失及び誘電損の値を示す図である。 化合物半導体を含む各材料の電気陰性度差、双極子モーメント及び自発分極の値を示す図である。 化合物半導体を含む各材料の融点及びプロセス温度例を示す図である。 本発明の熱処理装置の第２実施例を示す断面構成図である。 本発明の熱処理装置の第３実施例を示す断面構成図である。 チャネル層に化合物半導体を用いたＣＭＯＳ−ＦＥＴの構造を示す断面図である。 化合物半導体のＭＥＳＦＥＴの一例であるＨＥＭＴを示す断面図である。
以下に本発明に係る化合物半導体の熱処理方法及びその装置の一実施例を添付図面に基づいて詳述する。
図１は本発明の熱処理装置の第１実施例を示す断面構成図、図２は熱電変換素子の配列状態を示す平面図である。
図１に示すように、この第１実施例の化合物半導体の熱処理装置２は、例えばアルミニウムにより筒体状に成形された処理容器４を有している。この処理容器４は被処理体である基板として例えば直径が３００ｍｍである半導体ウェーハＷを収容できるような大きさに設定されており、この処理容器４自体は接地されている。この処理容器４の天井部は開口されており、この開口部には、Ｏリング等のシール部材６を介して後述するように電磁波を透過する天板８が気密に設けられている。この天板８の材料としては、例えば石英や窒化アルミニウム等のセラミック材が用いられる。
また、この処理容器４の側壁には、開口１０が設けられると共に、この開口１０には被処理体として例えば半導体ウェーハＷを搬出入する際に開閉されるゲートバルブ１２が設けられる。また処理容器４には、処理時に必要なガスを内部へ導入するガス導入手段１４が設けられている。このガス導入手段１４としては、ここでは処理容器４の側壁に設けた複数本、図示例では２本のガスノズル１４Ａ、１４Ｂよりなり、これらの各ガスノズル１４Ａ、１４Ｂから処理に必要なガスを供給できるようになっている。尚、ガスノズルの数は２本に限定されず、用いるガス種によって増減することができる。
更には、ガス導入手段１４として、上記ガスノズルに代えて、処理容器４の天井部の直下に、電磁波に対して透明な材料である例えば石英製のシャワーヘッドを設けるようにしてもよい。また処理容器４の底部の周辺部には、排気口１６が形成されており、この排気口１６には、排気通路１８に圧力制御弁２０や真空ポンプ等の排気ポンプ２２等を介設してなる排気系２４が接続されており、処理容器４内の雰囲気を真空を含む減圧雰囲気に排気可能としている。またこの処理容器４の底部は大きく開口され、この開口に例えばＯリング等のシール部材２６を介在させて底部を兼ねる肉厚な載置台２８が気密に取り付け固定されていると共に、この載置台２８も接地されている。
この載置台２８は、例えばアルミニウム製の肉厚な載置台本体３０と、この上部に設けられる温調手段としての複数の熱電変換素子３２と、この熱電変換素子３２の上面側に設置される薄い円板状の載置板３４とにより構成され、この載置板３４上に被処理体である半導体ウェーハＷを直接的に載置するようになっている。具体的には、上記熱電変換素子３２としては、例えばペルチェ素子が用いられる。このペルチェ素子は、異種の導体や半導体を電極によって直列に接続し電流を流すと接点間でジュール熱以外に熱の発生や吸熱が生じる素子であり、例えば２００℃以下の温度での使用に耐え得るＢｉ２ Ｔｅ３ （ビスマス・テルル）素子、より高温で使用できるＰｂＴｅ（鉛・テルル）素子、ＳｉＧｅ（シリコン・ゲルマニウム）素子等によって形成されており、熱電変換素子制御部３６にリード線３８を介して電気的に接続されている。熱電変換素子制御部３６は、前記ウェーハＷの熱処理時に熱電変換素子に供給される電流の方向や大きさを制御する。
図２にペルチェ素子よりなる熱電変換素子３２の配列の一例を示す。図２においては、直径が３００ｍｍのウェーハＷに対して６０個の熱電変換素子３２を前記載置板３４の裏面側（載置台本体３０の上面側）に略全面にわたってほとんど隙間なく敷き詰めた例を示している。このように熱電変換素子３２を密接させて配置すると、ウェーハＷと載置板３４を均一に加熱することができる。熱電変換素子３２の形状は、四角形に限らず、円形や六角形であってもよい。ここで熱電変換とは、熱エネルギーを電気エネルギーに、また電気エネルギーを熱エネルギーに変換することを言う。
ここで上記各熱電変換素子３２は、全体で一体的に温度制御を行うようにしてもよいが、グループ化して複数の加熱用ゾーンに区画し、各ゾーン毎に個別独立的に温度制御を行うようにしてもよい。尚、この温調手段としての熱電変換素子３２は必要な場合に設けるようにし、後述する電磁波による加熱が十分な場合には設けなくてもよい。
図１に戻って上記載置台本体３０の内部には、熱媒体流路４０がその平面方向の略全面に亘って形成されている。この熱媒体流路４０は、上記熱電変換素子３２の下部に設けられており、ウェーハＷの降温時に熱媒体として冷媒（水）が供給されることにより、上記熱電変換素子３２の下面から温熱を奪ってこれを冷却するように構成されている。また、ウェーハＷの昇温時には必要に応じて温媒が供給されることにより、熱電変換素子３２の下面から冷熱を奪ってこれを加熱するように構成されている。この熱媒体流路４０は、熱媒体を送給する媒体循環器４２に熱媒体導入管４４と熱媒体排出管４６を介して接続されており、これにより、媒体循環器４２は熱媒体を熱媒体流路４０に循環供給する。
また上記熱電変換素子３２上に設置される載置板３４の材料としては、例えばＳｉＯ２ 材、ＡｌＮ材、ＳｉＣ材、Ｇｅ材、Ｓｉ材、金属材等によって製作される。また載置台２８にはウェーハＷを昇降する図示しない昇降機構が設けられ、この昇降機構は、載置台本体３０及び載置板３４を貫通してウェーハＷを下から支持する複数本の昇降自在な支持ピンと、これらの支持ピンを昇降させる駆動装置等で構成されている。尚、上記載置板３４上に静電チャックを設けるようにしてもよい。
また、載置台本体３０には、これを上下方向に貫通する貫通孔４８が形成されており、ここに放射温度計５０が設置される。具体的には、上記貫通孔４８に上記載置板３４の下面まで延びる光ファイバ５２を気密状態で挿通して載置板３４からの輻射光を案内し得るようになっている。そして、この光ファイバ５２の端部には放射温度計本体５４が接続されており、所定の測定波長帯域の光より載置板３４の温度、すなわちウェーハ温度を測定できるようになっている。
そして、処理容器４の天板８の上方には、上記ウェーハＷに向けて電磁波を照射する電磁波供給手段５６が設けられている。ここで電磁波としては、周波数が１００ＭＨｚ〜１２ＧＨｚの範囲の電磁波を用いることができ、ここでは一例として２．４５ＧＨｚのマイクロ波を用いた場合を例にとって説明する。
具体的には、この電磁波供給手段５６は、上記天板８の上面に設けられた円板状の平面アンテナ部材５８を有しており、この平面アンテナ部材５８上に遅波材６０が設けられる。この遅波材６０は、マイクロ波の波長を短縮するために高誘電率特性を有している。上記平面アンテナ部材５８は、上記遅波材６０の上方全面を覆う導電性の中空円筒状容器よりなる導波箱６２の底板として構成され、前記処理容器４内の上記載置台２８に対向させて設けられる。この導波箱６２の上部には、これを冷却するために冷媒を流す冷却ジャケット６４が設けられる。
この導波箱６２及び平面アンテナ部材５８の周辺部は共に処理容器４に導通されると共に、この導波箱６２の上部の中心には、同軸導波管６６の外管６６Ａが接続され、内側の内部導体６６Ｂは、上記遅波材６０の中心の貫通孔を通って上記平面アンテナ部材５８の中心部に接続される。そして、この同軸導波管６６は、モード変換器６８及び導波管７２を介してマッチング回路７０を有する例えば２．４５ＧＨｚの電磁波（マイクロ波）を発生する電磁波発生源７４に接続されており、上記平面アンテナ部材５８へ電磁波としてマイクロ波を伝搬するようになっている。
この周波数は２．４５ＧＨｚに限定されず、他の周波数、例えば５．２５ＧＨｚを用いてもよい。この導波管７２としては、断面円形或いは矩形の導波管や同軸導波管を用いることができる。そして、上記遅波材６０としては、例えば窒化アルミニウム等を用いることができる。また上記電磁波発生源７４として、マグネトロン、クライストロンや進行波管等を用いることができる。
上記平面アンテナ部材５８は、大きさが３００ｍｍサイズのウェーハ対応の場合には、例えば直径が４００〜５００ｍｍ、厚みが１〜数ｍｍの導電性材料よりなる、例えば表面が銀メッキされた銅板或いはアルミニウム板よりなり、この円板には、例えば長溝状の貫通孔よりなる多数のマイクロ波放射孔７６が形成されている。このマイクロ波放射孔７６の配置形態は、特に限定されず、例えば同心円状、渦巻状、或いは放射状に配置させてもよいし、アンテナ部材全面に均一になるように分布させてもよい。一般的には、マイクロ波放射孔７６は、この２個のマイクロ波放射孔７６を僅かに離間させて略Ｔの字状に配置して一対の組を形成して同心円状に配置している。このように形成することにより、この平面アンテナ部材５８は、いわゆるＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）方式のアンテナ構造となっている。
そして、この熱処理装置２の全体の動作は、例えばマイクロコンピュータ等よりなる制御手段７８により制御されるようになっており、この動作を行うコンピュータのプログラムはフレキシブルディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）やフラッシュメモリやハードディスク等の記憶媒体８０に記憶されている。具体的には、この制御手段７８からの指令により、ガスの供給や流量制御、マイクロ波の供給や電力制御、プロセス温度やプロセス圧力の制御等が行われる。
次に、以上のように構成された熱処理装置２を用いて行なわれる熱処理方法について説明する。ここでは熱処理として化合物半導体よりなる薄膜が形成された半導体基板をアニールする場合を例にとって説明する。
まず、ゲートバルブ１２を介して半導体ウェーハＷを搬送アーム（図示せず）により処理容器４内に収容し、図示しない昇降ピンを上下動させることによりウェーハＷを載置台２８の載置板３４上に載置し、ゲートバルブ１２を閉じて処理容器４内を密閉する。この場合、上記半導体ウェーハＷとしては、単体の半導体基板、例えばシリコン基板を用いてもよいし、化合物半導体基板、例えばＧａＡｓ基板等を用いてもよいし、いずれにしてもこの基板上に図９にて説明したような化合物半導体（例えばＧａＡｓ）や後述するＡｌＧａＡｓ、ＩｎＧａＡｓ等よりなる薄膜が前工程にて予め形成されている。
次に、排気系２４によって処理容器４内を排気すると共に、ガス導入手段１４の各ガスノズル１４Ａ、１４Ｂから化合物半導体より薄膜のアニール処理に必要なガスを処理容器４内へ供給する。この場合、処理容器４内は、プラズマが立たないようなプロセス圧力に維持する。このようなプロセス圧力は、例えば１．３Ｐａ以下の圧力、或いは０．１３Ｐａ以上の圧力である。また、上記アニール処理に必要なガスとしては、例えばＡｒ、Ｈｅ等の希ガスやＮ２ 等を用いることができる。
上記操作と同時に、ペルチェ素子よりなる熱電変換素子３２に通電してウェーハＷを加熱し、更に電磁波供給手段５６の電磁波発生源７４を駆動することにより、この電磁波発生源７４にて発生したマイクロ波を、導波管７２及び同軸導波管６６を介して平面アンテナ部材５８に供給して遅波材６０によって波長が短くされたマイクロ波をマイクロ波放射孔７６から放射させて天板８を透過し、これにより処理空間Ｓにマイクロ波を導入させる。処理空間Ｓに導入されたマイクロ波はウェーハＷの表面に照射される。
これにより、このマイクロ波の照射により、ウェーハ全体が加熱されるが、それ以上に化合物半導体よりなる薄膜が選択的に加熱されることになり、この化合物半導体よりなる薄膜をアニール処理することができる。特に半導体ウェーハＷが例えば単体の半導体であるシリコン基板の場合には、ウェーハ自体の温度をそれ程上げることなく、化合物半導体よりなる薄膜を選択的に加熱して、これをアニール処理することができる。
ここで化合物半導体を選択的に加熱することができる理由及びそれに伴う利点について図３乃至図５を参照して説明する。図３は２．４５ＧＨｚのマイクロ波に対する各材料の比誘電率、誘電損失及び誘電損の値を示す図、図４は化合物半導体を含む各材料に関する構成原子間の電気陰性度差、双極子モーメント及び自発分極の値を示す図、図５は化合物半導体を含む各材料の融点及び一般的なプロセス温度例を示す図である。
上述したような高い周波数での電磁波の照射は、誘導加熱及び誘電加熱を起こす。この場合、図３に示すように、双極子モーメントの大きな極性分子、例えば水（Ｈ２ Ｏ）やエチルアルコール等は上記誘電加熱によって急激に加熱されるが、双極子モーメントを持たない非極性分子、例えばクォーツ（ＳｉＯ２ ）やテフロン（登録商標）などは誘電加熱されない。図３において、２．４５ＧＨｚのマイクロ波の照射時の吸収エネルギーは比誘電率と誘電損失との積である誘電損に比例するので、この誘電損の数値が大きい程、加熱され易い材料となる。従って、図３中に示すように、誘電損が”２．４”のエチルアルコールや誘電損が”１６”のＨ２ Ｏは特に加熱され易い材料である。この点は、家庭用の電子レンジの作用と同じである。
そして、本発明にて用いられる化合物半導体を含む各材料に関する構成原子間の電気陰性度差、双極子モーメント及び自発分極の値が図４に示されている。一般的に、双極子モーメントが大きい極性分子ほど、比誘電率や誘電損失が大きくなって加熱され易い。従って、双極子モーメントが”０”であるクォーツやＳｉと比較して、双極子モーメントが”０”より大きい化合物半導体であるＳｉＣ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＮ、ＧａＮ、ＡｌＮ、ＺｎＯ等は加熱され易く、特にＩｎＮ、ＧａＮ、ＡｌＮは、エチルアルコールやＨ２ Ｏ並みに加熱され易いことが判る。
従って、半導体ウェーハであるシリコン基板上に化合物半導体よりなる薄膜が形成されている場合には、誘電加熱によって化合物半導体のみを選択加熱することができる。尚、この場合、半導体ウェーハが化合物半導体よりなる基板の場合には、この基板自体も加熱されるのは勿論である。
ここで図５にシリコンと、それ以外の半導体化合物の融点及び一般的に用いられるプロセス温度の一例を示している。各材料の良好な物性を得るためにはそれなりの高温処理が必要であるが、半導体ウェーハとしてシリコン基板を用いた場合には、このシリコン基板上での処理では当然ながらＳｉの融点以上に温度を上げることはできない。そして、図５中に示す化合物半導体の多くは、融点が高く、Ｓｉの融点に近い、またはこの融点よりも高い温度で処理するのが好ましい場合がある。このような状況下で、上述のように本発明方法では、化合物半導体よりなる薄膜を選択的に加熱することができるので、この化合物半導体の薄膜部分のみをＳｉの融点に近い、またはこの融点よりも高い温度であって、その化合物半導体の良好な物性を得るための高温熱処理、例えばアニール処理を行うことができる。
このように、本発明によれば、被処理体で有る半導体ウェーハＷの表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにしたので、化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することができる。
また、上記熱処理では化合物半導体よりなる薄膜のアニールを例にとって説明したが、これに限定されず、化合物半導体の薄膜を成膜する場合にも本発明を適用することができる。この場合、処理容器４内へ導入する複数のガスを別々に導入する必要がある時には、２つのガスノズル１４Ａ、１４Ｂ以外に別のガスノズルを増設するようにすればよい。
ここで用いる原料ガスは、成膜すべき半導体化合物の種類によるが、例えばＡｌ（ＣＨ３ ）３ 、Ａｌ（Ｃ２ Ｈ５ ）３ 、Ｇａ（ＣＨ３ ）３ 、Ｇａ（Ｃ２ Ｈ５ ）３ 、ＧａＣｌ（Ｃ２ Ｈ５ ）２ 、Ｉｎ（ＣＨ３ ）２ 、Ｉｎ（Ｃ２ Ｈ５ ）３ 、Ｚｎ（ＣＨ３ ）２ 、Ｚｎ（Ｃ２ Ｈ５ ）２ 、ＮＨ３ 、ＰＨ３ 、ＡｓＨ３ 、Ｈ２ Ｓｅ、ＳｉＨ４ 、ＣＨ４ 等を適宜組み合わせて用いることができる。
この場合にも、熱ＣＶＤによって化合物半導体よりなる薄膜が形成されると、この薄膜が選択的に加熱されて成膜処理が促進されて行く。そして、この場合にも、成膜された化合物半導体の薄膜は選択加熱されるので、化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することができる。
＜第２実施例＞
次に本発明に係る熱処理装置の第２実施例について説明する。図６は本発明の熱処理装置の第２実施例を示す断面構成図である。尚、図１中に示す構成部分と同一構成部分については同一参照符号を付して、その説明を省略する。
図１に示す場合には、電磁波供給手段５６として例えば１００ＭＨｚ〜１２ＧＨｚの電磁波を用いた場合を例にとって説明したが、この第２実施例では、上記第１実施例よりも周波数が高くて電磁波として光の性質により近い性質をもった１２ＧＨｚ〜１０ＴＨｚの周波数の電磁波を用いるようにしている。具体的には、この電磁波供給手段５６は、例えば１２ＧＨｚ〜１０ＴＨｚの範囲内の周波数の電磁波を発生することができる電磁波発生源９０を有している。この電磁波発生源９０としては、例えばジャイロトロン等を用いることができ、具体的には８２．９ＧＨｚを用いることができ、この他に２８ＧＨｚ、１１０ＧＨｚ、１６８ＧＨｚ、８７４ＧＨｚ等の周波数の電磁波を用いることができる。
そして、この電磁波発生源９０より出力された電磁波は、例えば矩形導波管やコルゲート導波管等よりなる導波路９２により天板８上に設けた入射アンテナ部９４に導かれる。そして、この入射アンテナ部９４には、図示しない複数の鏡面反射レンズや反射ミラーが設けられており、上記導かれた電磁波を処理容器４内の処理空間Ｓに向けて反射して導入できるようになっている。
この場合にも、上記反射された電磁波は天板８を透過して処理空間Ｓに導入されてウェーハＷの表面に直接的に照射されることになり、これにより、化合物半導体を選択的に加熱することができる。従って、この場合にも、第１実施例と同様な作用効果を発揮することができる。
＜第３実施例＞
次に本発明に係る熱処理装置の第３実施例について説明する。図７は本発明の熱処理装置の第３実施例を示す断面構成図である。尚、図１中に示す構成部分と同一構成部分については同一参照符号を付して、その説明を省略する。
図１に示す場合には、電磁波供給手段５６として例えば１００ＭＨｚ〜１２ＧＨｚの電磁波を用いた場合を例にとって説明したが、この第３実施例では、上記第１実施例よりも周波数が低い高周波領域である１００Ｈｚ〜１００ＭＨｚの周波数の電磁波を用いるようにしている。具体的には、この電磁波供給手段５６は、例えば１００Ｈｚ〜１００ＭＨｚの範囲内の周波数の電磁波を発生することができる電磁波発生源１００を有している。この電磁波発生源１００としては、例えば高周波発生器を用いることができ、具体的には１３．５６ＭＨｚ等の周波数の電磁波を用いることができる。そして、この電磁波発生源１００より出力された電磁波は、途中にマッチング回路１０２を介設した高周波ケーブル１０４により処理容器４の天井部へ接続されている。
ここでは、処理容器４の天井部には、絶縁部材１０６及びＯリング等のシール部材１０８を介してガス導入手段１４としてシャワーヘッド部１４Ｃが設けられている。そして、このシャワーヘッド部１４Ｃに上記高周波ケーブル１０４が接続されており、このシャワーヘッド部１４Ｃは上部電極としての機能も兼ね備えている。尚、この上部電極に対して、これに対向する載置台２８が下部電極として機能することになる。
そして、このシャワーヘッド部１４Ｃ内には、複数の、図示例では２つの互いに区画されたガス拡散室１１０Ａ、１１０Ｂが設けられており、各ガス拡散室１１０Ａ、１１０Ｂに連通するようにしてシャワーヘッド部１４Ｃの下面には、ガス噴射孔１１２Ａ、１１２Ｂがそれぞれ設けられている。そして、上記ガス拡散室１１０Ａ、１１０Ｂに連通される各ガス導入口１１４Ａ、１１４Ｂより導入した原料ガス等と、各ガス拡散室１１０Ａ、１１０Ｂにて拡散した後に対応する各ガス噴射孔１１２Ａ、１１２Ｂより各ガスを処理空間Ｓに向けて均等に噴射できるようになっている。
この場合には、下部電極である載置台２８と上部電極であるシャワーヘッド部１４Ｃとの間に１３．５６ＭＨｚの高周波電圧が印加されて、この電磁波がウェーハＷの表面に直接的に照射されることになり、これにより、化合物半導体を選択的に加熱することができる。従って、この場合にも先の第１実施例と同様な作用効果を発揮することができる。
尚、上記各実施例では、用いる半導体ウェーハとして図９に示すようなＨＥＭＴを有する半導体ウェーハを例にとって説明したが、図８に示すようなＣＭＯＳ−ＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）を有する化合物半導体にも本発明を適用できるのは勿論である。すなわち、図８はチャネル層に化合物半導体を用いたＣＭＯＳ−ＦＥＴの構造を示す断面図である。
図８に示すように、このＣＭＯＳ−ＦＥＴは、例えばシリコン基板よりなる半導体ウェーハＷの上面にＧｅよりなるバッファ層Ｂｕが形成されており、このバッファ層Ｂｕは、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）により複数の分離領域に区分されている。この１つの分離領域内に、ｎ−ＦＥＴとｐ−ＦＥＴとが形成されている。そして、ｎ−ＦＥＴのチャネル層ＣＨ１として、ここでは化合物半導体であるＩｎＧａＡｓが用いられ、その両側にｎ＋ のソースＳとドレインＤとが形成されている。また、チャンネル層ＣＨ１上には、Ｈｉｇｈ−ｋ（高誘電率）の絶縁膜を介してメタルゲートＧが形成されている。
また、ｐ−ＦＥＴのチャネル層ＣＨ２として、ここでは半導体であるＧｅが用いられ、その両側にｐ＋ のソースＳとドレインＤとが形成されている。また、チャンネル層ＣＨ２上には、Ｈｉｇｈ−ｋ（高誘電率）の絶縁膜を介してメタルゲートＧが形成されている。このような化合物半導体を用いたデバイスも、Ｓｉ−ＣＭＯＳＦＥＴと同様に、省エネルギー動作が可能になる。
また、ここで用いる単体の半導体としては、シリコン基板の他にゲルマニウム基板も用いることができる。
また、化合物半導体としては、ＧａＡｓ、ＩｎＧａＡｓ、Ａｌ２ Ｏ３ 、ＳｉＣ、ＧａＮ、ＡｌＮ、ＺｎＯよりなる群より選択される１の基板を用いることができる。
更に、ここで形成される化合物半導体の薄膜としては、ＳｉＣ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＮ、ＡｌＮ、ＢＮ、ＩｎＰ、ＺｎＯ、ＺｎＳｅよりなる群より選択される１の薄膜を用いることができる。
また、この熱処理装置では、温調手段３２として熱電変換素子を用いる場合を例にとって説明したが、これに代えて抵抗加熱ヒータや加熱ランプ等も用いることができる。
また、ここでは被処理体として半導体ウェーハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。
２ 熱処理装置
４ 処理容器
１４ ガス導入手段
２４ 排気系
２８ 載置台
３２ 温調手段（熱電変換素子）
５６ 電磁波供給手段
５８ 平面アンテナ部材
６６ 同軸導波管
７２ 導波管
７４，９０，１００ 電磁波発生源
７８ 制御手段
８０ 記憶媒体
９２ 導波路
９４ 入射アンテナ部
１０４ 高周波ケーブル
Ｗ 半導体ウェーハ（被処理体）
請求項１に係る発明は、単体の半導体基板よりなる被処理体の表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにしたことを特徴とする化合物半導体の熱処理方法である。
このように、被処理体の表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにしたので、化合物半導体を用いた半導体デバイスにおける界面準位や結晶欠陥等を低減することができる。
この場合、例えば請求項２に記載したように、前記熱処理は、前記化合物半導体の薄膜を形成するための成膜処理である。
また例えば請求項３に記載したように、前記化合物半導体の薄膜は、ＳｉＣ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＮ、ＡｌＮ、ＢＮ、ＩｎＰ、ＺｎＯ、ＺｎＳｅよりなる群より選択される１の薄膜である。
また例えば請求項４に記載したように、前記熱処理は、前記被処理体に形成されている化合物半導体よりなる薄膜のアニール処理である。
また例えば前記被処理体は、化合物半導体基板よりなる。
また例えば前記化合物半導体は、ＧａＡｓ、ＩｎＧａＡｓ、Ａｌ２ Ｏ３ 、ＳｉＣ、ＧａＮ、ＡｌＮ、ＺｎＯよりなる群より選択される１の基板である。
また例えば請求項５に記載したように、前記電磁波の周波数は、１００Ｈｚ〜１０ＴＨｚの範囲内である。
また例えば請求項６に記載したように、前記半導体基板は、シリコン或いはゲルマニウムよりなる。
請求項７に係る発明は、被処理体に対して電磁波を用いて化合物半導体に関する熱処理を施す熱処理装置において、真空排気可能になされた処理容器と、前記被処理体を載置する載置台と、前記化合物半導体に対する熱処理に必要なガスを供給するガス導入手段と、前記処理容器内へ電磁波を導入する電磁波供給手段と、請求項１乃至６のいずれか一項に記載の熱処理方法を実行するように制御する制御手段と、を備えたことを特徴とする化合物半導体の熱処理装置である。
この場合、例えば請求項８に記載したように、前記被処理体を所定の温度に維持する温調手段を有している。
また、例えば請求項９に記載したように、前記半導体基板は、シリコン或いはゲルマニウムよりなる。

Claims (11)

  1. 被処理体の表面に電磁波を照射することにより化合物半導体に関する熱処理を施すようにしたことを特徴とする化合物半導体の熱処理方法。
  2. 前記熱処理は、前記化合物半導体の薄膜を形成するための成膜処理であることを特徴とする請求項１記載の化合物半導体の熱処理方法。
  3. 前記化合物半導体の薄膜は、ＳｉＣ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＮ、ＡｌＮ、ＢＮ、ＩｎＰ、ＺｎＯ、ＺｎＳｅよりなる群より選択される１の薄膜であることを特徴とする請求項１又は２記載の化合物半導体の熱処理方法。
  4. 前記熱処理は、前記被処理体に形成されている化合物半導体よりなる薄膜のアニール処理であることを特徴とする請求項１記載の化合物半導体の熱処理方法。
  5. 前記被処理体は、単体の半導体基板よりなることを特徴とする請求項４記載の化合物半導体の熱処理方法。
  6. 前記被処理体は、化合物半導体基板よりなることを特徴とする請求項１乃至４のいずれかに記載の化合物半導体の熱処理方法。
  7. 前記化合物半導体は、ＧａＡｓ、ＩｎＧａＡｓ、Ａｌ２ Ｏ３ 、ＳｉＣ、ＧａＮ、ＡｌＮ、ＺｎＯよりなる群より選択される１の基板であることを特徴とする請求項６記載の化合物半導体の熱処理方法。
  8. 前記電磁波の周波数は、１００Ｈｚ〜１０ＴＨｚの範囲内であることを特徴とする請求項１乃至７のいずれかに記載の化合物半導体の熱処理方法。
  9. 被処理体に対して電磁波を用いて化合物半導体に関する熱処理を施す熱処理装置において、
    真空排気可能になされた処理容器と、
    前記被処理体を載置する載置台と、
    前記化合物半導体に対する熱処理に必要なガスを供給するガス導入手段と、
    前記処理容器内へ電磁波を導入する電磁波供給手段と、
    請求項１乃至８のいずれかに記載の熱処理方法を実行するように制御する制御手段と、
    を備えたことを特徴とする化合物半導体の熱処理装置。
  10. 前記被処理体を所定の温度に維持する温調手段を有していることを特徴とする請求項９記載の化合物半導体の熱処理装置。
  11. 真空排気可能になされた処理容器と、
    被処理体を載置する載置台と、
    前記化合物半導体に対する熱処理に必要なガスを供給するガス導入手段と、
    前記処理容器内へ電磁波を導入する電磁波供給手段と、
    装置全体を制御する制御手段と、を備えた熱処理装置を用いて前記被処理体に対して電磁波を用いて化合物半導体に対する熱処理を施すに際して、
    請求項１乃至８のいずれかに記載の熱処理方法を実行するように前記熱処理装置を制御するコンピュータ読み取り可能なプログラムを記憶する記憶媒体。
JP2013145718A 2007-05-08 2013-07-11 化合物半導体の熱処理方法及びその装置 Pending JP2013251556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013145718A JP2013251556A (ja) 2007-05-08 2013-07-11 化合物半導体の熱処理方法及びその装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007123991 2007-05-08
JP2007123991 2007-05-08
JP2013145718A JP2013251556A (ja) 2007-05-08 2013-07-11 化合物半導体の熱処理方法及びその装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008121733A Division JP2008306176A (ja) 2007-05-08 2008-05-08 化合物半導体の熱処理方法及びその装置

Publications (1)

Publication Number Publication Date
JP2013251556A true JP2013251556A (ja) 2013-12-12

Family

ID=40002222

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008121733A Pending JP2008306176A (ja) 2007-05-08 2008-05-08 化合物半導体の熱処理方法及びその装置
JP2013145718A Pending JP2013251556A (ja) 2007-05-08 2013-07-11 化合物半導体の熱処理方法及びその装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008121733A Pending JP2008306176A (ja) 2007-05-08 2008-05-08 化合物半導体の熱処理方法及びその装置

Country Status (3)

Country Link
US (1) US20100055881A1 (ja)
JP (2) JP2008306176A (ja)
WO (1) WO2008140022A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177149A (ja) * 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8637794B2 (en) * 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
JP5478280B2 (ja) * 2010-01-27 2014-04-23 東京エレクトロン株式会社 基板加熱装置および基板加熱方法、ならびに基板処理システム
JP5820661B2 (ja) * 2010-09-14 2015-11-24 東京エレクトロン株式会社 マイクロ波照射装置
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US8791392B2 (en) 2010-10-22 2014-07-29 Lam Research Corporation Methods of fault detection for multiplexed heater array
US8546732B2 (en) * 2010-11-10 2013-10-01 Lam Research Corporation Heating plate with planar heater zones for semiconductor processing
JP5214774B2 (ja) 2010-11-19 2013-06-19 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP6019599B2 (ja) * 2011-03-31 2016-11-02 ソニー株式会社 半導体装置、および、その製造方法
US8610172B2 (en) * 2011-12-15 2013-12-17 International Business Machines Corporation FETs with hybrid channel materials
JP5738814B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 マイクロ波アニール装置及び半導体装置の製造方法
JP2014192372A (ja) * 2013-03-27 2014-10-06 Tokyo Electron Ltd マイクロ波加熱処理装置
US10039157B2 (en) * 2014-06-02 2018-07-31 Applied Materials, Inc. Workpiece processing chamber having a rotary microwave plasma source
JP6428789B2 (ja) * 2014-06-24 2018-11-28 インテル・コーポレーション 集積回路、相補型金属酸化膜半導体（ｃｍｏｓ）デバイス、コンピューティングシステム、および方法
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272109A (ja) * 1985-09-25 1987-04-02 Sharp Corp 化合物半導体装置の製造方法
JPS62118521A (ja) * 1985-11-18 1987-05-29 Semiconductor Energy Lab Co Ltd 半導体被膜作製方法
JPH025293B2 (ja) * 1981-08-25 1990-02-01 Fujitsu Ltd
JPH10214785A (ja) * 1997-01-30 1998-08-11 Jiyuu Denshi Laser Kenkyusho:Kk 半導体薄膜及びその製膜方法
JPH11224861A (ja) * 1997-11-28 1999-08-17 Matsushita Electric Ind Co Ltd 半導体不純物の活性化方法、および活性化装置
JP2000058919A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体素子及びその製造方法
JP2001338894A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
JP2002246322A (ja) * 2001-02-21 2002-08-30 Nichia Chem Ind Ltd 窒化物半導体基板及びその成長方法
JP2002363759A (ja) * 2001-06-12 2002-12-18 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法及び微量ガスの導入時期検出方法
JP2003060193A (ja) * 2001-06-04 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005142234A (ja) * 2003-11-04 2005-06-02 Canon Inc 処理装置及び方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2587623B2 (ja) * 1986-11-22 1997-03-05 新技術事業団 化合物半導体のエピタキシヤル結晶成長方法
JPS63164527A (ja) * 1986-12-25 1988-07-07 Matsushita Electric Ind Co Ltd 化合物半導体集積回路
JPS63173321A (ja) * 1987-01-13 1988-07-16 Nec Corp 化合物半導体装置の製造方法
JPH0337186A (ja) * 1989-06-30 1991-02-18 Toshiba Corp 化合物半導体薄膜の形成方法
JP3077781B2 (ja) * 1992-12-10 2000-08-14 日亜化学工業株式会社 窒化インジウムガリウムの成長方法
TW455599B (en) * 1995-04-25 2001-09-21 Hitachi Ltd Fluorine-containing silicon network polymer, its use as insulating coating, and electronic devices using which
JP3438124B2 (ja) * 1996-10-30 2003-08-18 富士通株式会社 半導体装置
TW449931B (en) * 2000-01-27 2001-08-11 United Epitaxy Co Ltd Manufacturing method of P-type semiconductor with a low resistance coefficient
TW478179B (en) * 2000-03-27 2002-03-01 Tohoku Techno Arch Co Ltd Method of manufacturing zinc oxide semiconductor material
JP4581198B2 (ja) * 2000-08-10 2010-11-17 ソニー株式会社 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP2004288898A (ja) * 2003-03-24 2004-10-14 Canon Inc 太陽電池モジュールの製造方法
JP5055756B2 (ja) * 2005-09-21 2012-10-24 東京エレクトロン株式会社 熱処理装置及び記憶媒体

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025293B2 (ja) * 1981-08-25 1990-02-01 Fujitsu Ltd
JPS6272109A (ja) * 1985-09-25 1987-04-02 Sharp Corp 化合物半導体装置の製造方法
JPS62118521A (ja) * 1985-11-18 1987-05-29 Semiconductor Energy Lab Co Ltd 半導体被膜作製方法
JPH10214785A (ja) * 1997-01-30 1998-08-11 Jiyuu Denshi Laser Kenkyusho:Kk 半導体薄膜及びその製膜方法
JPH11224861A (ja) * 1997-11-28 1999-08-17 Matsushita Electric Ind Co Ltd 半導体不純物の活性化方法、および活性化装置
JP2000058919A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体素子及びその製造方法
JP2001338894A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
JP2002246322A (ja) * 2001-02-21 2002-08-30 Nichia Chem Ind Ltd 窒化物半導体基板及びその成長方法
JP2003060193A (ja) * 2001-06-04 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002363759A (ja) * 2001-06-12 2002-12-18 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法及び微量ガスの導入時期検出方法
JP2005142234A (ja) * 2003-11-04 2005-06-02 Canon Inc 処理装置及び方法

Also Published As

Publication number Publication date
US20100055881A1 (en) 2010-03-04
JP2008306176A (ja) 2008-12-18
WO2008140022A1 (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
JP2013251556A (ja) 化合物半導体の熱処理方法及びその装置
TWI478224B (zh) 基板處理裝置及半導體裝置之製造方法
US20120071005A1 (en) Heat treating apparatus, heat treating method and storage medium
KR100927913B1 (ko) 기판 탑재 기구 및 기판 처리 장치
KR100920280B1 (ko) 처리 장치
JP4280686B2 (ja) 処理方法
KR101244590B1 (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
US20060110934A1 (en) Method and apparatus for forming insulating film
JPH08250488A (ja) プラズマ処理装置及びその方法
WO2010061619A1 (ja) 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
US6729261B2 (en) Plasma processing apparatus
KR20170042315A (ko) 기판 처리 방법
WO2018163386A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US8513578B2 (en) Electromagnetic wave processing apparatus
KR20180052082A (ko) 마이크로파 플라즈마원 및 마이크로파 플라즈마 처리 장치
JP3204836B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
US20140038430A1 (en) Method for processing object
KR101207696B1 (ko) 탑재대 구조 및 이것을 이용한 처리 장치
JP2008243965A (ja) 半導体処理装置および半導体処理方法
JP2007059782A (ja) スペーサー部材およびプラズマ処理装置
JP3258441B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
WO2022163357A1 (ja) 成膜方法および成膜装置
TW202401524A (zh) 成膜裝置
JP2013047388A (ja) 微結晶シリコン膜形成方法、微結晶シリコン膜成膜装置および表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160112