JP2013251296A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013251296A
JP2013251296A JP2012122822A JP2012122822A JP2013251296A JP 2013251296 A JP2013251296 A JP 2013251296A JP 2012122822 A JP2012122822 A JP 2012122822A JP 2012122822 A JP2012122822 A JP 2012122822A JP 2013251296 A JP2013251296 A JP 2013251296A
Authority
JP
Japan
Prior art keywords
layer
gate
gate electrode
voltage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012122822A
Other languages
English (en)
Other versions
JP6064371B2 (ja
Inventor
Masakiyo Sumitomo
正清 住友
Shigemitsu Fukatsu
重光 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012122822A priority Critical patent/JP6064371B2/ja
Priority to US14/395,868 priority patent/US9324848B2/en
Priority to CN201380028289.1A priority patent/CN104364907B/zh
Priority to PCT/JP2013/003357 priority patent/WO2013179648A1/ja
Priority to DE112013002767.4T priority patent/DE112013002767T5/de
Publication of JP2013251296A publication Critical patent/JP2013251296A/ja
Application granted granted Critical
Publication of JP6064371B2 publication Critical patent/JP6064371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Abstract

【課題】ＩＧＢＴ素子を有する半導体装置において、ターンオフ時のサージ電圧を抑制しつつ、ターンオン時のサージ電圧も抑制する。
【解決手段】複数のゲート電極１７ａ、１７ｂのうち、一部のゲート電極１７ａにおけるゲート電圧の変化速度が残部のゲート電極１７ｂにおけるゲート電圧の変化速度より遅くされた半導体装置において、一部のゲート電極１７ａが配置されるゲート絶縁膜１６にのみ接するようにエミッタ層２０を形成する。これによれば、残部のゲート電極１７ｂにターンオン電圧が印加されてゲート電圧が閾値電圧より大きくなってもドリフト層１３に電子は供給されず、ＩＧＢＴ素子はターンオンしない。このため、一部のゲート電極１７ａによってＩＧＢＴ素子のターンオンを制御することができ、ＩＧＢＴ素子のターンオフ時およびターンオン時のサージ電圧の大きさを小さくすることができる。
【選択図】図２

Description

本発明は、絶縁ゲート型バイポーラトランジスタ（以下、単にＩＧＢＴという）素子を有する半導体装置に関するものである。
従来より、電力変換用半導体装置の１つとして、産業用モータ等の電子機器に使用されるＩＧＢＴ素子を有する半導体装置が知られており、このような半導体装置においてターンオフ時のサージ電圧を低減することが提案されている（例えば、特許文献１参照）。
例えば、トレンチゲート型のＩＧＢＴ素子は、Ｐ＋型のコレクタ層上にＮ−型のドリフト層が形成されており、ドリフト層の表層部にＰ型のベース層が形成されている。そして、ベース層の表層部にＮ＋型のエミッタ層が形成されている。また、ベース層およびエミッタ層を貫通してドリフト層に達する複数のトレンチがストライプ状に延設されている。そして、各トレンチの壁面にはゲート絶縁膜とゲート電極とが順に形成され、これらトレンチ、ゲート絶縁膜、ゲート電極によってトレンチゲート構造が構成されている。また、ベース層およびエミッタ層上には、層間絶縁膜を介してエミッタ電極が備えられており、層間絶縁膜に形成されたコンタクトホールを介して、ベース層およびエミッタ層とエミッタ電極とが電気的に接続されている。また、コレクタ層の裏面には、当該コレクタ層と電気的に接続されるコレクタ電極が備えられている。
そして、上記ＩＧＢＴ素子を有する半導体装置では、複数のゲート電極のうちの一部のゲート電極が第１抵抗を介して所定電圧が印加されるようになっており、複数のゲート電極のうちの残部のゲート電極が第１抵抗より抵抗値の小さい第２抵抗を介して所定電圧が印加されるようになっている。
これによれば、ＩＧＢＴ素子をターンオフするとき、第１抵抗を介してターンオフ電圧が一部のゲート電極に印加されると共に第２抵抗を介してターンオフ電圧が残部のゲート電極に印加される。このため、残部のゲート電極のゲート電圧の降下速度は一部のゲート電極のゲート電圧の降下速度より速くなる。
したがって、一部のゲート電極のゲート電圧がＭＯＳゲートの閾値電圧（以下、単に閾値電圧という）より低くなる前に、残部のゲート電極のゲート電圧を閾値電圧より低くすることができ、これに伴ってコレクタ電流を予め小さくすることができる。そして、一部のゲート電極が閾値電圧より低くなると、コレクタ電流がゼロとなってＩＧＢＴ素子がターンオフされる。つまり、時間差を設けて各ゲート電極のゲート電圧を閾値電圧より小さくなるようにすることにより、コレクタ電流を段階的に減少させることができる。このため、各ゲート電極を一度に閾値電圧より低くする場合と比較して、サージ電圧の大きさを小さくすることができる。
特開２００４−３１９６２４号公報
しかしながら、上記特許文献１のＩＧＢＴ素子を有する半導体装置では、ＩＧＢＴ素子をターンオンするときには、残部のゲート電極に第２抵抗を介してターンオン電圧が印加されるため、残部のゲート電極のゲート電圧の上昇速度が速くなりすぎる。このため、ＩＧＢＴ素子がターンオンしてから規定の電流値になるまでの期間が短くなりすぎ、サージ電圧が大きくなってＩＧＢＴ素子が破壊されてしまうことがある。すなわち、上記ＩＧＢＴ素子を有する半導体装置では、ターンオフ時のサージ電圧の大きさを小さくすることができるものの、ターンオン時のサージ電圧が大きくなってしまうという問題がある。
なお、このような問題は、一部のゲート電極に第１抵抗を介して所定電圧が印加され、残部のゲート電極に第１抵抗より抵抗値の小さい第２抵抗を介して所定電圧が印加されるものだけに発生するものではない。すなわち、残部のゲート電極におけるゲート電圧の変化速度（上昇速度および降下速度）が一部のゲート電極におけるゲート電圧の変化速度（上昇速度および降下速度）より速くされている半導体装置においても同様に発生する。
さらに、上記問題は、トレンチゲート型の半導体装置だけでなくプレーナゲート型の半導体装置にも同様に発生し、また、Ｎチャネル型のＩＧＢＴ素子が形成された半導体装置だけでなく、Ｐチャネル型のＩＧＢＴ素子が形成された半導体装置においても同様に発生する。
本発明は上記点に鑑みて、ＩＧＢＴ素子を有する半導体装置において、ターンオフ時のサージ電圧を抑制しつつ、ターンオン時のサージ電圧も抑制することができる半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１導電型のドリフト層（１３）と、ドリフト層の表層部に形成された第２導電型のベース層（１４）と、ドリフト層のうちベース層と離間した位置に形成された第２導電型のコレクタ層（１１）と、ベース層の表面に形成された複数のゲート絶縁膜（１６）と、ゲート絶縁膜上にそれぞれ形成された複数のゲート電極（１７ａ、１７ｂ）と、ベース層の表層部に形成されたエミッタ層（２０）と、エミッタ層およびベース層と電気的に接続されたエミッタ電極（２３）と、コレクタ層と電気的に接続されたコレクタ電極（２４）と、を備え、一部のゲート電極（１７ａ）におけるゲート電圧の変化速度が残部のゲート電極（１７ｂ）におけるゲート電圧の変化速度より遅くされた半導体装置において、以下の点を特徴としている。
すなわち、エミッタ層は、一部のゲート電極が配置されるゲート絶縁膜にのみ接して形成されており、残部のゲート電極が配置されるゲート絶縁膜に接して形成されていないことを特徴としている。
これによれば、残部のゲート電極が配置されるゲート絶縁膜に接してエミッタ層は形成されていない。このため、残部のゲート電極にターンオン電圧が印加されてゲート電圧が閾値電圧より大きくなってもドリフト層に電子は供給されず、ＩＧＢＴ素子はターンオンしない。すなわち、残部のゲート電極よりゲート電圧の上昇速度が遅い一部のゲート電極によってＩＧＢＴ素子のターンオンを制御することができる。したがって、ＩＧＢＴ素子のターンオフ時のサージ電圧を小さくしつつ、ターンオン時のサージ電圧の大きさも小さくすることができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の回路構成を示す図である。 図１に示す半導体チップの断面構成を示す図である。 図２に示すゲート電極の配置を示す平面模式図である。 （ａ）はターンオン電圧が印加されたときのゲート電圧と時間との関係を示す図、（ｂ）はターンオフ電圧が印加されたときのゲート電圧と時間との関係を示す図である。 本発明の第２実施形態における半導体装置の回路構成を示す図である。 本発明の他の実施形態における半導体チップの断面構成を示す図である。 本発明の他の実施形態における半導体チップの断面構成を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。図１に示されるように、本実施形態の半導体装置は、ＩＧＢＴ素子が形成された半導体チップ１０にゲート制御回路３０が接続されて構成されている。まず、半導体チップ１０の構成について説明する。
図２に示されるように、半導体チップ１０は、Ｐ＋型のコレクタ層１１上に、Ｎ型のフィールドストップ層（以下、ＦＳ層という）１２が形成されており、ＦＳ層１２上にはＮ−型のドリフト層１３が形成されている。ＦＳ層１２は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図るために備えられている。そして、ドリフト層１３の表層部にはＰ型のベース層１４が形成されている。つまり、ベース層１４は、ドリフト層１３を挟んでコレクタ層１１と離間した位置に形成されている。
また、ベース層１４を貫通してドリフト層１３に達する複数のトレンチ１５が形成されている。これら複数のトレンチ１５は、本実施形態では、所定の間隔（ピッチ）で形成されており、所定方向（図１では紙面垂直方向）において平行に延設されたストライプ構造とされている。
各トレンチ１５内は、各トレンチ１５の内壁表面を覆うように形成された熱酸化膜等からなるゲート絶縁膜１６と、このゲート絶縁膜１６上に形成されたポリシリコン等により構成されるゲート電極１７ａ、１７ｂとにより埋め込まれており、これによってトレンチゲートが構成されている。
各ゲート電極１７ａ、１７ｂは、図３に示されるように、トレンチ１５の延設方向と垂直方向（図１では紙面左右方向）に交互に形成されている。そして、ゲート電極１７ａがゲート配線１８を介してゲートパッド１９ａに接続されていると共に、ゲート電極１７ｂがゲート配線１８を介してゲートパッド１９ｂに接続されている。
以下では、ゲート電極１７ａを通常ゲート電極１７ａ、ゲート電極１７ｂをコントロールゲート電極１７ｂ、ゲートパッド１９ａを通常ゲートパッド１９ａ、ゲートパッド１９ｂをコントロールゲートパッド１９ｂとして説明する。また、本実施形態では、通常ゲート電極１７ａが本発明の複数のゲート電極のうちの一部のゲート電極に相当し、コントロールゲート電極１７ｂが本発明の複数のゲート電極のうちの残部のゲート電極に相当する。なお、ゲート配線１８は、例えば、ゲート電極１７ａ、１７ｂが構成される際のポリシリコンがパターニングされて構成される。
また、図２に示されるように、ベース層１４の表層部には、Ｎ＋型のエミッタ層２０が形成されている。具体的には、エミッタ層２０は、ベース層１４の表層部のうち通常ゲート電極１７ａが配置されるゲート絶縁膜１６のみに接して形成されており、コントロールゲート電極１７ｂが配置されるゲート絶縁膜１６に接して形成されていない。言い換えると、エミッタ層２０は、通常ゲート電極１７ａが埋め込まれているトレンチ１５の側面のみに接するように形成されており、コントロールゲート電極１７ｂが埋め込まれているトレンチ１５の側面に接するように形成されていない。そして、エミッタ層２０は、トレンチ１５の長手方向に沿って棒状に延設され、トレンチ１５の先端よりも内側で終端する構造とされている。
また、各トレンチ１５の側面から離間した位置にはＰ＋型のボディ層２１が形成されている。このボディ層２１もトレンチ１５の長手方向に沿って棒状に延設されており、トレンチ１５の先端よりも内側で終端する構造とされている。これらエミッタ層２０とボディ層２１は、十分にベース層１４よりも高濃度とされており、ベース層１４内で終端する構造とされている。
そして、ベース層１４の上にはＢＰＳＧ等で構成される層間絶縁膜２２が形成されている。この層間絶縁膜２２にはコンタクトホール２２ａが形成されており、エミッタ層２０の一部およびボディ層２１が層間絶縁膜２２から露出している。そして、層間絶縁膜２２の上にはエミッタ電極２３が形成されており、このエミッタ電極２３はコンタクトホール２２ａを介してエミッタ層２０およびボディ層２１に電気的に接続されている。
また、特に図示しないが、図１とは別断面において、層間絶縁膜２２上にはゲート配線１８、通常ゲートパッド１９ａ、コントロールゲートパッド１９ｂが形成されている。
そして、コレクタ層１１の裏面側には、当該コレクタ層１１と電気的に接続されるコレクタ電極２４が形成されている。
以上が本実施形態における半導体チップ１０の構成である。なお、本実施形態では、Ｎ型、Ｎ−型、Ｎ＋型が本発明の第１導電型に相当し、Ｐ型、Ｐ＋型が本発明の第２導電型に相当している。
そして、図１に示されるように、上記半導体チップ１０は、回路チップ等に形成されたゲート制御回路３０と接続されている。具体的には、通常ゲート電極１７ａが通常ゲートパッド１９ａおよび第１抵抗Ｒ１を介してゲート制御回路３０に接続され、コントロールゲート電極１７ｂがコントロールゲートパッド１９ｂおよび第１抵抗Ｒ１より抵抗値の小さい第２抵抗Ｒ２を介してゲート制御回路３０に接続されている。すなわち、本実施形態の半導体装置は、通常ゲート電極１７ａにおけるゲート電圧の変化速度（上昇速度および降下速度）がコントロールゲート電極１７ｂにおけるゲート電圧の変化速度（上昇速度および降下速度）より遅くされている。
以上が本実施形態における半導体装置の構成である。次にＩＧＢＴ素子のターンオンおよびターンオフについて図４を参照しつつ説明する。
まず、ＩＧＢＴ素子のターンオンについて説明する。上記ＩＧＢＴ素子がターンオンされるときには、ゲート制御回路３０から第１抵抗Ｒ１を介してターンオン電圧が通常ゲート電極１７ａに印加されると共に第２抵抗Ｒ２を介してターンオン電圧がコントロールゲート電極１７ｂに印加される。このため、通常ゲート電極１７ａのゲート容量に蓄積される電荷の増加速度は、コントロールゲート電極１７ｂのゲート容量に蓄積される電荷の増加速度より遅くなる。つまり、通常ゲート電極１７ａにおけるゲート電圧の上昇速度がコントロールゲート電極１７ｂにおけるゲート電圧の上昇速度より遅くなる。
したがって、コントロールゲート電極１７ｂにおけるゲート電圧は通常ゲート電極１７ａにおけるゲート電圧より速く閾値電圧より大きくなり、ベース層１４のうちコントロールゲート電極１７ｂが埋め込まれているトレンチ１５と接する部分にＮ型となる反転層が形成される。
しかしながら、本実施形態のＩＧＢＴ素子は、コントロールゲート電極１７ｂが埋め込まれているトレンチ１５の側面に接するようにエミッタ層２０が形成されていない。このため、コントロールゲート電極１７ｂのゲート電圧が閾値電圧より大きくなってもエミッタ電極２３からドリフト層１３に電子は供給されない。したがって、コントロールゲート電極１７ｂのゲート電圧が閾値電圧より大きくなったとしてもＩＧＢＴ素子はターンオンしない。
その後、通常ゲート電極１７ａのゲート電圧が閾値電圧より大きくなると、ベース層１４のうち通常ゲート電極１７ａが埋め込まれたトレンチ１５と接する部分にＮ型となる反転層が形成される。そして、エミッタ層２０は通常ゲート電極１７ａが埋め込まれたトレンチ１５の側面に接するように形成されているため、このエミッタ層２０から反転層を介して電子がドリフト層１３に供給されると共にコレクタ層１１から正孔がドリフト層１３に供給され、伝導度変調によってドリフト層１３の抵抗値が低下してＩＧＢＴ素子がターンオンされる。
つまり、ＩＧＢＴ素子のターンオンを通常ゲート電極１７ａによって制御することができる。そして、通常ゲート電極１７ａのゲート電圧の上昇速度はコントロールゲート電極１７ｂのゲート電圧の上昇速度よりも遅いため、サージ電圧の大きさを小さくすることができる。
なお、通常ゲート電極１７ａのゲート電圧が閾値電圧より大きくなると、電子は全て通常ゲート電極１７ａによって形成された反転層を介してドリフト層１３に供給される。つまり、従来のＩＧＢＴ素子において、コントロールゲート電極１７ｂによって形成された反転層を介してドリフト層１３に供給されていた電子は、通常ゲート電極１７ａによって形成された反転層を介してドリフト層１３に供給される。このため、ドリフト層１３に供給される電子の総量は従来のＩＧＢＴ素子とほとんど変わらないため、オン抵抗が大きく増加することもない。
また、コントロールゲート電極１７ｂのゲート電圧が閾値電圧より大きくなることによってベース層１４のうちコントロールゲート電極１７ｂが埋め込まれているトレンチ１５と接する部分にもＮ型となる反転層が形成される。このため、ターンオンされているときに正孔がベース層１４を通過できる領域（反転層が形成されていない領域）が小さくなる。すなわち、コントロールゲート電極１７ｂにもターンオン電圧を印加することにより、ドリフト層１３に供給された正孔がベース層１４およびボディ層２１を介してエミッタ電極２３から抜け出ることを抑制することができ、オン電圧の低減を図ることができる。
次に、ＩＧＢＴ素子のターンオフについて説明する。上記ＩＧＢＴ素子がターンオフされるときには、ゲート制御回路３０から第１抵抗Ｒ１を介してターンオフ電圧が通常ゲート電極１７ａに印加されると共に第２抵抗Ｒ２を介してターンオフ電圧がコントロールゲート電極１７ｂに印加される。このため、通常ゲート電極１７ａのゲート容量に蓄積された電荷の減少速度は、コントロールゲート電極１７ｂのゲート容量に蓄積された電荷の減少速度より遅くなる。つまり、通常ゲート電極１７ａにおけるゲート電圧の降下速度がコントロールゲート電極１７ｂにおけるゲート電圧の降下速度より遅くなる。
このため、コントロールゲート電極１７ｂにおけるゲート電圧は通常ゲート電極１７ａにおけるゲート電圧より速く閾値電圧より小さくなり、ベース層１４のうちコントロールゲート電極１７ｂが埋め込まれているトレンチ１５と接する部分に形成された反転層が先に消滅する。そして、ベース層１４における正孔の流通経路が広がってドリフト層１３に蓄積されている正孔の一部がベース層１４およびボディ層２１を介してエミッタ電極２３から引き抜かれ、コレクタ電流が減少する。
その後、通常ゲート電極１７ａのゲート電圧も閾値電圧より小さくなり、ベース層１４のうち通常ゲート電極１７ａが埋め込まれたトレンチ１５と接する部分に形成された反転層が消滅する。そして、ベース層１４における正孔の流通経路が広がってドリフト層１３に蓄積されている正孔がベース層１４およびボディ層２１を介してエミッタ電極２３から引き抜かれ、コレクタ電流がゼロとなる。
つまり、時間差を設けて各ゲート電極１７ａ、１７ｂのゲート電圧を閾値電圧以下とすることにより、コレクタ電流を段階的に減少させることができる。このため、各ゲート電極１７ａ、１７ｂを一度に閾値電圧より低くする場合と比較して、サージ電圧の大きさを小さくすることができる。
以上説明したように、本実施形態では、コントロールゲート電極１７ｂが埋め込まれているトレンチ１５の側面に接するようにエミッタ層２０が形成されていない。このため、コントロールゲート電極１７ｂにターンオン電圧が印加されてコントロールゲート電極１７ｂのゲート電圧が閾値電圧より大きくなってもドリフト層１３に電子は供給されず、ＩＧＢＴ素子はターンオンしない。すなわち、コントロールゲート電極１７ｂよりゲート電圧の上昇速度が遅い通常ゲート電極１７ａによってＩＧＢＴ素子のターンオンを制御することができる。したがって、ＩＧＢＴ素子のターンオフ時のサージ電圧を小さくしつつ、ターンオン時のサージ電圧の大きさも小さくすることができる。
また、各ゲート電極１７ａ、１７ｂは、トレンチ１５の延設方向と垂直方向に交互に形成されている。このため、ターンオン時には均等にドリフト層１３に電子を供給することができ、ターンオフ時にはドリフト層１３から正孔を均等に排出することができる。つまり、ドリフト層１３の特定領域のみに電子や正孔が蓄積されることを抑制することでき、電流集中が発生してＩＧＢＴ素子が破壊されることを抑制することができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第１、第２抵抗Ｒ１、Ｒ２を半導体チップ１０内に組み込んだものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
図５に示されるように、本実施形態では、通常ゲート電極１７ａと通常ゲートパッド１９ａとが第１抵抗Ｒ１を介して接続されており、コントロールゲート電極１７ｂとコントロールゲートパッド１９ｂとが第２抵抗Ｒ２を介して接続されている。すなわち、半導体チップ１０内に第１、第２抵抗Ｒ１、Ｒ２が内蔵された構成とされている。
このような第１、第２抵抗Ｒ１、Ｒ２はゲート配線１８を構成する材料を変更することによって構成される。例えば、通常ゲート電極１７ａと通常ゲートパッド１９ａとを接続するゲート配線１８をポリシリコンで構成し、コントロールゲート電極１７ｂとコントロールゲートパッド１９ｂとを接続するゲート配線１８をアルミニウム、金、銀等の金属配線で構成する。これにより、第１抵抗Ｒ１の抵抗値より第２抵抗Ｒ２の抵抗値が小さい第１、第２抵抗Ｒ１、Ｒ２を構成することができる。
このように、第１、第２抵抗Ｒ１、Ｒ２が半導体チップ１０内に内蔵される構成としても、通常ゲート電極１７ａに第１抵抗Ｒ１を介して所定電圧が印加され、コントロールゲート電極１７ｂに第２抵抗Ｒ２を介して所定電圧が印加される。そして、コントロールゲート電極１７ｂが埋め込まれているトレンチ１５の側面に接するようにエミッタ層２０が形成されていないため、上記第１実施形態と同様の効果を得ることができる。
（他の実施形態）
上記各実施形態では、第１導電型をＮ型、第２導電型をＰ型とした例を説明したが、第１導電型をＰ型、第２導電型をＮ型としてもよい。
また、上記各実施形態では、トレンチゲート型のＩＧＢＴ素子について説明したが、プレーナゲート型のＩＧＢＴ素子としてもよい。この場合も上記各実施形態と同様に、エミッタ層２０をコントロールゲート電極１７ｂが配置されるゲート絶縁膜１６に接して形成しないことにより、ターンオン時のサージ電圧の大きさを小さくすることができる。
さらに、上記各実施形態では、ドリフト層１３の厚さ方向に電流が流れる縦型のＩＧＢＴ素子について説明したが、ドリフト層１３の平面方向に電流が流れる横型のＩＧＢＴ素子とすることもできる。
また、上記各実施形態では、通常ゲート電極１７ａおよびコントロールゲート電極１７ｂはストライプ構造とされているものについて説明したが、各ゲート電極１７ａ、１７ｂは平行に延設された後その先端部において引き回されることで環状構造とされたものであってもよい。つまり、上記各実施形態において、トレンチ１５は、平行に延設された後その先端部において引き回されることで環状構造とされたものであってもよい。
さらに、上記各実施形態では、通常ゲート電極１７ａとコントロールゲート電極１７ｂとが延設方向と垂直方向に交互に配列された例について説明したが、通常ゲート電極１７ａとコントロールゲート電極１７ｂとは次のように配列されていてもよい。図６は、他の実施形態における半導体チップ１０の断面構成を示す図である。
図６に示されるように、コントロールゲート電極１７ｂは通常ゲート電極１７ａの２つおきに配置されていてもよい。また、特に図示しないが、コントロールゲート電極１７ｂは通常ゲート電極１７ａの３つおきに配置されていてもよいし、４つおきに配置されていてもよい。さらに、例えば、延設方向と垂直方向において、一方側に通常ゲート電極１７ａがまとめて配置されていると共に他方側にコントロールゲート電極１７ｂがまとめて配置されていてもよい。すなわち、コントロールゲート電極１７ｂを有するＩＧＢＴ素子とすることにより、ターンオフ時のサージ電圧を小さくすることができる。そして、コントロールゲート電極１７ｂが埋め込まれているトレンチ１５の側面に接するようにエミッタ層２０を形成しないことにより、ターンオン時のサージ電圧も小さくすることができる。
また、上記各実施形態において、図７に示されるように、コレクタ層１１に隣接するＮ＋型のカソード層２５を備え、コレクタ層１１およびカソード層２５上にドリフト層１３が形成される構成としてもよい。つまり、コレクタ層１１が形成された領域がＩＧＢＴ領域とされ、カソード層２５が形成された領域がダイオード領域とされたいわゆるＲＣ（Ｒｅｖｅｒｓｅ−Ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴ素子に本発明を適用することもできる。なお、この場合は、コレクタ層１１とカソード層２５とは、例えば、格子状に形成されていてもよい。
また、上記第２実施形態では、半導体チップ１０に通常ゲートパッド１９ａおよびコントロールゲートパッド１９ｂが備えられているが、通常ゲート電極１７ａおよびコントロールゲート電極１７ｂを共通のゲートパッドに接続するようにしてもよい。このような構成としても、通常ゲート電極１７ａには第１抵抗Ｒ１を介して所定電圧が印加され、コントロールゲート電極１７ｂには第２抵抗Ｒ２を介して所定電圧が印加されるため、上記第２実施形態と同様の効果を得ることができる。
さらに、上記各実施形態では、通常ゲート電極１７ａが第１抵抗Ｒ１を介してゲート制御回路３０に接続され、コントロールゲート電極１７ｂが第２抵抗Ｒ２を介してゲート制御回路３０に接続されていることにより、通常ゲート電極１７ａにおけるゲート電圧の変化速度がコントロールゲート電極１７ｂにおけるゲート電圧の変化速度より遅くされている半導体装置について説明した。しかしながら、例えば、外付けのコンデンサを接続する等により、通常ゲート電極１７ａにおけるゲート電圧の変化速度がコントロールゲート電極１７ｂにおけるゲート電圧の変化速度より遅くされていてもよい。
１１ コレクタ層
１３ ドリフト層
１４ ベース層
１５ トレンチ
１６ ゲート絶縁膜
１７ａ 通常ゲート電極（ゲート電極の一部）
１７ｂ コントロールゲート電極（ゲート電極の残部）
２０ エミッタ層
２３ エミッタ電極
２４ コレクタ電極
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗

Claims (5)

  1. 第１導電型のドリフト層（１３）と、
    前記ドリフト層の表層部に形成された第２導電型のベース層（１４）と、
    前記ドリフト層のうち前記ベース層と離間した位置に形成された第２導電型のコレクタ層（１１）と、
    前記ベース層の表面に形成された複数のゲート絶縁膜（１６）と、
    前記ゲート絶縁膜上にそれぞれ形成された複数のゲート電極（１７ａ、１７ｂ）と、
    前記ベース層の表層部に形成されたエミッタ層（２０）と、
    前記エミッタ層および前記ベース層と電気的に接続されたエミッタ電極（２３）と、
    前記コレクタ層と電気的に接続されたコレクタ電極（２４）と、を備え、
    前記複数のゲート電極のうち、一部のゲート電極（１７ａ）におけるゲート電圧の変化速度が残部のゲート電極（１７ｂ）におけるゲート電圧の変化速度より遅くされた半導体装置において、
    前記エミッタ層は、前記一部のゲート電極が配置される前記ゲート絶縁膜にのみ接して形成されており、前記残部のゲート電極が配置される前記ゲート絶縁膜に接して形成されていないことを特徴とする半導体装置。
  2. 前記一部のゲート電極は、第１抵抗（Ｒ１）を介して所定電圧が印加され、前記残部のゲート電極は、前記第１抵抗より抵抗値の小さい第２抵抗（Ｒ２）を介して所定電圧が印加されることを特徴とする請求項１に記載の半導体装置。
  3. 前記ベース層を貫通して前記ドリフト層に達し、所定方向に延設された複数のトレンチ（１５）を備え、
    前記コレクタ層は前記ドリフト層の表層部側と反対側の裏面側に配置されており、
    前記ゲート絶縁膜は前記トレンチの壁面にそれぞれ形成されることによって前記ベース層の表面に形成され、
    前記エミッタ層は、前記一部のゲート電極が配置される前記トレンチの側面のみに接するように形成されており、前記残部のゲート電極が配置される前記トレンチの側面に接するように形成されていないことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記複数のゲート電極は、前記所定方向と垂直方向において、前記一部のゲート電極と前記残部のゲート電極とが交互に配列されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記コレクタ層に隣接する第２導電型のカソード層（２５）を備えていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
JP2012122822A 2012-05-30 2012-05-30 半導体装置 Active JP6064371B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012122822A JP6064371B2 (ja) 2012-05-30 2012-05-30 半導体装置
US14/395,868 US9324848B2 (en) 2012-05-30 2013-05-28 Semiconductor device
CN201380028289.1A CN104364907B (zh) 2012-05-30 2013-05-28 半导体装置
PCT/JP2013/003357 WO2013179648A1 (ja) 2012-05-30 2013-05-28 半導体装置
DE112013002767.4T DE112013002767T5 (de) 2012-05-30 2013-05-28 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012122822A JP6064371B2 (ja) 2012-05-30 2012-05-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2013251296A true JP2013251296A (ja) 2013-12-12
JP6064371B2 JP6064371B2 (ja) 2017-01-25

Family

ID=49672864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012122822A Active JP6064371B2 (ja) 2012-05-30 2012-05-30 半導体装置

Country Status (5)

Country Link
US (1) US9324848B2 (ja)
JP (1) JP6064371B2 (ja)
CN (1) CN104364907B (ja)
DE (1) DE112013002767T5 (ja)
WO (1) WO2013179648A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439054B2 (en) 2017-06-29 2019-10-08 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
US10468512B2 (en) 2017-09-20 2019-11-05 Kabushiki Kaisha Toshiba Semiconductor device with insulated gate bipolar transistor (IGBT) having multiple resistors
US10573732B2 (en) 2018-03-23 2020-02-25 Kabushiki Kaisha Toshiba Semiconductor device
JP2021002620A (ja) * 2019-06-24 2021-01-07 富士電機株式会社 半導体装置
JP2021150544A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置及び半導体回路
US11349018B2 (en) 2019-03-20 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置
JP7494953B2 (ja) 2017-01-17 2024-06-04 富士電機株式会社 半導体モジュール

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
JP6896154B2 (ja) * 2018-03-28 2021-06-30 三菱電機株式会社 半導体装置
JP7091204B2 (ja) * 2018-09-19 2022-06-27 株式会社東芝 半導体装置
US11101375B2 (en) 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
JP2021180297A (ja) * 2020-05-15 2021-11-18 富士電機株式会社 半導体装置
JP7330155B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
JP7330154B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
US11916137B2 (en) * 2021-10-27 2024-02-27 Sanken Electric Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350076A (ja) * 1993-06-14 1994-12-22 Toshiba Corp 半導体装置およびその駆動方法
JP2004319624A (ja) * 2003-04-14 2004-11-11 Denso Corp 半導体装置
JP2005191221A (ja) * 2003-12-25 2005-07-14 Toshiba Corp 半導体装置
JP2010109545A (ja) * 2008-10-29 2010-05-13 Denso Corp 絶縁ゲート型半導体装置の駆動回路
JP2013098415A (ja) * 2011-11-02 2013-05-20 Denso Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
WO1999056323A1 (fr) * 1998-04-27 1999-11-04 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur et son procede de fabrication
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2008305956A (ja) * 2007-06-07 2008-12-18 Toyota Motor Corp 絶縁ゲート型半導体素子の駆動装置
EP2251904B1 (en) * 2008-02-14 2019-01-16 Toyota Jidosha Kabushiki Kaisha Driving method for reverse conducting semiconductor element, semiconductor device, and feeding device
JP5417811B2 (ja) 2008-11-18 2014-02-19 株式会社デンソー 半導体装置
JP5446233B2 (ja) 2008-12-08 2014-03-19 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路およびそれに適した半導体装置
US9099522B2 (en) * 2010-03-09 2015-08-04 Fuji Electric Co., Ltd. Semiconductor device
JP5246302B2 (ja) 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350076A (ja) * 1993-06-14 1994-12-22 Toshiba Corp 半導体装置およびその駆動方法
JP2004319624A (ja) * 2003-04-14 2004-11-11 Denso Corp 半導体装置
JP2005191221A (ja) * 2003-12-25 2005-07-14 Toshiba Corp 半導体装置
JP2010109545A (ja) * 2008-10-29 2010-05-13 Denso Corp 絶縁ゲート型半導体装置の駆動回路
JP2013098415A (ja) * 2011-11-02 2013-05-20 Denso Corp 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7494953B2 (ja) 2017-01-17 2024-06-04 富士電機株式会社 半導体モジュール
US10439054B2 (en) 2017-06-29 2019-10-08 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
US10468512B2 (en) 2017-09-20 2019-11-05 Kabushiki Kaisha Toshiba Semiconductor device with insulated gate bipolar transistor (IGBT) having multiple resistors
US10573732B2 (en) 2018-03-23 2020-02-25 Kabushiki Kaisha Toshiba Semiconductor device
US11349018B2 (en) 2019-03-20 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP2021002620A (ja) * 2019-06-24 2021-01-07 富士電機株式会社 半導体装置
US11469316B2 (en) 2019-06-24 2022-10-11 Fuji Electric Co., Ltd. Semiconductor device
JP7484093B2 (ja) 2019-06-24 2024-05-16 富士電機株式会社 半導体装置
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置
JP2021150544A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置及び半導体回路
JP7297709B2 (ja) 2020-03-19 2023-06-26 株式会社東芝 半導体装置及び半導体回路

Also Published As

Publication number Publication date
CN104364907A (zh) 2015-02-18
US20150129927A1 (en) 2015-05-14
DE112013002767T5 (de) 2015-05-21
JP6064371B2 (ja) 2017-01-25
WO2013179648A1 (ja) 2013-12-05
CN104364907B (zh) 2017-11-07
US9324848B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
JP6064371B2 (ja) 半導体装置
JP6459791B2 (ja) 半導体装置およびその製造方法
JP5742672B2 (ja) 半導体装置
JP6443267B2 (ja) 半導体装置
JP5470826B2 (ja) 半導体装置
JP2016157934A (ja) 半導体装置
JP6729452B2 (ja) 半導体装置
JP2013251395A (ja) 半導体装置
JP6471508B2 (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
JP2006245477A (ja) 半導体装置
JP2017208413A (ja) 半導体装置
US11404411B2 (en) Semiconductor device having alternately arranged IGBT regions and diode regions
JP5942737B2 (ja) 半導体装置
US10553710B2 (en) Semiconductor device
TW201611274A (zh) 半導體裝置
JP7484093B2 (ja) 半導体装置
JP7242491B2 (ja) 半導体装置及び半導体回路
JP2018006360A (ja) 半導体装置
JP6729478B2 (ja) 半導体装置
JP6177300B2 (ja) 半導体装置
JP7352437B2 (ja) 半導体装置
JP6158036B2 (ja) 半導体装置
JP6406021B2 (ja) 半導体装置
JP7346170B2 (ja) 半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R151 Written notification of patent or utility model registration

Ref document number: 6064371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250