JP2013235128A - 電気光学装置の製造方法、及び電気光学装置用基板 - Google Patents
電気光学装置の製造方法、及び電気光学装置用基板 Download PDFInfo
- Publication number
- JP2013235128A JP2013235128A JP2012107354A JP2012107354A JP2013235128A JP 2013235128 A JP2013235128 A JP 2013235128A JP 2012107354 A JP2012107354 A JP 2012107354A JP 2012107354 A JP2012107354 A JP 2012107354A JP 2013235128 A JP2013235128 A JP 2013235128A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- substrate
- peripheral electrode
- manufacturing
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 257
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 230000002093 peripheral effect Effects 0.000 claims abstract description 205
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000003566 sealing material Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 57
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 239000000382 optic material Substances 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 154
- 239000012535 impurity Substances 0.000 description 82
- 239000010408 film Substances 0.000 description 67
- 239000010410 layer Substances 0.000 description 50
- 238000009792 diffusion process Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 238000005040 ion trap Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1341—Filling or closing of cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133337—Layers preventing ion diffusion, e.g. by ion absorption
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1341—Filling or closing of cells
- G02F1/13415—Drop filling process
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】表示品質を向上させることが可能な電気光学装置の製造方法、及び電気光学装置用基板を提供する。
【解決手段】画素領域Eとシール描画領域14aとの間に設けられた周辺電極41,42と、周辺電極41,42と電気的に接続された引き回し配線41a,42aと、引き回し配線41a,42aと電気的に接続された周辺電極用外部端子41b,42bと、を有する素子側マザー基板501を用意する工程と、対向側マザー基板を用意する工程と、シール描画領域14aにシール材を描画する第1工程と、複数のシール描画領域14a内に液晶を滴下する第2工程と、素子側のマザー基板501と対向側のマザー基板とを貼り合わせる第3工程と、シール材を硬化させる第4工程と、を有し、少なくとも第1工程から第3工程の一部で周辺電極用外部端子41b,42bに電圧を印加する。
【選択図】図7
【解決手段】画素領域Eとシール描画領域14aとの間に設けられた周辺電極41,42と、周辺電極41,42と電気的に接続された引き回し配線41a,42aと、引き回し配線41a,42aと電気的に接続された周辺電極用外部端子41b,42bと、を有する素子側マザー基板501を用意する工程と、対向側マザー基板を用意する工程と、シール描画領域14aにシール材を描画する第1工程と、複数のシール描画領域14a内に液晶を滴下する第2工程と、素子側のマザー基板501と対向側のマザー基板とを貼り合わせる第3工程と、シール材を硬化させる第4工程と、を有し、少なくとも第1工程から第3工程の一部で周辺電極用外部端子41b,42bに電圧を印加する。
【選択図】図7
Description
本発明は、電気光学装置の製造方法、及び電気光学装置用基板に関する。
上記電気光学装置用基板から形成される電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。
液晶装置は、シール材を介して貼り合わされた一対の基板間に液晶層が挟持されて構成されている。液晶装置は、この液晶層の液晶に含まれる不純物(イオン性不純物など)や、液晶と一緒に持ち込まれた不純物、また、未硬化又は硬化後のシール材が液晶と接触することによって溶出する不純物などに起因して、表示特性が劣化することが知られている。
このような問題に対し、例えば、特許文献1及び特許文献2には、液晶装置にイオントラップのための電極を設け、液晶層内(有効画素領域内)に不純物が拡散することを抑えている方法が記載されている。
しかしながら、特許文献1に記載の方法では、封止材から溶け出す不純物の拡散を防ぐために液晶注入口付近に電極を設けており、シール材の硬化後などに溶出する不純物や、注入方式と異なる方式のプロセスを有する液晶装置(例えば、ODF(One Drop Fill)方式)に対しては適用できないため、1つの液晶装置ごとに液晶を注入する必要があり、生産性が低いという課題がある。
また、特許文献2に記載の方法では、液晶装置の駆動時にイオントラップのための電極へ電圧の印加を行っており、製造プロセス中における液晶を封入する際の不純物の拡散を防ぐことができないという課題がある。
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]本適用例に係る電気光学装置の製造方法は、端子と前記端子に電気的に接続された配線と前記配線と電気的に接続された前記複数の電気光学装置の各々において前記表示領域と前記シール材との間に設けられた周辺電極とを含む第1基板と、前記第1基板に対向配置される第2基板との少なくとも一方に、前記表示領域を各々囲むように枠状に複数のシール材を形成する第1工程と、前記複数のシール材に取り囲まれる領域の各々に電気光学物質を塗布する第2工程と、前記第1基板と前記第2基板とを貼り合せる第3工程と、前記シール材を硬化させる第4工程と、を含み、前記第1工程から前記第3工程の一部で、前記端子に所定電位を供給することを特徴とする。
本適用例によれば、シール材を形成する第1工程から基板を貼り合わせる第3工程の一部において周辺電極に電圧を印加するので、シール材で囲まれた中に滴下された電気光学物質に不純物が含まれていたり、電気光学物質と一緒に不純物が持ち込まれたりした場合でも、周辺電極によって有効画素領域に不純物が拡散することを抑えることができる。その結果、焼き付きや表示ムラなどの表示不良の発生を抑えることができる。また、第1基板(第2基板)に複数の電気光学装置を面付けし、複数の電気光学装置の各々に形成された周辺電極と接続された端子に電圧を印加して、複数の電気光学装置を一括して不純物が拡散しないようにするため、大判(マザー基板)の状態で不純物の拡散を抑えながら一対の基板間に液晶を封入することができる。その結果、生産性を向上させることができる。
[適用例2]上記適用例に係る電気光学装置の製造方法において、前記周辺電極は、前記表示領域側に配置された第1周辺電極と、前記第1周辺電極の外側に配置された第2周辺電極と、を備え、前記第1周辺電極と前記第2周辺電極とは、異なる電位が印加されることが好ましい。
本適用例によれば、異なる電位が印加される第1周辺電極及び第2周辺電極を、表示領域の外周に形成することによって、横方向の電界をつくることができる。よって、液晶と接触することによって染み出すシール材からのイオン性不純物が、表示領域側に拡散することを抑えることができる。加えて、1本の周辺電極と第2基板側の共通電極との間に異なる電位を印加する縦電界の方法と比較して、横電界の方がイオン性不純物の拡散をより防ぐことができる。
[適用例3]上記適用例に係る電気光学装置の製造方法において、前記第1基板及び前記第2基板に配向膜を形成する工程を有し、前記配向膜は、無機斜方蒸着膜であることが好ましい。
本適用例によれば、不純物(イオン性不純物)と無機斜方蒸着膜との親和性が高い場合であっても、表示領域の周囲にイオントラップのための周辺電極を形成するので、イオン性不純物が無機斜方蒸着膜のある表示領域に拡散することを抑えることができる。よって、表示ムラなどの表示品質が劣化することを抑えることができる。
[適用例4]上記適用例に係る電気光学装置の製造方法において、前記第1基板上に画素電極を形成する工程を有し、前記周辺電極及び前記シール材は、前記第1基板上に形成することが好ましい。
本適用例によれば、第1基板上に画素電極をはじめ、周辺電極及びシール材を形成するので、周辺電極を形成するために新たな製造工程を追加することなく形成することができる。具体的には、画素電極を形成する際に用いるフォトリソグラフィ工程を利用して周辺電極をつくることができる。よって、かかるコストや工数を抑えることができる。
[適用例5]本適用例に係る電気光学装置の製造方法は、第1基板に複数の電気光学装置の表示領域を囲むと共に一部が開口する複数のシール材を形成し、複数の第2基板と貼り合わせた後、前記シール材で囲まれた中に電気光学物質を注入し前記複数の電気光学装置を形成する電気光学装置の製造方法であって、前記複数の電気光学装置の各々において前記表示領域と前記シール材との間に設けられた周辺電極と、複数の前記周辺電極と電気的に接続された配線と、前記配線と電気的に接続された端子と、を有する前記第1基板を形成する第11工程と、前記第2基板を形成する第12工程と、前記電気光学物質を注入するための注入口を有するシール材を形成する第13工程と、前記第1基板と前記第2基板とを貼り合わせる第14工程と、前記シール材を硬化させる第15工程と、前記複数のシール部内に前記電気光学物質を注入する第16工程と、を有し、前記第15工程から前記第16工程の一部で前記端子に電圧を印加することを特徴とする。
本適用例によれば、少なくとも第15工程から第16工程のうちいずれかの工程において周辺電極に電圧を印加するので、シール材で囲まれた中に注入された電気光学物質に不純物が含まれていたり、電気光学物質と一緒に不純物が持ち込まれたりした場合でも、周辺電極によって有効画素領域に不純物が拡散することを抑えることができる。また、第1基板(第2基板)に複数の電気光学装置を面付けし、複数の電気光学装置の各々に形成された周辺電極と接続された端子に電圧を印加して不純物が拡散しないようにするため、大判(マザー基板)の状態で不純物の拡散を抑えながら一対の基板間に液晶を封入することができる。その結果、生産性を向上させることができる。
[適用例6]上記適用例に係る電気光学装置の製造方法において、前記周辺電極は、前記表示領域側に配置された第1周辺電極と、前記第1周辺電極の外側に配置された第2周辺電極と、を備え、前記第1周辺電極と前記第2周辺電極とは、異なる電位が印加されることが好ましい。
本適用例によれば、異なる電位が印加される第1周辺電極及び第2周辺電極を、表示領域の外周に形成することによって、横方向の電界をつくることができる。よって、液晶と接触することによって染み出すシール材からのイオン性不純物が、表示領域側に拡散することを抑えることができる。加えて、1本の周辺電極と第2基板側の共通電極との間に異なる電位を印加する縦電界の方法と比較して、横電界の方がイオン性不純物の拡散をより防ぐことができる。
[適用例7]上記適用例に係る電気光学装置の製造方法において、前記第1基板及び前記第2基板に配向膜を形成する工程を有し、前記配向膜は、無機斜方蒸着膜であることが好ましい。
本適用例によれば、不純物(イオン性不純物)と無機斜方蒸着膜との親和性が高い場合であっても、表示領域の周囲にイオントラップのための周辺電極を形成するので、イオン性不純物が無機斜方蒸着膜のある表示領域に拡散することを抑えることができる。よって、表示ムラなどの表示品質が劣化することを抑えることができる。
[適用例8]上記適用例に係る電気光学装置の製造方法において、前記第1基板上に画素電極を形成する工程を有し、前記周辺電極及び前記シール材は、前記第1基板上に形成することが好ましい。
本適用例によれば、第1基板上に画素電極をはじめ、周辺電極及びシール材を形成するので、周辺電極を形成するために新たな製造工程を追加することなく形成することができる。具体的には、画素電極を形成する際に用いるフォトリソグラフィ工程を利用して周辺電極をつくることができる。よって、かかるコストや工数を抑えることができる。
[適用例9]本適用例に係る電気光学装置用基板は、基板上の複数の電気光学装置の表示領域を囲むように枠状に規定されたシール部と、前記シール部と前記表示領域との間に設けられた周辺電極と、前記複数の電気光学装置ごとに設けられた複数の前記周辺電極と電気的に接続された配線と、前記配線と電気的に接続された端子と、を備えることを特徴とする。
本適用例によれば、複数の電気光学装置ごとに設けられた複数の周辺電極が配線を介して端子に接続されているので、シール部にシール材を形成した後、シール材で囲まれた中に電気光学物質を滴下した際、端子に電圧を印加することにより、電気光学物質に不純物が含まれていたり、電気光学物質と一緒に不純物が持ち込まれたりした場合でも、周辺電極によって有効画素領域に不純物が拡散することを抑えることができる。また、電気光学装置用基板に複数の電気光学装置を面付けし、複数の電気光学装置の各々に形成された周辺電極と接続された端子に電圧を印加して不純物が拡散しないようにするため、大判(マザー基板)の状態で不純物の拡散を抑えながら一対の基板間に液晶を封入することができる。その結果、生産性を向上させることができる。
[適用例10]本適用例に係る電気光学装置用基板は、基板上の複数の電気光学装置の表示領域を囲むと共に一部が開口するシール部と、前記シール部と前記表示領域との間に設けられた周辺電極と、前記複数の電気光学装置ごとに設けられた複数の前記周辺電極と電気的に接続された配線と、前記配線と電気的に接続された端子と、を備えることを特徴とする。
本適用例によれば、複数の電気光学装置ごとに設けられた複数の周辺電極が配線を介して端子に接続されているので、シール部にシール材を形成した後、シール材で囲まれた中に電気光学物質を注入する際、端子に電圧を印加することにより、電気光学物質に不純物が含まれていたり、電気光学物質と一緒に不純物が持ち込まれたりした場合でも、周辺電極によって有効画素領域に不純物が拡散することを抑えることができる。また、電気光学装置用基板に複数の電気光学装置を面付けし、複数の電気光学装置の各々に形成された周辺電極と接続された端子に電圧を印加して不純物が拡散しないようにするため、大判(マザー基板)の状態で不純物の拡散を抑えながら一対の基板間に液晶を封入することができる。その結果、生産性を向上させることができる。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
本実施形態では、電気光学装置として、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
(第1実施形態)
図1は、電気光学装置用基板としてのマザー基板の構成を示す模式平面図である。図2は、図1に示すマザー基板のA部を拡大して示す拡大平面図である。以下、マザー基板の構成を、図1及び図2を参照しながら説明する。
図1は、電気光学装置用基板としてのマザー基板の構成を示す模式平面図である。図2は、図1に示すマザー基板のA部を拡大して示す拡大平面図である。以下、マザー基板の構成を、図1及び図2を参照しながら説明する。
図1に示すように、マザー基板500は、例えば、液晶装置100(図3参照)を製造するために用いられるものであり、液晶装置100を構成する一対の基板のうち一方の基板(例えば、素子基板)が複数個分、マトリックス状に面付けされている。マザー基板500の大きさは、例えば、8インチである。マザー基板500の厚みは、例えば、1.2mmである。マザー基板500の材質は、例えば、石英である。
なお、マザー基板500は、平面的に円形であることに限定されず、図1に示すように、円周の一部が切り欠かれたオリフラを有する形状であってもよい。
図2に示すように、各液晶装置100には、画素領域E(表示領域)の周辺に、周辺回路としてのデータ線駆動回路22、走査線駆動回路24、及び外部接続用端子61が形成されている。データ線駆動回路22及び走査線駆動回路24と外部接続用端子61とは、互いに配線29によって、電気的に接続されている。以下、マザー基板500に各種処理を施し、最終的に形成される液晶装置100の構造について説明する。
<電気光学装置としての液晶装置の構成>
まず、本実施形態の液晶装置について図3〜図5を参照して説明する。図3は、液晶装置の構成を示す模式平面図である。図4は、図3に示す液晶装置のH−H’線に沿う模式断面図である。図5は、液晶装置の電気的な構成を示す等価回路図である。
まず、本実施形態の液晶装置について図3〜図5を参照して説明する。図3は、液晶装置の構成を示す模式平面図である。図4は、図3に示す液晶装置のH−H’線に沿う模式断面図である。図5は、液晶装置の電気的な構成を示す等価回路図である。
図3及び図4に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。素子基板10を構成する基板としての第1基材10a、および対向基板20を構成する第2基材20aは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。その隙間に正または負の誘電異方性を有する液晶(電気光学物質)が封入されて液晶層15を構成している。シール材14は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
シール材14の内側には、複数の画素Pが配列した画素領域Eが設けられている。画素領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、図1及び図2では図示省略したが、画素領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光部(ブラックマトリックス;BM)が対向基板20に設けられている。
素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と画素領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と画素領域Eとの間に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光部18(見切り部)が設けられている。遮光部18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光部18の内側が複数の画素Pを有する画素領域Eとなっている。なお、図3では図示省略したが、画素領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。
これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子61に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。なお、検査回路25の配置はこれに限定されず、データ線駆動回路22に沿ったシール材14と画素領域Eとの間に設けてもよい。
また、図示しないが、画素領域Eを囲むように、画素領域Eとシール材14との間に画素領域Eを囲むように、周辺電極(図7参照)が設けられている。周辺電極は、例えば、一対の周辺電極(第1周辺電極、第2周辺電極)で構成されており、イオン性不純物が画素領域E内に拡散しないように設けられている。詳細については、後述する。
図4に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた透光性の画素電極27およびスイッチング素子である薄膜トランジスター(TFT:Thin Film Transistor、以降、「TFT30」と呼称する)と、信号配線と、これらを覆う第1配向膜28とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板10は、少なくとも画素電極27、TFT30、信号配線、第1配向膜28を含むものである。
対向基板20の液晶層15側の表面には、遮光部18と、これを覆うように成膜された平坦化層33と、平坦化層33を覆うように設けられた共通電極31と、共通電極31を覆う第2配向膜32とが設けられている。本発明における対向基板20は、少なくとも遮光部18、共通電極31、第2配向膜32を含むものである。
遮光部18は、図3に示すように画素領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Eに入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保している。
平坦化層33は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光部18を覆うように設けられている。このような平坦化層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
共通電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、平坦化層33を覆うと共に、図3に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続している。
画素電極27を覆う第1配向膜28および共通電極31を覆う第2配向膜32は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。本実施形態では、第1配向膜28および第2配向膜32として上記無機配向膜が採用されている。
このような液晶装置100は、例えば透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。
図5に示すように、液晶装置100は、少なくとも画素領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、TFT30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域(ソース領域)に電気的に接続されている。画素電極27は、TFT30の画素電極側ソースドレイン領域(ドレイン領域)に電気的に接続されている。
データ線6aは、データ線駆動回路22(図3参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図3参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された共通電極31との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と共通電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。容量素子16は、2つの容量電極の間に誘電体層を有するものである。
図6は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図6を参照しながら説明する。なお、図6は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図6に示すように、液晶装置100は、一対の基板の一方である素子基板10と、これに対向配置される一対の基板の他方である対向基板20とを備えている。素子基板10を構成する第1基材10a、及び対向基板20を構成する第2基材20aは、上記したように、例えば、石英基板等によって構成されている。
第1基材10a上には、チタン(Ti)やクロム(Cr)等からなる下側遮光膜3cが形成されている。下側遮光膜3cは、平面的に格子状にパターニングされており、各画素の開口領域を規定している。なお、下側遮光膜3cは、走査線3aの一部として機能するようにしてもよい。第1基材10a及び下側遮光膜3c上には、シリコン酸化膜等からなる下地絶縁層11aが形成されている。
下地絶縁層11a上には、TFT30及び走査線3a等が形成されている。TFT30は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン等からなる半導体層30aと、半導体層30a上に形成されたゲート絶縁膜11gと、ゲート絶縁膜11g上に形成されたポリシリコン膜等からなるゲート電極30gとを有する。上記したように、走査線3aは、ゲート電極30gとしても機能する。
半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のTFT30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを備えている。
チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。このように、TFT30は、N型のTFTとして形成されている。
ゲート電極30g、下地絶縁層11a、及び走査線3a上には、シリコン酸化膜等からなる第1層間絶縁層11bが形成されている。第1層間絶縁層11b上には、容量素子16が設けられている。具体的には、TFT30の画素電極側ソースドレイン領域30d及び画素電極27に電気的に接続された画素電位側容量電極としての第1容量電極16aと、固定電位側容量電極としての容量線3b(第2容量電極16b)の一部とが、誘電体膜16cを介して対向配置されることにより、容量素子16が形成されている。
容量線3b(第2容量電極16b)は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。
第1容量電極16aは、例えば、導電性のポリシリコン膜からなり容量素子16の画素電位側容量電極として機能する。ただし、第1容量電極16aは、容量線3bと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第1容量電極16aは、画素電位側容量電極としての機能のほか、コンタクトホールCNT51及びCNT52を介して、画素電極27とTFT30の画素電極側ソースドレイン領域30d(ドレイン領域)とを中継接続する機能を有する。
容量素子16上には、第2層間絶縁層11cを介してデータ線6aが形成されている。データ線6aは、第1層間絶縁層11b及び第2層間絶縁層11cに開孔されたコンタクトホールCNT53を介して、半導体層30aのデータ線側ソースドレイン領域30s(ソース領域)に電気的に接続されている。
データ線6a上には、第3層間絶縁層11dを介して画素電極27が形成されている。画素電極27は、第2層間絶縁層11c及び第3層間絶縁層11dに開孔されたコンタクトホールCNT52を介して第1容量電極16aに接続されることにより、半導体層30aの画素電極側ソースドレイン領域30d(ドレイン領域)に電気的に接続されている。なお、画素電極27は、例えば、ITO(Indium Tin Oxide)膜等の透明導電性膜から形成されている。
画素電極27及び第3層間絶縁層11d上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した第1配向膜28が設けられている。第1配向膜28上には、シール材14(図4参照)により囲まれた空間に液晶等の電気光学物質が封入された液晶層15が設けられている。
一方、第2基材20a上には、その全面に渡って共通電極31が設けられている。共通電極31上(図6では下側)には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した第2配向膜32が設けられている。共通電極31は、上述の画素電極27と同様に、例えばITO膜等の透明導電性膜からなる。
液晶層15は、画素電極27からの電界が印加されていない状態で第1配向膜28及び第2配向膜32によって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。以下、複数の素子基板が面付けされたマザー基板の構造について説明する。
<電気光学装置用基板としてのマザー基板の構成>
図7は、ODF方式の複数の素子基板が面付けされた電気光学装置用基板としてのマザー基板(第1基板)の構成を示す模式平面図である。以下、ODF方式のマザー基板の構成について、図7を参照しながら説明する。
図7は、ODF方式の複数の素子基板が面付けされた電気光学装置用基板としてのマザー基板(第1基板)の構成を示す模式平面図である。以下、ODF方式のマザー基板の構成について、図7を参照しながら説明する。
図7に示すように、素子側のマザー基板501は、上記したように、複数の素子基板10が面付けされている。画素領域Eの周囲には、一対の周辺電極40を構成する第1周辺電極41と、第1周辺電極41の周囲に配置された第2周辺電極42とが配置されている。
一対の周辺電極40と画素領域Eとの間の距離は、例えば、200μmである。第1周辺電極41と第2周辺電極42との間隔は、例えば、5μmである。第1周辺電極41や第2周辺電極42の幅は、例えば、10μmである。
第1周辺電極41及び第2周辺電極42は、例えば、画素電極27(図6参照)と同層に設けられており、ITO膜で形成されている。また、一対の周辺電極40の周囲には、シール材14を描画する領域であるシール描画領域14a(シール部)を有する。
複数の素子基板10における第1周辺電極41は、引き回し配線41a(配線)を介して、全ての第1周辺電極41と電気的に接続されている。引き回し配線41aは、素子側のマザー基板501の一部に設けられた第1周辺電極用外部端子41b(端子)と電気的に接続されている。
また、複数の素子基板10における第2周辺電極42は、引き回し配線42a(配線)を介して、全ての第2周辺電極42と電気的に接続されている。引き回し配線42aは、素子側のマザー基板501の一部に設けられた第2周辺電極用外部端子42b(端子)と電気的に接続されている。
また、引き回し配線41aと引き回し配線42aとが交差する部分は、どちらか一方の配線を、その下層に設けられた金属配線層を介して(ブリッジ状に引き回して)電気的接続することが望ましい。
また、素子側のマザー基板501と対向する対向側のマザー基板(第2基板)とを貼り合わせた際、対向側のマザー基板と、素子側のマザー基板501に形成した第1周辺電極用外部端子41b及び第2周辺電極用外部端子42bとの接触を防ぐために、対向側のマザー基板のオリフラの位置と重ならして、つまり、周辺電極用外部端子41b,42bが露出するように配置することが好ましい。
また、一対のマザー基板500を互いのオリフラの位置を合わせて貼り合わせる場合は、素子側のマザー基板501の側面に周辺電極用外部端子41b,42bを形成するようにしてもよい。
また、引き回し配線41aと引き回し配線42aとの間隔は、第1周辺電極41と第2周辺電極42との間隔に比べて、電気的に接触しないように広いことが好ましい。また、周辺電極41,42の線幅を10μmにすることに対し、引き回し配線41a,42aの線幅をそれより太い、例えば20μmにするようにしてもよい。線幅を太くすることにより、複数の素子基板10に対応した複数の周辺電極40に、確実に電圧を供給することができる。
このような構成において、第1周辺電極用外部端子41b及び第2周辺電極用外部端子42bに、異なる電圧を印加することにより、複数の素子基板10における画素領域Eの周囲に電位差を生じさせることが可能となり、製造プロセスにおける、シール材14で囲まれた中に滴下された液晶に不純物が含まれていたり、液晶と一緒に不純物が持ち込まれたりした場合でも、周辺電極40によって画素領域Eに不純物が拡散することを抑えることができる。
また、引き回し配線41a,42aによって複数の素子基板10に一括して電圧を印加するので、大判(マザー基板)の状態でイオン性不純物の拡散を抑えながら一対の基板10,20間に液晶を封入することができる。その結果、生産性を向上させることができる。
<電気光学装置の製造方法(マザー基板(液晶装置)の製造方法)>
図8は、液晶装置の製造方法を工程順に示すフローチャートである。以下、液晶装置の製造方法を、図8を参照しながら説明する。なお、単数の液晶装置100の製造方法を説明するが、実際は、マザー基板500によって複数の液晶装置100を同時に形成するものとする。
図8は、液晶装置の製造方法を工程順に示すフローチャートである。以下、液晶装置の製造方法を、図8を参照しながら説明する。なお、単数の液晶装置100の製造方法を説明するが、実際は、マザー基板500によって複数の液晶装置100を同時に形成するものとする。
最初に、素子基板10側の製造方法を説明する。ステップS11では、石英基板などからなる第1基材10a上にTFT30等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第1基材10a上にTFT30などを形成する。
ステップS12では、画素電極27及び周辺電極40を形成する。具体的には、ITO膜などからなる画素電極27、周辺電極40(第1周辺電極41、第2周辺電極42)、引き回し配線41a,42a、及び周辺電極用外部端子41b,42bを、公知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。その後、画素電極27及び周辺電極40を含む基板上の全体にパッシベーション層(図示せず)を形成する。また、パッシベーション層の上面に生じた凹凸を平坦化するために、CMP研磨処理を施す。
ステップS13では、第1配向膜28を形成する。具体的には、パッシベーション層を覆うように第1配向膜28を形成する。第1配向膜28の製造方法としては、例えば、酸化シリコン(SiO2)などの無機材料を斜方蒸着する斜方蒸着法が用いられる。
本実施形態によれば、イオン性不純物と無機配向膜との親和性が高く、イオン性不純物が画素領域Eに集まりやすくなると考えられるが、画素領域Eの周囲に周辺電極40を形成するので、イオン性不純物が画素領域E内に拡散することを抑えることができる。よって、表示品質が劣化することを抑えることができる。以上により、素子基板10側が完成する。なお、これらが形成された素子基板10(素子側のマザー基板501)を別途用意するようにしてもよい。
次に、対向基板20側の製造方法を説明する。まず、ステップS21では、石英基板等の透光性材料からなる第2基材20a上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極31を形成する。
ステップS22では、共通電極31上に第2配向膜32を形成する。第2配向膜32の製造方法は、第1配向膜28と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板20側が完成する。なお、これらが形成された対向基板20(対向側のマザー基板)を別途用意するようにしてもよい。次に、素子基板10と対向基板20とを貼り合わせる方法を説明する。
ステップS31(第1工程)では、素子側のマザー基板501(素子基板10)上のシール描画領域14aにシール材14を塗布する。詳しくは、マザー基板501とディスペンサー(吐出装置、スクリーン印刷でも可能)との相対的な位置関係を変化させて、マザー基板501における画素領域Eの周縁部に(画素領域Eを囲むように)シール材14を塗布する。
ステップS32(第2工程)では、液晶の滴下、及び周辺電極への電圧の印加を行う。具体的には、素子側のマザー基板501における各シール材14で囲まれた領域に液晶を滴下する(ODF方式)。滴下する方法としては、例えば、インクジェットヘッドなどを用いることができる。また、液晶は、シール材14によって囲まれた領域(画素領域E)の中央部に滴下することが望ましい。
また、第1周辺電極41及び第2周辺電極42に電圧を印加する。具体的には、第1周辺電極用外部端子41b及び引き回し配線41aを介して、それぞれの第1周辺電極41に電圧を印加する。画素領域E側に配置された第1周辺電極41には、例えば、直流0Vを印加する。
また、第2周辺電極用外部端子42b及び引き回し配線42aを介して、それぞれの第2周辺電極42に電圧を印加する。第1周辺電極41の外側に配置された第2周辺電極42には、例えば、直流−5Vを印加する。
ステップS33(第3工程、第4工程)では、素子基板10と対向基板20とを貼り合わせる。具体的には、素子基板10(素子側のマザー基板501)に塗布されたシール材14を介して素子基板10と対向基板20とを貼り合わせる。より具体的には、互いの基板10,20の平面的な縦方向や横方向の位置精度を確保しながら行う。その後、シール材14を硬化させる。
上述したように、一対の周辺電極40に電圧を印加しているので、不純物とされるプラス(+)のイオン性不純物が、外側から内側に広がることを抑えることができる。具体的には、液晶は画素領域Eに滞留し、イオン性不純物は一対の周辺電極41,42によって画素領域Eに入ることを抑制できる。
ステップS34では、一対のマザー基板500を切断する。具体的には、貼り合わせた一対のマザー基板500を、液晶装置100の単位ごとスクライブラインに沿って切断し、個々の液晶装置100を完成させる。なお、切断によって、引き回し配線41a,42aの領域も切断され、液晶装置100の中には残らない。
<電子機器>
次に、本実施形態の電子機器としての投射型表示装置について、図9を参照して説明する。図9は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
次に、本実施形態の電子機器としての投射型表示装置について、図9を参照して説明する。図9は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
図9に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
このような投射型表示装置1000によれば、液晶ライトバルブ1210,1220,1230として、イオン性不純物に起因する表示ムラや焼き付き現象などが低減された液晶装置100を用いているので、高い表示品質と信頼性とが実現されている。
以上詳述したように、第1実施形態の液晶装置100の製造方法、及びマザー基板501によれば、以下に示す効果が得られる。
(1)第1実施形態の液晶装置100の製造方法によれば、素子基板10に液晶を滴下する際に周辺電極40に電圧の印加を行っているので、液晶にイオン性不純物が含まれていたり、液晶と一緒にイオン性不純物が持ち込まれたりした場合でも、周辺電極40によって画素領域E内にイオン性不純物が拡散することを抑えることができる。言い換えれば、画素領域Eの外側にイオン性不純物を移動させることができる。また、硬化されていないシール材14から液晶層15に染み出すイオン性不純物を画素領域Eの外側に移動させることができる。その結果、画素領域E内のイオン性不純物の濃度を低くすることが可能となり、焼き付きや表示ムラなどの表示不良の発生を抑えることができる。
(2)第1実施形態の液晶装置100の製造方法によれば、素子側のマザー基板501に複数の素子基板10を面付けし、各々の素子基板10に形成された周辺電極40と引き回し配線41a,42aを介して接続された周辺電極用外部端子41b,42bに電圧を印加して、複数の液晶装置100に対して一括してイオン性不純物が拡散しないようにするため、マザー基板500の状態でイオン性不純物の拡散を抑えながら一対の基板10,20間に液晶を封入することができる。その結果、生産性を向上させることができる。
(3)第1実施形態の液晶装置100の製造方法によれば、異なる電位が印加される第1周辺電極41と第2周辺電極42とを、画素領域Eの外周に形成することによって、横方向の電界をつくることができる。よって、液晶と接触することによって染み出すシール材14からのイオン性不純物が、画素領域E内に拡散することを抑えることができる。
(4)第1実施形態の液晶装置100の製造方法によれば、素子基板10側に画素電極27や周辺電極40を形成するので、周辺電極40を新たな製造工程を追加することなく形成することができる。具体的には、画素電極27を形成するためにフォトリソグラフィ工程を有するが、この工程を利用して周辺電極40をつくることができる。よって、かかるコストや工数を抑えることができる。
(5)第1実施形態のマザー基板501によれば、複数の素子基板10の各々に周辺電極40が設けられているので、液晶を滴下する際に、周辺電極用外部端子41b,42bに電圧を印加することにより、液晶にイオン性不純物が含まれていたり、液晶と一緒にイオン性不純物が持ち込まれたりした場合でも、周辺電極40によって画素領域Eにイオン性不純物が拡散することを抑えることができる。また、素子側のマザー基板501に複数の素子基板10を面付けし、各々に形成された周辺電極40と引き回し配線41a,42aを介して周辺電極用外部端子41b,42bに接続されているので、周辺電極用外部端子41b,42bに電圧を印加することで、イオン性不純物が画素領域E内に拡散しないようにすることができる。言い換えれば、マザー基板501の状態でイオン性不純物の拡散を抑えながら一対の基板10,20に液晶を封入することができる。その結果、生産性を向上させることができる。
(第2実施形態)
<電気光学装置用基板>
図10は、第2実施形態の注入方式の電気光学装置用基板としてのマザー基板(第1基板)の構成を示す模式平面図である。以下、第2実施形態のマザー基板の構成について、図10を参照しながら説明する。
<電気光学装置用基板>
図10は、第2実施形態の注入方式の電気光学装置用基板としてのマザー基板(第1基板)の構成を示す模式平面図である。以下、第2実施形態のマザー基板の構成について、図10を参照しながら説明する。
第2実施形態のマザー基板601は、上述の第1実施形態のマザー基板501と比べて、液晶滴下方式で製造されるのではなく、液晶注入方式で製造される部分が異なり、その他の構成については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
図10に示すように、第2実施形態の素子側のマザー基板601は、上記したように、複数の素子基板10が面付けされている。画素領域Eの周囲には、一対の周辺電極40を構成する第1周辺電極41と、第1周辺電極41の周囲に配置された第2周辺電極42とが配置されている。
また、一対の周辺電極40の周囲には、シール材14を描画する領域であるシール描画領域114aを有する。第2実施形態の液晶装置200は、液晶を注入方式で封入するため、液晶注入口45となる領域を除いた(一部が開口した)シール描画領域114aとなっている。一対の周辺電極40は、第1実施形態と同様に、画素電極27(図6参照)と同層に設けられている。
複数の素子基板10における第1周辺電極41は、引き回し配線41aを介して、全ての第1周辺電極41と電気的に接続されている。引き回し配線41aは、素子側のマザー基板601の一部に設けられた第1周辺電極用外部端子41bと電気的に接続されている。
また、複数の素子基板10における第2周辺電極42は、引き回し配線42aを介して、全ての第2周辺電極42と電気的に接続されている。引き回し配線42aは、素子側のマザー基板601の一部に設けられた第2周辺電極用外部端子42bと電気的に接続されている。
つまり、第1周辺電極用外部端子41b及び第2周辺電極用外部端子42bに、異なる電圧を印加することにより、複数の素子基板10における画素領域Eの周囲に電位差を生じさせることが可能となり、製造プロセスにおける、シール材14で囲まれた中に注入された液晶に不純物が含まれていたり、液晶と一緒に不純物が持ち込まれたりした場合でも、周辺電極40によって画素領域Eに不純物が拡散することを抑えることができる。
また、引き回し配線41a,42aによって複数の素子基板10に一括して電圧を印加するので、大判(マザー基板)の状態でイオン性不純物の拡散を抑えながら一対の基板10,20間に液晶を封入することができる。その結果、生産性を向上させることができる。
<電気光学装置の製造方法(マザー基板(液晶装置)の製造方法)>
図11は、液晶装置の製造方法を工程順に示すフローチャートである。以下、液晶装置の製造方法を、図11を参照しながら説明する。なお、第1実施形態と同様に、単数の液晶装置200の製造方法を説明するが、実際は、マザー基板によって複数の液晶装置200を同時に形成するものとする。
図11は、液晶装置の製造方法を工程順に示すフローチャートである。以下、液晶装置の製造方法を、図11を参照しながら説明する。なお、第1実施形態と同様に、単数の液晶装置200の製造方法を説明するが、実際は、マザー基板によって複数の液晶装置200を同時に形成するものとする。
ステップS11〜S13、及びステップS21、S22は、第1実施形態と同様である。なお、素子基板10(素子側のマザー基板601)を用意する工程を第11工程とする。対向基板20(対向側のマザー基板)を用意する工程を第12工程とする。以下、素子基板10と対向基板20とを貼り合わせる方法から説明する。
ステップS31(工程13)では、素子側のマザー基板601(素子基板10)上のシール描画領域114aにシール材14を塗布する。詳しくは、マザー基板601とディスペンサー(吐出装置でも可能)との相対的な位置関係を変化させて、マザー基板601における画素領域Eの周縁部に(液晶注入口45を除いて画素領域Eを囲むように)シール材14を塗布する。
ステップS132(工程14)では、素子基板10と対向基板20とを貼り合わせる。具体的には、素子基板10(素子側のマザー基板601)に塗布されたシール材14を介して素子基板10と対向基板20とを貼り合わせる。より具体的には、互いの基板10,20の平面的な縦方向や横方向の位置精度を確保しながら行う。
ステップS133(工程15)では、シール材14の硬化、及び周辺電極40への電圧の印加を行う。具体的には、シール材14を硬化する方法としては、例えば、熱硬化樹脂であれば加熱し、紫外線硬化型樹脂であれば紫外線を照射する。
また、第1周辺電極41及び第2周辺電極42に電圧を印加する。具体的には、第1周辺電極用外部端子41b及び引き回し配線41aを介して、それぞれの第1周辺電極41に電圧を印加する。第1周辺電極41には、例えば、直流0Vを印加する。
また、第2周辺電極用外部端子42b及び引き回し配線42aを介して、それぞれの第2周辺電極42に電圧を印加する。第1周辺電極41の外側に配置された第2周辺電極42には、例えば、直流−5Vを印加する。
ステップS134(工程16)では、液晶注入口45(図10参照)から構造体の内部に液晶を注入し、その後、液晶注入口45を封止する。封止には、例えば、樹脂等の封止材が用いられる。
ステップS135では、一対のマザー基板を切断する。具体的には、貼り合わせた一対のマザー基板を、液晶装置200の単位ごとスクライブラインに沿って切断し、個々の液晶装置200を完成させる。
以上詳述したように、第2実施形態の液晶装置200の製造方法、及びマザー基板601によれば、上記に記載の(2)〜(4)の効果に加えて、以下に示す効果が得られる。
(6)第2実施形態の液晶装置200の製造方法によれば、シール材14を硬化する際に周辺電極40に電圧を印加するので、注入した液晶にイオン性不純物が含まれていたり、液晶と一緒にイオン性不純物が持ち込まれたりした場合でも、画素領域E内にイオン性不純物が拡散することを抑えることができる。また、素子側のマザー基板601に複数の素子基板10を面付けし、各々に形成された周辺電極40と引き回し配線41a,42aを介して接続された周辺電極用外部端子41b,42bに電圧を印加して、複数の液晶装置200に対して一括してイオン性不純物が拡散しないようにするため、マザー基板601の状態でイオン性不純物の拡散を抑えながら一対の基板10,20間に液晶を封入することができる。その結果、生産性を向上させることができる。
(7)第2実施形態のマザー基板601によれば、複数の素子基板10の各々に周辺電極40が設けられているので、液晶を注入する際に、周辺電極用外部端子41b,42bに電圧を印加することにより、液晶にイオン性不純物が含まれていたり、液晶と一緒にイオン性不純物が持ち込まれたりした場合でも、画素領域Eにイオン性不純物が拡散することを抑えることができる。また、素子側のマザー基板601に複数の素子基板10を面付けし、各々に形成された周辺電極40と引き回し配線41a,42aを介して周辺電極用外部端子41b,42bに接続されているので、周辺電極用外部端子41b,42bに電圧を印加することで、イオン性不純物が画素領域E内に拡散しないようにするため、マザー基板601の状態でイオン性不純物の拡散を抑えながら一対の基板10,20に液晶を封入することができる。その結果、生産性を向上させることができる。
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
(変形例1)
上記したように、ODF方式の液晶装置100の製造方法において、一対の周辺電極40への電圧の印加のタイミングは、ステップS32において液晶の滴下と一緒に行っていたが、これに限定されず、例えば、ステップS32からステップS33の間で行えばよく、ステップS33におけるシール材14を硬化させるタイミングと一緒に行うようにしてもよい。なお、ODF方式においては、硬化されていないシール材14と液晶とが接触する前(貼り合わせる前)に一対の周辺電極40に電圧を印加することが好ましい。
上記したように、ODF方式の液晶装置100の製造方法において、一対の周辺電極40への電圧の印加のタイミングは、ステップS32において液晶の滴下と一緒に行っていたが、これに限定されず、例えば、ステップS32からステップS33の間で行えばよく、ステップS33におけるシール材14を硬化させるタイミングと一緒に行うようにしてもよい。なお、ODF方式においては、硬化されていないシール材14と液晶とが接触する前(貼り合わせる前)に一対の周辺電極40に電圧を印加することが好ましい。
また、注入方式の液晶装置200の製造方法において、一対の周辺電極40への電圧の印加のタイミングは、ステップS133においてシール材14の硬化と一緒に行っていたが、これに限定されず、例えば、ステップS133からステップS134の間で行えばよく、液晶を注入するタイミングと一緒に行うようにしてもよい。なお、注入方式においては、硬化されていないシール材14と液晶とが接触する前(注入する前)に一対の周辺電極40に電圧を印加することが好ましい。
(変形例2)
上記したように、素子基板10側に一対の周辺電極40(第1周辺電極41、第2周辺電極42)を設けることに限定されず、例えば、素子基板10側と対向基板20側のそれぞれに1つの周辺電極を設けるようにしてもよい。具体的には、例えば、素子基板10側に第2周辺電極42を設け、対向基板20側に第1周辺電極41を設ける。第1周辺電極41として、共通電極31を用いるようにしてもよい。この場合、第2周辺電極42と共通電極31との間で、縦電界をつくってイオン性不純物の拡散を防ぐ。
上記したように、素子基板10側に一対の周辺電極40(第1周辺電極41、第2周辺電極42)を設けることに限定されず、例えば、素子基板10側と対向基板20側のそれぞれに1つの周辺電極を設けるようにしてもよい。具体的には、例えば、素子基板10側に第2周辺電極42を設け、対向基板20側に第1周辺電極41を設ける。第1周辺電極41として、共通電極31を用いるようにしてもよい。この場合、第2周辺電極42と共通電極31との間で、縦電界をつくってイオン性不純物の拡散を防ぐ。
また、素子基板10側に周辺電極40を設けることに限定されず、対向基板20側に周辺電極40を設けるようにしてもよい。なお、素子基板10側から電圧を供給すること、対向基板20側にフォトリソグラフィ工程がないことなど、かかるコストが向上する恐れがあることから、素子基板10側に周辺電極40を形成することが好ましい。
(変形例3)
上記したように、第1周辺電極41に0Vを印加し、第2周辺電極42に−5Vを印加することに限定されず、例えば、第2周辺電極42の電圧を大きく(−6V側に)するようにしてもよい。これによれば、イオントラップ効果を高めることができる。
上記したように、第1周辺電極41に0Vを印加し、第2周辺電極42に−5Vを印加することに限定されず、例えば、第2周辺電極42の電圧を大きく(−6V側に)するようにしてもよい。これによれば、イオントラップ効果を高めることができる。
(変形例4)
上記したように、一対の周辺電極40は、液晶を封入するプロセスのみに使用することに限定されず、例えば、液晶装置100を駆動する際(パネルの点灯時)に使用するようにしてもよい。なお、液晶装置100を駆動する際は、製造時に印加する電圧より高電圧とならないよう、一対の周辺電極40に0Vと−5V程度を印加することが好ましい。また、駆動時に使用する場合は、外部接続用端子61に、一対の周辺電極41,42と電気的に接続された端子を設けることが好ましい。
上記したように、一対の周辺電極40は、液晶を封入するプロセスのみに使用することに限定されず、例えば、液晶装置100を駆動する際(パネルの点灯時)に使用するようにしてもよい。なお、液晶装置100を駆動する際は、製造時に印加する電圧より高電圧とならないよう、一対の周辺電極40に0Vと−5V程度を印加することが好ましい。また、駆動時に使用する場合は、外部接続用端子61に、一対の周辺電極41,42と電気的に接続された端子を設けることが好ましい。
(変形例5)
上記したように、液晶装置100は、透過型に限定されず、反射型でもよい。反射型の場合、周辺電極40の材料として、例えば、画素電極と同じ反射性を有する金属膜で構成するようにする。反射性を有する金属膜としては、例えば、アルミニウムである。
上記したように、液晶装置100は、透過型に限定されず、反射型でもよい。反射型の場合、周辺電極40の材料として、例えば、画素電極と同じ反射性を有する金属膜で構成するようにする。反射性を有する金属膜としては、例えば、アルミニウムである。
(変形例6)
上記した電気光学装置は、液晶装置100であることに限定されず、例えば、有機EL(Electro Luminescence)装置、電気泳動装置などにも適用することができる。
上記した電気光学装置は、液晶装置100であることに限定されず、例えば、有機EL(Electro Luminescence)装置、電気泳動装置などにも適用することができる。
(変形例7)
上記したように、液晶装置100を投射型表示装置に用いることに限定されず、例えば、スマートフォン、携帯電話機、ヘッドマウントディスプレイ、EVF(Electrical View Finder)、小型プロジェクター、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
上記したように、液晶装置100を投射型表示装置に用いることに限定されず、例えば、スマートフォン、携帯電話機、ヘッドマウントディスプレイ、EVF(Electrical View Finder)、小型プロジェクター、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
3a…走査線、3b…容量線、3c…下側遮光膜、6a…データ線、10…素子基板、10a…第1基材、11a…下地絶縁層、11b…第1層間絶縁層、11c…第2層間絶縁層、11d…第3層間絶縁層、11g…ゲート絶縁膜、14…シール材、14a,114a…シール描画領域、15…液晶層、16…容量素子、16a…第1容量電極、16b…第2容量電極、16c…誘電体膜、18…遮光部、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、28…第1配向膜、29…配線、30…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側LDD領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、30s1…データ線側LDD領域、31…共通電極、32…第2配向膜、33…平坦化層、40…周辺電極、41…第1周辺電極、41a…引き回し配線、41b…第1周辺電極用外部端子、42…第2周辺電極、42a…引き回し配線、42b…第2周辺電極用外部端子、45…液晶注入口、CNT51,52,53…コンタクトホール、61…外部接続用端子、100,200…液晶装置、500,501,601…マザー基板、1000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投射レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。
Claims (10)
- 端子と前記端子に電気的に接続された配線と前記配線と電気的に接続された前記複数の電気光学装置の各々において前記表示領域と前記シール材との間に設けられた周辺電極とを含む第1基板と、前記第1基板に対向配置される第2基板との少なくとも一方に、前記表示領域を各々囲むように枠状に複数のシール材を形成する第1工程と、
前記複数のシール材に取り囲まれる領域の各々に電気光学物質を塗布する第2工程と、
前記第1基板と前記第2基板とを貼り合せる第3工程と、
前記シール材を硬化させる第4工程と、
を含み、
前記第1工程から前記第3工程の一部で、前記端子に所定電位を供給することを特徴とする電気光学装置の製造方法。 - 請求項1に記載の電気光学装置の製造方法であって、
前記周辺電極は、前記表示領域側に配置された第1周辺電極と、前記第1周辺電極の外側に配置された第2周辺電極と、を備え、
前記第1周辺電極と前記第2周辺電極とは、異なる電位が印加されることを特徴とする電気光学装置の製造方法。 - 請求項1又は請求項2に記載の電気光学装置の製造方法であって、
前記第1基板及び前記第2基板に配向膜を形成する工程を有し、
前記配向膜は、無機斜方蒸着膜であることを特徴とする電気光学装置の製造方法。 - 請求項1乃至請求項3のいずれか一項に記載の電気光学装置の製造方法であって、
前記第1基板上に画素電極を形成する工程を有し、
前記周辺電極及び前記シール材は、前記第1基板上に形成することを特徴とする電気光学装置の製造方法。 - 第1基板に複数の電気光学装置の表示領域を囲むと共に一部が開口する複数のシール材を形成し、複数の第2基板と貼り合わせた後、前記シール材で囲まれた中に電気光学物質を注入し前記複数の電気光学装置を形成する電気光学装置の製造方法であって、
前記複数の電気光学装置の各々において前記表示領域と前記シール材との間に設けられた周辺電極と、複数の前記周辺電極と電気的に接続された配線と、前記配線と電気的に接続された端子と、を有する前記第1基板を形成する第11工程と、
前記第2基板を形成する第12工程と、
前記電気光学物質を注入するための注入口を有するシール材を形成する第13工程と、
前記第1基板と前記第2基板とを貼り合わせる第14工程と、
前記シール材を硬化させる第15工程と、
前記複数のシール部内に前記電気光学物質を注入する第16工程と、
を有し、
前記第15工程から前記第16工程の一部で前記端子に電圧を印加することを特徴とする電気光学装置の製造方法。 - 請求項5に記載の電気光学装置の製造方法であって、
前記周辺電極は、前記表示領域側に配置された第1周辺電極と、前記第1周辺電極の外側に配置された第2周辺電極と、を備え、
前記第1周辺電極と前記第2周辺電極とは、異なる電位が印加されることを特徴とする電気光学装置の製造方法。 - 請求項5又は請求項6に記載の電気光学装置の製造方法であって、
前記第1基板及び前記第2基板に配向膜を形成する工程を有し、
前記配向膜は、無機斜方蒸着膜であることを特徴とする電気光学装置の製造方法。 - 請求項5乃至請求項7のいずれか一項に記載の電気光学装置の製造方法であって、
前記第1基板上に画素電極を形成する工程を有し、
前記周辺電極及び前記シール材は、前記第1基板上に形成することを特徴とする電気光学装置の製造方法。 - 基板上の複数の電気光学装置の表示領域を囲むように枠状に規定されたシール部と、
前記シール部と前記表示領域との間に設けられた周辺電極と、
前記複数の電気光学装置ごとに設けられた複数の前記周辺電極と電気的に接続された配線と、
前記配線と電気的に接続された端子と、
を備えることを特徴とする電気光学装置用基板。 - 基板上の複数の電気光学装置の表示領域を囲むと共に一部が開口するシール部と、
前記シール部と前記表示領域との間に設けられた周辺電極と、
前記複数の電気光学装置ごとに設けられた複数の前記周辺電極と電気的に接続された配線と、
前記配線と電気的に接続された端子と、
を備えることを特徴とする電気光学装置用基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107354A JP2013235128A (ja) | 2012-05-09 | 2012-05-09 | 電気光学装置の製造方法、及び電気光学装置用基板 |
US13/886,508 US8865491B2 (en) | 2012-05-09 | 2013-05-03 | Method for producing electro-optical device and substrate for electro-optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107354A JP2013235128A (ja) | 2012-05-09 | 2012-05-09 | 電気光学装置の製造方法、及び電気光学装置用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013235128A true JP2013235128A (ja) | 2013-11-21 |
Family
ID=49548910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012107354A Pending JP2013235128A (ja) | 2012-05-09 | 2012-05-09 | 電気光学装置の製造方法、及び電気光学装置用基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8865491B2 (ja) |
JP (1) | JP2013235128A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412319B2 (en) | 2013-06-17 | 2016-08-09 | Seiko Epson Corporation | Driving method for liquid crystal device, liquid crystal device, and electronic device |
US9870742B2 (en) | 2015-02-27 | 2018-01-16 | Seiko Epson Corporation | Liquid crystal device, method of driving liquid crystal device, and electronic apparatus |
JP2018092014A (ja) * | 2016-12-05 | 2018-06-14 | セイコーエプソン株式会社 | 液晶装置、電子機器、液晶装置の製造方法、液晶装置用のマザー基板、および液晶装置用のマザー基板の製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104460152B (zh) * | 2014-12-10 | 2017-09-15 | 深圳市华星光电技术有限公司 | 阵列基板及显示装置 |
CN104483792B (zh) * | 2014-12-26 | 2017-04-12 | 深圳市华星光电技术有限公司 | 阵列基板及显示装置 |
KR102257762B1 (ko) * | 2015-01-07 | 2021-05-28 | 삼성디스플레이 주식회사 | 표시 장치 |
JP2018160556A (ja) * | 2017-03-23 | 2018-10-11 | 三菱電機株式会社 | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置、および薄膜トランジスタ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100271092B1 (ko) * | 1997-07-23 | 2000-11-01 | 윤종용 | 서로 다른 공통 전압을 가지는 액정 표시 장치 |
JP2000221521A (ja) | 1999-02-01 | 2000-08-11 | Canon Inc | 液晶表示素子及びその製造方法 |
JP3497098B2 (ja) | 1999-05-25 | 2004-02-16 | シャープ株式会社 | 液晶表示素子 |
JP2002196355A (ja) | 2000-12-27 | 2002-07-12 | Casio Comput Co Ltd | 液晶表示装置 |
US7038377B2 (en) * | 2002-01-16 | 2006-05-02 | Seiko Epson Corporation | Display device with a narrow frame |
JP5194382B2 (ja) * | 2005-08-18 | 2013-05-08 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
US8038495B2 (en) * | 2006-01-20 | 2011-10-18 | Samsung Mobile Display Co., Ltd. | Organic light-emitting display device and manufacturing method of the same |
JP2008020725A (ja) | 2006-07-13 | 2008-01-31 | Sony Corp | 液晶表示装置及び映像表示装置 |
JP4923866B2 (ja) | 2006-08-30 | 2012-04-25 | ソニー株式会社 | 液晶表示装置および映像表示装置 |
JP2010026032A (ja) | 2008-07-16 | 2010-02-04 | Mitsubishi Electric Corp | 液晶表示装置 |
KR20120138168A (ko) * | 2011-06-14 | 2012-12-24 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치 제조 방법 |
-
2012
- 2012-05-09 JP JP2012107354A patent/JP2013235128A/ja active Pending
-
2013
- 2013-05-03 US US13/886,508 patent/US8865491B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412319B2 (en) | 2013-06-17 | 2016-08-09 | Seiko Epson Corporation | Driving method for liquid crystal device, liquid crystal device, and electronic device |
US9858875B2 (en) | 2013-06-17 | 2018-01-02 | Seiko Epson Corporation | Driving method for liquid crystal device, liquid crystal device, and electronic device |
US9870742B2 (en) | 2015-02-27 | 2018-01-16 | Seiko Epson Corporation | Liquid crystal device, method of driving liquid crystal device, and electronic apparatus |
JP2018092014A (ja) * | 2016-12-05 | 2018-06-14 | セイコーエプソン株式会社 | 液晶装置、電子機器、液晶装置の製造方法、液晶装置用のマザー基板、および液晶装置用のマザー基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130302921A1 (en) | 2013-11-14 |
US8865491B2 (en) | 2014-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014206622A (ja) | 液晶装置の駆動方法、液晶装置、電子機器 | |
WO2015068364A1 (ja) | 電気光学装置の駆動方法、電気光学装置、及び電子機器 | |
US8865491B2 (en) | Method for producing electro-optical device and substrate for electro-optical device | |
JP2014212191A (ja) | 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器 | |
JP2018101067A (ja) | 電気光学装置、電子機器 | |
JP2012215747A (ja) | 電気光学装置、電子機器、電気光学装置の製造方法 | |
WO2014115499A1 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP5919890B2 (ja) | 電気光学装置、及び電子機器 | |
JP2014102366A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP2013182144A (ja) | 電気光学装置、及び電子機器 | |
JP6221254B2 (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
US20140347618A1 (en) | Liquid crystal device, liquid crystal device manufacturing method, and electronic apparatus | |
JP6136707B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器、及び電気光学装置用基板の製造方法 | |
JP2013235127A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2017083678A (ja) | 電気光学装置、電子機器 | |
JP2015055816A (ja) | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器 | |
JP2014182251A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP6303283B2 (ja) | 半導体装置、電気光学装置、半導体装置の製造方法、及び電子機器 | |
JP6205836B2 (ja) | 液晶装置、及び電子機器 | |
JP2013221964A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP6236827B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2014026142A (ja) | 液晶装置の製造方法、液晶装置、及び電子機器 | |
JP2014119683A (ja) | 液晶装置、及び電子機器 | |
JP2018050069A (ja) | 半導体装置、電気光学装置、及び電子機器 | |
JP2014085518A (ja) | 液晶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |