JP2013219303A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】電極間に空洞部を有し、メンブレンを振動させる容量検出型の超音波センサを含む半導体装置の信頼性を向上する。
【解決手段】上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅに挟まれる領域に空洞部を形成するために形成するパターンであって、後の工程で除去する犠牲パターン６の材料にシリコン（Ｓｉ）を用いる。また、犠牲パターン６の上部および下部を囲うように形成するエッチングストッパ膜５、７として、犠牲パターン６の材料に対して選択比を有する酸化シリコン膜を用いる。
【選択図】図１２

Description

本発明は、半導体装置およびその製造方法に関し、特に、ＭＥＭＳ（Micro Electro Mechanical System）技術により製造される超音波センサおよびその製造方法に適用して有効な技術に関する。

超音波センサは、例えば医療用の超音波エコー診断装置または非破壊検査の超音波探傷装置などの様々な装置に実用化されている。

これまで、超音波センサは、圧電体の振動を利用したものが主流であるが、近年のＭＥＭＳ技術の進歩により、ＭＥＭＳ技術を用いた容量検出型の超音波センサの開発が進められている。

容量検出型の超音波センサは、互いに対向する電極間に空洞部を持つような構成の振動子を半導体基板上に形成したもので、各電極に直流および交流の電圧を重畳印加することにより、メンブレンが共振周波数付近で振動し、超音波を発生するようになっている。

このような超音波センサに係る技術については、例えば特許文献１（特開２００８−８５２４６号公報）に記載があり、ＭＥＭＳ技術を用いて製造された超音波送受信センサが開示されている。

また、特許文献２（国際特許公開ＷＯ ２００５／０１５６３７号パンフレット）には、電子装置において、減圧された空洞に接するゲッタリング薄膜を設け、超小型真空パッケージ内の真空度を維持することが記載されている。ここでは、シリコン基板上に形成した犠牲膜である酸化シリコン膜をポリシリコン膜により覆い、その後、前記ポリシリコン膜を貫通するエッチング用ホールからフッ酸を注入して酸化シリコン膜を除去することで、前記空洞を形成することが記載されている。ただし、特許文献２には、空洞上にシリコン膜を介して形成する膜の表面の平坦性を向上する目的で、空洞を覆うシリコン膜をアモルファス（非晶質）とする旨の記載はない。

また、特許文献３（特表２００９−５３１８８４号公報）には、シリコン層を多孔質化し、その下面および上面を、導電層（高濃度の半導体膜）および酸化シリコン層によりそれぞれ覆った後、前記導電層を開口して前記シリコン層を露出させ、ＫＯＨ（水酸化カリウム）を含む溶液を用いて、多孔質化した前記シリコン層を一部除去することで空洞を形成することが記載されている。

特開２００８−８５２４６号公報 国際特許公開ＷＯ ２００５／０１５６３７号パンフレット 特表２００９−５３１８８４号公報

上記空洞部を形成する方法としては、下部電極上に酸化シリコン膜を介してタングステン（Ｗ）または窒化チタン（ＴｉＮ）などを含む犠牲膜を形成し、前記犠牲膜を覆う酸化シリコン膜上に上部電極を形成した後、前記犠牲膜の一部を露出する孔から硫酸加水などを注入して前記犠牲膜を除去する方法が考えられる。

上記したように、犠牲膜の材料にタングステンまたは窒化チタンなどを用い、犠牲膜を覆うエッチングストッパ膜の材料に酸化シリコンを用いた場合、振動子の剛性を確保するために超音波センサの特性が悪化する問題、空洞部の上下方向の距離が小さいために超音波センサの寿命が劣化する問題、または空洞部の上面に凹凸が形成されて超音波センサの寿命が劣化する問題などが生じる。

本発明の目的は、半導体装置の信頼性を向上させることにある。

本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

一実施の形態である半導体装置は、基板上に順に形成された、第１導体膜、例えばシリコン膜を含む第１エッチングストッパ膜、例えばシリコン膜を含む第２エッチングストッパ膜、および第２導体膜を有し、第１導体膜と第２導体膜との間であって、第１エッチングストッパ膜と第２エッチングストッパ膜との間に形成された空洞部を有するものである。

また、他の一実施の形態である半導体装置の製造方法は、基板上に第１導体膜、例えばシリコン膜を含む第１エッチングストッパ膜、例えば酸化シリコン膜を含む犠牲膜、例えばシリコン膜を含む第２エッチングストッパ膜、第２導体膜を順に形成した後、第２エッチングストッパ膜を開口して犠牲膜を除去するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、半導体装置の信頼性を向上させることができる。

本発明の一実施の形態である半導体装置を示す平面図である。 図１に示す半導体チップの要部平面図である。 図２のＸ１−Ｘ１線における要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す要部断面図である。 図４に続く製造工程中の半導体装置の要部断面図である。 図５に続く製造工程中の半導体装置の要部断面図である。 図６に続く製造工程中の半導体装置の要部断面図である。 図７に続く製造工程中の半導体装置の要部断面図である。 図８に続く製造工程中の半導体装置の要部断面図である。 図９に続く製造工程中の半導体装置の要部断面図である。 図１０に続く製造工程中の半導体装置の要部断面図である。 図１１に続く製造工程中の半導体装置の要部断面図である。 図１２に続く製造工程中の半導体装置の要部断面図である。 図１３に続く製造工程中の半導体装置の要部断面図である。 図１４に続く製造工程中の半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置を適用した超音波エコー診断装置の模式図である。 比較例として示す半導体装置の要部断面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。

本願における半導体基板とは、半導体集積回路の製造に用いるシリコンその他の半導体単結晶基板、石英基板、サファイア基板、ガラス基板、その他の絶縁基板、または半導体基板など、並びにそれらの複合的基板を指すものとする。

本実施の形態の半導体装置は、例えばＭＥＭＳ（Micro Electro Mechanical System）技術を用いて製造された、超音波探触子（ＣＭＵＴ：Capacitive Micro-machined Ultrasonic Transducer）などの超音波送受信センサである。

図１は、本実施の形態の半導体装置を構成する半導体チップ１の全体平面図である。半導体チップ１は、厚さ方向に沿って互いに反対側に位置する第１主面（上面、表面）および第２主面（下面、裏面）を有している。図１は、半導体チップ１の第１主面側の平面図（すなわち上面図）が示されている。

図１に示すように、半導体チップ１の平面形状は、例えば長方形状、つまり矩形の形状に形成されている。半導体チップ１の長手方向（第２方向Ｙ）の長さは、例えば４ｃｍ程度、半導体チップ１の短方向（第１方向Ｘ）の長さは、例えば１ｃｍ程度である。ただし、半導体チップ１の平面寸法は、これに限定されるものではなく種々変更可能であり、例えば長手方向（第２方向Ｙ）の長さが８ｃｍ程度、短方向（第１方向Ｘ）の長さが１．５ｃｍ程度など、大小様々な寸法とすることができる。

半導体チップ１の第１主面には、センサ領域（センサセルアレイ、振動子アレイ）ＳＡと、複数のボンディングパッド（以下、パッドという）ＢＰ１、ＢＰ２とが配置されている。

センサ領域ＳＡには、複数の下部電極配線Ｍ０と、これに直交する複数の上部電極配線Ｍ１と、複数の振動子（センサセル、後述する振動子２０に対応）とが配置されている。

複数の下部電極配線Ｍ０は、それぞれ、半導体チップ１の長手方向（第２方向Ｙ）に沿って延在するように形成されており、半導体チップ１の短方向（第１方向Ｘ）に例えば１６チャネル（channel：以下、ｃｈとも記す）並んで配置されている。

下部電極配線Ｍ０は、それぞれ、パッドＢＰ１に電気的に接続されている。パッドＢＰ１は、センサ領域ＳＡの外周であって、半導体チップ１の長手方向（第２方向Ｙ）の両端近傍に、下部電極配線Ｍ０に対応するように、半導体チップ１の短辺に沿って複数並んで配置されている。

複数の上部電極配線Ｍ１は、それぞれ、半導体チップ１の短方向（第１方向Ｘ）に沿って延在するように形成されており、半導体チップ１の長手方向（第２方向Ｙ）に例えば１９２ｃｈ並んで配置されている。

上部電極配線Ｍ１は、それぞれ、パッドＢＰ２に電気的に接続されている。パッドＢＰ２は、センサ領域ＳＡの外周であって、半導体チップ１の短方向（第１方向Ｘ）の両端近傍に、上部電極配線Ｍ１に対応するように、半導体チップ１の長辺に沿って複数並んで配置されている。

上記振動子（後述する振動子２０に対応）は、例えば静電型可変容量を構成しており、上記下部電極配線Ｍ０と、上記上部電極配線Ｍ１との交点に配置されている。すなわち、複数の振動子（後述する振動子２０に対応）が、センサ領域ＳＡ内にマトリクス（行列、アレイ）状に規則的に並んで配置されている。センサ領域ＳＡ内においては、下部電極配線Ｍ０と上部電極配線Ｍ１との交点には、例えば５０個の振動子が並列に配置されている。

したがって、センサ領域ＳＡは、複数のセンサセル（後述する振動子２０に対応）が形成されたセンサ領域であり、半導体チップ１は、複数のセンサセル（後述する振動子２０に対応）が形成されたセンサ領域ＳＡを主面（第１主面）に有する半導体装置である。

次に、図２は上記半導体チップ１（図１参照）の要部平面図（要部拡大平面図）である。図２および図３には、半導体チップ１の本体領域（センサ領域ＳＡとパッドＢＰ１、ＢＰ２形成領域とを合わせた領域）の要部平面図および要部断面図が示されている。図３は、図２のＸ１−Ｘ１線の断面図にほぼ対応する。なお、図２は下部電極配線Ｍ０と上部電極配線Ｍ１との交点に１個の振動子を配置した場合の平面図を示している。簡便のため、図２（本体領域）には、下部電極配線Ｍ０が２ｃｈ、上部電極配線Ｍ１が３ｃｈで、各下部電極配線Ｍ０と各上部電極配線Ｍ１との各交点に位置する振動子２０が１個の場合の平面図が示されている。

図２および図３に示すように、半導体チップ１（図１参照）を構成する半導体基板１Ｓは、例えばシリコン（Ｓｉ）単結晶からなり、厚さ方向に沿って互いに反対側に位置する第１主面（上面、表面）１Ｓａおよび第２主面（下面、裏面）１Ｓｂを有している。半導体基板１Ｓの第１主面１Ｓａ上には、例えば酸化シリコン（ＳｉＯ_２等）などからなる絶縁膜２を介して上記複数の振動子２０が配置（形成）されている。ここでは、絶縁膜２はＴＥＯＳ（Tetra Ethyl Ortho Silicate、テトラエトキシシラン）膜であり、絶縁膜２を主に構成するのはＳｉＯまたはＳｉＯ_２などである。

図２に示すように、複数の振動子２０は、それぞれ、例えば平面六角形状に形成されており、例えばハニカム状に配置されている。これにより、複数の振動子２０を高密度に配置することができるので、センサ性能を向上させることができる。なお、平面視における振動子２０の形状は六角形に限らず、例えば矩形であってもよい。

図３に示すように、各振動子２０は、下部電極Ｍ０Ｅと、下部電極Ｍ０Ｅに対向するように設けられた上部電極Ｍ１Ｅと、これら電極間に介在された空洞部（第１空洞部）ＶＲ１とを有している。空洞部ＶＲ１の高さ、すなわち空洞部ＶＲ１の底面であるエッチングストッパ膜５の上面から、空洞部ＶＲ１の上面であるエッチングストッパ膜７の下面までの間の距離は２００ｎｍよりも大きく、ここでは例えば２３０ｎｍである。つまり、ここでいう空洞部ＶＲ１の高さとは、半導体基板１Ｓの第１主面に対して垂直な方向における、空洞部ＶＲ１の底面から上面までの長さをいうものである。

上記下部電極Ｍ０Ｅは、上記下部電極配線Ｍ０において上記上部電極配線Ｍ１が平面的に重なる部分に形成されている。すなわち、各振動子２０の下部電極Ｍ０Ｅは、下部電極配線Ｍ０の一部により形成されており、下部電極配線Ｍ０のうち、上部電極配線Ｍ１と平面的に重なる部分（すなわち上部電極配線Ｍ１の下方に位置する部分）が、下部電極Ｍ０Ｅとなる。下部電極Ｍ０Ｅおよび下部電極配線Ｍ０は導体膜３からなり、例えばタングステン（Ｗ）膜からなるものである。なお、導体膜３はタングステン（Ｗ）膜ではなく窒化チタン（ＴｉＮ）膜からなる膜であってもよい。また、導体膜３はタングステン膜または窒化チタン膜を含む複数の導体膜からなる積層構造を有していてもよい。

この下部電極Ｍ０Ｅおよび下部電極配線Ｍ０の側面には、下部電極Ｍ０Ｅおよび下部電極配線Ｍ０の厚さによる段差を減少させる観点などから、例えば酸化シリコンなどの絶縁体からなるサイドウォール（側壁絶縁膜、サイドウォールスペーサ）ＳＷが形成されている。下部電極Ｍ０Ｅ、下部電極配線Ｍ０、絶縁膜２およびサイドウォールＳＷの表面は、例えばアモルファス（非晶質）シリコンなどからなるエッチングストッパ膜５によって覆われている。

エッチングストッパ膜５上には、例えばアモルファスシリコンなどからなるエッチングストッパ膜７が堆積されている。エッチングストッパ膜７上には絶縁膜８ａが形成され、絶縁膜８ａ上には、上記上部電極Ｍ１Ｅが下部電極Ｍ０Ｅに対向するように設けられている。エッチングストッパ膜５、７のそれぞれの膜厚は例えば１００ｎｍとする。

エッチングストッパ膜５、７はいずれも不純物が導入されていない真性半導体を主に含んでいる。例えば、エッチングストッパ膜５、７はノンドープのシリコン（Ｓｉ）により形成されている。このようにエッチングストッパ膜５、７に不純物を導入していないのは、エッチングストッパ膜５、７が下部電極Ｍ０Ｅまたは上部電極Ｍ１Ｅと導通し、振動子２０が動作しなくなることを防ぐためである。つまり、エッチングストッパ膜５、７を真性半導体膜とし、抵抗値を上げることで、エッチングストッパ膜５、７の絶縁性を高めている。また、エッチングストッパ膜５、７中に電荷トラップが形成されることを防ぐことで、エッチングストッパ膜５、７中に電荷が蓄積されることを防いでいる。なお、ここではエッチングストッパ膜５、７の材料をシリコン（Ｓｉ）とする場合について説明するが、エッチングストッパ膜５、７を構成する材料は窒化シリコン（Ｓｉ_３Ｎ_４等）、炭化シリコン（ＳｉＣ）または炭窒化シリコン（ＳｉＣＮ）などであってもよい。

絶縁膜８ａは例えば酸化シリコン膜からなり、下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間の耐圧を保つために設けられており、上部電極Ｍ１Ｅとエッチングストッパ膜７とを絶縁する役割を有している。つまり、絶縁膜８ａは下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間にリーク電流が流れることを防ぐために設けられており、その膜厚は例えば１００〜２００ｎｍである。ここでは、絶縁膜８ａはＴＥＯＳ膜であり、絶縁膜８ａを主に構成するのはＳｉＯまたはＳｉＯ_２である。下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間隔は例えば５００ｎｍ程度であり、振動子２０を動作させて超音波を発生させる際には、下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間に例えば最大３００Ｖ程度の電位差を発生させることで、メンブレンを振動させる。

なお、ここでいうメンブレンとは、振動子２０の動作時に撓む（振動する）領域のことであり、図２では空洞部ＶＲ１の直上のエッチングストッパ膜７、絶縁膜８ａ、上部電極Ｍ１Ｅ、絶縁膜９および絶縁膜（パッシベーション膜）１１などを指す。

上部電極Ｍ１Ｅは、上記上部電極配線Ｍ１において上記下部電極配線Ｍ０が平面的に重なる部分に形成されている。すなわち、各振動子２０の上部電極Ｍ１Ｅは、上部電極配線Ｍ１の一部により形成されており、上部電極配線Ｍ１のうち、下部電極配線Ｍ０と平面的に重なる部分（すなわち下部電極配線Ｍ０の上方に位置する部分）が、上部電極Ｍ１Ｅとなる。上部電極Ｍ１Ｅの平面形状は略六角形状または矩形に形成されており、上部電極配線Ｍ１において、第１方向Ｘに延在して上部電極Ｍ１Ｅ同士の間を連結する連結部Ｍ１Ｃよりも幅広のパターンで形成されている。このように、上部電極配線Ｍ１は、複数の上部電極Ｍ１Ｅと、第１方向Ｘに隣り合う上部電極Ｍ１Ｅ同士の間を連結する連結部Ｍ１Ｃとを有している。

上部電極Ｍ１Ｅおよび連結部Ｍ１Ｃを含む上部電極配線Ｍ１は導体膜（第２導体膜）８からなり、例えばタングステン（Ｗ）膜からなるものである。なお、導体膜８はタングステン（Ｗ）膜ではなく窒化チタン（ＴｉＮ）膜からなる膜であってもよい。また、導体膜８はタングステン膜または窒化チタン膜を含む複数の導体膜からなる積層構造を有していてもよい。

このような下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間（エッチングストッパ膜５とエッチングストッパ膜７との間）には、上記空洞部ＶＲ１が形成されている。空洞部ＶＲ１の平面形状は、例えば六角形状または矩形に形成されている。空洞部ＶＲ１の底面にはエッチングストッパ膜５の表面が露出しており、空洞部ＶＲ１の側面および上面にはエッチングストッパ膜７の表面が露出している。つまり、空洞部ＶＲ１の形状は主にエッチングストッパ膜５、７により規定されており、空洞部ＶＲ１内にはエッチングストッパ膜５、７が露出している。

上記エッチングストッパ膜７上には、上部電極Ｍ１Ｅおよび連結部Ｍ１Ｃを含む上部電極配線Ｍ１を覆うように、例えば酸化シリコン（ＳｉＯ_２等）膜などからなる絶縁膜９が堆積されている。ここでは、絶縁膜９はＴＥＯＳ膜であり、絶縁膜９を主に構成するのはＳｉＯまたはＳｉＯ_２である。エッチングストッパ膜７、絶縁膜８ａおよび絶縁膜９において、上記空洞部ＶＲ１の六角部の近傍には、空洞部ＶＲ１に達する孔（開口部、コンタクトホール、スルーホール）１０が形成されている。孔１０は、後述するように、エッチングストッパ膜５、７間の犠牲パターン（後述する犠牲パターン６）をエッチングして空洞部ＶＲ１を形成するための孔（空洞部ＶＲ１形成用の孔）である。空洞部ＶＲ１は、エッチングストッパ膜５、７を殆ど溶解しない溶液を用いて、エッチングストッパ膜５、７に囲まれた前記犠牲パターンを除去することで形成される空間であるため、空洞部ＶＲ１内では、エッチングストッパ膜５、７の表面が露出している。

上記絶縁膜９上には、例えば窒化シリコン（Ｓｉ_３Ｎ_４等）膜などからなる絶縁膜（パッシベーション膜）１１が堆積されている。この絶縁膜１１の一部は、上記孔１０内に入り込んでおり、これにより、孔１０は塞がれている。絶縁膜１１は振動子２０の動作時に撓む領域（メンブレン）の強度を補うために設けられた膜ではなく、単にパッシベーション用に形成された膜である。絶縁膜１１は水分などから半導体装置を保護する役割を有するため、その材料として、ここでは酸化シリコンなどよりも緻密性が高い窒化シリコンを用いている。

また、空洞部ＶＲ１の直上の領域におけるエッチングストッパ膜７、絶縁膜８ａおよび上部電極Ｍ１Ｅのそれぞれの底面は、いずれも凹凸がなく、平坦な面となっている。これは、後述するように、空洞部ＶＲ１を形成するための犠牲パターン（図示しない）を酸化シリコン膜により構成することに起因する。

上記エッチングストッパ膜５、７、および絶縁膜８ａ、９、１１には、下部電極配線Ｍ０の一部に達する開口部１２ａが形成されている。この開口部１２ａから露出する下部電極配線Ｍ０の一部が上記パッドＢＰ１になっている。また、上記絶縁膜９、１１には、上部電極配線Ｍ１の一部に達する開口部１２ｂが形成されている。この開口部１２ｂから露出する上部電極配線Ｍ１の一部が上記パッドＢＰ２になっている。

上記絶縁膜１１上には、例えばネガ型の感光性ポリイミド膜などからなる絶縁膜（保護膜）１３が堆積されている。

絶縁膜１３には、開口部１４ａ、１４ｂが形成されている。このうち、開口部１４ａは、上記開口部１２ａを平面的に内包する位置および平面寸法で形成されており、開口部１４ａから露出する下部電極配線Ｍ０の一部が上記パッドＢＰ１になっている。また、開口部１４ｂは、上記開口部１２ｂを平面的に内包する位置および平面寸法で形成されており、開口部１４ｂから露出する上部電極配線Ｍ１の一部が上記パッドＢＰ２になっている。なお、パッドＢＰ１、ＢＰ２は、半導体チップ１の入出力用の端子であり、パッドＢＰ１、ＢＰ２には、ボンディングワイヤなどが電気的に接続される。

絶縁膜１３は、半導体ウエハから半導体チップ１を切り出すためのダイシング工程などにおいて、半導体チップ１の第１主面上の複数の振動子２０を保護する保護膜としての機能を有している。不要であれば、絶縁膜１３の形成を省略し、上記絶縁膜１１を最上層膜（保護膜）とすることもできる。半導体チップ１（図１参照）において、上記のような振動子２０は、センサ領域ＳＡに形成されている。

このように、図１〜図３に示す本実施の形態の半導体チップ（半導体装置）１は、複数のセンサセル（振動子２０）が形成されたセンサ領域ＳＡを主面に有する半導体装置であり、半導体基板１Ｓと、半導体基板１Ｓ上に、半導体基板１Ｓの主面（１Ｓａ）側から順に形成された下部電極（導体膜）Ｍ０Ｅ、エッチングストッパ膜５、エッチングストッパ膜７、上部電極（導体膜）Ｍ１Ｅを有している。半導体基板１Ｓと下部電極Ｍ０Ｅとの間には絶縁膜２が形成され、エッチングストッパ膜７と上部電極Ｍ１Ｅとの間には絶縁膜８ａが形成され、エッチングストッパ膜７上には絶縁膜９が上部電極Ｍ１Ｅを覆うように形成され、絶縁膜９上には絶縁膜（パッシベーション膜）１１が形成されている。

半導体チップ１の上記複数のセンサセル（振動子２０）の各々は、センサ領域ＳＡに、エッチングストッパ膜５とエッチングストッパ膜７との間に形成された空洞部ＶＲ１と、上部電極Ｍ１Ｅと、下部電極Ｍ０Ｅとを有している。半導体チップ１の複数のセンサセル（振動子２０）の各々は、下部電極Ｍ０Ｅ（第１電極）と、上部電極Ｍ１Ｅ（第２電極）と、下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間の絶縁膜８ａ、エッチングストッパ膜５、空洞部ＶＲ１およびエッチングストッパ膜７を含む可変容量センサである。

このような構成の超音波送受信センサにおいては、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）および上部電極配線Ｍ１（上部電極Ｍ１Ｅ）に直流および交流の電圧を重畳印加することにより静電気力が働き、各振動子２０のメンブレン（空洞部ＶＲ１の上方に位置する膜）が、メンブレンのバネの力との釣り合いにより、共振周波数付近で半導体基板１Ｓの第１主面１Ｓａに交差する（直交する）方向（図３の上下方向）に振動する。このとき、上部電極Ｍ１Ｅと下部電極Ｍ０Ｅとの間の最大の電位差は例えば３００Ｖとする。これにより、数ＭＨｚの超音波（超音波パルス）を発生するようになっている。

また、受信の場合は、各振動子２０のメンブレンに到達した超音波の圧力によりメンブレンが振動し、下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間の静電容量が変化することで、超音波を検出することができる。すなわち、反射波による下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間隔の変位を静電容量（各振動子２０の静電容量）の変化として検出するようになっている。このような送受信を行うことにより、例えば生体組織の断層像を撮像することができる。

次に、本実施の形態の半導体装置の製造方法を図４〜図１５により説明する。図４〜図１５は、本実施の形態の半導体装置の製造工程中の要部断面図である。なお、図４〜図１５の断面図は、図３の断面図の左側の領域に対応する部分のみを示すものである。

半導体チップ１を製造するには、まず、図４に示すように、半導体基板（この段階では半導体ウエハと称する平面略円形状の半導体薄板）１Ｓを用意する。半導体基板１Ｓは、例えばシリコン単結晶からなり、厚さ方向に沿って互いに反対側に位置する第１主面（上面、表面）１Ｓａおよび第２主面（下面、裏面）１Ｓｂを有している。

次に、半導体基板１Ｓの第１主面１Ｓａの全面上に、例えば酸化シリコン（ＳｉＯ_２等）膜などからなる絶縁膜２を形成（堆積）する。絶縁膜２の膜厚は、例えば厚さ４００ｎｍ程度とすることができる。絶縁膜２は、例えばプラズマＣＶＤ法を用い、比較的低い温度（例えば２００℃程度）で形成されたＴＥＯＳ膜により構成される。つまり、絶縁膜２を構成するＴＥＯＳ膜は、テトラエトキシシラン(ＴＥＯＳ)を原料ガスとして用いるプラズマＣＶＤ法により、成膜温度２００℃程度、またはそれ以下の温度で形成された酸化シリコン膜である。ＴＥＯＳ膜は、主にＳｉＯまたはＳｉＯ_２を含む絶縁膜である。

次に、絶縁膜２上にタングステン（Ｗ）膜を含む導体膜（第１導体膜）３を形成する。導体膜（第１導体膜）３は、例えばスパッタリング法またはＣＶＤ（Chemical Vapor Deposition）法などを用いて形成することができる。なお、導体膜３はタングステン膜ではなく窒化チタン（ＴｉＮ）膜により形成してもよい。また、導体膜３は、半導体基板１Ｓの第１主面１Ｓａの全面上に順に形成した、タングステン膜または窒化チタン膜などを含む複数の金属膜からなる積層膜であってもよい。

次に、図５に示すように、導体膜３を、リソグラフィ法およびドライエッチング法などを用いてパターニング（加工、選択的に除去）する。パターニングされた導体膜３により、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）が形成される。このようにして、半導体基板１Ｓ上（すなわち絶縁膜２上）に下部電極配線Ｍ０が形成される。なお、リソグラフィ法（フォトリソグラフィ法）は、レジスト膜（フォトレジスト膜）の塗布、露光および現像の一連の工程によりレジスト膜を所望のパターン（レジストパターン）にパターニングする方法である。

次に、図６に示すように、半導体基板１Ｓ（半導体ウエハ）の第１主面１Ｓａ上の全面（すなわち絶縁膜２上）に、下部電極配線Ｍ０の表面を覆うように、例えば酸化シリコンを主に含む絶縁膜を堆積し、この絶縁膜を異方性のドライエッチング法によりエッチバック（全面エッチング）する。これにより、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）の側面（側壁）に絶縁膜を残存させて自己整合的にサイドウォール（側壁絶縁膜）ＳＷを形成するとともに、下部電極配線Ｍ０の上面を露出させる。

次に、図７に示すように、半導体基板１Ｓの第１主面１Ｓａ上の全面（すなわち絶縁膜２上）に、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）およびサイドウォールＳＷの表面を覆うように、エッチングストッパ膜５を形成（堆積）する。エッチングストッパ膜５は、例えばアモルファス（非晶質）状態のシリコン膜などからなり、比較的低温のプラズマＣＶＤ法などを用いて形成することができる。エッチングストッパ膜５の厚さ（膜厚）は、例えば１００ｎｍ程度とする。

続いて、半導体基板１Ｓの第１主面１Ｓａのエッチングストッパ膜５上の全面に、例えば酸化シリコン膜からなる犠牲膜６ｂを形成（堆積）する。犠牲膜６ｂは、例えばプラズマＣＶＤ法により形成でき、その厚み（堆積厚み、膜厚）は、２００ｎｍよりも大きい膜厚とし、例えば２３０ｎｍ程度とする。犠牲膜６ｂは、例えばＴＥＯＳ膜により構成される。

ここで、犠牲膜６ｂを形成する方法として低温でのプラズマＣＶＤ法を用いているのは、過剰に高い熱に起因して、下部電極Ｍ０Ｅに用いているタングステン（Ｗ）膜にクリープ現象が生じ、タングステン膜の組成変化、変形または破断などが起こることを防ぐためである。したがって、犠牲膜６ｂの形成に用いる方法として、熱ＣＶＤ法などは適さないが、２００℃程度またはそれ以下の低温であれば、プラズマＣＶＤ法に限らず他の方法を用いてもよい。

次に、図８に示すように、犠牲膜６ｂをリソグラフィ法およびドライエッチング法によりパターニングすることにより、パターニングされた犠牲膜６ｂからなる犠牲パターン（空洞部形成用の犠牲パターン）６を形成する。犠牲パターン６は上記空洞部ＶＲ１を形成するためのパターンであり、センサ領域ＳＡに形成される。このため、犠牲パターン６の平面形状は、空洞部ＶＲ１と同じ平面形状に形成されている。つまり、本体領域のセンサ領域ＳＡの空洞部ＶＲ１形成予定領域に犠牲パターン６を形成する。

なお、犠牲パターン６は酸化シリコン膜などの絶縁膜により構成されているため、結晶性を有するタングステン膜または窒化チタン膜などの導体膜を用いて犠牲膜６ｂを形成する場合に比べて、犠牲パターン６の上面を平坦に形成することができる。タングステン膜または窒化チタン膜などの導体膜は複数のグレイン（結晶）により構成されているため、その表面には凹凸が生じ易いのに対し、酸化シリコン膜などの絶縁膜は非晶質の膜であるため、その上面を平坦に形成することが容易である。つまり、前記導体膜の表面モフォロジーは悪化し易いが、酸化シリコン膜などの絶縁膜は表面モフォロジーが良好であり、当該絶縁膜を用いて犠牲パターン６を形成することで、犠牲パターン６の表面およびその上部に形成する膜の表面を平坦な形状で形成することができる。

次に、図９に示すように、半導体基板１Ｓの第１主面１Ｓａ上の全面（すなわちエッチングストッパ膜５上）に、犠牲パターン６の表面を覆うように、エッチングストッパ膜７を形成（堆積）する。エッチングストッパ膜７は、例えばアモルファス（非晶質）状態のシリコン膜などからなり、比較的低温のプラズマＣＶＤ法などを用いて形成することができる。エッチングストッパ膜７の厚さ（膜厚）は、例えば１００ｎｍ程度とする。上述したように、犠牲パターン６の上面が平坦に形成されているため、犠牲パターン６の上面に接するエッチングストッパ膜７の底面は高い平坦性を有している。

なお、下部電極Ｍ０Ｅにはアルミニウム（Ａｌ）膜が含まれる場合も考えられるため、エッチングストッパ膜５、７および犠牲膜６ｂは、アルミニウム（Ａｌ）の融点より低い温度で形成する必要がある。エッチングストッパ膜５、７は、後の工程において犠牲パターン６を除去する際に行うウェットエッチングなどにより、犠牲パターン６以外の構造体が除去されることを防ぐためのストッパ膜である。

次に、エッチングストッパ膜７上に絶縁膜８ａおよびタングステン（Ｗ）膜を順次形成する。これにより、タングステン膜からなる導体膜（第２導体膜）８がエッチングストッパ膜７上に絶縁膜８ａを介して形成される。絶縁膜８ａは例えばプラズマＣＶＤ法により形成でき、その厚み（堆積厚み、膜厚）は、例えば１００〜２００ｎｍ程度とする。絶縁膜８ａは、例えばＴＥＯＳ膜により構成される酸化シリコン膜であり、主にＳｉＯまたはＳｉＯ_２を含んでいる。絶縁膜８ａは、後述する上部電極Ｍ１Ｅ（導体膜８）と下部電極Ｍ０Ｅ（導体膜３）との間の耐圧を確保するための絶縁膜であり、絶縁膜８ａの膜厚の大きさを適宜決定することで、前記耐圧を調節することができる。

ここで、絶縁膜８ａを形成する方法として低温でのプラズマＣＶＤ法を用いているのは、上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅに用いているタングステン膜にクリープ現象が生じることを防ぐためである。したがって、絶縁膜８ａの形成に用いる方法はプラズマＣＶＤ法に限らず、２００℃程度またはそれ以下の低温であれば他の方法を用いてもよい。

前記タングステン膜は、例えばスパッタリング法またはＣＶＤ法などを用いて形成することができる。なお、導体膜８はタングステン膜ではなく窒化チタン（ＴｉＮ）膜により形成してもよい。また、導体膜８は、タングステン膜または窒化チタン膜などを含む複数の金属膜からなる積層膜であってもよい。

次に、図１０に示すように、導体膜８を、リソグラフィ法およびドライエッチング法などを用いてパターニング（加工、選択的に除去）する。パターニングされた導体膜（第２導体膜）８により、上部電極配線Ｍ１が形成される。上部電極配線Ｍ１は、上部電極Ｍ１Ｅおよび連結部Ｍ１Ｃ（図３参照）を含んでいる。ここでは、下部電極Ｍ０Ｅの直上の領域の上部電極配線Ｍ１の一部を上部電極Ｍ１Ｅと呼ぶ。これにより、エッチングストッパ膜７上に絶縁膜８ａを介して上部電極配線Ｍ１が形成される。上部電極配線Ｍ１は、エッチングストッパ膜７上に形成され、パターニングされた導体膜８からなる。

なお、上記した上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅとしては、タングステン（Ｗ）膜以外にアルミニウム（Ａｌ）膜などを用いることも考えられる。ただし、アルミニウム膜はタングステン膜よりも低い温度でクリープ現象が発生する虞が高く、高熱によりアルミニウム膜が金属疲労を起こすと、メンブレンが撓んだ際に電極が元の形状に戻らず、振動子が振動しなくなる場合がある。そのため、上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅは、主にタングステン（Ｗ）を含む膜により構成することが望ましい。

次に、図１１に示すように、半導体基板１Ｓの第１主面１Ｓａ上の全面に（すなわちエッチングストッパ膜７上に）、上部電極配線Ｍ１（上部電極Ｍ１Ｅ、パターン化された導体膜８）を覆うように、絶縁膜９を形成（堆積）する。絶縁膜９は、例えばプラズマＣＶＤ法により形成でき、その厚み（堆積厚み、膜厚）は、例えば１５００ｎｍ程度とする。絶縁膜９は、例えばＴＥＯＳ膜により構成される酸化シリコン膜であり、主にＳｉＯまたはＳｉＯ_２を含んでいる。絶縁膜９は、上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅと、後述する絶縁膜（パッシベーション膜）１１との間の距離を大きくすることを目的として設けられているため、比較的厚い膜厚で形成する。絶縁膜９の形成に用いる方法はプラズマＣＶＤ法に限らず、２００℃程度またはそれ以下の低温であれば他の方法を用いてもよい。

次に、図１２に示すように、リソグラフィ法およびドライエッチング法を用いて、絶縁膜９、８ａおよびエッチングストッパ膜７に、上記犠牲パターン６に到達して犠牲パターン６の一部を露出するような孔（開口部）１０を形成する。孔１０は、犠牲パターン６に平面的に重なる位置に形成され、孔１０の底部では、犠牲パターン６の一部が露出される。

次に、孔１０を通じて、犠牲パターン６を、例えばフッ酸（フッ化水素）の水溶液などを用いて選択的に除去する。これにより、図１３に示すように、犠牲パターン６が除去され、エッチングストッパ膜５とエッチングストッパ膜７との間に空洞部ＶＲ１が形成される。犠牲パターン６が存在していた領域が空洞部ＶＲ１となる。

すなわち、本体領域のセンサ領域ＳＡにおいて、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）と上部電極配線Ｍ１（上部電極Ｍ１Ｅ）との対向面間（犠牲パターン６の除去領域）に空洞部ＶＲ１が形成される。このように、孔１０を通じて犠牲パターン６を選択的にエッチングすることにより、空洞部ＶＲ１を形成することができる。このとき、犠牲パターン６を覆い、シリコン（Ｓｉ）からなるエッチングストッパ膜５、７はフッ酸に対して殆ど溶けない性質を有しているため、酸化シリコンからなる犠牲パターン６を選択的に除去することができる。

なお、下部電極配線Ｍ０において、空洞部ＶＲ１を介して上部電極配線Ｍ１と対向する部分が下部電極Ｍ０Ｅであり、上部電極配線Ｍ１において、空洞部ＶＲ１を介して下部電極配線Ｍ０と対向する部分が上部電極Ｍ１Ｅである。

次に、図１４に示すように、半導体基板１Ｓの第１主面１Ｓａ上の全面（すなわち絶縁膜９上）に、絶縁膜（パッシベーション膜）１１を形成（堆積）する。これにより、絶縁膜１１の一部を孔１０内に埋め込み、孔１０を塞ぐことができる。絶縁膜１１は、例えば窒化シリコン（Ｓｉ_３Ｎ_４）膜などからなり、プラズマＣＶＤ法などを用いて形成することができる。また、絶縁膜１１の厚み（膜厚）は、例えば４００ｎｍ程度とすることができる。

ここでは、絶縁膜１１により孔１０を埋め込んでいるが、孔１０の形成後であって絶縁膜１１の形成前に、絶縁膜９上に例えば酸化シリコン膜を形成し、当該酸化シリコン膜により孔１０を埋め込んでもよい。この場合には、前記酸化シリコン膜上に絶縁膜１１を形成する。

次に、図１５に示すように、絶縁膜１１、９、８ａおよびエッチングストッパ膜７、５に下部電極配線Ｍ０の一部が露出する開口部１２ａを、また、絶縁膜１１、９に上部電極配線Ｍ１の一部が露出するような開口部１２ｂ（図１５では図示せず）を、リソグラフィ法およびドライエッチング法により形成する。このようにして、静電型可変容量構成の振動子２０が形成される。

次に、図３に示すように、半導体基板１Ｓの第１主面１Ｓａ上の全面に（すなわち絶縁膜１１上に）、例えばネガ型の感光性ポリイミド膜などからなる絶縁膜１３を形成する。その後、露光および現像処理などにより、絶縁膜１３に下部電極配線Ｍ０および上部電極配線Ｍ１の一部が露出するような開口部１４ａ、１４ｂを形成する。開口部１４ａ、１４ｂから露出する下部電極配線Ｍ０および上部電極配線Ｍ１の一部が上記パッドＢＰ１、ＢＰ２になる。

その後、半導体基板１Ｓ（半導体ウエハ）から個々のチップ領域を、ダイシング処理により切り出すことで上記半導体チップ１を製造することができる。これにより、半導体チップ１を含む本実施の形態の半導体装置が完成する。

次に、本実施の形態の半導体装置およびその製造方法の効果について説明する。

本実施の形態では、図３に示す空洞部ＶＲ１を形成するための犠牲パターン６の材料にＴＥＯＳなどの酸化シリコンを用い、犠牲パターン６を覆うエッチングストッパ膜５、７の材料にアモルファスシリコンを用いている。これに対し、犠牲パターン６の材料にタングステン（Ｗ）または窒化チタン（ＴｉＮ）などを用い、エッチングストッパ膜の材料に酸化シリコン（ＳｉＯ_２等）を用いることが考えられるが、これらの材料を用いた場合、以下に説明するような問題が生じる。

酸化シリコン（ＳｉＯ_２等）膜は窒化シリコン（ＴｉＮ）膜またはシリコン（Ｓｉ）膜などに比べてヤング率が小さい性質を有する。このため、振動子の振動部分（メンブレン）を構成するエッチングストッパ膜を酸化シリコン膜により構成すると、メンブレンのヤング率が低くなり、メンブレンが振動によって撓みやすくなる。メンブレンのヤング率が低下すると、振動時の空洞部ＶＲ１（図３参照）のマージン、すなわち、空洞部ＶＲ１を挟んで設けられたエッチングストッパ膜５とエッチングストッパ膜７との間の距離が小さくなり、エッチングストッパ膜を介して上部電極と下部電極との間にリーク電流が流れる虞が高くなる。このとき、酸化シリコン膜からなるエッチングストッパ膜中を電子が移動することで、エッチングストッパ膜の膜質劣化が起きる。

エッチングストッパ膜に膜質劣化が生じると、エッチングストッパ膜同士が接触、または近接した状態で動かなくなり、上下の電極、つまり上部電極および下部電極に電圧を印加してもメンブレンが振動しなくなる問題が発生する。また、エッチングストッパ膜に膜質劣化が生じると、エッチングストッパ膜の耐圧が低下し、リーク電流の発生がより顕著になる問題が発生する。

このため、空洞部を囲むエッチングストッパ膜の材料にヤング率の低い酸化シリコンを用いた場合、図１７に示すように、エッチングストッパ膜７ａを含むメンブレンの剛性を高めることを目的として、メンブレン内の、例えば上部電極Ｍ１Ｅ上に窒化シリコン膜からなる絶縁膜８ｂを形成することが考えられる。窒化シリコン膜はヤング率が酸化シリコン膜よりも高い膜であるため、絶縁膜８ｂを８００ｎｍ程度の膜厚で形成することにより、メンブレンの剛性を保つことができる。これにより、メンブレンが過剰に振動することを防ぎ、エッチングストッパ膜中の電子が移動するようなリーク電流の発生を防ぐことが考えられる。

なお、図１７は比較例として示す振動子２０ａを含む半導体装置の要部断面図であり、図１５に示す断面図と似た構造を示している。つまり、空洞部ＶＲ１を挟むように、上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅが対向するように設けられており、上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅと空洞部ＶＲ１との間には、エッチングストッパ膜５ａ、７ａがそれぞれ形成されている。ただし、図１７に示す振動子２０ａは図１５に示す構造と異なり、ＴＥＯＳ膜（酸化シリコン膜）からなるエッチングストッパ膜５ａ、７ａを有し、上部電極Ｍ１Ｅ上には絶縁膜８ａが設けられておらず、上部電極Ｍ１Ｅ上には剛性確保のための絶縁膜８ｂが形成されている。絶縁膜８ｂ上には、酸化シリコン膜からなる絶縁膜２１、および窒化シリコン膜からなるパッシベーション膜である絶縁膜１１ａが順に形成されている。

なお、図１７に示す空洞部ＶＲ１は、図７および図８を用いて説明した工程で形成した犠牲パターン６を、酸化シリコン膜ではなくタングステン（Ｗ）膜または窒化チタン（ＴｉＮ）膜もしくはそれらの積層膜により形成し、その後、図１７に示す孔１０から硫酸加水または水酸化カリウムなどを含む溶液を注入して犠牲パターンを除去することで形成している。

図１７に示すように、絶縁膜８ｂを設けることで、メンブレンの剛性を補い、振動幅を小さくしてエッチングストッパ膜５ａ、７ａの劣化を抑えることができると考えられるが、窒化シリコン膜は電荷を蓄積し易く、上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅに電圧を印加した際に、絶縁膜８ｂに電子がトラップされ、駆動電圧が変化する問題がある。メンブレンの剛性を保つために形成する絶縁膜８ｂは絶縁膜１１ａなどと比べて膜厚が厚く、電荷の蓄積量が非常に大きくなる。このため、絶縁膜８ｂに電荷が蓄積されると、振動子２０ａが振動する電圧（しきい値電圧）が小さくなり、上部電極Ｍ１Ｅと下部電極Ｍ０Ｅとの間により高い電位差を生じさせなければ、振動子２０ａを動作させることができなくなる。しかし、上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅに印加する電圧が大きくなれば、絶縁膜８ｂに蓄積される電荷も大きくなり、また、上部電極Ｍ１Ｅと下部電極Ｍ０Ｅとの間にエッチングストッパ膜５ａ、７ａを介してリーク電流が流れ、エッチングストッパ膜５ａ、７ａの劣化が顕著になる。

このように、エッチングストッパ膜５ａ、７ａを酸化シリコン膜により構成し、その剛性を補うためにメンブレン内に窒化シリコン膜からなる絶縁膜８ｂを設けると、電荷の蓄積により振動子２０ａの駆動電圧がシフトし、振動子２０ａの寿命が低下するため、半導体装置の信頼性が低下する問題が生じる。この問題は、上部電極Ｍ１Ｅと絶縁膜８ｂとを離間する目的で、上部電極Ｍ１Ｅと絶縁膜８ｂとの間に酸化シリコン膜などからなる絶縁膜を設けたとしても生じる。

また、ＴＥＯＳ膜などの酸化シリコン膜は、製造方法に起因して、その内部に炭素（Ｃ）などの不純物を含んでいる場合がある。このように不純物を含む酸化シリコン膜は、電荷をトラップし易い性質を有する。図１７に示すように、振動子２０ａの空洞部ＶＲ１を囲むエッチングストッパ膜５ａ、７ａとしてＴＥＯＳ膜などの酸化シリコン膜を用いた場合、ＴＥＯＳ膜中に不純物である炭素（Ｃ）が存在することで、上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅに電圧を印加した際にエッチングストッパ膜５ａ、７ａに電荷が蓄積され、エッチングストッパ膜５ａ、７ａの絶縁性が低下する。このため、メンブレンの振動時に上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅが接近すると、電荷が蓄積されたエッチングストッパ膜５ａ、７ａにリークパスが生じ、リーク電流が流れることでエッチングストッパ膜５ａ、７ａが劣化する問題が生じる。

これらの課題に対し、本実施の形態の半導体装置では、図３に示すエッチングストッパ膜５、７の材料に、酸化シリコンよりもヤング率が高いシリコン（Ｓｉ）を用いることによりメンブレンの剛性を確保している。これにより、図１７の比較例に示す絶縁膜８ｂを設けてメンブレンの剛性を補う必要がなくなる。したがって、上部電極の近傍に絶縁膜８ｂを設けなくても、シリコン膜からなるエッチングストッパ膜５、７の剛性により、上部電極Ｍ１Ｅと下部電極Ｍ０Ｅとの間にリーク電流が流れることを防ぐことができる。つまり、エッチングストッパ膜５、７中を電子が移動してエッチングストッパ膜５、７の膜質が劣化し、振動子２０が動作しなくなることを防ぐことができる。

なお、図３に示す絶縁膜１１は、図１７に示す絶縁膜８ｂと同様に窒化シリコン膜により構成されているが、絶縁膜１１は絶縁膜８ｂに比べて膜厚が十分に薄く、また、図３に示す絶縁膜９を介在させることにより、絶縁膜１１と上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅと離間させることができるため、図１７を用いて説明したように窒化シリコン膜に電荷が蓄積されることを防ぐことができる。

また、酸化シリコンよりもヤング率が高いシリコン（Ｓｉ）を用いることにより、絶縁膜８ｂのような膜厚の大きい窒化シリコン膜を設ける必要がなくなるため、窒化シリコン膜への電荷蓄積に起因する振動子のしきい値電圧の変動を防ぐことができる。

また、エッチングストッパ膜５、７に不純物（例えばＣ（炭素））を含む虞が高いＴＥＯＳ膜などの酸化シリコン膜を用いていないため、エッチングストッパ膜５、７に電荷が蓄積することを抑えることができ、振動子のしきい値電圧の変動を抑えることができる。また、エッチングストッパ膜５、７を、不純物を含まないアモルファスの真性半導体とすることで絶縁性を向上させている。以上により、半導体装置の信頼性を向上させることができる。

また、図１７に示す空洞部ＶＲ１を形成するための犠牲パターンとしてタングステン膜または窒化チタン膜などの導体膜を用いた場合、上部電極Ｍ１Ｅと下部電極Ｍ０Ｅとの間の距離を十分に離すことができず、上部電極Ｍ１Ｅと下部電極Ｍ０Ｅとの間にリーク電流が流れやすくなる問題がある。前記リーク電流が発生すると、下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間の静電容量の変化を読み取ることができず、振動子２０ａが正常に動作しない問題の他に、上述したようにエッチングストッパ膜中において電子が移動することでエッチングストッパ膜の膜質が劣化し、振動子２０ａが動作しなくなる問題が生じる。

犠牲パターンにタングステン膜または窒化チタン膜などの導体膜を用いた場合に上下の電極間の距離を十分に離すことができない理由の一つに、タングステン膜または窒化チタン膜などの導体膜は、厚膜化が困難である点が挙げられる。これは、タングステン膜または窒化チタン膜などの導体膜を一定の厚さ以上の大きさの膜厚で形成すると、導体膜中で生じる応力が大きくなり、導体膜が剥がれる問題、または導体膜が割れる問題が生じるためである。したがって、前記導体膜の膜厚には限界がある。

空洞部ＶＲ１の高さ、すなわち空洞部ＶＲ１の直下のエッチングストッパ膜の上面から空洞部ＶＲ１の直上のエッチングストッパ膜の下面までの距離は、上部電極Ｍ１Ｅと下部電極Ｍ０Ｅとの間にリーク電流が流れることを防ぐために、２３０ｎｍ以上である必要がある。つまり、犠牲パターンとして形成する膜の膜厚は、２３０ｎｍ以上とする必要がある。しかし、例えばＣＶＤ法を用いて形成するタングステン膜の膜厚は、最大で２００ｎｍ程度が限界であり、タングステン膜を犠牲パターンとして用いて空洞部ＶＲ１を形成した場合、上下の電極間のマージンが確保できず、リーク電流が発生する虞が高くなる。

また、スパッタリング法によりタングステン膜からなる導体膜を形成した場合、またはスパッタリング法により窒化チタン膜およびタングステン膜を半導体基板側から順に積層した積層膜を形成した場合、導体膜の膜厚は６０〜２００ｎｍ程度が限界であり、これらの導体膜を犠牲パターンとして用いて空洞部を形成しても、空洞部の高さを十分に大きくすることができない。なお、窒化チタンは硫酸加水に対して溶解し難い性質を有しているが、窒化チタン膜に接するタングステン膜が硫酸加水により溶解すると、当該窒化チタン膜も溶解し易くなる。そのため、窒化チタン膜を犠牲パターンに用いる場合は、窒化チタン膜上にタングステン膜を積層した積層膜を犠牲パターンとして用いることが考えられる。

これに対し、本実施の形態では、図７および図８を用いて説明したように、犠牲パターン６に絶縁膜である酸化シリコン膜を用いている。酸化シリコン膜は上述したタングステン膜または窒化チタン膜などの導体膜に比べて、大きい膜厚で形成しても膜中に生じる応力が小さいため、例えばＣＶＤ法を用いることにより、１μｍ程度まで厚膜化することが可能である。

本実施の形態では、犠牲パターン６の材料に酸化シリコンを用いることで、犠牲パターン６を２３０ｎｍ以上に厚膜化し、図１３を用いて説明した工程において犠牲パターン６を除去することで、高さが２３０ｎｍ以上の空洞部ＶＲ１を形成することを可能としている。このようにして、底面から上面までの距離（高さ）が大きい空洞部ＶＲ１を形成することが可能となり、メンブレンが振動した際に、下部電極Ｍ０Ｅおよび上部電極Ｍ１Ｅのそれぞれに接するエッチングストッパ膜５、７同士が近接することを防ぐことができる。このため、エッチングストッパ膜５、７を介して下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間にリーク電流が流れることを防ぐことができ、エッチングストッパ膜５、７の膜質の劣化を防ぐことができる。

また、犠牲パターンにタングステン膜または窒化チタン膜などの導体膜を用いた場合に上下の電極間の距離を十分に離すことができない他の理由として、タングステン膜または窒化チタン膜などの導体膜は上面に凹凸が発生し易いため、図１７に示すエッチングストッパ膜７ａおよび上部電極Ｍ１Ｅのそれぞれの底面を平坦に形成することが困難であることが挙げられる。上記導体膜の上面に凹凸が発生し易いのは、タングステン膜または窒化チタン膜などが結晶性を有する導体膜であり、前記導体膜を構成する複数のグレイン（結晶粒）のそれぞれの高さが均一でなく、また複数のグレインのそれぞれの上面が平坦ではないためである。なお、図１７ではエッチングストッパ膜７ａおよびその上部の膜のそれぞれの表面の凹凸形状は示していない。

犠牲パターンの上面が平坦ではなく凹凸がある（表面モフォロジーが悪い）場合、その上部に形成するエッチングストッパ膜７ａおよび上部電極Ｍ１Ｅのそれぞれの底面も凹凸を有する形状で形成される。この場合、上部電極Ｍ１Ｅに接するエッチングストッパ膜７ａの下面であって、空洞部ＶＲ１において露出する表面が、全体的に下部電極Ｍ０Ｅおよび下部電極Ｍ０Ｅに接するエッチングストッパ膜５ａに対して均一な距離で形成されず、場所によって下部電極Ｍ０Ｅに対する距離にばらつきが生じることとなる。

このような振動子２０ａの上部電極Ｍ１Ｅおよび下部電極Ｍ０Ｅに電圧を印加すると、凹凸形状を有するエッチングストッパ膜７ａの下面の一部に電界が集中し、局所的にエッチングストッパ膜５ａ、７ａを介してリーク電流が流れ易くなる。前記リーク電流が発生すると、下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間の静電容量の変化を読み取ることができず、振動子２０ａが正常に動作しない問題の他に、上述したようにエッチングストッパ膜中において電子が移動することでエッチングストッパ膜の膜質が劣化し、振動子２０ａが動作しなくなる問題が生じる。

なお、犠牲パターンの上面に凹凸が生じることで、空洞部ＶＲ１上のエッチングストッパ膜７ａおよび上部電極Ｍ１Ｅの表面に凹凸が生じたとしても、空洞部ＶＲ１の高さを十分に大きくすることで、上記のように電界集中によってリーク電流が発生することを防ぐことができる。しかし、上述したように、犠牲パターンをタングステン膜または窒化チタン膜などの導体膜で形成した場合には、犠牲パターンの厚膜化が困難であるため、空洞部ＶＲ１の高さを十分に大きくすることはできない。

つまり、空洞部ＶＲ１の上面または下面、すなわちエッチングストッパ膜５の上面またはエッチングストッパ膜７の下面に凹凸が生じていても、前述したように厚膜化が可能な犠牲パターン６を用いれば、底面から上面までの距離（高さ）が大きい空洞部ＶＲ１を形成することができ、メンブレンの振動マージンが大きくなる。このため、エッチングストッパ膜７の下面の、前記凹凸が生じている領域の一部に電界が集中することに起因するリーク電流の発生を防ぐことができる。したがって、エッチングストッパ膜５、７をポリシリコン膜などにより構成することで、これらの膜の表面に凹凸が生じたとしても、振動マージンが大きければリーク電流の発生を防ぐことができるため、半導体装置の信頼性を向上させることができる。

これに対し、本実施の形態では、図７および図８を用いて説明したように、犠牲パターン６として絶縁膜である酸化シリコン膜を用いている。酸化シリコン膜は結晶性を有していない非晶質の絶縁膜であり、グレインにより構成される膜ではないため、その上面を平坦な形状で形成することができる。したがって、犠牲パターン６上に形成するエッチングストッパ膜７（図３参照）の下面および上部電極Ｍ１Ｅ（図３参照）の下面を平坦に形成することができるため、エッチングストッパ膜および上部電極の底面の凹凸形状に起因した電界集中によるリーク電流の発生を防ぐことができる。これにより、エッチングストッパ膜５、７の劣化を防ぐことができるため、半導体装置の信頼性を向上することができる。

上述したように、本実施の形態では、空洞部を形成するための犠牲パターン６（図１２参照）を酸化シリコン膜により構成し、エッチングストッパ膜５、７（図１２参照）をシリコン膜により構成しているが、犠牲パターン６、エッチングストッパ膜５および７の組み合わせはこれに限らず、エッチングストッパ膜５、７と犠牲パターン６とが互いに高いエッチング選択比を有していれば、他の材料を用いてもよい。つまり、ウェットエッチング法などを用いて犠牲パターン６を除去する際に、エッチングストッパ膜５、７の部材が当該ウェットエッチングに用いる溶液に対して溶けにくい性質を有していればよい。このように、エッチングに関して選択性のある材料でれば、他の材料を用いてエッチングストッパ膜５、７および犠牲パターン６を形成しても構わない。

例えば、犠牲パターン６を窒化シリコン（Ｓｉ_３Ｎ_４等）膜とし、エッチングストッパ膜５、７をシリコンゲルマニウム（ＳｉＧｅ）膜とすることができる。この場合、図１３を用いて説明した工程では、熱リン酸の溶液を用いて犠牲パターン６を除去する。

また、犠牲パターン６を酸化シリコン膜とする場合には、エッチングストッパ膜５、７を構成する膜の種類として、窒化シリコン（Ｓｉ_３Ｎ_４等）膜、シリコンゲルマニウム（ＳｉＧｅ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜などを用いることが可能である。なお、上記のような材料を用いて犠牲パターン６およびエッチングストッパ膜５、７をそれぞれ形成する場合も、導体膜（電極など）の劣化を防ぐため、各膜は低温の成膜方法（プラズマＣＶＤ法等）を用いて形成する必要がある。

エッチングストッパ膜５、７を構成する膜として用いることができるシリコン（Ｓｉ）膜、窒化シリコン（Ｓｉ_３Ｎ_４等）膜、シリコンゲルマニウム（ＳｉＧｅ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜のうち、シリコン膜およびシリコンゲルマニウム膜は、窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜に比べて内部に電荷トラップが少なく、電荷を蓄積しにくいという利点がある。したがって、エッチングストッパ膜５、７にシリコン膜またはシリコンゲルマニウム膜を用いた場合は、エッチングストッパ膜５、７に窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜を用いた場合に比べ、エッチングストッパ膜５、７を介したリーク電流の発生を防ぐことができ、また、エッチングストッパ膜５、７に電荷が蓄積されることに起因して振動子２０の特性が劣化することを防ぐことができる。

次に、本実施の形態の半導体装置（半導体チップ１）を、例えば超音波エコー診断装置に適用した場合について、図１６を用いて説明する。図１６は、本実施の形態の半導体装置（半導体チップ１）を含む超音波エコー診断装置の模式図である。

超音波エコー診断装置は、音波の透過性を利用し、外から見ることのできない生体内部を、可聴音領域を超えた超音波を用いてリアルタイムで画像化して目視可能にした医療用診断装置である。この超音波エコー診断装置のプローブ（探触子）３０を図１６に示す。

プローブ３０は、超音波の送受信部である。図１６に示すように、プローブ３０を形成するプローブケース３０ａの先端面には上記半導体チップ１がその第１主面（複数の振動子２０の形成面）を外部に向けた状態で取り付けられている。さらに、この半導体チップ１の第１主面側には、音響レンズ３０ｂが取り付けられている。

超音波診断に際しては、上記プローブ３０の先端（音響レンズ３０ｂ側）を生体の表面に当てた後、これを徐々に微少位置ずつずらしながら走査する。この時、体表に当てたプローブ３０から生体内に数ＭＨｚの超音波パルスを送波し、音響インピーダンスの異なる組織境界からの反射波（反響またはエコー）を受波する。これにより、生体組織の断層像を得て、診断対象に関する情報を知ることができるようになっている。超音波を送波してから受波するまでの時間間隔によって反射体の距離情報が得られる。また、反射波のレベルまたは外形から反射体の存在または質に関する情報が得られる。

このような超音波エコー診断装置のプローブ３０に本実施の形態の半導体チップ１を用いることにより、プローブ３０の信頼性を向上させることができる。

以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、電極間に空洞部を有する振動子を含む半導体装置の製造技術に適用して有効である。

１ 半導体チップ
１Ｓ 半導体基板
１Ｓａ 第１主面
１Ｓｂ 第２主面
２ 絶縁膜
３ 導体膜
５、５ａ エッチングストッパ膜
６ 犠牲パターン
６ｂ 犠牲膜
７、７ａ エッチングストッパ膜
８ 導体膜
８ａ、８ｂ、９ 絶縁膜
１０ 孔
１１、１３ 絶縁膜
１２ａ、１２ｂ 開口部
１４ａ、１４ｂ 開口部
２０、２０ａ 振動子
２１ 絶縁膜
３０ プローブ
３０ａ プローブケース
３０ｂ 音響レンズ
ＢＰ１、ＢＰ２ パッド
Ｍ０ 下部電極配線
Ｍ０Ｅ 下部電極
Ｍ１ 上部電極配線
Ｍ１Ｃ 連結部
Ｍ１Ｅ 上部電極
ＳＡ センサ領域
ＳＷ サイドウォール
ＶＲ１ 空洞部

Claims (15)

1. 基板上に形成された第１導体膜と、
   前記第１導体膜上に形成され、シリコン膜またはシリコンゲルマニウム膜からなる第１膜と、
   前記第１膜上に形成され、シリコン膜またはシリコンゲルマニウム膜からなる第２膜と、
   前記第２膜上に形成された第２導体膜と、
   前記第１導体膜と前記第２導体膜との間であって、前記第１膜と前記第２膜との間に形成された空洞部と、
   を有することを特徴とする半導体装置。
2. 前記第１膜および前記第２膜は非晶質の膜であることを特徴とする請求項１記載の半導体装置。
3. 前記第１膜および前記第２膜は真性半導体膜であることを特徴とする請求項１記載の半導体装置。
4. 前記空洞部内において、前記第１膜および前記第２膜が露出していることを特徴とする請求項１記載の半導体装置。
5. 前記第１膜および前記第２膜は酸化シリコン膜よりも高いヤング率を有していることを特徴とする請求項１記載の半導体装置。
6. （ａ）基板を準備する工程と、
   （ｂ）前記基板上に第１導体膜を形成する工程と、
   （ｃ）前記第１導体膜上に第１膜を形成する工程と、
   （ｄ）前記第１膜上に犠牲膜を形成する工程と、
   （ｅ）前記犠牲膜上に第２膜を形成する工程と、
   （ｆ）前記第２膜上に第２導体膜を形成する工程と、
   （ｇ）前記第２膜を開口し、前記犠牲膜を露出させる孔を形成する工程と、
   （ｈ）前記犠牲膜を除去することで、前記第１導体膜と前記第２導体膜との間に空洞部を形成する工程と、
   を有し、
   前記第１膜および前記第２膜は、シリコン膜またはシリコンゲルマニウム膜からなり、
   前記犠牲膜は酸化シリコン膜または窒化シリコン膜を含むことを特徴とする半導体装置の製造方法。
7. 前記犠牲膜は非晶質の膜であることを特徴とする請求項６記載の半導体装置の製造方法。
8. 前記第１膜および前記第２膜は非晶質の膜であることを特徴とする請求項６記載の半導体装置の製造方法。
9. 前記第１膜および前記第２膜は真性半導体膜であることを特徴とする請求項６記載の半導体装置の製造方法。
10. 前記第１膜および前記第２膜は酸化シリコン膜よりも高いヤング率を有していることを特徴とする請求項６記載の半導体装置の製造方法。
11. 前記第１導体膜および前記第２導体膜はタングステンを含むことを特徴とする請求項６記載の半導体装置の製造方法。
12. （ｅ１）前記（ｆ）工程の前に、前記第２膜上に第１絶縁膜を形成する工程をさらに有し、
    前記（ｆ）工程では、前記第１絶縁膜上に前記第２導体膜を形成することを特徴とする請求項６記載の半導体装置の製造方法。
13. （ｆ１）前記（ｇ）工程の前に、前記第２導体膜上に第２絶縁膜を形成する工程をさらに有し、
    前記（ｇ）工程では、前記第２絶縁膜および前記第２膜を開口し、前記犠牲膜を露出させることを特徴とする請求項６記載の半導体装置の製造方法。
14. （ｈ１）前記（ｈ）工程の後、前記第２導体膜上に第３絶縁膜を形成し、前記第３絶縁膜により前記孔を埋め込む工程を、さらに有することを特徴とする請求項１３記載の半導体装置の製造方法。
15. 前記（ｈ）工程では、前記第１膜および前記第２膜をエッチングストッパ膜として用いることで、前記犠牲膜を除去することを特徴とする請求項６記載の半導体装置の製造方法。

Images