JP5016884B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関し、特に、ＭＥＭＳ（Micro Electro Mechanical System）技術により製造される超音波センサおよびその製造方法に適用して有効な技術に関する。

超音波センサは、例えば医療用の超音波エコー診断装置や非破壊検査の超音波探傷装置をはじめ様々な装置に実用化されている。

これまで、超音波センサは、圧電体の振動を利用したものが主流であるが、近年のＭＥＭＳ技術の進歩により、ＭＥＭＳ技術を用いた容量検出型の超音波センサの開発が進められている。

この容量検出型の超音波センサは、互いに対向する電極間に空洞部を持つような構成の振動子を半導体基板上に形成したもので、各電極に直流および交流の電圧を重畳印加することにより、メンブレンが共振周波数付近で振動し、超音波を発生するようになっている。この原理を応用し、上記電極の構造を工夫することで、短軸可変フォーカス対応の１．５次元アレイやリアルタイム３Ｄ撮像対応の二次元アレイの研究開発が行われている。

このような超音波センサに係る技術については、例えば米国特許第６３２０２３９Ｂ１号明細書（特許文献１）に記載があり、シリコン基板を下部電極に用いた容量検出型の超音波トランスデューサが開示されている。

また、パターニングされた下部電極上に形成した構造の容量検出型の超音波トランスデューサもある（例えば特許文献２、非特許文献１参照）。

また、例えば米国特許第６５７１４４５Ｂ２号明細書（特許文献３）および米国特許第６５６２６５０Ｂ２号明細書（特許文献４）には、シリコン基板上に形成した信号処理回路の上層に容量検出型の超音波トランスデューサを形成する技術が開示されている。
米国特許第６３２０２３９Ｂ１号明細書 米国特許第６２７１６２０Ｂ１号明細書 米国特許第６５７１４４５Ｂ２号明細書 米国特許第６５６２６５０Ｂ２号明細書 「２００３ アイ・イー・イー・イー ウルトラソニックス シンポジウム（２００３ ＩＥＥＥ ＵＬＴＲＡＳＯＮＩＣＳ ＳＹＭＰＯＳＩＵＭ）」，（米国），２００３年，ｐ．５７７−５８０

本発明者の検討によれば、次のことが分かった。

本発明者が検討した超音波センサは、ＭＥＭＳ技術を用いた容量検出型の超音波センサである。この超音波センサを構成する半導体チップの主面上には、複数の超音波センサセル（振動子）がハニカム状に密集状態で配置されている。

各超音波センサセルは、半導体チップの主面上に形成された下部電極と、その下部電極上に空洞部を介して対向するように配置された上部電極とを有する容量検出型のセル構成とされている。このような構成の超音波センサにおいては、下部電極および上部電極に直流および交流の電圧を重畳印加することにより静電気力が働き、空洞部の上方に位置するメンブレンが、共振周波数付近で振動して、超音波を発生することができる。

このような超音波センサでは、絶縁膜間に犠牲層を配置し、絶縁膜に形成した孔部を介して犠牲層をエッチングにより除去することで、空洞部を形成することができる。この際、犠牲層のエッチング残りを防止することが重要である。もしも犠牲層のエッチング残りが生じている状態で超音波センサを製造してしまうと、上記空洞部が所定の形状に形成されず、空洞部の上方に位置するメンブレンが上手く振動できずに、超音波センサとしての機能を十分に発揮できなくなってしまう。このため、犠牲層のエッチング残りの発生は、超音波センサ（半導体装置）の製造歩留まりを低下させる。また、犠牲層のエッチング残りの発生は、超音波センサ（半導体装置）の性能を低下させる。

しかしながら、犠牲層の上部に上部電極を配置した状態で、犠牲層の周辺部から犠牲層をエッチング除去する場合、徐々に犠牲層がエッチングされて空洞が形成されていく過程で、上部電極が視界を邪魔することにより、光学式金属顕微鏡などでは、犠牲層のエッチング残りの有無を確認できないことが分かった。

これを回避するために、犠牲層の上部に上部電極を形成する前に空洞部を形成する方法を検討した。しかしながら、空洞部形成後に上部電極を形成するため、予め空洞形成用の上記孔部をシリコン酸化膜等の絶縁膜で塞ぐ必要がある。この絶縁膜が空洞部の上部に形成されることで、この絶縁膜の更に上に上部電極を配置することとなり、この絶縁膜の膜厚の分だけ上部電極と下部電極の間の距離が増大し、超音波センサ（半導体装置）の送受信感度（性能）が低下するという新たな問題が発生することが分かった。

本発明の目的は、半導体装置の製造歩留まりを向上させることができる技術を提供することにある。

また、本発明の目的は、半導体装置の性能を向上させることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、複数のセンサセルが形成されたセンサ領域を主面に有する半導体装置であって、半導体基板と、前記半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第２絶縁膜と、前記第２絶縁膜上に形成されパターン化された第１導体層と、前記第２絶縁膜上に前記第１導体層を覆うように形成された第３絶縁膜と、前記第３絶縁膜上に形成された第４絶縁膜とを有し、前記複数のセンサセルの各々は、前記センサ領域に、前記第１絶縁膜と前記第２絶縁膜との間に形成された第１空洞部と、前記第１導体層からなり前記第１空洞部の上部に形成された第１電極とを有しており、前記第２および第３絶縁膜には前記第２および第３絶縁膜を貫通して前記第１空洞部に達する第１開口部が形成され、前記第１開口部は前記第４絶縁膜によって塞がれており、前記半導体装置の前記主面のうちの前記センサ領域以外の第１領域に前記第１絶縁膜と前記第２絶縁膜との間に形成された第２空洞部を有し、前記第２および第３絶縁膜には前記第２および第３絶縁膜を貫通して前記第２空洞部に達する第２開口部が形成され、前記第２開口部は前記第４絶縁膜によって塞がれており、前記第２空洞部のうち前記第２開口部から最も離れた位置の上部には前記第１導体層が形成されていないものである。

また、本発明は、複数のセンサセルが形成されたセンサ領域を主面に有する半導体装置の製造方法であって、（ａ）半導体基板上に第１絶縁膜を形成する工程、（ｂ）前記第１絶縁膜上に空洞部形成用の犠牲パターンを形成する工程、（ｃ）前記第１絶縁膜上に前記犠牲パターンを覆うように第２絶縁膜を形成する工程、（ｄ）前記第２絶縁膜上にパターン化された第１導体層を形成する工程、（ｅ）前記第２絶縁膜上に前記第１導体層を覆うように第３絶縁膜を形成する工程、（ｆ）前記第２および第３絶縁膜に前記犠牲パターンの一部を露出するような開口部を形成する工程、（ｇ）前記開口部を通じて前記犠牲パターンを選択的にエッチングすることにより前記第１絶縁膜と前記第２絶縁膜との間に空洞部を形成する工程、（ｈ）前記（ｇ）工程後前記第３絶縁膜上に前記開口部を塞ぐように第４絶縁膜を形成する工程を有し、前記複数のセンサセルの各々は、前記センサ領域に、前記空洞部と、前記第１導体層からなり前記空洞部の上部に設けられた第１電極とを有しており、前記（ｂ）工程では、前記犠牲パターンのうちの第１犠牲パターンを前記センサ領域に、前記犠牲パターンのうちの第２犠牲パターンを前記センサ領域以外の第１領域に形成し、前記（ｆ）工程では、前記第２および第３絶縁膜に、前記第１犠牲パターンの一部を露出するような第１開口部と前記第２犠牲パターンの一部を露出するような第２開口部とを形成し、前記（ｇ）工程では、前記第１および第２開口部を通じて前記第１および第２犠牲パターンを選択的にエッチングした後、前記第１領域の前記第２犠牲パターンのエッチング状態を観察するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

半導体装置の製造歩留まりを向上させることができる。

また、半導体装置の性能を向上させることができる。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

１．半導体基板とは、半導体集積回路の製造に用いるシリコンその他の半導体単結晶基板、石英基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
本実施の形態の半導体装置は、例えばＭＥＭＳ（Micro Electro Mechanical System）技術を用いて製造された超音波送受信センサである。

図１は、本実施の形態の半導体装置を構成する半導体チップ１の全体平面図である。なお、図１は、平面図であるが、図面を見易くするために、ＴＥＧ領域ＴＡ１にハッチングを付してある。

半導体チップ１は、厚さ方向に沿って互いに反対側に位置する第１主面（上面、表面）および第２主面（下面、裏面）を有している。図１は、半導体チップ１の第１主面側の平面図（すなわち上面図）が示されている。

図１に示されるように、半導体チップ１の平面形状は、例えば長方形状に形成されている。半導体チップ１の長手方向（第２方向Ｙ）の長さは、例えば４ｃｍ程度、半導体チップ１の短方向（第１方向Ｘ）の長さは、例えば１ｃｍ程度である。ただし、半導体チップ１の平面寸法は、これに限定されるものではなく種々変更可能であり、例えば長手方向（第２方向Ｙ）の長さが８ｃｍ程度、短方向（第１方向Ｘ）の長さが１．５ｃｍ程度等、大小様々なセンサがある。

半導体チップ１の第１主面には、センサ領域（センサセルアレイ、振動子アレイ）ＳＡと、複数のボンディングパッド（以下、パッドという）ＢＰ１，ＢＰ２と、ＴＥＧ領域ＴＡ１（第１領域）とが配置されている。

センサ領域ＳＡには、複数の下部電極配線Ｍ０と、これに直交する複数の上部電極配線Ｍ１と、複数の振動子（センサセル、後述する振動子２０に対応）とが配置されている。

複数の下部電極配線Ｍ０は、それぞれ、半導体チップ１の長手方向（第２方向Ｙ）に沿って延在するように形成されており、半導体チップ１の短方向（第１方向Ｘ）に例えば１６チャネル（channel：以下、ｃｈとも記す）並んで配置されている。

下部電極配線Ｍ０は、それぞれ、パッドＢＰ１に電気的に接続されている。パッドＢＰ１は、センサ領域ＳＡの外周であって、半導体チップ１の長手方向（第２方向Ｙ）の両端近傍に、下部電極配線Ｍ０に対応するように、半導体チップ１の短辺に沿って複数並んで配置されている。

複数の上部電極配線Ｍ１は、それぞれ、半導体チップ１の短方向（第１方向Ｘ）に沿って延在するように形成されており、半導体チップ１の長手方向（第２方向Ｙ）に例えば１９２ｃｈ並んで配置されている。

上部電極配線Ｍ１は、それぞれ、パッドＢＰ２に電気的に接続されている。パッドＢＰ２は、センサ領域ＳＡの外周であって、半導体チップ１の短方向（第１方向Ｘ）の両端近傍に、上部電極配線Ｍ１に対応するように、半導体チップ１の長辺に沿って複数並んで配置されている。

上記振動子（後述する振動子２０に対応）は、例えば静電型可変容量構成とされており、上記下部電極配線Ｍ０と、上記上部電極配線Ｍ１との交点に配置されている。すなわち、複数の振動子（後述する振動子２０に対応）が、センサ領域ＳＡ内にマトリクス（行列、アレイ）状に規則的に並んで配置されている。センサ領域ＳＡ内においては、下部電極配線Ｍ０と上部電極配線Ｍ１との交点には、例えば５０個の振動子が並列に配置されている。

従って、センサ領域ＳＡは、複数のセンサセル（後述する振動子２０に対応）が形成されたセンサ領域であり、半導体チップ１は、複数のセンサセル（後述する振動子２０に対応）が形成されたセンサ領域ＳＡを主面（第１主面）に有する半導体装置である。

ＴＥＧ領域ＴＡ１は、半導体チップ１の第１主面において、センサ領域ＳＡの外部（すなわちセンサ領域ＳＡ以外の領域）に設けられており、例えば、半導体チップ１の第１主面の角部近傍に配置されている。ＴＥＧ領域ＴＡ１の平面寸法は、例えば１ｍｍ×１ｍｍ程度とすることができる。ＴＥＧ領域ＴＡ１は、ウエハプロセスを確認するためのＴＥＧ（Test Element Group）パターンが形成された領域である。本実施の形態では、ＴＥＧ領域ＴＡ１に、後述する犠牲パターン６のエッチング残りを防止するために用いられるダミーの振動子（後述するダミーの振動子２０ａに対応）が形成されている。

次に、図２および図３は上記半導体チップ１の要部平面図（要部拡大平面図）、図４および図５は上記半導体チップ１の要部断面図である。図２および図４には、半導体チップ１の本体領域ＳＡ１（センサ領域ＳＡとボンディングパッドＢＰ１，ＢＰ２形成領域とを合わせた領域）の要部平面図および要部断面図が示され、図３および図５には、半導体チップ１のＴＥＧ領域ＴＡ１の要部平面図および要部断面図が示されている。図４は、図２のＸ１−Ｘ１線の断面図にほぼ対応し、図５は、図３のＸ２−Ｘ２線の断面図にほぼ対応する。なお、図２は下部電極配線Ｍ０と上部電極配線Ｍ１との交点に１個の振動子を配置した場合の平面図を示している。簡便のため、図２（本体領域）には、下部電極配線Ｍ０が２ｃｈ、上部電極配線Ｍ１が３ｃｈで、各下部電極配線Ｍ０と各上部電極配線Ｍ１との各交点に位置する振動子２０が1個の場合の平面図が示されている。また、図３（ＴＥＧ領域ＴＡ１）には、１個のダミーの振動子２０ａが示されている。

半導体チップ１を構成する半導体基板１Ｓは、例えばシリコン（Ｓｉ）単結晶からなり、厚さ方向に沿って互いに反対側に位置する第１主面（上面、表面）１Ｓａおよび第２主面（下面、裏面）１Ｓｂを有している。図２および図４に示されるように、半導体基板１Ｓの第１主面１Ｓａ上には、例えば酸化シリコン（ＳｉＯ_２等）などからなる絶縁膜２を介して上記複数の振動子２０が配置（形成）されている。

図３に示されるように、複数の振動子２０は、それぞれ、例えば平面六角形状に形成されており、例えばハニカム状に配置されている。これにより、複数の振動子２０を高密度に配置することができるので、センサ性能を向上させることができる。

また、各振動子２０は、下部電極Ｍ０Ｅと、下部電極Ｍ０Ｅに対向するように設けられた上部電極Ｍ１Ｅと、これら電極間に介在された空洞部（第１空洞部）ＶＲ１とを有している。

上記下部電極Ｍ０Ｅは、上記下部電極配線Ｍ０において上記上部電極配線Ｍ１が平面的に重なる部分に形成されている。すなわち、各振動子２０の下部電極Ｍ０Ｅは、下部電極配線Ｍ０の一部により形成されており、下部電極配線Ｍ０のうち、上部電極配線Ｍ１と平面的に重なる部分（すなわち上部電極配線Ｍ１の下方に位置する部分）が、下部電極Ｍ０Ｅとなる。下部電極Ｍ０Ｅおよび下部電極配線Ｍ０は、導体層（積層膜３）からなり、例えば窒化チタン（ＴｉＮ）膜３ａ、アルミニウム（Ａｌ）膜３ｂおよび窒化チタン膜３ｃが下層から順に積層されることで形成されている。窒化チタン膜３ｃに代えてタングステン（Ｗ）膜を用いても良い。

この下部電極Ｍ０Ｅおよび下部電極配線Ｍ０の側面には、下部電極Ｍ０Ｅおよび下部電極配線Ｍ０の厚さによる段差を軽減する観点等から、例えば酸化シリコンなどの絶縁体からなるサイドウォール（側壁絶縁膜、サイドウォールスペーサ）ＳＷが形成されている。下部電極Ｍ０Ｅ、下部電極配線Ｍ０、絶縁膜２およびサイドウォールＳＷの表面は、例えば酸化シリコンなどからなる絶縁膜５によって覆われている。

この絶縁膜５上には、例えば酸化シリコン膜などからなる絶縁膜７が堆積されている。絶縁膜７上には、上記上部電極Ｍ１Ｅが下部電極Ｍ０Ｅに対向するように設けられている。

上部電極Ｍ１Ｅは、上記上部電極配線Ｍ１において上記下部電極配線Ｍ０が平面的に重なる部分に形成されている。すなわち、各振動子２０の上部電極Ｍ１Ｅは、上部電極配線Ｍ１の一部により形成されており、上部電極配線Ｍ１のうち、下部電極配線Ｍ０と平面的に重なる部分（すなわち下部電極配線Ｍ０の上方に位置する部分）が、上部電極Ｍ１Ｅとなる。上部電極Ｍ１Ｅの平面形状は略六角形状に形成されており、上部電極配線Ｍ１において、第１方向Ｘに延在して上部電極Ｍ１Ｅ間を連結する連結部Ｍ１Ｃよりも幅広のパターンで形成されている。このように、上部電極配線Ｍ１は、複数の上部電極Ｍ１Ｅと、第１方向Ｘに隣り合う上部電極Ｍ１Ｅ間を連結する連結部Ｍ１Ｃとを有している。

上部電極Ｍ１Ｅおよび連結部Ｍ１Ｃを含む上部電極配線Ｍ１は、導体層（積層膜８）からなり、例えば窒化チタン（ＴｉＮ）膜８ａ、アルミニウム（Ａｌ）膜８ｂおよび窒化チタン（ＴｉＮ）膜８ｃが下層から順に積層されることで形成されている。窒化チタン膜８ｃに代えてタングステン膜を用いても良い。

このような下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間（絶縁膜５と絶縁膜７の間）には、上記空洞部ＶＲ１が形成されている。空洞部ＶＲ１の平面形状は、例えば六角形状に形成されている。

上記絶縁膜７上には、上部電極Ｍ１Ｅおよび連結部Ｍ１Ｃを含む上部電極配線Ｍ１を覆うように、例えば窒化シリコン（Ｓｉ_３Ｎ_４等）膜などからなる絶縁膜９が堆積されている。絶縁膜７，９において、上記空洞部ＶＲ１の六角部の近傍には、空洞部ＶＲ１に達する孔（開口部、コンタクトホール、スルーホール）１０が形成されている。孔１０は、後述するように、孔１０を通じて絶縁膜５，７間の犠牲パターン（後述する犠牲パターン６）をエッチングして空洞部ＶＲ１を形成するための孔（空洞部ＶＲ１形成用の孔）である。

上記絶縁膜９上には、例えば窒化シリコン膜などからなる絶縁膜１１が堆積されている。この絶縁膜１１の一部は、上記孔１０内に入り込んでおり、これにより、孔１０は塞がれている。

上記絶縁膜５，７，９，１１には、下部電極配線Ｍ０の一部に達する開口部１２ａが形成されている。この開口部１２ａから露出する下部電極配線Ｍ０の一部が上記パッドＢＰ１になっている。また、上記絶縁膜９，１１には、上部電極配線Ｍ１の一部に達する開口部１２ｂが形成されている。この開口部１２ｂから露出する上部電極配線Ｍ１の一部が上記パッドＢＰ２になっている。

上記絶縁膜１１上には、例えばネガ型の感光性ポリイミド膜などからなる絶縁膜（保護膜）１３が堆積されている。

絶縁膜１３には、開口部１４ａ，１４ｂが形成されている。このうち、開口部１４ａは、上記開口部１２ａを平面的に内包する位置および平面寸法で形成されており、開口部１４ａから露出する下部電極配線Ｍ０の一部が上記パッドＢＰ１になっている。また、開口部１４ｂは、上記開口部１２ｂを平面的に内包する位置および平面寸法で形成されており、開口部１４ｂから露出する上部電極配線Ｍ１の一部が上記パッドＢＰ２になっている。なお、パッドＢＰ１，ＢＰ２は、半導体チップ１の入出力用の端子であり、パッドＢＰ１，ＢＰ２には、ボンディングワイヤなどが電気的に接続される。

絶縁膜１３は、半導体ウエハから半導体チップ１を切り出すためのダイシング工程等において、半導体チップ１の第１主面上の複数の振動子２０を保護する保護膜としての機能を有している。不要であれば、絶縁膜１３の形成を省略し、上記絶縁膜１１を最上層膜（保護膜）とすることもできる。

半導体チップ１において、上記のような振動子２０は、センサ領域ＳＡに形成されている。本実施の形態の半導体チップ１は、更に、センサ領域ＳＡ以外の領域（ここではＴＥＧ領域ＴＡ１）において、図３および図５に示されるように、半導体基板１Ｓの第１主面１Ｓａ上に、絶縁膜２を介してダミーの振動子２０ａが配置（形成）されている。

ダミーの振動子２０ａは、振動子２０と同様の形状を有しており、例えば平面六角形状に形成されている。ダミーの振動子２０ａは、振動子２０の下部電極Ｍ０Ｅおよび空洞部ＶＲ１とほぼ同様のダミーの下部電極Ｍ０Ｅ２およびダミーの空洞部（第２空洞部）ＶＲ２を有しているが、振動子２０の上部電極Ｍ１Ｅに相当するものは有していない。

ダミーの下部電極Ｍ０Ｅ２は、上記下部電極Ｍ０Ｅ（下部電極配線Ｍ０）と同層の導電層（のパターン）により形成され、ダミーの空洞部ＶＲ２は、上記空洞部ＶＲ１と同層の空洞部により形成されている。従って、上記のように、下部電極Ｍ０Ｅおよび下部電極配線Ｍ０が、窒化チタン（ＴｉＮ）膜３ａ、アルミニウム（Ａｌ）膜３ｂおよび窒化チタン膜３ｃが下層から順に積層された積層膜からなる場合は、ダミーの下部電極Ｍ０Ｅ２も、窒化チタン（ＴｉＮ）膜３ａ、アルミニウム（Ａｌ）膜３ｂおよび窒化チタン膜３ｃが下層から順に積層された積層膜からなる。窒化チタン膜３ｃに代えてタングステン（Ｗ）膜を用いても良い。

下部電極Ｍ０Ｅおよび下部電極配線Ｍ０と同様に、ダミーの下部電極Ｍ０Ｅ２の側面にもサイドウォールＳＷが形成されており、ダミーの下部電極Ｍ０Ｅ２およびその側面上のサイドウォールＳＷの表面は、絶縁膜５によって覆われている。絶縁膜５上には、絶縁膜７が堆積されている。ダミーの下部電極Ｍ０Ｅ２の上部において、絶縁膜５と絶縁膜７の間に、上記空洞部ＶＲ１と同形状（同寸法）のダミーの空洞部ＶＲ２が形成されている。空洞部ＶＲ１とダミーの空洞部ＶＲ１とは、平面形状が実質的に同じである。従って、ダミーの空洞部ＶＲ２も、空洞部ＶＲ１と同様、例えば六角形状に形成されている。また、センサ領域ＳＡの空洞部ＶＲ１と、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２とは、厚み（半導体基板１Ｓの第１主面１Ｓａに垂直な方向の寸法）が実質的に同じである。

センサ領域ＳＡにおいては、絶縁膜７上に、上記上部電極Ｍ１Ｅが下部電極Ｍ０Ｅに対向するように設けられているが、ＴＥＧ領域ＴＡ１においては、ダミーの下部電極Ｍ０Ｅ２の上方には、上記上部電極Ｍ１Ｅに相当するものは形成されていない。

絶縁膜７上には絶縁膜９が堆積されており、ＴＥＧ領域ＴＡ１の絶縁膜７，９において、ダミーの空洞部ＶＲ２の六角部の近傍には、ダミーの空洞部ＶＲ２に達する孔（開口部、コンタクトホール、スルーホール）１０ａが形成されている。孔１０ａは、後述するように、孔１０ａを通じて絶縁膜５，７間の犠牲パターン（後述する犠牲パターン６ａ）をエッチングしてダミーの空洞部ＶＲ２を形成するための孔（ダミーの空洞部ＶＲ２形成用の孔）である。空洞部ＶＲ１に対する孔１０の位置（形成位置）と、ダミーの空洞部ＶＲ２に対する孔１０ａの位置（形成位置）とは、実質的に同じである。

ＴＥＧ領域ＴＡ１においても、絶縁膜９上には絶縁膜１１が堆積されている。この絶縁膜１１の一部は、上記孔１０ａ内に入り込んでおり、これにより、孔１０ａは塞がれている。絶縁膜１１上には、絶縁膜（保護膜）１３が堆積されている。上記のように、不要であれば、絶縁膜１３の形成を省略し、上記絶縁膜１１を最上層膜（保護膜）とすることもできる。

このように、本実施の形態の半導体チップ（半導体装置）１は、複数のセンサセル（振動子２０）が形成されたセンサ領域ＳＡを主面に有する半導体装置であり、半導体基板１Ｓと、半導体基板１Ｓ上に形成された絶縁膜５（第１絶縁膜）と、絶縁膜５上に形成された絶縁膜７（第２絶縁膜）と、絶縁膜７上に形成され、パターン化された第１導体層（ここでは窒化チタン膜８ａ、アルミニウム膜８ｂおよび窒化チタン膜８ｃの積層膜８）と、絶縁膜７上に第１導体層を覆うように形成された絶縁膜９（第３絶縁膜）と、絶縁膜９上に形成された絶縁膜１１（第４絶縁膜）とを有している。半導体チップ１の上記複数のセンサセル（振動子２０）の各々は、センサ領域ＳＡに、絶縁膜５と絶縁膜７との間に形成された空洞部ＶＲ１（第１空洞部）と、上記第１導体層（ここでは窒化チタン膜８ａ、アルミニウム膜８ｂおよび窒化チタン膜８ｃの積層膜８）からなり、空洞部ＶＲ１の上部に形成された上部電極Ｍ１Ｅ（第１電極）とを有している。センサ領域ＳＡにおいて、絶縁膜７，９には、絶縁膜７，９を貫通して空洞部ＶＲ１に達する孔１０（第１開口部）が形成されており、孔１０は絶縁膜１１によって塞がれている。更に、半導体チップ２は、センサ領域ＳＡを有する主面のうちのセンサ領域ＳＡ以外の第１領域（ここではＴＥＧ領域ＴＡ１）に、絶縁膜５と絶縁膜７との間に形成されたダミーの空洞部ＶＲ２（第２空洞部）を有しており、絶縁膜７，９には、絶縁膜７，９を貫通してダミーの空洞部ＶＲ２に達する孔１０ａ（第２開口部）が形成され、孔１０ａは絶縁膜１１によって塞がれている。そして、ダミーの空洞部ＶＲ２のうち、孔１０ａから最も離れた位置の上部には、上記第１導体層（ここでは積層膜８）が形成されておらず、本実施の形態では、ダミーの空洞部ＶＲ２の上部に上記第１導体層（ここでは積層膜８）が形成されていない（但し、後述の実施の形態２では、ダミーの空洞部ＶＲ２の上部に上記第１導体層（積層膜８）が形成されている）。

また、半導体チップ１は、半導体基板１Ｓ上に形成され、パターン化された第２導体層（ここでは窒化チタン膜３ａ、アルミニウム膜３ｂおよび窒化チタン膜３ｃの積層膜３）を更に有し、絶縁膜５は、半導体基板１Ｓ上に上記第２導体層（ここでは積層膜３）を覆うように形成されており、半導体チップ１の複数のセンサセル（振動子２０）の各々は、センサ領域ＳＡにおいて、上記第２導体層（ここでは積層膜３）からなり、空洞部ＶＲ１の下部に形成された下部電極Ｍ０Ｅ（第２電極）を更に有している。ダミーの空洞部ＶＲ２の下部に上記第２導体層（ここでは積層膜３）がダミーの下部電極Ｍ０Ｅ２として形成されている。半導体チップ２の複数のセンサセル（振動子２０）の各々は、下部電極Ｍ０Ｅ（第１電極）と、上部電極Ｍ１Ｅ（第２電極）と、下部電極Ｍ０Ｅおよび上部電極Ｍ１Ｅ間の絶縁膜５、空洞部ＶＲ１および絶縁膜７により形成される可変容量センサである。一方、ダミーの空洞部ＶＲ２は、センサとして使用しない空洞部であり、ダミーの下部電極Ｍ０Ｅ２は、センサとして使用しないダミーの下部電極である。

このような構成の超音波送受信センサにおいては、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）および上部電極配線Ｍ１（上部電極Ｍ１Ｅ）に直流および交流の電圧を重畳印加することにより静電気力が働き、各振動子２０のメンブレン（空洞部ＶＲ１の上方に位置する膜）が、メンブレンのバネの力との釣り合いにより、共振周波数付近で半導体基板１Ｓの第１主面１Ｓａに交差する方向（図３の上下方向）に振動し、数ＭＨｚの超音波（超音波パルス）を発生するようになっている。また、受信の場合は、各振動子２０のメンブレンに到達した超音波の圧力によりメンブレンが振動し、下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間の静電容量が変化することで、超音波を検出することができる。すなわち、反射波による下部電極Ｍ０Ｅと上部電極Ｍ１Ｅとの間隔の変位を静電容量（各振動子２０の静電容量）の変化として検出するようになっている。

次に、本実施の形態の半導体装置の製造方法を図６〜図１７により説明する。図６〜図１７は、本実施の形態の半導体装置の製造工程中の要部断面図であり、本体領域ＳＡ１とＴＥＧ領域ＴＡ１の要部断面図が示されている。なお、図６〜図１７に示される本体領域ＳＡ１は、図４の左半分に対応する領域である。また、図６〜図１７に示されるＴＥＧ領域ＴＡ１は、図５に対応する領域である。

半導体チップ１を製造するには、まず、図６に示されるように、半導体基板（この段階では半導体ウエハと称する平面略円形状の半導体薄板）１Ｓを用意する。半導体基板１Ｓは、例えばシリコン単結晶からなり、厚さ方向に沿って互いに反対側に位置する第１主面（上面、表面）１Ｓａおよび第２主面（下面、裏面）１Ｓｂを有している。

次に、半導体基板１Ｓの第１主面１Ｓａの全面上に、例えば酸化シリコン（ＳｉＯ_２等）膜などからなる絶縁膜２を形成（堆積）する。絶縁膜２の膜厚は、例えば厚さ４００ｎｍ程度とすることができる。

次に、絶縁膜２上に窒化チタン（ＴｉＮ）膜３ａを形成し、窒化チタン膜３ａ上にアルミニウム（Ａｌ）膜３ｂを形成し、アルミニウム膜３ｂ上に窒化チタン（ＴｉＮ）膜３ｃを形成する。これにより、窒化チタン膜３ａ、アルミニウム膜３ｂおよび窒化チタン膜３ｃの積層膜（導体層、第２導体層）３が形成される。アルミニウム膜３ｂは、アルミニウム単体膜またはアルミニウム合金膜など、アルミニウムを主成分とする導電体膜からなる。積層膜３を構成する窒化チタン膜３ａ、アルミニウム膜３ｂおよび窒化チタン膜３ｃは、例えばスパッタリング法などを用いて形成することができる。また、アルミニウム膜３ｂは、下部電極配線Ｍ０の主導体膜となるため、アルミニウム膜３ｂの膜厚は窒化チタン膜３ａ，３ｃの膜厚よりも厚く、例えば、窒化チタン膜３ａの膜厚は５０ｎｍ程度、アルミニウム膜３ｂの膜厚は５００ｎｍ程度、窒化チタン膜３ｃの膜厚は５０ｎｍ程度とすることができる。

また、絶縁膜２上にチタン（Ｔｉ）膜を形成してから、そのチタン膜上に窒化チタン膜３ａを形成することもできる。また、アルミニウム膜３ｂ上にチタン（Ｔｉ）膜を形成してから、そのチタン膜上に窒化チタン膜３ｃを形成することもできる。また、窒化チタン膜３ａ，３ｃに代えて、タングステン（Ｗ）膜などを用いることもできる。

次に、図７に示されるように、積層膜３を、リソグラフィ法およびドライエッチング法などを用いてパターニング（加工、選択的に除去）する。パターニングされた積層膜（導体層、第２導体層）３により、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）とダミーの下部電極Ｍ０Ｅ２とが形成される。

このようにして、半導体基板１Ｓ上（の絶縁膜２上）に下部電極配線Ｍ０とダミーの下部電極Ｍ０Ｅ２とが形成される。下部電極配線Ｍ０とダミーの下部電極Ｍ０Ｅ２とは、半導体基板１Ｓ上（の絶縁膜２上）に形成され、パターン化（パターニング）された同層の導体層（ここでは積層膜３）からなる。下部電極配線Ｍ０およびダミーの下部電極Ｍ０Ｅ２は、上記のように、パターニングされた金属膜（アルミニウム膜３ｂ）および窒化金属膜（窒化チタン膜３ａ，３ｃ）の積層膜からなるので、金属膜パターンとみなすことができる。

なお、リソグラフィ法（フォトリソグラフィ法）は、レジスト膜（フォトレジスト膜）の塗布、露光および現像の一連の工程によりレジスト膜を所望のパターン（レジストパターン）にパターニングする方法である。

また、積層膜３のうちの最下層の窒化チタン膜３ａは、絶縁膜２と下部電極配線Ｍ０（積層膜３）との間の密着性（接着性）を向上するように機能することができる。積層膜３のうちのアルミニウム膜３ｂは、下部電極配線Ｍ０の主導体膜であり、アルミニウム膜３ｂをアルミニウムまたはアルミニウム合金のようなアルミニウムを主成分とする導体膜により形成することで、下部電極配線Ｍ０の低抵抗化を図ることができる。積層膜３のうちの最上層の窒化チタン膜３ｃは、積層膜３をパターニングする際のリソグラフィ（フォトリソグラフィ）工程の露光工程で、反射防止膜として機能することができる。また、積層膜３のうちの最上層の窒化チタン膜３ｃは、アルミニウム膜３ｂの上面の凹凸を緩和し、下部電極配線Ｍ０の上面の平坦性を高めるように機能することができる。

次に、半導体基板１Ｓ（半導体ウエハ）の第１主面１Ｓａ上の全面に（すなわち絶縁膜２上に）、下部電極配線Ｍ０およびダミーの下部電極Ｍ０Ｅ２の表面を覆うように、酸化シリコン膜などの絶縁膜を堆積し、この絶縁膜を異方性のドライエッチング法によりエッチバック（全面エッチング）することにより、図８に示されるように、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）とダミーの下部電極Ｍ０Ｅ２の側面（側壁）に絶縁膜を残存させてサイドウォール（側壁絶縁膜）ＳＷを形成するとともに、下部電極配線Ｍ０およびダミーの下部電極Ｍ０Ｅ２の上面を露出させる。

次に、図９に示されるように、半導体基板１Ｓの第１主面１Ｓａ上の全面に（すなわち絶縁膜２上に）、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）、ダミーの下部電極Ｍ０ＥおよびサイドウォールＳＷの表面を覆うように、絶縁膜５を形成（堆積）する。絶縁膜５は、例えば酸化シリコン膜などからなり、ＣＶＤ法などを用いて形成することができる。絶縁膜５の厚さは、例えば２００ｎｍ程度である。

次に、図９に示されるように、半導体基板１Ｓの第１主面１Ｓａの絶縁膜５上の全面に、例えば多結晶シリコン膜からなる犠牲膜６ｂを形成（堆積）する。犠牲膜６ｂは、例えばＣＶＤ法により形成でき、その厚み（堆積厚み）は、例えば１００ｎｍ程度とすることができる。

次に、図１０に示されるように、犠牲膜６ｂをリソグラフィ法およびドライエッチング法によりパターニングすることにより、パターニングされた犠牲膜６ｂからなる犠牲パターン（空洞部形成用の犠牲パターン）６，６ａを形成する。このうち、犠牲パターン（第１犠牲パターン）６は上記空洞部ＶＲ１を形成するためのパターンであり、センサ領域ＳＡに形成され、犠牲パターン（第２犠牲パターン）６ａは上記ダミーの空洞部ＶＲ２を形成するためのパターンであり、センサ領域ＳＡ以外の領域（第１領域）、ここではＴＥＧ領域ＴＡ１に形成される。このため、犠牲パターン６の平面形状は、空洞部ＶＲ１と同じ平面形状に形成され、犠牲パターン６ａの平面形状は、ダミーの空洞部ＶＲ２と同じ平面形状に形成されている。従って、本体領域ＳＡ１（のセンサ領域ＳＡ）の空洞部ＶＲ１形成予定領域に犠牲パターン６を形成し、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２形成予定領域に犠牲パターン６ａを形成する。

次に、図１１に示されるように、半導体基板１Ｓの第１主面１Ｓａ上の全面に（すなわち絶縁膜５上に）、犠牲パターン６，６ａの表面を覆うように、絶縁膜７を形成（堆積）する。絶縁膜７は、例えば酸化シリコン膜などからなり、ＣＶＤ法などを用いて形成することができる。絶縁膜７の厚みは、例えば２００ｎｍ程度とすることができる。

次に、絶縁膜７上に窒化チタン（ＴｉＮ）膜８ａを形成し、窒化チタン膜８ａ上にアルミニウム（Ａｌ）膜８ｂを形成し、アルミニウム膜８ｂ上に窒化チタン（ＴｉＮ）膜８ｃを形成する。これにより、窒化チタン膜８ａ、アルミニウム膜８ｂおよび窒化チタン膜８ｃからなる積層膜（導体層、第１導体層）８が絶縁膜７上に形成される。アルミニウム膜８ｂは、アルミニウム単体膜またはアルミニウム合金膜など、アルミニウムを主成分とする導電体膜からなる。積層膜８を構成する窒化チタン膜８ａ、アルミニウム膜８ｂおよび窒化チタン膜８ｃは、例えばスパッタリング法などを用いて形成することができる。また、アルミニウム膜８ｂは、上部電極配線Ｍ１の主導体膜となるため、アルミニウム膜８ｂの膜厚は窒化チタン膜８ａ，８ｃの膜厚よりも厚い。また、上部電極配線形成用の積層膜８の総厚みは、上記下部電極配線形成用の積層膜３の総厚みよりも薄く、例えば４００ｎｍ程度とすることができる。この場合、窒化チタン膜８ａ、アルミニウム膜８ｂおよび窒化チタン膜８ｃの各膜厚は、例えば、それぞれ５０ｎｍ、３００ｎｍおよび５０ｎｍ程度とすることができる。

また、絶縁膜７上にチタン（Ｔｉ）膜を形成してから、そのチタン膜上に窒化チタン膜８ａを形成することもできる。また、アルミニウム膜８ｂ上にチタン（Ｔｉ）膜を形成してから、そのチタン膜上に窒化チタン膜８ｃを形成することもできる。また、窒化チタン膜８ａ，８ｃに代えて、タングステン（Ｗ）膜などを用いることもできる。

次に、図１２に示されるように、積層膜８を、リソグラフィ法およびドライエッチング法などを用いてパターニング（加工、選択的に除去）する。パターニングされた積層膜（導体層、第１導体層）８により、上部電極配線Ｍ１（上部電極Ｍ１Ｅおよび連結部Ｍ１Ｃ）が形成される。これにより、絶縁膜７上に上部電極配線Ｍ１が形成される。上部電極配線Ｍ１は、絶縁膜７上に形成され、パターン化（パターニング）された導体層（ここでは積層膜８）からなる。上部電極配線Ｍ１は、上記のように、パターニングされた金属膜（アルミニウム膜８ｂ）および窒化金属膜（窒化チタン膜８ａ，８ｃ）の積層膜からなるので、金属膜パターンとみなすことができる。なお、本実施の形態では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ上には、積層膜８は残存しない。

積層膜８の窒化チタン膜８ａ、アルミニウム膜８ｂおよび窒化チタン膜８ｃのそれぞれの機能は、積層膜３の窒化チタン膜３ａ、アルミニウム膜３ｂおよび窒化チタン膜３ｃの上記したような機能とほぼ同様であるので、ここではその説明は省略する。

次に、図１３に示されるように、半導体基板１Ｓの第１主面１Ｓａ上の全面に（すなわち絶縁膜７上に）、上部電極配線Ｍ１（上部電極Ｍ１Ｅ、パターン化された積層膜８）を覆うように、絶縁膜９を形成（堆積）する。絶縁膜９は、例えば窒化シリコン（Ｓｉ_３Ｎ_４等）膜などからなり、ＣＶＤ法などを用いて形成することができる。また、絶縁膜９の厚みは、例えば５００ｎｍ程度とすることができる。

次に、図１４に示されるように、リソグラフィ法およびドライエッチング法を用いて、絶縁膜９，７に、上記犠牲パターン６，６ａに到達して犠牲パターン６，６ａの一部を露出するような孔（開口部）１０，１０ａを形成する。このうち、孔１０（第１開口部）は、犠牲パターン６に平面的に重なる位置に形成され、孔１０の底部で、犠牲パターン６の一部が露出され、孔１０ａ（第２開口部）は、犠牲パターン６ａに平面的に重なる位置に形成され、孔１０ａの底部で、犠牲パターン６ａの一部が露出される。

次に、孔１０，１０ａを通じて、犠牲パターン６，６ａを、例えば水酸化カリウム溶液などにより選択的にウエットエッチングする。これにより、図１５に示されるように、犠牲パターン６，６ａが除去され、絶縁膜５と絶縁膜７との間に空洞部（第１空洞部）ＶＲ１およびダミーの空洞部（第２の空洞部）ＶＲ２が形成される。犠牲パターン６が存在していた領域が空洞部ＶＲ１となり、犠牲パターン６ａが存在していた領域がダミーの空洞部ＶＲ２となる。

すなわち、本体領域ＳＡ１（のセンサ領域ＳＡ）において、下部電極配線Ｍ０（下部電極Ｍ０Ｅ）と上部電極配線Ｍ１（上部電極Ｍ１Ｅ）との対向面間（犠牲パターン６の除去領域）に空洞部ＶＲ１が形成され、ＴＥＧ領域ＴＡ１において、ダミーの下部電極Ｍ０Ｅ２の上部にダミーの空洞部ＶＲ２が形成される。このように、孔１０，１０ａを通じて犠牲パターン６，６ａを選択的にエッチングすることにより、空洞部ＶＲ１とダミーの空洞部ＶＲ２とを形成することができる。

なお、下部電極配線Ｍ０において、空洞部ＶＲ１を介して上部電極配線Ｍ１と対向する部分が下部電極Ｍ０Ｅであり、上部電極配線Ｍ１において、空洞部ＶＲ１を介して下部電極配線Ｍ０と対向する部分が上部電極Ｍ１Ｅである。

また、本実施の形態では、孔１０，１０ａを通じて犠牲パターン６，６ａを選択的にエッチング（ウエットエッチング）した後、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察するが、これについては後でより詳細に説明する。

次に、図１６に示されるように、半導体基板１Ｓの第１主面１Ｓａ上の全面に（すなわち絶縁膜９上に）、絶縁膜１１を形成（堆積）する。これにより、絶縁膜１１の一部を孔１０，１０ａ内に埋め込み、孔１０，１０ａを塞ぐことができる。絶縁膜１１は、例えば窒化シリコン膜などからなり、プラズマＣＶＤ法などを用いて形成することができる。また、絶縁膜１１の厚みは、例えば８００ｎｍ程度とすることができる。

次に、図１７に示されるように、絶縁膜１１，９，７，５に下部電極配線Ｍ０の一部が露出する開口部１２ａを、また、絶縁膜１１，９に上部電極配線Ｍ１の一部が露出するような開口部１２ｂ（図１７では図示せず）を、リソグラフィ法およびドライエッチング法により形成する。このようにして、静電型可変容量構成の振動子２０が形成される。なお、ダミーの下部電極Ｍ０Ｅやその上部のダミーの空洞部ＶＲ１によってダミーの振動子２０ａが形成されるが、ダミーの振動子２０ａは電気的には使用しないので、ダミーの下部電極Ｍ０Ｅを露出する開口部を絶縁膜１１，９，７，５に設ける必要はない。

次に、上記図４および図５に示されるように、半導体基板１Ｓの第１主面１Ｓａ上の全面に（すなわち絶縁膜１１上に）、例えばネガ型の感光性ポリイミド膜などからなる絶縁膜１３を形成する。それから、露光および現像処理などにより、絶縁膜１３に下部電極配線Ｍ０および上部電極配線Ｍ１の一部が露出するような開口部１４ａ，１４ｂを形成する。開口部１４ａ，１４ｂから露出する下部電極配線Ｍ０および上部電極配線Ｍ１の一部が上記パッドＢＰ１，ＢＰ２になる。

その後、半導体基板１Ｓ（半導体ウエハ）から個々のチップ領域を、ダイシング処理により切り出すことにより上記半導体チップ１を製造することができる。

次に、上記製造工程のうち、孔１０，１０ａを通じて犠牲パターン６，６ａをウエットエッチングする工程を、より詳細に説明する。

図１８は、本実施の形態の半導体装置の製造工程の一部（上記図１４〜図１６の工程）の製造プロセスフロー図であり、図１９は、図１８の工程をより詳細に示した製造プロセスフロー図である。図２０および図２１は、本実施の形態の半導体装置の製造工程中の要部平面図である。図２０は、上記図１４と同じ工程段階に対応し、図２１は、上記図１５と同じ工程段階に対応する。

なお、図２０および図２１の各図において、センサ領域ＳＡに形成される１つの振動子２０に相当する領域が図の左の「（ａ）センサ領域ＳＡ」に示され、ＴＥＧ領域ＴＡ１に形成される１つのダミーの振動子に相当する領域が図の右側の「（ｂ）ＴＥＧ領域ＴＡ１」に示されている。また、図２０および図２１は、犠牲パターン６，６ａ、孔１０，１０ａ、上部電極配線Ｍ１（上部電極Ｍ１Ｅ）、空洞部ＶＲ１およびダミーの空洞部ＶＲ２の平面パターンを図示し、他の構成要素については、図示を省略している。従って、図２０および図２１は、絶縁膜５，７，９を透視している。また、図２０および図２１は、平面図であるが、図面を見易くするために、犠牲パターン６，６ａ、孔１０，１０ａおよび上部電極配線Ｍ１（上部電極Ｍ１Ｅ）にハッチングを付してある。

上記図６〜図１４を参照して説明したような工程、すなわち絶縁膜９，７に犠牲パターン６，６ａに到達する孔１０，１０ａを形成する工程（ステップＳ１）までを行って、上記図１４およびそれに対応する図２０の構造が得られる。

次に、孔１０，１０ａを通じて、犠牲パターン６，６ａを、例えば水酸化カリウム溶液などにより選択的にウエットエッチングして、空洞部ＶＲ１およびダミーの空洞部ＶＲ２を形成する（ステップＳ２）。これにより、上記図１５およびそれに対応する図２１の構造が得られる。

このステップＳ２の犠牲パターン６，６ａをウエットエッチングして空洞部ＶＲ１およびダミーの空洞部ＶＲ２を形成する工程は、次のようなステップＳ２ａ〜Ｓ２ｄにより構成される。

すなわち、予めエッチング時間を設定しておき、ウエットエッチング装置を用いて所定のエッチング時間だけ、半導体基板（半導体ウエハ）１Ｓに対して例えば水酸化カリウム溶液などによるウエットエッチング処理を施し、それによって、孔１０，１０ａを通じて犠牲パターン６，６ａを選択的にウエットエッチングする（ステップＳ２ａ）。

ステップＳ２ａのエッチング終了後、半導体基板（半導体ウエハ）１Ｓに対して洗浄（例えば水洗浄）および乾燥処理を施してから、ウエットエッチング装置から半導体基板（半導体ウエハ）１Ｓを取り出す（ステップＳ２ｂ）。

次に、光学式顕微鏡（光学式の金属顕微鏡）などを用いて、ＴＥＧ領域ＴＡ１における犠牲パターン６ａのエッチング状態（エッチング量、エッチング残りの有無）を観察（確認）する（ステップＳ２ｃ）。そして、ステップＳ２ｃで観察した犠牲パターン６ａのエッチング量が、不足か十分かを判断（判別、観察）する（ステップＳ２ｄ）。

ステップＳ２ｄで犠牲パターン６ａのエッチング量が十分であると判断した場合（この場合にはセンサ領域ＳＡで犠牲パターン６のエッチング残りが無いと推定される）は、半導体基板（半導体ウエハ）１Ｓを次工程（絶縁膜１１の形成工程）に進める。ステップＳ２ｄで犠牲パターン６ａのエッチング量が不足していると判断した場合（この場合にはセンサ領域ＳＡで犠牲パターン６のエッチング残りが有ると推定される）は、半導体基板（半導体ウエハ）１Ｓを、再度ウエットエッチング装置に戻し、ステップＳ２ａ〜Ｓ２ｄの工程を繰り返す。

センサ領域ＳＡでは、犠牲パターン６の上部に上部電極配線Ｍ１（上部電極Ｍ１Ｅ）が存在するため、半導体基板１Ｓの表面側（第１主面１Ｓａの上方側）から光学式金属顕微鏡を用いて犠牲パターン６のエッチング状態（エッチング残りの有無）を観察しようとしても、上部電極配線Ｍ１が光の透過を遮る（妨げる）ので、上部電極配線Ｍ１の下部に犠牲パターン６が残っているかどうかを観察することはできない。これは、金属膜は可視光をほぼ１００％反射するので、金属膜からなる上部電極配線Ｍ１を透過して上部電極配線Ｍ１の下部の状態（犠牲パターン６のエッチング状態）を観察することができないためである。

しかしながら、ＴＥＧ領域ＴＡ１では、犠牲パターン６ａの上部に金属パターン（上部電極配線Ｍ１に相当するもの）を形成していない。このため、半導体基板１Ｓの表面側（第１主面１Ｓａの上方側）から光学式金属顕微鏡などを用いて犠牲パターン６ａのエッチング状態を観察する際に、犠牲パターン６およびダミーの空洞部ＶＲ２の内部まで光が透過できるので、犠牲パターン６ａのエッチング状態（エッチング残りの有無）を観察することができる。従って、上記ステップＳ２ｃでは、光学式顕微鏡（光学式金属顕微鏡）などを用いて、半導体基板（半導体ウエハ）１Ｓの表面側（第１主面１Ｓａの上方側）から、すなわち図１５の矢印で示された方向２１から、犠牲パターン６ａのエッチング状態を観察して犠牲パターン６ａのエッチング量（エッチング残りの有無）を判断することができる。

また、本実施の形態では、光学式の金属顕微鏡などを用いて目視で犠牲パターン６ａのエッチング残りを観察できるので、容易かつ的確に、犠牲パターン６ａのエッチング量（エッチング残りの有無）を判断することができる。

また、本実施の形態では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａを、センサ領域ＳＡの犠牲パターン６と、実質的に同じ形状で同じ寸法に形成している。また、犠牲パターン６ａにおける孔１０ａの位置を、犠牲パターン６における孔１０の位置と、実質的に同じにしている。このため、ステップＳ２ａで犠牲パターン６，６ａのエッチングを行った際に、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態と、センサ領域ＳＡの犠牲パターン６のエッチング状態とは、ほぼ同じになる。従って、ステップＳ２ｃでＴＥＧ領域ＴＡ１の犠牲パターン６ａを観察することで、センサ領域ＳＡの犠牲パターン６のエッチング状態を推定することができる。すなわち、図２１のようにＴＥＧ領域ＴＡ１の犠牲パターン６ａにエッチング残りが生じていない場合には、センサ領域ＳＡの犠牲パターン６にもエッチング残りが生じていないと推定することができる。また、ＴＥＧ領域ＴＡ１の犠牲パターン６ａにエッチング残りが生じている場合には、センサ領域ＳＡの犠牲パターン６にも同程度のエッチング残りが生じていると、推定することができる。なお、ＴＥＧ領域ＴＡ１の犠牲パターン６ａを、センサ領域ＳＡの犠牲パターン６と、実質的に同じ形状で同じ寸法に形成しているため、製造された本実施の形態の半導体チップ１においては、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２は、センサ領域ＳＡの空洞部ＶＲ１と、実質的に同じ形状で同じ寸法となる。また、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２における孔１０ａの位置は、センサ領域ＳＡの空洞部ＶＲ１における孔１０の位置と、実質的に同じになる。

図２２は、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を示す平面図である。図２２の（ａ）には、ステップＳ２ａで犠牲パターン６，６ａのウエットエッチングを開始する前の状態が示され、（ｂ）、（ｃ）および（ｄ）には、ステップＳ２ａで犠牲パターン６，６ａのウエットエッチングを開始した後の状態が示され、このうち（ｂ）は犠牲パターン６，６ａのエッチング時間ｔがｔ１（ここでｔ１＞０）の状態、（ｃ）は犠牲パターン６，６ａのエッチング時間ｔがｔ２（ここでｔ２＞ｔ１）の状態、（ｄ）は犠牲パターン６，６ａのエッチング時間ｔがｔ３（ここでｔ３＞ｔ２）の状態に対応する。すなわち、ステップＳ２ａの犠牲パターン６，６ａのウエットエッチングの前後で、図２２の（ａ）の状態（エッチング時間ｔ＝０の状態）→図２２の（ｂ）の状態（エッチング時間ｔ＝ｔ１＞０の状態）→図２２の（ｃ）の状態（エッチング時間ｔ＝ｔ２＞ｔ１の状態）→図２２の（ｄ）の状態（エッチング時間ｔ＝ｔ２＞ｔ１の状態）に徐々に変化していく。

ステップＳ２ａで犠牲パターン６，６ａのウエットエッチングを開始する前は、図２２の（ａ）に示されるように、犠牲パターン６，６ａは全部残っており、空洞部ＶＲ１およびダミーの空洞部ＶＲ２はまだ形成されていない。それから、ステップＳ２ａで犠牲パターン６，６ａのウエットエッチングを開始した後には、図２２の（ｂ）と（ｃ）に示されるように、孔１０，１０ａに近い領域から徐々に犠牲パターン６，６ａがエッチングされて除去されていき、それによって孔１０，１０ａに近い領域から徐々に空洞部ＶＲ１およびダミーの空洞部ＶＲ２が拡大していく。そして、最終的には、図２２の（ｄ）に示されるように、犠牲パターン６，６ａの全部がウエットエッチングされて完全に除去され、それによって絶縁膜５と絶縁膜７との間に空洞部ＶＲ１およびダミーの空洞部ＶＲ２が完全な状態で形成される。従って、上記図２０は、図２２の（ａ）の状態に対応し、上記図２１は、図２２の（ｄ）の状態に対応する。

ステップＳ２ａにおいて、図２２の（ｄ）の状態のように犠牲パターン６ａの全部がウエットエッチングにより除去されて、犠牲パターン６ａのエッチング残りが無い場合には、ステップＳ２ｃでは犠牲パターン６ａのエッチング残りは観察されず、ステップＳ２ｄでは、犠牲パターン６ａのエッチング量が十分であると判断される。この場合、センサ領域ＳＡにおける犠牲パターン６のエッチング残りの有無は観察できないが、犠牲パターン６ａと犠牲パターン６とは同じようにエッチングされるので、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング残りが無いことから、センサ領域ＳＡでの犠牲パターン６のエッチング残りが無いと推定される。このため、半導体基板（半導体ウエハ）１Ｓは次工程（絶縁膜１１の形成工程）に送られる。

一方、ステップＳ２ａにおいて、図２２の（ｂ）または（ｃ）のような段階でウエットエッチングが終了した場合には、ＴＥＧ領域の犠牲パターン６ａは、一部が残存して、犠牲パターン６ａのエッチング残りが発生する。この場合には、ステップＳ２ｃでは犠牲パターン６ａのエッチング残りが観察され、ステップＳ２ｄでは、犠牲パターン６ａのエッチング量が不足であると判断される。この場合、センサ領域ＳＡにおける犠牲パターン６のエッチング残りの有無は観察できないが、犠牲パターン６ａと犠牲パターン６とは同じようにエッチングされるので、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング残りが生じていることから、センサ領域ＳＡでの犠牲パターン６のエッチング残りも生じていると推定される。このため、半導体基板（半導体ウエハ）１Ｓを、再度ウエットエッチング装置に戻し、ステップＳ２ａ〜Ｓ２ｄの工程を繰り返す。

このようにすることで、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング残りが無い状態、すなわち、センサ領域ＳＡでの犠牲パターン６のエッチング残りが無いと推定される状態で、半導体基板（半導体ウエハ）１Ｓを次工程（絶縁膜１１の形成工程）に送ることができる。これにより、センサ領域ＳＡでの犠牲パターン６のエッチング残りを防止して、センサ領域ＳＡで空洞部ＶＲ１を的確に形成することができる。このため、半導体装置の製造歩留まりを向上させることができる。また、半導体装置の性能や信頼性を向上させることができる。

従って、製造された本実施の形態の半導体チップ１においては、センサ領域ＳＡに形成された空洞部ＶＲ１と同様のダミーの空洞部ＶＲ２が、ＴＥＧ領域ＴＡ１の絶縁膜５と絶縁膜７の間に形成される。センサ領域ＳＡの空洞部ＶＲ１と異なり、ダミーの空洞部ＶＲ２は、センサとしては機能しない空洞部であるが、上記のように、犠牲パターン６ａのエッチング状態を観察できるようにしてセンサ領域ＳＡにおける犠牲パターン６のエッチング残りを防止するために形成したものである。

本実施の形態の半導体チップ（半導体装置）１は、複数のセンサセル（振動子２０）が形成されたセンサ領域ＳＡを主面に有する半導体装置であるが、センサ領域ＳＡを有する主面のうちのセンサ領域ＳＡ以外の第１領域（ここではＴＥＧ領域ＴＡ１）に、ダミーの空洞部ＶＲ２を設け、ダミーの空洞部ＶＲ２のうち、孔１０ａから最も離れた位置の上部には、上部電極配線Ｍ１と同層の導体層（ここでは積層膜８）が形成されていないようにしている。特に本実施の形態では、ダミーの空洞部ＶＲ２の上部に、上部電極配線Ｍ１と同層の導体層（ここでは積層膜８）が形成されていないようにしている。これにより、空洞部ＶＲ１およびダミーの空洞部ＶＲ２を形成するための犠牲パターン６，６ａのエッチングの際に、ダミーの空洞部ＶＲ２形成用の犠牲パターン６ａのエッチング状態を観察できるようになり、ダミーの空洞部ＶＲ２形成用の犠牲パターン６ａのエッチング状態から空洞部ＶＲ２形成用の犠牲パターン６のエッチング状態を推定できるようになるので、センサ領域ＳＡにおける犠牲パターン６のエッチング残りを防止して、空洞部ＶＲ１を的確に形成できるようになる。このため、半導体装置の製造歩留まりを向上させることができる。また、半導体装置の性能や信頼性を向上させることができる。

また、本実施の形態では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ１）の上部（上方）に、金属膜（上部電極配線Ｍ１）を全く形成していないので、犠牲パターン６ａのエッチング状態を詳しく観察でき、また、犠牲パターン６ａのエッチングの途中の状態を細かく識別することができる。例えば上記図２２の（ｂ）の状態と（ｃ）の状態とを判別することができる。このため、犠牲パターン６，６ａをエッチングするのに必要な最低限のエッチング量を精度よく設定するのが容易になり、また、犠牲パターン６，６ａをエッチングする際のオーバーエッチングを抑制することができる。

また、本実施の形態では、同じ犠牲膜６ｂをパターニングして犠牲パターン６と犠牲パターン６ａを形成することにより、犠牲パターン６と犠牲パターン６ａとを、同じ材料で同じ厚みの膜により形成している。犠牲パターン６と犠牲パターン６ａとを、同じ材料で同じ厚みの膜により形成することにより、孔１０，１０ａを通じた犠牲パターン６，６ａのウエットエッチング工程で、犠牲パターン６と犠牲パターン６ａとのエッチングの進行状況を同じにすることができ、犠牲パターン６ａのエッチング状態から犠牲パターン６のエッチング状態を推定することの信頼度を高めることができる。このように、犠牲パターン６と犠牲パターン６ａとは、実質的に同じ材料で同じ厚みの膜により形成されていたので、メンブレン（空洞部ＶＲ１，ＶＲ２上の膜）の反り（凹凸変形）が無いものとみなした場合には、形成された空洞部ＶＲ１とダミーの空洞部ＶＲ２とは、厚み（半導体基板１Ｓの第１主面１Ｓａに垂直な方向の寸法）が実質的に同じになる。

また、センサ領域ＳＡにおいて、下部電極Ｍ０Ｅの上部に絶縁膜５を介して犠牲パターン６（空洞部ＶＲ１）を形成しているのに合わせて、ＴＥＧ領域ＴＡ１においても、下部電極Ｍ０Ｅと同様のダミーの下部電極Ｍ０Ｅ２を設け、ダミーの下部電極Ｍ０Ｅ２の上部に絶縁膜５を介して犠牲パターン６ａ（ダミーの空洞部ＶＲ２）を形成している。これにより、センサ領域ＳＡにおける下部電極Ｍ０Ｅ、絶縁膜５、犠牲パターン６および絶縁膜７の積層構造と、ＴＥＧ領域ＴＡ１におけるダミーの下部電極Ｍ０Ｅ２、絶縁膜５、犠牲パターン６ａおよび絶縁膜７の積層構造とを、同じ（同じ層構造）にすることができ、ステップＳ２ａで犠牲パターン６，６ａをエッチングする際のエッチング条件を、センサ領域ＳＡの犠牲パターン６とＴＥＧ領域ＴＡ１の犠牲パターン６ａとで同じにすることができる。これにより、ステップＳ２ａで犠牲パターン６，６ａのエッチングを行った際に、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態と、センサ領域ＳＡの犠牲パターン６のエッチング状態とを、同じ状態により近づけることができ、ステップＳ２ｃで観察したＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態から、センサ領域ＳＡの犠牲パターン６のエッチング状態を、より的確に推定できるようになる。また、ステップＳ２ａで犠牲パターン６ａのエッチングの際にオーバーエッチングにより絶縁膜５が除去されてダミーの下部電極Ｍ０Ｅ２が露出した場合には、それをステップＳ２ｃで観察することができ、それによって、オーバーエッチングにより下部電極Ｍ０Ｅが露出したかどうかを判別することが可能になる。

また、犠牲パターン６ａの上部には絶縁膜７，９が形成されており、ステップＳ２ｃでは、絶縁膜７，９を透過して絶縁膜７，９の下部の犠牲パターン６ａのエッチング状態を観察する必要がある。このため、絶縁膜７，９は、可視光が透過し易い（透光性を有する）絶縁膜から構成されていることが好ましい。酸化シリコン膜および窒化シリコン膜は、可視光をほぼ透過するので、絶縁膜７，９は、酸化シリコン膜または窒化シリコン膜から形成されていれば、より好ましい。

また、犠牲パターン６ａが可視光を透過し過ぎると、ステップＳ２ｃで犠牲パターン６ａのエッチング状態を観察できなくなるので、犠牲パターン６ａは、絶縁膜７，９よりも、可視光の透過率が低いことが好ましい。

従って、絶縁膜７，９を可視光が透過し易い材料（例えば酸化シリコンまたは窒化シリコン）により形成し、かつ絶縁膜７，９における可視光の透過率よりも犠牲パターン６ａにおける可視光の透過率が小さくなるような材料（例えばシリコン膜）により犠牲パターン６，６ａを形成することにより、ステップＳ２ｃで犠牲パターン６ａのエッチング状態を的確に観察できるようになる。また、シリコン膜（多結晶シリコン膜）以外にも金属膜により犠牲パターン６，６ａを形成することもでき、金属膜により犠牲パターン６，６ａを形成した場合には、金属膜からなる犠牲パターン６，６ａは、可視光をほぼ１００％反射するので、光学式顕微鏡による犠牲パターン６，６ａのエッチング状態の観察が容易になる。

また、ステップＳ２ａでは、絶縁膜５，７，９のエッチングを抑制（防止）しながら、犠牲パターン６，６ａを選択的にエッチングする必要がある。このため、絶縁膜５，７，９のエッチング速度よりも、犠牲パターン６，６ａのエッチング速度が高くなるような条件で、ステップＳ２ａの犠牲パターン６，６ａのウエットエッチングを行う。犠牲パターン６，６ａをシリコン膜（多結晶シリコン膜）により形成することで、ステップＳ２ａにおいて、絶縁膜５，７，９のエッチングを抑制（防止）しながら、犠牲パターン６，６ａを選択的にエッチングすることができる。また、犠牲パターン６，６ａを金属材料などにより形成することもでき、この場合は、ステップＳ２ａの犠牲パターン６，６ａのウエットエッチングに用いるエッチング液を、金属材料の種類に合わせて選択して、絶縁膜５，７，９のエッチングを抑制（防止）しながら犠牲パターン６，６ａを選択的にエッチングすればよい。

次に、本実施の形態の半導体装置（半導体チップ１）を、例えば超音波エコー診断装置に適用した場合について説明する。

超音波エコー診断装置は、音波の透過性を利用し、外から見ることのできない生体内部を、可聴音領域を越えた超音波を用いてリアルタイムで画像化して目視可能にした医療用診断装置である。この超音波エコー診断装置のプローブ（探触子）を図２３に示す。

プローブ３０は、超音波の送受信部である。図２３に示されるように、プローブ３０を形成するプローブケース３０ａの先端面には上記半導体チップ１がその第１主面（複数の振動子２０の形成面）を外部に向けた状態で取り付けられている。さらに、この半導体チップ１の第１主面側には、音響レンズ３０ｂが取り付けられている。

超音波診断に際しては、上記プローブ３０の先端（音響レンズ３０ｂ側）を体表（体の表面）に当てた後、これを徐々に微少位置ずつずらしながら走査する。この時、体表に当てたプローブ３０から生体内に数ＭＨｚの超音波パルスを送波し、音響インピーダンスの異なる組織境界からの反射波（反響またはエコー）を受波する。これにより、生体組織の断層像を得て、対象に関する情報を知ることができるようになっている。超音波を送波してから受波するまでの時間間隔によって反射体の距離情報が得られる。また、反射波のレベルまたは外形から反射体の存在または質に関する情報が得られる。

このような超音波エコー診断装置のプローブ３０に本実施の形態の半導体チップ１を用いることにより、プローブ３０の性能や信頼性を向上させることができる。

（実施の形態２）
図２４は、本実施の形態の半導体装置の要部断面図（ＴＲＧ領域ＴＡ１の要部断面図）であり、図２５および図２６は、本実施の形態の半導体装置の製造工程中の要部平面図である。図２４は、上記実施の形態１の図５に対応し、図２５および図２６は、上記実施の形態１の図２０および図２１にそれぞれ対応するものである。

本実施の形態の半導体装置の構造は、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２（犠牲パターン６ａ）の上部（上方）に、上部電極配線Ｍ１と同層の金属層（ここでは積層膜８）からなるダミーの上部電極Ｍ１Ｅ２を形成したこと以外は、上記実施の形態１と同様であるので、ここではその説明は省略する。従って、本実施の形態の半導体装置のセンサ領域ＳＡの構造は、上記実施の形態１と同様である。また、本実施の形態の半導体装置の製造工程は、ＴＥＧ領域ＴＡ１の犠牲パターン６ａの上部（上方）に、上部電極配線Ｍ１と同層の金属層（ここでは積層膜８）からなるダミーの上部電極Ｍ１Ｅ２を形成すること以外は、上記実施の形態１と同様である。

上記実施の形態１では、上記図５のようにＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２（犠牲パターン６ａ）全体の上部（上方）に、上部電極配線Ｍ１と同層の金属膜を形成していなかった。それに対して、本実施の形態では、図２４に示されるように、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２（犠牲パターン６ａ）の一部の上部（上方）に、上部電極配線Ｍ１と同層の金属層（ここでは積層膜８）からなるダミーの上部電極Ｍ１Ｅ２を形成している。上部電極配線Ｍ１とダミーの上部電極Ｍ１Ｅ２とは、半導体基板１Ｓ上（の絶縁膜２上）に形成され、パターン化（パターニング）された同層の導体層（ここでは積層膜８）からなる。

本実施の形態では、上部電極配線Ｍ１を形成するための積層膜８のパターニング工程（上記図１１〜図１２にかけての工程）において、ＴＥＧ領域ＴＡ１の犠牲パターン６ａの上部にも積層膜８がダミーの上部電極Ｍ１Ｅ２として残るように、積層膜８をパターニングする。このため、図２５に示されるように、センサ領域ＳＡの犠牲パターン６の上部に上部電極配線Ｍ１が形成されるとともに、ＴＥＧ領域ＴＡ１の犠牲パターン６ａの上部に、ダミーの上部電極Ｍ１Ｅ２が形成される。但し、犠牲パターン６ａの全部がダミーの上部電極Ｍ１Ｅ２で覆われてしまうと、ダミーの上部電極Ｍ１Ｅ２が邪魔して、上記ステップＳ２ｃの工程でＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察できなくなるので、本実施の形態では、犠牲パターン６ａが部分的にダミーの上部電極Ｍ１Ｅ２で覆われるようにし、特に、犠牲パターン６ａのうち、その犠牲パターン６ａに達する孔１０ａから最も離れた位置４２ａの上部には、ダミーの上部電極Ｍ１Ｅ２が形成されていないようにする。従って、本実施の形態の半導体装置は、ダミーの空洞部ＶＲ２が部分的にダミーの上部電極Ｍ１Ｅ２で覆われており、特に、ダミーの空洞部ＶＲ２のうち、そのダミーの空洞部ＶＲ２に達する孔１０ａから最も離れた位置４２ａの上部には、ダミーの上部電極Ｍ１Ｅ２が形成されていない。

図２５および図２６では、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）上にダミーの上部電極Ｍ１Ｅ２を形成しているが、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうちの孔１０ａから最も離れた位置４２ａに相当する犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の中央部の上方の位置において、ダミーの上部電極Ｍ１Ｅ２に窓部（開口部）４１を設けて、そこにダミーの上部電極Ｍ１Ｅ２（積層膜８）が存在しないようにしている。これにより、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうち、その犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達する孔１０ａから最も離れた位置４２ａの上部に窓部４１を設けて、ダミーの上部電極Ｍ１Ｅ２が形成されていないようにすることができる。

例えば、図２５および図２６において、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の外接円直径を５０μｍ程度とし、孔１０ａ間の距離を４６μｍ程度とし、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の中央部の上部のダミーの上部電極Ｍ１Ｅ２の外接円直径を３５μｍ程度とし、ダミーの上部電極Ｍ１Ｅ２における窓部４１の直径を５μｍ程度とすることができる。

図２５の状態から、上記ステップＳ２においてウエットエッチングにより犠牲パターン６，６ａを選択的に除去することで、図２６のように、犠牲パターン６，６ａが存在していた領域に、空洞部ＶＲ１およびダミーの空洞部ＶＲ２が形成される。

上記ステップＳ２ａで孔１０，１０ａを通じて犠牲パターン６，６ａを選択的にウエットエッチングした際に犠牲パターン６，６ａにエッチング残りが生じた場合、上記ステップＳ２ｃでＴＥＧ領域ＴＡ１における犠牲パターン６ａのエッチング状態を観察した際に、ダミーの上部電極Ｍ１Ｅ２の窓部４１から、犠牲パターン６ａのエッチング残りが観察される。このため、上記ステップＳ２ｄで犠牲パターン６ａのエッチング量が不足であると判断することができる。この場合には、センサ領域ＳＡで犠牲パターン６のエッチング残りが有ると推定されるので、上記ステップＳ２ａ〜Ｓ２ｄの工程を繰り返して、センサ領域ＳＡで犠牲パターン６のエッチング残りを無くすことができる。

一方、上記ステップＳ２ａで孔１０，１０ａを通じて犠牲パターン６，６ａを選択的にウエットエッチングした際に犠牲パターン６，６ａにエッチング残りが生じなかった場合、上記ステップＳ２ｃでＴＥＧ領域ＴＡ１における犠牲パターン６ａのエッチング状態を観察した際に、ダミーの上部電極Ｍ１Ｅ２の窓部４１から、犠牲パターン６ａが観察されない。このため、上記ステップＳ２ｄで犠牲パターン６ａのエッチング量が十分であると判断することができる。この場合には、センサ領域ＳＡで犠牲パターン６のエッチング残りが無いと推定されるので、半導体基板（半導体ウエハ）１Ｓを上記ステップＳ３の工程に送ることができる。

ステップＳ２ａでは、孔１０，１０ａを通じて犠牲パターン６，６ａをウエットエッチングするので、犠牲パターン６，６ａは孔１０，１０ａから近い領域からエッチングされていく。このため、犠牲パターン６ａは、その犠牲パターン６ａに達するように形成されている孔１０ａから最も離れた位置４２ａが、最後にエッチングされることになる。従って、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達するように形成されている孔１０ａから最も離れた位置４２ａで犠牲パターン６ａのエッチング残りが生じているか否かを観察できるようにすることが、犠牲パターン６ａのエッチング残りが発生しているか否かを判断するために必要である。すなわち、犠牲パターン６ａのうち、その犠牲パターン６ａに達するように形成されている孔１０ａから最も離れた位置４２ａ（図２５および図２６の場合は犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の中心部に対応）に犠牲パターン６ａのエッチング残りが生じていなければ、犠牲パターン６ａは全て除去され、エッチング残りが無いことを確認することができる。

このため、本実施の形態では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａの上部に上部電極配線Ｍ１と同層の金属層からなるダミーの上部電極Ｍ１Ｅ２を形成するが、犠牲パターン６ａのうち、その犠牲パターン６ａに達する孔１０ａから最も離れた位置４２ａの上部に、窓部４１を設けるなどしてダミーの上部電極Ｍ１Ｅ２が形成されていないようにする。従って、製造された本実施の形態の半導体チップ（半導体装置）においては、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２の上部に上部電極配線Ｍ１と同層の金属層（ここでは積層膜８）からなるダミーの上部電極Ｍ１Ｅ２が形成されているが、ダミーの空洞部ＶＲ２のうち、そのダミーの空洞部ＶＲ２に達する孔１０ａから最も離れた位置４２ａの上部に、窓部４１を設けるなどしてダミーの上部電極Ｍ１Ｅ２が形成されていない状態となっている。これにより、上記ステップＳ２ａで犠牲パターン６ａが全て除去されてエッチング残りが無い状態となったことを、上記ステップＳ２ｃで確認することができるようになる。ＴＥＧ領域ＴＡ１の犠牲パターン６ａにエッチング残りが無いことを確認することにより、センサ領域ＳＡで犠牲パターン６のエッチング残りが無いと推定できるので、センサ領域ＳＡでの犠牲パターン６のエッチング残りが無いと推定される状態で、半導体基板（半導体ウエハ）１Ｓを次工程（絶縁膜１１の形成工程）に送ることができる。これにより、センサ領域ＳＡでの犠牲パターン６のエッチング残りを防止して、センサ領域ＳＡで空洞部ＶＲ１を的確に形成することができる。このため、半導体装置の製造歩留まりを向上させることができる。また、半導体装置の性能や信頼性を向上させることができる。

なお、上記実施の形態１の場合は、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の上部に、上部電極配線Ｍ１と同層の金属層を全く形成していないので、犠牲パターン６ａのエッチング状態をより詳しく観察でき、また、犠牲パターン６ａのエッチングの途中の状態をより細かく識別することができるようになる。

従って、本実施の形態のように、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）上にダミーの上部電極Ｍ１Ｅ２を形成するにしても、少なくとも、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうち、孔１０ａから最も離れた位置４２ａの上部には、上部電極配線Ｍ１と同層の金属層（ダミーの上部電極Ｍ１Ｅ２）が形成されていないようにすることが必要である。そして、犠牲パターン６ａのエッチング状態をより詳細に識別できるようにするには、上記実施の形態１のように、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の上部に上部電極配線Ｍ１と同層の金属層（導体層）が形成されていないようにすることが好ましい。上記実施の形態１では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうち、孔１０ａから最も離れた位置の上部だけでなく、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）全体上に、上部電極配線Ｍ１と同層の金属層（ダミーの上部電極Ｍ１Ｅ２）が形成されていない。

（実施の形態３）
図２７および図２８は、本実施の形態の半導体装置の製造工程中の要部平面図であり、それぞれ上記実施の形態１の図２０および図２１に対応するものである。

上記実施の形態１では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａの平面形状および寸法は、センサ領域ＳＡの犠牲パターン６の平面形状および寸法と実質的に同じに形成され、それによって、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２の平面形状および寸法は、センサ領域ＳＡの空洞部ＶＲ１の平面形状および寸法と実質的に同じに形成されていた。それに対して、本実施の形態では、図２７に示されるように、ＴＥＧ領域ＴＡ１の犠牲パターン６ａの平面形状は、センサ領域ＳＡの犠牲パターン６の平面形状と相似形状であり、ＴＥＧ領域ＴＡ１の犠牲パターン６ａの方がセンサ領域ＳＡの犠牲パターン６よりも大きい平面寸法を有している。このため、図２８に示されるように、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２の平面形状は、センサ領域ＳＡの空洞部ＶＲ１の平面形状と相似形状であり、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２の方がセンサ領域ＳＡの空洞部ＶＲ１よりも大きい平面寸法を有している。すなわち、上記実施の形態１では、空洞部ＶＲ１とダミーの空洞部ＶＲ２とは、平面形状が同じ（平面形状および寸法が同じ）であったのに対して、本実施の形態では、空洞部ＶＲ１とダミーの空洞部ＶＲ２とは、平面形状が相似で、空洞部ＶＲ１よりもダミーの空洞部ＶＲ２が大きくなっている。

図２７および図２８に示されるように、犠牲パターン６（空洞部ＶＲ１）に対する孔１０の相対的な形成位置と、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に対する孔１０ａの相対的な形成位置とは、実質的に同じである。すなわち、犠牲パターン６（空洞部ＶＲ１）と犠牲パターン６ａ（ダミーの空洞部ＶＲ２）とは、孔１０，１０ａの形成位置を含めて、平面的に相似であるとみなすことができる。

図２７および図２８の場合は、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の外接円直径を、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）の外接円直径よりも大きくしている。そして、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達するように形成された孔１０ａ間の距離を、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）に達するように形成された孔１０間の距離よりも長くしている。例えば、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）の外接円直径を５０μｍ程度とし、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）に達するように形成された孔１０間の距離Ｄ_１を４６μｍ程度とし、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の外接円直径を６０μｍ程度とし、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達するように形成された孔１０ａ間の距離Ｄ_２を５６μｍ程度とすることができる。

センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）よりも大きな平面形状にＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）を形成したこと以外は、本実施の形態の半導体装置の構造は、上記実施の形態１と同様であるので、ここではその説明は省略する。従って、本実施の形態の半導体装置のセンサ領域ＳＡの構造は、上記実施の形態１と同様である。また、本実施の形態の半導体装置の製造工程は、上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。

本実施の形態では、センサ領域ＳＡの犠牲パターン６と、ＴＥＧ領域ＴＡ１の犠牲パターン６ａとを、平面形状を相似にし、センサ領域ＳＡの犠牲パターン６よりもＴＥＧ領域ＴＡ１の犠牲パターン６ａの方が、平面形状が大きくなるようにする。これにより、センサ領域ＳＡの犠牲パターン６における孔１０から最も離れた位置４２（第１の位置）から、その位置４２（第１の位置）に最も近い孔１０までの距離Ｄ_３（第１の距離）よりも、ＴＥＧ領域ＴＡ１の犠牲パターン６ａにおける孔１０ａから最も離れた位置４２ｂ（第２の位置）から、その位置４２ｂ（第２の位置）に最も近い孔１０ａまでの距離Ｄ_４（第２の距離）の方が大きくなる（すなわちＤ_４＞Ｄ_３）。

従って、製造された本実施の形態の半導体装置においては、センサ領域ＳＡの空洞部ＶＲ１と、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２とは、平面形状が相似で、センサ領域ＳＡの空洞部ＶＲ１よりもＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２の方が、平面形状が大きくなっている。そして、センサ領域ＳＡの空洞部ＶＲ１における孔１０から最も離れた位置４２（第１の位置）から、その位置４２（第１の位置）に最も近い孔１０までの距離Ｄ_３（第１の距離）よりも、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２における孔１０ａから最も離れた位置４２ｂ（第２の位置）から、その位置４２ｂ（第２の位置）に最も近い孔１０ａまでの距離Ｄ_４（第２の距離）の方が大きくなっている（すなわちＤ_４＞Ｄ_３）。

なお、図２７および図２８のパターンの場合は、距離Ｄ_３はＤ_１／２に相当し、距離Ｄ_４はＤ_２／２に相当する。

上記ステップＳ２ａでは、孔１０，１０ａを通じて犠牲パターン６，６ａをウエットエッチングするので、犠牲パターン６，６ａは孔１０，１０ａから近い領域からエッチングされていく。このため、センサ領域ＳＡの犠牲パターン６は、孔１０から最も離れた位置４２が最後にエッチングされ、ＴＥＧ領域ＴＡ１の犠牲パターン６ａは、孔１０ａから最も離れた位置４２ｂが最後にエッチングされることになる。上記のように、距離Ｄ_３（第１の距離）よりも距離Ｄ_４（第２の距離）を大きく（Ｄ_４＞Ｄ_３）することで、上記ステップＳ２ａでセンサ領域ＳＡの犠牲パターン６を完全にエッチングするのに要する時間よりも、ＴＥＧ領域ＴＡ１の犠牲パターン６ａを完全にエッチングするのに要する時間を、長くすることができる。これにより、上記ステップＳ２ｃ，Ｓ２ｄでＴＥＧ領域ＴＡ１の犠牲パターン６ａにエッチング残りが生じていなければ、センサ領域ＳＡの犠牲パターン６ａにエッチング残りが生じていないと推定することの信頼性を、より高めることができる。このようにすることで、ＴＥＧ領域ＴＡ１の犠牲パターン６ａが完全に除去された時点で、センサ領域ＳＡの犠牲パターン６はオーバーエッチングされていることになり、センサ領域ＳＡの犠牲パターン６にエッチ残りが無いことがより高精度に確認できるようになる。従って、センサ領域ＳＡでの犠牲パターン６のエッチング残りを防止して、センサ領域ＳＡで空洞部ＶＲ１を、より的確に形成することができる。このため、半導体装置の製造歩留まりを向上させることができる。また、半導体装置の性能や信頼性を向上させることができる。

また、本実施の形態を上記実施の形態２と組み合わせることもでき、この場合、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２（犠牲パターン６ａ）の上部にダミーの上部電極Ｍ１Ｅ２を形成することができる。但し、この場合には、上記実施の形態２と同様に、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうち、その犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達する孔１０ａから最も離れた位置４２ｂの上部に、ダミーの上部電極Ｍ１Ｅ２が形成されていないようにする。

（実施の形態４）
図２９および図３０は、本実施の形態の半導体装置の製造工程中の要部平面図であり、それぞれ上記実施の形態１の図２０および図２１に対応するものである。

上記実施の形態１では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の平面形状および寸法は、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）の平面形状および寸法と実質的に同じであり、上記実施の形態２では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の平面形状は、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）の平面形状と相似であった。それに対して、本実施の形態では、図２９および図３０に示されるように、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の平面形状および寸法は、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）の平面形状および寸法と、同一でも相似でもなく、異なっている。本実施の形態では、図２９および図３０に示されるように、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）は、一方向に延在する平面形状を有しており、その端部近傍に孔１０ａが形成されている。

本実施の形態では、更に、ＴＥＧ領域ＴＡ１の犠牲パターン６ａの近傍に、目盛用パターン４３を形成する。このため、製造された本実施の形態の半導体装置においては、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２の近傍に、目盛用パターン４３が形成（配置）されている。目盛用パターン４３は、犠牲パターン６，６ａと同層の材料膜（上記犠牲膜６ｂ）のパターンにより形成されている。目盛用パターン４３は、上記ステップＳ２での犠牲パターン６ａのエッチング量を定量化するために設けられたものであり、規則的に（均等間隔で）配列したパターンである。

図２９および図３０の場合は、例えば、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）の外接円直径を５０μｍ程度とし、センサ領域ＳＡの犠牲パターン６（空洞部ＶＲ１）に達するように形成された孔１０間の距離Ｄ_１を４６μｍ程度とし、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の最大長（犠牲パターン６ａの延在方向に沿った長さＬ_１）を３１０μｍ程度とし、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の端部近傍に形成された孔１０ａから、その犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうち、その孔１０ａから最も離れた位置４２ｃまでの距離Ｄ_５を３００μｍ程度とすることができる。

ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の形状を変更し、かつ目盛用パターン４３を設けたこと以外は、本実施の形態の半導体装置の構造は、上記実施の形態１と同様であるので、ここではその説明は省略する。従って、本実施の形態の半導体装置のセンサ領域ＳＡの構造は、上記実施の形態１と同様である。また、本実施の形態の半導体装置の製造工程は、犠牲膜６ｂをフォトリソグラフィ法およびドライエッチング法を用いてパターニングする際に（すなわち図９から図１０にかけての工程で）、犠牲パターン６，６ａとともに目盛用パターン４３を形成すること以外は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。

本実施の形態では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａは、一方向に延在する平面形状を有しており、犠牲パターン６ａの端部近傍に、その犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達する孔１０ａが形成される。そして、センサ領域ＳＡの犠牲パターン６における孔１０から最も離れた位置４２（第１の位置）から、その位置４２（第１の位置）に最も近い孔１０までの距離Ｄ_３（第１の距離）よりも、ＴＥＧ領域ＴＡ１の犠牲パターン６ａにおける孔１０ａから最も離れた位置４２ｃ（第２の位置）から、その位置４２ｃ（第２の位置）に最も近い孔１０ａまでの距離Ｄ_５（第２の距離）の方が大きくなるようにする（すなわちＤ_５＞Ｄ_３）。

従って、製造された本実施の形態の半導体装置においては、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２は、一方向に延在する平面形状を有しており、ダミーの空洞部ＶＲ２の端部近傍に、そのダミーの空洞部ＶＲ２に達する孔１０ａが形成されている。そして、センサ領域ＳＡの空洞部ＶＲ１における孔１０から最も離れた位置４２（第１の位置）から、その位置４２（第１の位置）に最も近い孔１０までの距離Ｄ_３（第１の距離）よりも、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２における孔１０ａから最も離れた位置４２ｃ（第２の位置）から、その位置４２ｃ（第２の位置）に最も近い孔１０ａまでの距離Ｄ_５（第２の距離）の方が大きくなっている（すなわちＤ_５＞Ｄ_３）。

上記ステップＳ２ａでは、孔１０，１０ａを通じて犠牲パターン６，６ａをウエットエッチングするので、犠牲パターン６，６ａは孔１０，１０ａから近い領域からエッチングされていく。このため、センサ領域ＳＡの犠牲パターン６は、孔１０から最も離れた位置４２が最後にエッチングされ、ＴＥＧ領域ＴＡ１の犠牲パターン６ａは、孔１０ａから最も離れた位置４２ｃが最後にエッチングされることになる。上記のように、距離Ｄ_３（第１の距離）よりも距離Ｄ_５（第２の距離）を大きく（Ｄ_５＞Ｄ_３）することで、上記ステップＳ２ａでセンサ領域ＳＡの犠牲パターン６を完全にエッチングするのに要する時間よりも、ＴＥＧ領域ＴＡ１の犠牲パターン６ａを完全にエッチングするのに要する時間を、長くすることができる。これにより、上記ステップＳ２ｃ，Ｓ２ｄでＴＥＧ領域ＴＡ１の犠牲パターン６ａにエッチング残りが生じていなければ、センサ領域ＳＡの犠牲パターン６ａにエッチング残りが生じていないと推定することの信頼性を、より高めることができる。また、本実施の形態のように、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）を、一方向に延在する平面形状とし、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の端部近傍に孔１０ａを設けたことで、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング量をモニタリングできるようになり、センサ領域ＳＡでの犠牲パターン６のエッチング残りが無いことを、より高精度に推定（確認）できるようになる。

また、本実施の形態では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の近傍（隣）に、目盛用パターン４３が形成（配置）されているので、上記ステップＳ２ｃで観察した際に、犠牲パターン６ａのエッチング量を定量化することができる。このため、上記ステップＳ２ａのエッチング工程での犠牲パターン６ａのエッチング量を、上記ステップＳ２ｃで定量的に観察（判断）することができるので、犠牲パターン６ａのエッチング量が不足か十分かを上記ステップＳ２ｄで判断する際の精度（信頼性）を、より高めることができる。これにより、センサ領域ＳＡでの犠牲パターン６のエッチング残りをより的確に防止して、センサ領域ＳＡで空洞部ＶＲ１をより的確に形成することができる。このため、半導体装置の製造歩留まりを、より向上させることができる。また、半導体装置の性能や信頼性を、より向上させることができる。

また、本実施の形態を上記実施の形態２と組み合わせることもでき、この場合、ＴＥＧ領域ＴＡ１のダミーの空洞部ＶＲ２（犠牲パターン６ａ）の上部にダミーの上部電極Ｍ１Ｅ２を形成することができる。但し、この場合には、上記実施の形態２と同様に、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうち、その犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達する孔１０ａから距離Ｄ_３（第１の距離）よりも離れた位置の上部に、ダミーの上部電極Ｍ１Ｅ２が形成されていないようにする。

但し、本実施の形態では、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）を、一方向に延在する平面形状とすることで、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング量をモニタリングできるようにしているので、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の上部には、ダミーの上部電極Ｍ１Ｅ２に相当するものを形成しない方が、より好ましい。これにより、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態をより詳しく観察でき、また、犠牲パターン６ａのエッチングの途中の状態をより細かく識別することができるようになる。

（実施の形態５）
図３１〜図３４は、本実施の形態の半導体装置の製造工程中の要部平面図である。図３１は、上記実施の形態１の図２０の（ａ）に対応し、図３２は、上記実施の形態１の図２０の（ｂ）に対応し、図３３は、上記実施の形態１の図２１の（ａ）に対応し、図３４は、上記実施の形態１の図２１の（ｂ）に対応するものである。すなわち、図３１と図３３には、センサ領域ＳＡの要部平面図が示され、図３２と図３４には、ＴＥＧ領域ＴＡ１の要部平面図が示されている。また、図３１と図３２は、上記図２０と同様、上記図１４と同じ工程段階に対応し、図３３と図３４は、上記図２１と同様、上記図１５と同じ工程段階に対応する。

本実施の形態では、センサ領域ＳＡにおける孔１０と犠牲パターン６との配置パターン（相対的な位置関係）に複数種類が存在する場合に、上部電極配線Ｍ１と下部電極配線Ｍ０との交点に位置する振動子群（複数の振動子２０からなるグループ）を１セットとし、センサ領域ＳＡのこの１セットの犠牲パターン５１と同一種類（同形状）の犠牲パターン５１ａの１セットを、ＴＥＧ領域ＴＡ１に配置する。

すなわち、本実施の形態では、犠牲膜６ｂのパターニングの際に、犠牲パターン６が複数連結された犠牲パターン５１をセンサ領域ＳＡに形成し、犠牲パターン６ａが複数連結された犠牲パターン５１ａであって、上記犠牲パターン５１と同形状の犠牲パターン５１ａをＴＥＧ領域ＴＡ１に形成し、孔１０，１０ａを形成する際に、犠牲パターン５１に対する孔１０の位置（相対位置）と、犠牲パターン５１ａに対する孔１０ａの位置（相対位置）とを同じにする。

従って、製造された本実施の形態の半導体装置では、振動子２０（センサセル）をそれぞれ形成する空洞部ＶＲ１（第１空洞部）が複数連結された空洞部パターン５２（第１空洞部パターン）がセンサ領域ＳＡに形成され、ダミーの空洞部ＶＲ２（第２空洞部）が複数連結されたダミーの空洞部パターン５２ａ（第２空洞部パターン）であって、上記空洞部パターン５２と同形状のダミーの空洞部パターン５２ａがＴＥＧ領域ＴＡ１に形成されている。そして、空洞部パターン５２に対する孔１０（第１開口部）の位置（相対位置）と、ダミーの空洞部パターン５２ａに対する孔１０ａ（第２回後部）の位置（相対位置）とは、同じである。

例えば、図３１および図３３の場合、センサ領域ＳＡにおいて、孔１０と犠牲パターン６（空洞部ＶＲ１）との配置パターン（相対的な位置関係）は、タイプＡ、タイプＢ、タイプＣ、タイプＤおよびタイプＥの５種類が存在する。この５種類（タイプＡ〜Ｅ）の犠牲パターン６（空洞部ＶＲ１）が連結されて犠牲パターン５１（空洞部パターン５２）が形成されている。この犠牲パターン５１（空洞部パターン５２）は、センサ領域ＳＡにおいて上部電極配線Ｍ１と下部電極配線Ｍ０との交点に形成されている。そして、図３２および図３４に示されるように、この犠牲パターン５１（空洞部パターン５２）と同形状の犠牲パターン５１ａ（ダミーの空洞部パターン５２ａ）を、ＴＥＧ領域ＴＡ１に形成している。従って、犠牲パターン５１ａ（ダミーの空洞部パターン５２ａ）を構成する個々の犠牲パターン６ａ（ダミーの空洞部パターンＶＲ２）においては、孔１０ａと犠牲パターン６ａとの配置パターン（相対的な位置関係）は、タイプＡ、タイプＢ、タイプＣ、タイプＤおよびタイプＥの５種類が存在することになる。また、ＴＥＧ領域ＴＡ１の犠牲パターン５１ａ（ダミーの空洞部パターン５２ａ）の上部には、上部電極配線Ｍ１と同層の金属膜を形成していない。

それ以外は、本実施の形態の半導体装置の構造は、上記実施の形態１と同様であるので、ここではその説明は省略する。また、本実施の形態の半導体装置の製造工程は、上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。

図３１のように、センサ領域ＳＡにおいて、孔１０と犠牲パターン６との配置パターン（相対的な位置関係）が複数種類（ここではタイプＡ〜Ｅの５種類）が存在し、それら複数の犠牲パターン６が連結して犠牲パターン５１が形成されている。この犠牲パターン５１において、上記ステップＳ２ａでは、孔１０から近い領域から犠牲パターン５１がエッチングされていく。このため、犠牲パターン５１を構成する複数の犠牲パターン６は、タイプＡ〜Ｅ毎に、エッチングされ方が異なり、エッチングに要する時間も異なる。

このため、本実施の形態では、センサ領域ＳＡの犠牲パターン５１（空洞部パターン５２）と同形状の犠牲パターン５１ａ（ダミーの空洞部パターン５２ａ）をＴＥＧ領域ＴＡ１に形成し、犠牲パターン５１（空洞部パターン５２）に対する孔１０の位置（相対位置）と、犠牲パターン５１ａ（ダミーの空洞部パターン５２ａ）に対する孔１０ａの位置（相対位置）とを、同じにしている。これにより、ステップＳ２ａのエッチング工程での、センサ領域ＳＡの犠牲パターン５１のエッチング状態と、ＴＥＧ領域ＴＡ１の犠牲パターン５１ａのエッチング状態とを同じにすることができる。このため、上記ステップＳ２ｃでＴＥＧ領域の犠牲パターン５１ａのエッチング状態を観察することで、センサ領域ＳＡの犠牲パターン５１のエッチング状態を的確に推定することができ、犠牲パターン５１，５１ａ全体のエッチング状況を一目で確認できるようになる。従って、複数の犠牲パターン６が連結された犠牲パターン５１全体でエッチング残りを防止でき、センサ領域ＳＡで複数の空洞部ＶＲ１が連結された空洞部パターン５１を、より的確に形成することができる。このため、半導体装置の製造歩留まりを向上させることができる。また、半導体装置の性能や信頼性を向上させることができる。

但し、本実施の形態では、ＴＥＧ領域ＴＡ１に対して、上記実施の形態１〜４で必要とされる面積以上の面積を確保する必要がある。

（実施の形態６）
図３５は、本実施の形態の半導体装置の製造工程中の要部断面図（ＴＥＧ領域ＴＡ１の要部断面図）であり、図３６は、本実施の形態の半導体装置の要部断面図（ＴＥＧ領域ＴＡ１の要部断面図）である。図３６は、上記実施の形態１の図５に対応するものである。図３５は、図３６と同じ領域が示されているが、上記実施の形態１の図１４に対応する工程段階の要部平面図である。

上記実施の形態１では、ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの表面（すなわち振動子２０形成側の主面）側から、すなわち上記図１５の方向２１から、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察する。それに対して、本実施の形態では、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面１Ｓｂ（すなわち振動子２０形成側の主面とは反対側の主面）側から、すなわち図３５の矢印で示される方向６１から、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察する。

本実施の形態は、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面側から（すなわち図３５の方向６１から）ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察するので、半導体基板１Ｓを透過してＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察する必要がある。このため、本実施の形態では、半導体基板（半導体ウエハ）１Ｓは、透光性を有することが好ましい。本実施の形態では、例えば、石英基板などにより半導体基板（半導体ウエハ）１Ｓを構成することができる。半導体基板（半導体ウエハ）１Ｓが透光性を有することにより、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面側から、半導体基板１Ｓを透過して、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を的確に観察できるようになる。

また、上記実施の形態１では、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの表面側から（すなわち上記図１５の方向２１から）ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察するので、観察の邪魔にならないように、ＴＥＧ領域ＴＡ１において、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の上部に上部電極配線Ｍ１と同層の金属層を全く形成していなかった。

それに対して、本実施の形態では、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面側からＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察するので、観察の邪魔にならないように、図３５および図３６に示されるように、ＴＥＧ領域ＴＡ１において、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の下部に下部電極配線Ｍ０（下部電極Ｍ０Ｅ）と同層の金属層（上記ダミーの下部電極Ｍ０Ｅ２に相当するもの）を全く形成していない。これにより、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面側からＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察することが可能となる。

このため、上記ステップＳ２ｃにおいて、ＴＥＧ領域ＴＡ１の犠牲パターン６ａにエッチング残りが無いことを確認することにより、センサ領域ＳＡで犠牲パターン６のエッチング残りが無いと推定できるので、センサ領域ＳＡでの犠牲パターン６のエッチング残りが無いと推定される状態で、半導体基板（半導体ウエハ）１Ｓを次工程（絶縁膜１１の形成工程）に送ることができる。これにより、センサ領域ＳＡでの犠牲パターン６のエッチング残りを防止して、センサ領域ＳＡで空洞部ＶＲ１を的確に形成することができる。従って、半導体装置の製造歩留まりを向上させることができる。また、半導体装置の性能や信頼性を向上させることができる。

また、図３５および図３６は、ＴＥＧ領域ＴＡ１において、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の上部に、上部電極配線Ｍ１と同層の金属層（ダミーの上部電極Ｍ１Ｅ２）が形成されているが、その形成を省略することもできる。また、ＴＥＧ領域ＴＡ１において、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の上部にダミーの上部電極Ｍ１Ｅ２を形成する場合は、上記実施の形態２で形成したような窓部４１は、本実施の形態のダミーの上部電極Ｍ１Ｅ２には、形成してもしなくても良い。これは、本実施の形態では、半導体基板（半導体ウエハ）１Ｓの表面側からでなく裏面側から犠牲パターン６ａのエッチング状態を観察するため、ダミーの上部電極Ｍ１Ｅ２に窓部４１が有っても無くても、犠牲パターン６ａのエッチング状態を観察には問題ないためである。

本実施の形態の半導体装置のその他の構造は、上記実施の形態１と同様であるので、ここではその説明は省略する。従って、本実施の形態の半導体装置のセンサ領域ＳＡの構造は、上記実施の形態１と同様である。また、上記ステップＳ２ｃでＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察する方向が異なる以外は、本実施の形態の半導体装置の製造工程は、上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。

なお、本実施の形態では、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面側からＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察する際に、半導体基板（半導体ウエハ）１Ｓの表面側に形成するセンサ面（センサ領域ＳＡ）への異物の付着やキズの発生などの不良が生じるのを防止する必要が生じる。

また、本実施の形態を上記実施の形態３〜５と組み合わせることもできる。

（実施の形態７）
図３７は、本実施の形態の半導体装置の製造工程中の要部断面図（ＴＥＧ領域ＴＡ１の要部断面図）であり、図３８は、本実施の形態の半導体装置の要部断面図（ＴＥＧ領域ＴＡ１の要部断面図）である。図３７は、上記実施の形態６の図３５に対応するものであり、図３８は、上記実施の形態６の図３６に対応するものである。

本実施の形態のおいても、上記実施の形態６と同様に、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面１Ｓｂ側から、すなわち図３５の方向６１か、ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察する。このため、本実施の形態でも、上記実施の形態１と同様に、半導体基板（半導体ウエハ）１Ｓは、透光性を有することが好ましく、例えば、石英基板などにより半導体基板（半導体ウエハ）１Ｓを構成することができる。

しかしながら、実施の形態６では、ＴＥＧ領域ＴＡ１において、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の下部に下部電極配線Ｍ０（下部電極Ｍ０Ｅ）と同層の金属層を全く形成していなかったのに対して、本実施の形態では、図３７および図３８に示されるように、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の下部に下部電極配線Ｍ０（下部電極Ｍ０Ｅ）と同層の金属層（ここではダミーの下部電極Ｍ０Ｅ２）を形成している。

但し、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）全体の下部にダミーの下部電極Ｍ０Ｅ２を設けた場合、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面側から（すなわち図３７の方向６１から）ＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察した際に、ダミーの下部電極Ｍ０Ｅ２が邪魔になって、犠牲パターン６ａのエッチング状態が観察できなくなる。

このため、本実施の形態では、ＴＥＧ領域ＴＡの犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の下部に下部電極配線Ｍ０と同層の金属層（ここでは積層膜３）からなるダミーの下部電極Ｍ０Ｅ２を形成するが、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうち、その犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達する孔１０ａから最も離れた位置の上部に、ダミーの下部電極Ｍ０Ｅ２が形成されていないようにする。例えば、図３７および図３８に示されるように、犠牲パターン６ａ（ダミーの空洞部ＶＲ２）のうち、その犠牲パターン６ａ（ダミーの空洞部ＶＲ２）に達する孔１０ａから最も離れた位置（上記図２５および図２６の位置４１ａに相当する位置）の下部において、ダミーの下部電極Ｍ０Ｅ２に窓部（開口部）６２を設けるなどして、そこにダミーの下部電極Ｍ０Ｅ２が存在しないようにする。

すなわち、上記実施の形態２では、上記ステップＳ２ｃにおいて半導体基板１Ｓの表面側から犠牲パターン６ａのエッチング状態を観察できるようにするためにダミーの上部電極Ｍ１Ｅ２に窓部４１を設けたように、本実施の形態では、上記ステップＳ２ｃにおいて半導体基板１Ｓの裏面側から犠牲パターン６ａのエッチング状態を観察できるようにするためにダミーの下部電極Ｍ０Ｅ２に窓部６２を設けている。

これにより、上記ステップＳ２ａで犠牲パターン６ａが全て除去されてエッチング残りが無い状態となったことを、上記ステップＳ２ｃで確認することができるようになる。ＴＥＧ領域ＴＡ１の犠牲パターン６ａにエッチング残りが無いことを確認することにより、センサ領域ＳＡで犠牲パターン６のエッチング残りが無いと推定できるので、センサ領域ＳＡでの犠牲パターン６のエッチング残りが無いと推定される状態で、半導体基板（半導体ウエハ）１Ｓを次工程（絶縁膜１１の形成工程）に送ることができる。これにより、センサ領域ＳＡでの犠牲パターン６のエッチング残りを防止して、センサ領域ＳＡで空洞部ＶＲ１を的確に形成することができる。このため、半導体装置の製造歩留まりを向上させることができる。また、半導体装置の性能や信頼性を向上させることができる。

なお、上記実施の形態６の場合は、ＴＥＧ領域ＴＡ１の犠牲パターン６ａ（ダミーの空洞部ＶＲ２）の下部に、下部電極配線Ｍ０と同層の金属層を全く形成していないので、犠牲パターン６ａのエッチング状態をより詳しく観察でき、また、犠牲パターン６ａのエッチングの途中の状態をより細かく識別することができるようになる。

また、本実施の形態では、ダミーの下部電極Ｍ０Ｅ２に窓部６２を設けているため、ダミーの下部電極Ｍ０Ｅ２の形成後に、窓部６２を酸化シリコン膜などからなる絶縁膜６３で埋め込んでダミーの下部電極Ｍ０Ｅ２の上面と絶縁膜６３の上面とを平坦化してから、絶縁膜５の形成工程を行う必要がある。それに対して、上記実施の形態６は、絶縁膜６３の埋め込みや平坦化工程が不要なので、製造プロセスが簡略化できる。

本実施の形態の半導体装置のその他の構造は、上記実施の形態６と同様であるので、ここではその説明は省略する。従って、本実施の形態の半導体装置のセンサ領域ＳＡの構造は、上記実施の形態１と同様である。また、上記ステップＳ２ｃでＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察する方向が異なる以外は、本実施の形態の半導体装置の製造工程は、上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。

このように、実施の形態６，７においても、センサ領域ＳＡに空洞部ＶＲ１（犠牲パターン６）を設けるだけでなく、センサ領域ＳＡ以外の領域（ここではＴＥＧ領域）にダミーの空洞部ＶＲ２（犠牲パターン６ａ）を設けている。しかしながら、上記実施の形態１，２では、ダミーの空洞部ＶＲ２のうち、孔１０ａから最も離れた位置の上部には、上部電極Ｍ１Ｅ（上部電極配線Ｍ１）と同層の導体層を形成しておらず、特に上記実施の形態１では、ダミーの空洞部ＶＲ２の上部には上部電極Ｍ１Ｅ（上部電極配線Ｍ１）と同層の導体層を形成していなかった。それに対して、実施の形態６，７は、ダミーの空洞部ＶＲ２のうち、孔１０ａから最も離れた位置の下部には、下部電極Ｍ０Ｅ（下部電極配線Ｍ０）と同層の導体層を形成しておらず、特に実施の形態７では、ダミーの空洞部ＶＲ２の下部には下部電極Ｍ０Ｅ（下部電極配線Ｍ０）と同層の導体層を形成していない。

なお、本実施の形態７においても、上記実施の形態６と同様に、上記ステップＳ２ｃにおいて、半導体基板（半導体ウエハ）１Ｓの裏面側からＴＥＧ領域ＴＡ１の犠牲パターン６ａのエッチング状態を観察する際に、半導体基板（半導体ウエハ）１Ｓの表面側に形成するセンサ面（センサ領域ＳＡ）への異物の付着やキズの発生などの不良が生じるのを防止する必要が生じる。

また、本実施の形態を上記実施の形態３〜５と組み合わせることもできる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である超音波センサを有する半導体装置およびその製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えば圧力センサやマイクロフォン等のような電極間に空洞部を持つ他のセンサを有する半導体装置およびその製造方法にも適用できる。

本発明は、例えば、ＭＥＭＳ技術を用いたセンサを有する半導体装置およびその製造技術に適用して好適なものである。

本発明の一実施の形態の半導体装置を構成する半導体チップの全体平面図である。 図１の半導体チップの要部拡大平面図である。 図１の半導体チップの要部拡大平面図である。 図２のＸ１−Ｘ１線の断面図である。 図３のＸ１−Ｘ１線の断面図である。 本発明の一実施の形態の半導体装置の製造工程中における要部断面図である。 図６に続く半導体装置の製造工程中における要部断面図である。 図７に続く半導体装置の製造工程中における要部断面図である。 図８に続く半導体装置の製造工程中における要部断面図である。 図９に続く半導体装置の製造工程中における要部断面図である。 図１０に続く半導体装置の製造工程中における要部断面図である。 図１１に続く半導体装置の製造工程中における要部断面図である。 図１２に続く半導体装置の製造工程中における要部断面図である。 図１３に続く半導体装置の製造工程中における要部断面図である。 図１４に続く半導体装置の製造工程中における要部断面図である。 図１５に続く半導体装置の製造工程中における要部断面図である。 図１６に続く半導体装置の製造工程中における要部断面図である。 本発明の一実施の形態の半導体装置の製造工程の一部の製造プロセスフロー図である。 本発明の一実施の形態の半導体装置の製造工程の一部のより詳細な製造プロセスフロー図である。 本発明の一実施の形態の半導体装置の製造工程中における要部平面図である。 本発明の一実施の形態の半導体装置の製造工程中における要部平面図である。 ＴＥＧ領域の犠牲パターンのエッチング状態を示す平面図である。 本発明の一実施の形態である半導体装置を適用した超音波エコー診断装置のプローブの説明図である。 本発明の実施の形態２の半導体装置の要部断面図である。 本発明の実施の形態２の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態２の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態３の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態３の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態４の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態４の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態５の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態５の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態５の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態５の半導体装置の製造工程中の要部平面図である。 本発明の実施の形態６の半導体装置の製造工程中の要部断面図である。 本発明の実施の形態５の半導体装置の要部断面図である。 本発明の実施の形態６の半導体装置の製造工程中の要部断面図である。 本発明の実施の形態５の半導体装置の要部断面図である。

符号の説明

１ 半導体チップ
１Ｓ 半導体基板
２ 絶縁膜
３ 積層膜
３ａ 窒化チタン膜
３ｂ アルミニウム膜
３ｃ 窒化チタン膜
５ 絶縁膜
６，６ａ 犠牲パターン
６ｂ 犠牲膜
７ 絶縁膜
８ 積層膜
８ａ 窒化チタン膜
８ｂ アルミニウム膜
８ｃ 窒化チタン膜
９ 絶縁膜
１０，１０ａ 孔
１１ 絶縁膜
１２ａ，１２ｂ 開口部
１３ 絶縁膜
１４ａ，１４ｂ 開口部
２０ 振動子
２０ａ ダミーの振動子
２１ 方向
３０ プローブ
３０ａ プローブケース
３０ｂ 音響レンズ
４１ 窓部
４２，４２ａ，４２ｂ，４２ｃ 位置
４３ 目盛用パターン
５１，５１ａ 犠牲パターン
５２ 空洞部パターン
５２ａ ダミーの空洞部パターン
６１ 方向
ＢＰ１，ＢＰ２ ボンディングパッド
Ｄ_１，Ｄ₂，Ｄ_３，Ｄ_４，Ｄ_５ 距離
Ｌ_１ 長さ
Ｍ０ 下部電極配線
Ｍ０Ｅ 下部電極
Ｍ０Ｅ２ ダミーの下部電極
Ｍ１ 上部電極配線
Ｍ１Ｃ 連結部
Ｍ１Ｅ 上部電極
Ｍ１Ｅ２ ダミーの上部電極
ＳＡ 領域
ＳＷ サイドウォール
ＴＡ１ ＴＥＧ領域
ＶＲ１ 空洞部
ＶＲ２ ダミーの空洞部

Claims (22)

1. 複数のセンサセルが形成されたセンサ領域を主面に有する半導体装置であって、
   半導体基板と、
   前記半導体基板上に形成された第１絶縁膜と、
   前記第１絶縁膜上に形成された第２絶縁膜と、
   前記第２絶縁膜上に形成され、パターン化された第１導体層と、
   前記第２絶縁膜上に前記第１導体層を覆うように形成された第３絶縁膜と、
   前記第３絶縁膜上に形成された第４絶縁膜と、
   を有し、
   前記複数のセンサセルの各々は、前記センサ領域に、
   前記第１絶縁膜と前記第２絶縁膜との間に形成された第１空洞部と、
   前記第１導体層からなり、前記第１空洞部の上部に形成された第１電極と、
   を有しており、
   前記第２および第３絶縁膜には、前記第２および第３絶縁膜を貫通して前記第１空洞部に達する第１開口部が形成され、
   前記第１開口部は前記第４絶縁膜によって塞がれており、
   前記半導体装置の前記主面のうちの前記センサ領域以外の第１領域に、前記第１絶縁膜と前記第２絶縁膜との間に形成された第２空洞部を有し、
   前記第２および第３絶縁膜には、前記第２および第３絶縁膜を貫通して前記第２空洞部に達する第２開口部が形成され、
   前記第２開口部は前記第４絶縁膜によって塞がれており、
   前記第２空洞部のうち、前記第２開口部から最も離れた位置の上部には、前記第１導体層が形成されていないことを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記半導体基板上に形成され、パターン化された第２導体層を更に有し、
   前記第１絶縁膜は、前記半導体基板上に前記第２導体層を覆うように形成されており、
   前記複数のセンサセルの各々は、前記センサ領域において、前記第２導体層からなり、前記第１空洞部の下部に形成された第２電極を更に有していることを特徴とする半導体装置。
3. 請求項２記載の半導体装置において、
   前記第２空洞部の下部に前記第２導体層が形成されていることを特徴とする半導体装置。
4. 請求項１記載の半導体装置において、
   前記第２空洞部の上部に前記第１導体層が形成されていないことを特徴とする半導体装置。
5. 請求項１記載の半導体装置において、
   前記第１空洞部と前記第２空洞部は、厚みが同じであることを特徴とする半導体装置。
6. 請求項２記載の半導体装置において、
   前記複数のセンサセルの各々は、前記第１電極と、前記第２電極と、前記第１電極および前記第２電極間の前記第１絶縁膜、前記第１空洞部および前記第２絶縁膜により形成される可変容量センサであることを特徴とする半導体装置。
7. 請求項１記載の半導体装置において、
   前記第２空洞部は、センサとして使用しない空洞部であることを特徴とする半導体装置。
8. 請求項１記載の半導体装置において、
   前記第１空洞部と前記第２空洞部は、平面形状が同じであることを特徴とする半導体装置。
9. 請求項８記載の半導体装置において、
   前記第１空洞部に対する前記第１開口部の位置と、前記第２空洞部に対する前記第２開口部の位置とが、同じであることを特徴とする半導体装置。
10. 請求項１記載の半導体装置において、
    前記第１空洞部における前記第１開口部から最も離れた第１の位置から、前記第１の位置に最も近い前記第１開口部までの第１の距離よりも、前記第２空洞部における前記第２開口部から最も離れた第２の位置から、前記第２の位置に最も近い前記第２開口部までの第２の距離の方が大きいことを特徴とする半導体装置。
11. 請求項１０記載の半導体装置において、
    前記第１空洞部と前記第２空洞部は、平面形状が相似で、前記第１空洞部よりも前記第２空洞部が大きいことを特徴とする半導体装置。
12. 請求項１０記載の半導体装置において、
    前記第２空洞部は、一方向に延在する平面形状を有しており、その端部近傍に前記第２開口部が形成されていることを特徴とする半導体装置。
13. 請求項１２記載の半導体装置において、
    前記第２空洞部の近傍に形成された目盛用パターンを更に有することを特徴とする半導体装置。
14. 請求項１記載の半導体装置において、
    前記センサセルをそれぞれ形成する第１空洞部が複数連結された第１空洞部パターンが前記センサ領域に形成され、
    前記第２空洞部が複数連結された第２空洞部パターンであって、前記第１空洞部パターンと同形状の前記第２空洞部パターンが前記第１領域に形成され、
    前記第１空洞部パターンに対する前記第１開口部の位置と、前記第２空洞部パターンに対する前記第２開口部の位置とが、同じであることを特徴とする半導体装置。
15. 複数のセンサセルが形成されたセンサ領域を主面に有する半導体装置であって、
    半導体基板と、
    前記半導体基板上に形成され、パターン化された第２導体層と、
    前記半導体基板上に、前記第２導体層を覆うように形成された第１絶縁膜と、
    前記第１絶縁膜上に形成された第２絶縁膜と、
    前記第２絶縁膜上に形成され、パターン化された第１導体層と、
    前記第２絶縁膜上に前記第１導体層を覆うように形成された第３絶縁膜と、
    前記第３絶縁膜上に形成された第４絶縁膜と、
    を有し、
    前記複数のセンサセルの各々は、前記センサ領域に、
    前記第２導体層により形成された第２電極と、
    前記第１導体層により、前記第２電極に対向するように形成された第１電極と、
    前記第１電極および前記第２電極の間で、前記第１絶縁膜と前記第２絶縁膜との間に形成された第１空洞部と、
    を有しており、
    前記第２および第３絶縁膜には、前記第２および第３絶縁膜を貫通して前記第１空洞部に達する第１開口部が形成され、
    前記第１開口部は前記第４絶縁膜によって塞がれており、
    前記半導体装置の前記主面のうちの前記センサ領域以外の第１領域に、前記第１絶縁膜と前記第２絶縁膜との間に形成された第２空洞部を有し、
    前記第２および第３絶縁膜には、前記第２および第３絶縁膜を貫通して前記第２空洞部に達する第２開口部が形成され、
    前記第２開口部は前記第４絶縁膜によって塞がれており、
    前記第２空洞部のうち、前記第２開口部から最も離れた位置の下部には、前記第２導体層が形成されていないことを特徴とする半導体装置。
16. 請求項１５記載の半導体装置において、
    前記第２空洞部の下部に前記第２導体層が形成されていないことを特徴とする半導体装置。
17. 請求項１６記載の半導体装置において、
    前記半導体基板は、透光性を有することを特徴とする半導体装置。
18. 複数のセンサセルが形成されたセンサ領域を主面に有する半導体装置の製造方法であって、
    （ａ）半導体基板上に第１絶縁膜を形成する工程、
    （ｂ）前記第１絶縁膜上に、空洞部形成用の犠牲パターンを形成する工程、
    （ｃ）前記第１絶縁膜上に、前記犠牲パターンを覆うように第２絶縁膜を形成する工程、
    （ｄ）前記第２絶縁膜上に、パターン化された第１導体層を形成する工程、
    （ｅ）前記第２絶縁膜上に、前記第１導体層を覆うように第３絶縁膜を形成する工程、
    （ｆ）前記第２および第３絶縁膜に、前記犠牲パターンの一部を露出するような開口部を形成する工程、
    （ｇ）前記開口部を通じて、前記犠牲パターンを選択的にエッチングすることにより、前記第１絶縁膜と前記第２絶縁膜との間に空洞部を形成する工程、
    （ｈ）前記（ｇ）工程後、前記第３絶縁膜上に、前記開口部を塞ぐように第４絶縁膜を形成する工程、
    を有し、
    前記複数のセンサセルの各々は、前記センサ領域に、
    前記空洞部と、
    前記第１導体層からなり、前記空洞部の上部に設けられた第１電極と、
    を有しており、
    前記（ｂ）工程では、前記犠牲パターンのうちの第１犠牲パターンを前記センサ領域に、前記犠牲パターンのうちの第２犠牲パターンを前記センサ領域以外の第１領域に形成し、
    前記（ｆ）工程では、前記第２および第３絶縁膜に、前記第１犠牲パターンの一部を露出するような第１開口部と前記第２犠牲パターンの一部を露出するような第２開口部とを形成し、
    前記（ｇ）工程では、前記第１および第２開口部を通じて前記第１および第２犠牲パターンを選択的にエッチングした後、前記第１領域の前記第２犠牲パターンのエッチング状態を観察することを特徴とする半導体装置の製造方法。
19. 請求項１８記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記第２犠牲パターンのうち、前記第２開口部から最も離れた位置の上部には、前記第１導体層が形成されないことを特徴とする半導体装置の製造方法。
20. 請求項１８記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記第２犠牲パターンの上部には、前記第１導体層が形成されないことを特徴とする半導体装置の製造方法。
21. 請求項１８記載の半導体装置の製造方法において、
    前記空洞部のうち、前記第１犠牲パターンのエッチングにより形成された第１空洞部は、前記センサセルを構成し、前記第２犠牲パターンのエッチングにより形成された第２空洞部は、センサとして使用しない空洞部であることを特徴とする半導体装置の製造方法。
22. 請求項１８記載の半導体装置の製造方法において、
    前記（ｇ）工程では、光学式顕微鏡を用いて前記第１領域の前記第２犠牲パターンのエッチング状態を観察することを特徴とする半導体装置の製造方法。

Images