JP6577653B2 - 超音波探触子およびその製造方法 - Google Patents

Description

本発明は、超音波探触子およびその製造方法に関し、特に、それに使用される超音波トランスデューサおよびその製造方法に適用して有効な技術に関する。

超音波トランスデューサを用いた超音波探触子は、超音波を送受信することにより、人体内の腫瘍の診断や建造物に発生した亀裂の検査などの様々な用途に用いられている。

これまでは、圧電体の振動を利用した超音波探触子が用いられてきたが、近年のＭＥＭＳ（Micro Electro Mechanical Systems）技術の進歩により、振動部をシリコン基板上に作製した容量検出型超音波トランスデューサ（ＣＭＵＴ：Capacitive Micromachined Ultrasonic Transducer）が開発されている。

このＣＭＵＴは、従来の圧電体を用いた超音波トランスデューサと比較して、使用できる超音波の周波数帯域が広い、あるいは、高感度であるなどの利点を有している。また、ＬＳＩ加工技術を用いて作製することができるので、微細加工が可能である利点も有している。

例えば、特許文献１の図２９には、ＣＭＵＴセルが記載されており、ＣＭＵＴセルは、下部電極１０３、下部電極１０３上の下層絶縁膜１０４、下層絶縁膜１０４上の上層絶縁膜１０６、下層絶縁膜１０４と上層絶縁膜１０６の間の空洞部１０５、および、上層絶縁膜１０６上の上部電極１０７を有している。

また、特許文献２の図１８には、ＣＭＵＴセルが記載されており、ＣＭＵＴセルは、下部電極１００８、下部電極１００８上の絶縁膜１０１０、下部電極１００８と絶縁膜１０１０の間の空洞部１００９、および、絶縁膜１０１０上の上部電極１０１１を有している。

国際公開第２００９／１５４０９１号 特開２００６−２１１１８５号公報

本願発明者が検討しているＣＭＵＴセルも上記特許文献１と同様の構造を有しているが、本願発明者の検討によって、以下の事実が明らかになった。

ＣＭＵＴセルでは、上部電極と下部電極間にバイアス電圧および駆動電圧信号を印加することでＣＭＵＴセルのメンブレンを振動させて、超音波を発信する。逆に受信時には、ＣＭＵＴに到達した超音波によってメンブレンが振動することで上部電極と下部電極間の静電容量が変化する。この静電容量の変化により受信した超音波を検出している。

近年、バイアス電圧の上昇に伴って、上部電極と下部電極間に印加される最大電界は、電極間の絶縁膜にＦＮ（Fowler Nordheim）トンネル電流が流れる電界に達している。後述するが、この電界により、例えば、電子は下層絶縁膜中を上層絶縁膜に向かって移動し、一部の電子が上層絶縁膜に捕獲されることにより、下層絶縁膜と上層絶縁膜の蓄積電荷量にアンバランスが生じる。その為、受診の際の超音波の検出精度が低下し、超音波に応じた電流信号の検出が正常に行えないことが判明した。

本発明は、超音波の検出精度を向上させた超音波探触子を提供する。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態における超音波探触子は、基板と、基板上に形成された第１電極と、第１電極上に形成された第１絶縁膜と、第１絶縁膜上に形成され、第１絶縁膜との間に空洞部を形成する第２絶縁膜と、第２絶縁膜上に形成された第２電極と、を有する。そして、空洞部は、第１電極と重なり、第２電極は、空洞部および第１電極と重なり、第２絶縁膜は、第１絶縁膜よりもリーク電流の高い絶縁膜とする。

一実施の形態によれば、ＣＭＵＴを有する超音波探触子において、超音波の検出精度を向上させることができる。

基本的なＣＭＵＴの構成例を示す断面図である。 ＣＭＵＴの上下電極間の静電容量と電圧の関係を示す図である。 本実施の形態の超音波探触子の要部断面図である。 本実施の形態のシリコンリッチ酸化膜のリーク電流特性を示すグラフである。 本実施の形態のシリコンリッチ酸化膜の屈折率を示すグラフである。 変形例の超音波探触子の要部断面図である。 本実施の形態の超音波探触子の製造工程中の要部断面図である。 図７に続く超音波探触子の製造工程中の要部断面図である。 図８に続く超音波探触子の製造工程中の要部断面図である。 図９に続く超音波探触子の製造工程中の要部断面図である。 図１０に続く超音波探触子の製造工程中の要部断面図である。 図１１に続く超音波探触子の製造工程中の要部断面図である。 図１２に続く超音波探触子の製造工程中の要部断面図である。 図１３に続く超音波探触子の製造工程中の要部断面図である。 図１４に続く超音波探触子の製造工程中の要部断面図である。 図１５に続く超音波探触子の製造工程中の要部断面図である。 本実施の形態の効果を示す図面である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
＜ＣＭＵＴの基本構造および動作＞

本実施の形態の超音波探触子は、ＣＭＵＴと呼ばれる構造を有しており、基板上には、複数のＣＭＵＴセルが設けられている。

図１を用いて、ＣＭＵＴの基本的な構造および動作を説明する。図１は、基本的なＣＭＵＴセルの断面構造を示している。基板１０１の上層に絶縁膜１０４ａを介して下部電極１０２が形成され、この下部電極１０２の上部に、下層絶縁膜１０４ｂおよび上層絶縁膜１０４ｃに囲まれた空洞部１０３が形成されている。空洞部１０３の上部には、上層絶縁膜１０４ｃを介して上部電極１０５が形成されており、上部電極１０５を覆うように絶縁膜１０４ｄが形成されており、空洞部１０３の上層の上層絶縁膜１０４ｃ、上部電極１０５、および、絶縁膜１０４ｄでメンブレン１０６が構成される。また、上部電極１０５、下部電極１０２、ならびに、下層絶縁膜１０４ｂ、空洞部１０３、および、上層絶縁膜１０４ｃからなる誘電体層、で可変容量素子が構成される。

上部電極１０５と下部電極１０２の間には、バイアス電圧源１０８、駆動電圧信号源１０９、および、スイッチ１１１が直列接続されている。また、上部電極１０５と下部電極１０２の間には、バイアス電圧源１０８、電流検出手段１１０、および、スイッチ１１２が直列接続されている。送信時には、スイッチ１１２をオフし、スイッチ１１１をオンする。そして、バイアス電圧（直流電圧）と駆動電圧信号（交流電圧）を、上部電極１０５と下部電極１０２の間に印加する。すると、上部電極１０５（正極）と下部電極１０２（負極）の間に静電気力が働き、メンブレン１０６が印加された駆動電圧信号の周波数で振動することで、超音波を発信する。

また、超音波を受信する場合は、スイッチ１１１をオフし、スイッチ１１２をオンする。メンブレン１０６の表面に到達した超音波の圧力により、メンブレン１０６が振動すると、空洞部１０３の幅（厚さ）が変化することで、可変容量素子の容量値が変化する。つまり、上部電極１０５と下部電極１０２との間の静電容量が変化することで、超音波に応じた電流信号が発生する。この電流信号を電流検出手段１１０で検出することにより受信した超音波を検出する。

超音波の送信効率および受信効率は、上部電極１０５と下部電極１０２との間に印加するバイアス電圧にも関係する。バイアス電圧を高くすることで、ＣＭＵＴのメンブレン１０６の振動エネルギーと電気エネルギーの変換効率が高くなるため、バイアス電圧が高くなる傾向にある。
＜改善の検討＞

上部電極１０５と下部電極１０２との間に印加するバイアス電圧が高くなることにより、上層絶縁膜１０４ｃおよび下層絶縁膜１０４ｂに印加される最大電界は５ＭＶ／ｃｍ以上となり、上下電極間の絶縁膜にＦＮ（Fowler Nordheim）トンネル電流が流れる電界に達している。上部電極１０５を正極、下部電極１０２を負極とした場合、電子は下層絶縁膜１０４ｂ中を上層絶縁膜１０４ｃに向かって移動し、一部の電子は、下層絶縁膜１０４ｂ中に捕獲され捕獲電子１０７ａとなる。また、一部の電子は、空洞部１０３の放電により上層絶縁膜１０４ｃ中へ注入され、上層絶縁膜１０４ｃ中に捕獲され捕獲電子１０７ｂとなる。

通常は、高エネルギーで加速された電子が衝突する上部電極（正極）１０５側の上層絶縁膜１０４ｃの捕獲電子１０７ｂの数が、下層電極（負極）１０３側の下層絶縁膜１０４ｂの捕獲電子１０７ａの数よりも多くなる。つまり、上層絶縁膜１０４ｃと下層絶縁膜１０４ｂの各々に捕獲される電子数にアンバランスが生じ、上層絶縁膜１０４ｃの蓄積電荷量が、下層絶縁膜１０４ｂの蓄積電荷量よりも多くなる。この主原因は、以下の通りである。つまり、空洞部１０３が放電していることで、高エネルギーで加速された電子が、上層絶縁膜１０４ｃに衝突する。そして、上層絶縁膜１０４ｃの表面部分（空洞部１０３側の表面部分）に新たな欠陥準位が生成され、その新たな準位に電子が次々と捕獲されるためである。深い準位に捕獲された捕獲電子１０７ｂは、正極である上部電極１０５にデトラップ（消失）され難く、上層絶縁膜１０４ｃの捕獲電子１０７ｂの量は増加し続けることとなる。つまり、下層絶縁膜１０４ｂに比べ、上層絶縁膜１０４ｃの蓄積電荷量が増大することとなる。

このように、上層絶縁膜１０４ｃと下層絶縁膜１０４ｂの各々に蓄積された電子数（電荷）にアンバランスが生じることで、電極間の静電容量が最小となる電圧がシフトし、超音波の検出精度が低下してしまうという問題が発生することが確認された。

図２は、ＣＭＵＴの上下電極間の静電容量と電圧（Ｖｄｃ）の関係を示す図である。グラフ（ａ）は、上層絶縁膜１０４ｃおよび下層絶縁膜１０４ｂに電荷が蓄積する前の初期状態であり、グラフ（ｂ）は、上層絶縁膜１０４ｃ側に蓄積した電荷が多い場合であり、グラフ（ｃ）は、下層絶縁膜１０４ｂ側に蓄積した電荷が多い場合である。グラフ（ｂ）では、電極間の最小電圧が、初期状態に比べ正側にシフトし、グラフ（ｃ）では、負側にシフトしている。なお、捕獲される電子数が増加しても、上層絶縁膜１０４ｃと下層絶縁膜１０４ｂの各々に蓄積された電子数が同数であれば電圧シフトは発生しない。

また、本願発明者の検討により、次の事実も明らかになった。メンブレンが振動する場合、最も上下の稼動範囲が大きい部分は空洞部１０３の中央部である。言い換えれば、この中央部分は、他の部分に比べ空洞高さが最大になる瞬間と最小になる瞬間がある。空洞高さが最小となった時，この領域に掛かる電界は最大になるため、前述の高エネルギーで加速された電子は、上層絶縁膜１０４ｃの一部に集中的に捕獲される。また、捕獲電子１０７ｂは、上層絶縁膜１０４ｃ中を横方向に移動することは出来ないので、上層絶縁膜１０４ｃの中央部は捕獲電子１０７ｂが集中的に分布する。この捕獲電子１０７ｂの自己電界で、空洞の中央部分は動作前に比べ凹部１０３ａのような形状に成り易い。

以下に、本実施の形態における技術的思想について説明する。

本実施の形態の超音波探触子は、複数のＣＭＵＴセルを有している。
＜実施の形態におけるＣＭＵＴセルの構成＞

本実施の形態における基本思想は、ＣＭＵＴセルにおいて、正極側の上層絶縁膜１０４ｃに蓄積される電子数（電荷量）を減少させて、負極側の下層絶縁膜１０４ｂに蓄積される電子数（電荷量）とバランスさせ、蓄積電荷量の差を許容範囲内に減少させるものである。具体的には、上層絶縁膜１０４ｃを、下層絶縁膜１０４ｂに比べてリーク電流が大きい膜とするものである。そして、リーク電流を異ならせるために、上層絶縁膜１０４ｃと下層絶縁膜１０４ｂとを、異なる膜厚、異なる膜質、または、その両者で構成するものである。

図３は、本実施の形態の超音波探触子の要部断面図である。具体的には、ＣＭＵＴセルの要部断面図である。図３に示すように、半導体基板（基板）３０１上に形成された酸化シリコン膜からなる絶縁膜３０２上にＣＭＵＴセルの下部電極１０２が配置されている。下部電極１０２の上層には酸化シリコン膜からなる下層絶縁膜３０３を介して空洞部１０３が配置されている。空洞部１０３は、下部電極１０２と重なるように配置されている。空洞部１０３を囲むように酸化シリコン膜からなる上層絶縁膜３０５が配置され、上層絶縁膜３０５の上層に上部電極１０５と、上部電極１０５を覆う絶縁膜３０６、３０８、および、３０９とが配置されている。上部電極１０５は、空洞部１０３および下部電極１０２と重なっている。なお、図３に示すＣＭＵＴセルも、図１の場合と同様に、上部電極１０３が正極として、下部電極１０２が負極として動作する。また、図示していないが、空洞部１０３の中央部には、図１と同様の凹部１０３ａが形成されている。上部電極１０５と、下部電極１０２と、その間に位置する、下層絶縁膜３０３、空洞部１０３、および、上層絶縁膜３０５からなる誘電体層と、で可変容量素子が構成される。また、メンブレン１０６は、上層絶縁膜３０５、上部電極１０５、ならびに、絶縁膜３０６、３０８、および、３０９で構成されている。

上部電極１０５と下部電極１０２は、金属導体層で形成されており、例えば、アルミニウム膜またはアルミニウム合金膜等を主導体膜とし、その上下に、例えば、窒化チタン膜または窒化タングステン膜等からなるバリア膜を配置した積層構造体からなる。

下層絶縁膜３０３を構成する酸化シリコン膜は、ＴＥＯＳ（tetraethoxysilane）を有機ソースガスとして用いてプラズマＣＶＤ（Chemical Vapor Deposition）法で形成したＰＴＥＯＳ膜であり、例えば、その膜厚を４００ｎｍとする。また、下層絶縁膜３０３は、モノシランガスと酸化性ガスを用いたプラズマＣＶＤ法で形成したＰＳｉＯ膜としてもよい。

上層絶縁膜３０５を構成する酸化シリコン膜は、リーク電流が大きいシリコンリッチ酸化膜とするのが好適であり、その膜厚は、下層絶縁膜３０３よりも薄い１００ｎｍとする。ここで、シリコンリッチ酸化膜とは、例えば、ＰＴＥＯＳ膜よりも膜中のシリコン組成比が大きい酸化シリコン膜を意味する。シリコンリッチ酸化膜は、ＳｉＯＸ（Ｘ＜１．８）、下層絶縁膜３０３として用いるＰＴＥＯＳ膜は、ＳｉＯＸ（１．９≦Ｘ≦２．０）と表すことができる。ここで、シリコン組成比とは、［Ｓｉ］／［Ｏ］を意味する。

図４は、本実施の形態のシリコンリッチ酸化膜のリーク電流特性を示すグラフである。ここでは、光学的膜厚を同じ膜厚としている。図５は、本実施の形態のシリコンリッチ酸化膜の屈折率を示すグラフである。ここでは、シリコンリッチ酸化膜を、ＳｉＨ４ガスおよびＮ２Ｏガスを用いたプラズマＣＶＤ法で形成した。図４および図５は、Ｎ_２Ｏガス流量を一定として、ＳｉＨ_４ガス流量を変化させて作製した多種のシリコンリッチ酸化膜のリーク電流特性と屈折率を示している。図５に示すように、モノシランガス流量が増加するにつれて膜中のシリコン含有量が増加するため、シリコンリッチ酸化膜の屈折率も増加している。図５において、ＰＴＥＯＳ膜の屈折率よりも高い屈折率を有する酸化シリコン膜が、シリコンリッチ酸化膜である。なお、屈折率は、Ｈｅ−Ｎｅレーザ（波長λ＝６３３ｎｍ）光源を用いたエリプソメトリ法で測定した。

図４に示すように、例えば、電界５．３ＭＶ／ｃｍの位置で比較すると、モノシラン（ＳｉＨ_４）ガス流量が６００ｃｃ以上のシリコンリッチ酸化膜のリーク電流は、ＰＴＥＯＳ膜のリーク電流よりも大きくなっている。モノシランガス流量が６００ｃｃのシリコンリッチ酸化膜の屈折率は、１．６より若干小さいが、ＰＴＥＯＳ膜の屈折率よりも大きい。つまり、図４および図５から、屈折率が１．６以上のシリコンリッチ酸化膜であれば、そのリーク電流が、ＰＴＥＯＳ膜のリーク電流よりも大きいことが分かる。また、屈折率が１．５以下の酸化シリコン膜は、リーク電流が小さい膜とも言える。そして、ＰＴＥＯＳ膜は、リーク電流が小さい膜に分類される。なお、シリコンリッチ酸化膜は、ＰＴＥＯＳ膜に比べ、希フッ酸に対するウェットエッチングレートが小さいという特徴を有している。

従って、リーク電流を増加せるために、上層絶縁膜３０５には、屈折率が１．６以上のシリコンリッチ酸化膜を用いることが好適である。言い換えると、上層絶縁膜３０５には、屈折率が１．６以上の酸化シリコン膜を用いることが好適である。

また、上層絶縁膜３０５の膜厚は、下層絶縁膜３０３の膜厚よりも薄くすることが好適である。上層絶縁膜３０５の膜厚を薄くすることで、よりリーク電流の高い膜とすることができる。また、下層絶縁膜３０３の膜厚を厚くすることにより、上層絶縁膜３０５の膜厚を薄くしても可変容量素子の耐圧を向上させることができる。

なお、上部電極１０５を正極とし、下部電極１０２を負極とする例で説明したが、上部電極１０５を負極とし、下部電極１０２を正極としても良い。その場合、上層絶縁膜３０５と下層絶縁膜３０３とを入れ替える必要がある。
＜実施の形態における特徴＞

空洞部１０３に対して、正極となる上部電極１０５側に位置する上層絶縁膜３０５を、負極となる下部電極１０２側に位置する下層絶縁膜３０３よりもリーク電流が大きい膜とする。つまり、相対的に、上層絶縁膜３０５は、リーク電流が大きい絶縁膜とし、下層絶縁膜３０３は、リーク電流が小さい絶縁膜とする。これにより、上層絶縁膜３０５に捕獲された電子を、容易に、正極である上部電極１０５にデトラップできる。つまり、上層絶縁膜３０５の蓄積電荷量が低減することで、上層絶縁膜３０５と下層絶縁膜３０３の蓄積電荷量のアンバランスを低減できるため、超音波の検出精度を向上することができる。

図１７は、本実施の形態のＣＭＵＴセルのストレス試験結果を示すグラフである。

ストレス条件は、以下のように設定する。図１に示したスイッチ１１１をオンさせ、バイアス電圧（直流電圧）１０８のみを印加し、メンブレンの上下が接触する直流電圧（コラプス電圧）を確認する。ストレス電圧条件は、バイアス電圧（直流電圧）と駆動電圧信号（交流電圧）の最大電圧をコラプス電圧で割った値が、１．１〜１．２になるように選択して印加する。

図１７（ｄ）に示すように、本実施の形態のＣＭＵＴセルでは、電極間の最小電圧シフト量（ΔＶｄｃ）が、最初は急激に増えるが、その後は一定に落ち着いている。上層絶縁膜３０５は、捕獲準位密度が大きく、捕獲準位のトラップ深さが浅い膜である。最初は、正極側である上層絶縁膜３０５に捕獲される蓄積電荷量が増加するが、すぐに、上層絶縁膜３０５に蓄積された電荷がデトラップされるため、一定以上は増加しなくなる。従って、上層絶縁膜３０５と下層絶縁膜３０３の蓄積電荷量がバランスした状態で飽和する。

図１７（ｅ）は、上層絶縁膜と下層絶縁膜を等しい膜厚のＰＴＥＯＳ膜で構成したＣＭＵＴセルに関するものである。図１７（ｅ）に示すように、正電極側の上層絶縁膜に蓄積される電荷（電子）は、深いトラップ準位に捕獲されるため容易にデトラップされない。この為、上層絶縁膜の蓄積電荷は増加を続け、電極間の最小電圧シフト量（△Ｖｄｃ）も増加し続ける。

上層絶縁膜３０５の膜厚を、下層絶縁膜３０３の膜厚よりも薄くすることで、上層絶縁膜３０５のリーク電流を、下層絶縁膜３０３よりも大きくすることができる。また、上層絶縁膜３０５が、リーク電流の大きい膜であり、かつ、薄膜であるため、前述の、新たな欠陥順位に捕獲される捕獲電子も上部電極１０５にデトラップされ易くなり、上層絶縁膜３０５の蓄積電荷を低減することができる。

下層絶縁膜３０３の膜厚を、上層絶縁膜３０５の膜厚よりも厚くすることにより、可変容量素子の耐圧を向上させるとともに、上層絶縁膜３０５のリーク電流を増加することができる。

上層絶縁膜３０５を、下層絶縁膜３０３よりもシリコン組成比が大きい酸化シリコン膜とすることで、上層絶縁膜３０５のリーク電流を、下層絶縁膜３０３よりも大きくすることができる。

上層絶縁膜３０５を屈折率が１．６以上の酸化シリコン膜とし、下層絶縁膜３０３を屈折率が１．５以下の酸化シリコン膜とすることで、上層絶縁膜３０５のリーク電流を、下層絶縁膜３０３よりも大きくすることができる。
＜変形例＞

変形例は、上記実施の形態の図３において、上層絶縁膜３０５と空洞部１０３の間に、導体層６０１を追加した点が特徴である。その他の部分は、上記実施の形態と同様である。

図６は、変形例の超音波探触子の要部断面図である。具体的には、変形例のＣＭＵＴセルの断面図である。図６に示すように、空洞部１０３とほぼ等しい外形を有する導体層６０１が、空洞部１０３の上であって、上層絶縁膜３０５の下に配置されている。導体層６０１は、アモルファスシリコン膜、あるいは、タングステン膜またはモリブデン膜等の金属膜からなる。導体層６０１は、電気的にはフローティングである。

導体層６０１は、空洞部１０３の放電により、高エネルギーで加速された電子を受け止める機能と、受け止めた電子を平面方向に拡散させる機能を有している。加速された電子が、導体層６０１で受け止められるため、加速された電子が、上層絶縁膜３０５に衝突することが無い。従って、上層絶縁膜３０５の表面に新たな欠陥順位が生成されることがなく、上層絶縁膜３０５の蓄積電荷を低減することができる。また、導体層６０１で受け止めた電子を平面方向に拡散するため、図１に示したように、空洞部１０３の中央部分だけに電荷が蓄積される現象を抑制できる。従って、導体層６０１は、上層絶縁膜３０５の空洞部１０３側に配置することが好適である。

アモルファスシリコン膜は、正確には半導体であり、膜中の電子の移動度は、シリコン単結晶等に比べるとかなり低い。しかしながら、電子が移動可能という点で、本変形例では導体層６０１としている。
＜本実施の形態におけるＣＭＵＴセルの製造方法＞

次に、本実施の形態における超音波探触子のＣＭＵＴセルの製造方法について、図面を参照しながら説明する。図７〜図１６は、本実施の形態の超音波探触子の製造工程中の要部断面図である。ここでは、本実施の形態の一部である変形例の導体層６０１を有するＣＭＵＴセルの製造方法を説明する

まず、図７に示すように、半導体基板（半導体ウェハ）３０１の主面上に、プラズマＣＶＤ法（Chemical Vapor Deposition）で酸化シリコン膜からなる絶縁膜３０２を１０００ｎｍ堆積する。次に、絶縁膜３０２上に、スパッタリング法を用いて、窒化チタン膜とアルミニウム合金膜と窒化チタン膜とをそれぞれ１００ｎｍ、６００ｎｍ、１００ｎｍ積層する。その後、フォトリソグラフィ技術およびドライエッチング技術を使用してパターニングすることにより、下部電極１０２を形成する。なお、アルミニウム合金膜とは、アルミニウムに微量のシリコンおよび銅が添加された膜である。

続いて、図８に示すように、プラズマＣＶＤ法により、下部電極１０２上を含む半導体基板３０１の主面上に、下層絶縁膜３０３となる酸化シリコン膜であるＰＴＥＯＳ膜を３０００ｎｍ堆積する。そして、図９に示すように、ＣＭＰ技術（Chemical Mechanical Polishing）を用いてＰＴＥＯＳ膜を研磨することにより、下部電極１０２上の下層絶縁膜３０３を形成する。下層絶縁膜３０３の膜厚は、例えば、４００ｎｍとする。

その後、図１０に示すように、下層絶縁膜３０３の上面に、例えば、スパッタリング法でアルミニウム等の金属膜を３００ｎｍ堆積し、次に、金属膜上に、例えば、プラズマＣＶＤ法で、アモルファスシリコン膜を堆積する。次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、アモルファスシリコン膜および金属膜をパターニングすることで、下層絶縁膜３０３上に金属膜からなる犠牲層１００３およびアモルファスシリコン膜からなる導体層６０１を形成する。すなわち、平面視において下部電極１０２と重なる犠牲層１００３および導体層６０１を形成する。導体層６０１と犠牲層１００３は、等しい平面パターンを有している。この犠牲層１００３は、その後の工程で空洞部となる。

次に、図１１に示すように、導体層６０１、犠牲膜１００３および下層絶縁膜３０３を覆うように、プラズマＣＶＤ法により、シリコンリッチ酸化膜を１００ｎｍ堆積する。つまり、導体層６０１および犠牲層１００３を覆うように、下層絶縁膜３０３上にシリコンリッチ酸化膜からなる上層絶縁膜３０５を形成する。上層絶縁膜３０５は、下層絶縁膜３０３よりもリーク電流が大きい膜とするため、その膜厚を下層絶縁膜３０３よりも薄くすることが肝要である。

続いて、図１２に示すように、ＣＭＵＴセルの上部電極１０５を形成するため、スパッタリング法により、窒化チタン膜とアルミニウム合金膜と窒化チタン膜との積層膜をそれぞれ５０ｎｍ、１００ｎｍ、５０ｎｍ堆積する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いて、積層膜をパターニングして上部電極１０５を形成する。

そして、図１３に示すように、プラズマＣＶＤ法を用いて、窒化シリコン膜からなる絶縁膜３０６を上層絶縁膜３０５と上部電極１０５を覆うように２００ｎｍ堆積する。

次に、図１４に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて、絶縁膜３０６、上層絶縁膜３０５、および、導体層６０１に、犠牲層１００３に到達する開口３０７を形成する。

その後、図１５に示すように、開口３０７を介して、犠牲層１００３を塩酸で除去することにより、空洞部１０３を形成する。

なお、犠牲層１００３は、犠牲層１００３を覆う絶縁膜に対して、選択的に除去できる膜であれば良い。例えば、窒化絶縁膜シリコン膜、酸化シリコン膜、シリコン膜がエッチングされない、塩酸、硫酸、硝酸、過酸化水素、及びそれらの混合液で除去できる金属膜であれば良い。また、犠牲層１００３としてフォトレジスト等の有機膜を用いることもでき、その場合の犠牲層１００３は、オゾンガスや酸素プラズマを用いたアッシング法で除去することができる。さらに、犠牲層１００３を有機膜とした場合には、タングステン膜またはモリブデン膜等の金属膜を導体層６０１とすることができる。犠牲層１００３と導体層６０１を、上記の組合せとすることで、犠牲層１００３を除去する際に導体層６０１が除去されるのを防止できるため、製造歩留りを向上できる。

続いて、図１６に示すように、開口３０７を埋め込むために、プラズマＣＶＤ法を用いて、酸化シリコン膜からなる絶縁膜３０８を４００ｎｍ堆積する。こうして、図１６に示すように閉じられた空間である空洞部１０３が形成される。空洞部１０３は、下層絶縁膜３０３、上層絶縁膜３０５、導体層６０１、および、絶縁膜３０８によって囲まれた空間である。

その後、図６に示すように、プラズマＣＶＤ法を用いて、窒化シリコン膜からなる絶縁膜３０９を４００ｎｍ堆積する。絶縁膜３０９は、ＣＭＵＴを外部の雰囲気または応力から保護するための保護膜である。

以上のようにして、本実施の形態の変形例におけるＣＭＵＴを製造することができる。なお、導体層６０１を有さない本実施の形態のＣＭＵＴセルの場合には、導体層６０１の形成工程を省略する。そして、空洞部１０３は、下層絶縁膜３０３、上層絶縁膜３０５、および、絶縁膜３０８によって閉じられた空間となる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。すなわち、本発明は、上述した実施の形態に限定されるものではなく、様々な変形例が含まれる。

１０１ 基板
１０２ 下部電極
１０３ 空洞部
１０３ａ 凹部
１０４ａ 絶縁膜
１０４ｂ 下層絶縁膜
１０４ｃ 上層絶縁膜
１０４ｄ 絶縁膜
１０５ 上部電極
１０６ メンブレン
１０７ａ、１０７ｂ 捕獲電子
１０８ バイアス電圧源
１０９ 駆動電圧信号源
１１０ 電流検出手段
１１１ スイッチ
１１２ スイッチ
３０１ 半導体基板（基板）
３０２ 絶縁膜
３０３ 下層絶縁膜
３０５ 上層絶縁膜
３０６ 絶縁膜
３０７ 開口
３０８ 絶縁膜
３０９ 絶縁膜
６０１ 導体層
１００３ 犠牲層

Claims (14)

1. 基板と、
   前記基板上に形成された負極となる第１電極と、
   前記第１電極上に形成された第１絶縁膜と、
   前記第１絶縁膜上に形成され、前記第１絶縁膜との間に空洞部を形成する第２絶縁膜と、
   前記第２絶縁膜上に形成された正極となる第２電極と、
   を有し、
   前記空洞部は、前記第１電極と重なり、前記第２電極は、前記空洞部および前記第１電極と重なり、
   前記第２絶縁膜は、前記第１絶縁膜よりもリーク電流が大きい膜である、超音波探触子。
2. 請求項１に記載の超音波探触子において、
   前記第１絶縁膜は、第１酸化シリコン膜からなり、前記第２絶縁膜は、第２酸化シリコン膜からなる、超音波探触子。
3. 請求項２に記載の超音波探触子において、
   前記第２酸化シリコン膜のシリコン組成比は、前記第１酸化シリコン膜のシリコン組成比よりも大きい、超音波探触子。
4. 請求項２に記載の超音波探触子において、
   前記第２酸化シリコン膜の屈折率は、前記第１酸化シリコン膜の屈折率よりも大きい、超音波探触子。
5. 請求項１に記載の超音波探触子において、さらに、
   前記第２電極が正極となり、前記第１電極が負極となるように、前記第１電極および前記第２電極間に接続されたバイアス電圧源を有する、超音波探触子。
6. 請求項１に記載の超音波探触子において、さらに、
   前記第２絶縁膜と接触するように、前記空洞部と前記第２絶縁膜との間に形成された導体層を有する、超音波探触子。
7. 請求項６に記載の超音波探触子において、
   前記導体層は、アモルファスシリコン膜である、超音波探触子。
8. 請求項６に記載の超音波探触子において、
   前記導体層は、金属膜である、超音波探触子。
9. 基板と、
   前記基板上に形成された負極となる第１電極と、
   前記第１電極上に形成された第１酸化シリコン膜と、
   前記第１酸化シリコン膜上に形成され、前記第１酸化シリコン膜との間に空洞部を形成する第２酸化シリコン膜と、
   前記第２酸化シリコン膜上に形成された正極となる第２電極と、
   を有し、
   前記空洞部は、前記第１電極と重なり、前記第２電極は、前記空洞部および前記第１電極と重なり、
   前記第２酸化シリコン膜は、前記第１酸化シリコン膜よりもリーク電流が大きい膜で、かつその膜厚は、前記第１酸化シリコン膜の膜厚よりも薄い、超音波探触子。
10. 請求項９に記載の超音波探触子において、さらに、
    前記第２電極が正極となり、前記第１電極が負極となるように、前記第１電極および前記第２電極間に接続されたバイアス電圧源を有する、超音波探触子。
11. 請求項９に記載の超音波探触子において、
    前記第２酸化シリコン膜のリーク電流は、前記第１酸化シリコン膜のリーク電流よりも大きい、超音波探触子。
12. （ａ）基板を準備する工程、
    （ｂ）前記基板上に第１金属膜からなり、負極となる第１電極を形成する工程、
    （ｃ）前記第１電極上に第１酸化シリコン膜を形成する工程、
    （ｄ）前記第１酸化シリコン膜上に、犠牲層を形成する工程、
    （ｅ）前記犠牲層を覆うように、前記第１酸化シリコン膜上に第２酸化シリコン膜を形成する工程、
    （ｆ）前記第２酸化シリコン膜上に、前記犠牲層と重なるように正極となる第２電極を形成する工程、
    （ｇ）前記第２電極を覆うように、前記第２酸化シリコン膜上に第１絶縁膜を形成する工程、
    （ｈ）前記第１絶縁膜および前記第２酸化シリコン膜を貫通して前記犠牲層に達する開口を形成する工程、
    （ｉ）前記開口を介して、前記犠牲層を除去することにより、空洞部を形成する工程、
    （ｊ）前記（ｉ）工程後、前記開口を塞ぐように第２絶縁膜を形成する工程、
    を有し、
    前記第２酸化シリコン膜の膜厚を、前記第１酸化シリコン膜の膜厚よりも薄くする、超音波探触子の製造方法。
13. 請求項１２に記載の超音波探触子の製造方法において、
    前記第２酸化シリコン膜のシリコン組成比は、前記第１酸化シリコン膜のシリコン組成比よりも大きい、超音波探触子の製造方法。
14. 請求項１２に記載の超音波探触子の製造方法において、
    前記（ｄ）工程と（ｅ）工程との間に、さらに、
    （ｋ）前記犠牲層の上に、アモルファスシリコン膜を形成する工程、
    を有する、超音波探触子の製造方法。

Images