JP2013195491A - 階調電圧生成回路、駆動回路、電気光学装置、及び電子機器 - Google Patents

Abstract

【課題】階調電圧を供給するための階調電圧供給線の本数を削減し、チップ面積の縮小に寄与する階調電圧生成回路、駆動回路、電気光学装置、及び電子機器等を提供する。
【解決手段】階調電圧生成回路１００は、例えば負極の第１の階調電圧Ｖ１Ｎに対応する例えば正極の第２の階調電圧Ｖ２Ｐを生成する。階調電圧生成回路１００は、第１の階調電圧Ｖ１Ｎが供給される階調電圧供給線に接続されるインピーダンス変換回路１１０と、インピーダンス変換回路１１０の出力電圧Ｖ２Ｎを例えばコモン電圧ＶＣを基準に反転して第２の階調電圧Ｖ２Ｐを生成する極性反転回路１２０とを含む。駆動回路は、第１の極性のとき、例えば出力電圧Ｖ２Ｎを用いて駆動し、第２の極性のとき、例えば第２の階調電圧Ｖ２Ｐを用いて駆動する。
【選択図】図２

Description

本発明は、階調電圧生成回路、駆動回路、電気光学装置、及び電子機器等に関する。

近年、マトリックス状に配列される複数の画素、各々が各画素に接続される複数のゲート線、及び各々が各画素に接続される複数のソース線を有する液晶装置は、多階調化が進み、１画素当たりの画素データのビット長が長くなっている。液晶装置を駆動する駆動回路は、ラダー抵抗回路等により複数の階調電圧を生成し、生成した複数の階調電圧の中から画素データに対応した階調電圧を選択する。そのため、液晶装置の多階調化に伴い、階調電圧数が増加している。

図１６に、一般的な階調電圧の説明図を示す。図１６は、画素電極に対向して設けられるコモン電極に印加されるコモン電圧ＶＣを基準に、画素電極に印加される階調電圧の極性を反転するＤＣ駆動の場合の階調電圧の説明図を表す。

駆動回路は、所定の極性反転周期で、画素に印加される電圧の極性を反転しながら、画素に階調電圧を供給して駆動する。画素は、コモン電極に印加されるコモン電圧ＶＣと、画素電極に印加される階調電圧との差に応じて、透過率が変化する。駆動回路は、階調電圧範囲内の複数の階調電圧を生成し、ソース出力毎に、画素データに対応した階調電圧を選択し、選択した階調電圧に基づいて、対応するソース線を駆動する。

駆動回路は、階調電圧範囲内の複数の階調電圧として、正極階調電圧範囲内の複数の階調電圧と、負極階調電圧範囲内の複数の階調電圧とを生成する。そして、駆動回路は、正極性のとき正極階調電圧範囲内の複数の階調電圧から、画素データに対応した階調電圧を選択し、負極性のとき負極階調電圧範囲内の複数の階調電圧から、画素データに対応した階調電圧を選択する。

図１７に、従来の液晶装置のソース線Ｓ１〜ＳＮ（Ｎは２以上の整数）を駆動する駆動回路の構成の要部を示す。

駆動回路１０は、ラダー抵抗回路１２と、ソース出力毎に設けられた複数の階調電圧選択回路１４_１〜１４_Ｎと、ソース出力毎に設けられた複数の出力アンプ１６_１〜１６_Ｎとを備えている。

ラダー抵抗回路１２は、高電位側電源電圧ＶＤＤＨと低電位側電源電圧ＶＳＳＨとの間に接続され、複数の抵抗素子が直列に接続された直列回路を備えている。ラダー抵抗回路１２は、複数の抵抗素子により高電位側電源電圧ＶＤＤＨと低電位側電源電圧ＶＳＳＨとの間を抵抗分割することにより、コモン電圧ＶＣを含む複数の階調電圧を生成する。複数の階調電圧の各々は、対応する階調電圧供給線に供給される。複数の階調電圧供給線ＧＬ_１〜ＧＬ_Ｐ（Ｐは２以上の整数）は、複数の階調電圧選択回路１４_１〜１４_Ｎに接続される。

複数の階調電圧選択回路１４_１〜１４_Ｎには、画素データＤＤ１〜ＤＤＮが入力される。各階調電圧選択回路は、複数のスイッチを備えており、対応する画素データに基づいて、複数の階調電圧供給線ＧＬ_１〜ＧＬ_Ｐのうちの１つの階調電圧供給線を選択する。階調電圧選択回路によって選択された階調電圧供給線に供給される階調電圧は、対応する出力アンプの非反転入力端子に供給される。

複数の出力アンプ１６_１〜１６_Ｎの各々は、ボルテージフォロワー回路であり、非反転入力端子に供給された階調電圧に基づいて、対応するソース線を駆動する。

このような液晶パネルのソース線を駆動する駆動回路に関する技術ついては、例えば特許文献１に開示されている。

特開２０１０−１３６００５号公報

しかしながら、特許文献１に開示された技術では、正極階調電圧範囲内と負極階調電圧範囲内において複数の階調電圧を生成するため、各階調電圧に対応した階調電圧供給線が必要となり、階調電圧供給線の配線エリアが大きいという問題がある。そのため、階調電圧供給線の寄生容量が増加してラダー抵抗回路の負荷が重くなることにより、ソース線の本数が増加したときにバッファー等の付加回路が必要になる上に、チップ面積の増大を招く。

本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。

（１）本発明の第１の態様は、第１の極性の第１の階調電圧に対応する第２の極性の第２の階調電圧を生成する階調電圧生成回路が、前記第１の階調電圧が供給される階調電圧供給線に接続されるインピーダンス変換回路と、前記インピーダンス変換回路の出力電圧を第１の電圧を基準に反転して前記第２の階調電圧を生成する極性反転回路とを含む。

本態様によれば、第１の極性の第１の階調電圧から該第１の階調電圧に対応する第２の極性の第２の階調電圧を生成するようにしたので、ラダー抵抗回路等により第２の極性の階調電圧を生成する必要がなくなる。これにより、ラダー抵抗回路等に接続され階調電圧が供給される階調電圧供給線の本数を大幅に削減することができ、階調電圧供給線の配線エリアを小さくし、チップ面積の縮小に寄与することができるようになる。また、第１の極性の階調電圧を生成する場合、従来より低い電圧を用いることができるため、低い耐圧の素子を用いることで回路規模を小さくすることができる。更に、インピーダンス変換回路を介して極性反転回路により第２の極性の階調電圧を生成するようにしたので、ラダー抵抗回路等の負荷を軽減することができる。

（２）本発明の第２の態様に係る階調電圧生成回路では、第１の態様において、前記インピーダンス変換回路は、非反転入力端子に前記階調電圧供給線が接続され、反転入力端子に出力端子が接続される第１の演算増幅回路を含む。

本態様によれば、いわゆるボルテージフォロワー回路により構成されるインピーダンス変換回路により、上記の効果を得ることができるようになる。

（３）本発明の第３の態様に係る階調電圧生成回路では、第２の態様において、前記第１の演算増幅回路の出力端子に接続される第１の位相補償回路を含む。

本態様によれば、上記の効果に加えて、第１の演算増幅回路の発振を確実に防止することができる。

（４）本発明の第４の態様に係る階調電圧生成回路では、第３の態様において、前記第１の位相補償回路は、前記第１の演算増幅回路の出力端子に接続され、第１の補償用抵抗素子及び第１の補償用容量素子が直列に接続される直列回路を含み、前記第１の補償用抵抗素子が形成される層の上層に、前記第１の補償用容量素子が配置される。

本態様によれば、一般的に上層に素子が形成されない抵抗素子が形成される層の上層に、第１の補償用容量素子を形成するようにしたので、抵抗素子が形成される層の上層に均一に容量素子を構成する電極等を配置することで、抵抗値の変化を抑えることができる。その結果、抵抗値の精度を十分に維持し、回路の配置規模を縮小することができる。

（５）本発明の第５の態様に係る階調電圧生成回路では、第１の態様乃至第４の態様のいずれかにおいて、前記極性反転回路は、非反転入力端子に前記第１の電圧が供給される第２の演算増幅回路と、前記インピーダンス変換回路の出力と、前記第２の演算増幅回路の反転入力端子との間に設けられる第１の抵抗素子と、前記第１の抵抗素子と同一の抵抗値となるように形成され、前記第２の演算増幅回路の反転入力端子と出力端子との間に設けられる第２の抵抗素子とを含む。

本態様によれば、２つの抵抗素子と演算増幅回路とを用いて極性反転回路を実現するようにしたので、簡素な構成で、階調電圧供給線の本数を大幅に削減し、上記の効果を得ることができるようになる。

（６）本発明の第６の態様に係る階調電圧生成回路では、第１の態様乃至第４の態様のいずれかにおいて、前記極性反転回路は、非反転入力端子に前記第１の電圧が供給される第２の演算増幅回路と、前記インピーダンス変換回路の出力と、前記第２の演算増幅回路の反転入力端子との間に設けられる第１の容量素子と、前記第１の容量素子と同一の容量値となるように形成され、前記第２の演算増幅回路の反転入力端子と出力端子との間に設けられる第２の容量素子とを含む。

本態様によれば、２つの容量素子と演算増幅回路とを用いて極性反転回路を実現するようにしたので、簡素な構成で、階調電圧供給線の本数を大幅に削減し、上記の効果を得ることができるようになる。

（７）本発明の第７の態様に係る階調電圧生成回路は、第６の態様において、所与の初期化期間において、前記第１の容量素子及び前記第２の容量素子の各々を初期化する初期化回路を含む。

本態様によれば、上記の効果に加えて、第１の容量素子又は第２の容量素子の残留電荷に起因した誤動作を確実に防止することができるようになる。

（８）本発明の第８の態様に係る階調電圧生成回路は、第５の態様乃至第７の態様のいずれかにおいて、前記第２の演算増幅回路の出力端子に接続される第２の位相補償回路を含む。

本態様によれば、上記の効果に加えて、第２の演算増幅回路の発振を確実に防止することができる。

（９）本発明の第９の態様に係る階調電圧生成回路では、第８の態様において、前記第２の位相補償回路は、前記第２の演算増幅回路の出力端子に接続され、第２の補償用抵抗素子及び第２の補償用容量素子が直列に接続される直列回路を含み、階調電圧生成回路を構成する抵抗素子が形成される層の上層に、階調電圧生成回路を構成する容量素子が配置される。

本態様によれば、一般的に上層に素子が形成されない抵抗素子が形成される層の上層に、容量素子を形成するようにしたので、抵抗素子が形成される層の上層に均一に容量素子を構成する電極等を配置することで、抵抗値の変化を抑えることができる。その結果、抵抗値の精度を十分に維持し、回路の配置規模を縮小することができる。

（１０）本発明の第１０の態様は、駆動回路が、前記第１の電圧と第２の電圧との間で、前記第１の階調電圧を含む前記第１の極性の複数の階調電圧を生成するラダー抵抗回路と、前記ラダー抵抗回路によって生成された前記複数の階調電圧から前記第１の階調電圧を選択する階調電圧選択回路と、第１の態様乃至第９の態様のいずれか記載の階調電圧生成回路と、前記第１の極性のとき前記インピーダンス変換回路の出力電圧に基づいて電気光学装置のソース線を駆動し、前記第２の極性のとき前記第２の階調電圧に基づいて前記ソース線を駆動する出力アンプとを含む。

本態様によれば、第１の極性の複数の階調電圧を生成し、第２の極性の階調電圧については、画素データに基づいて選択される第１の極性の階調電圧に基づいて生成するため、階調電圧供給線の配線エリアを小さくすることができる。また、ラダー抵抗回路の負荷を軽減することができ、ソース出力本数が増加した場合でも、付加回路を不要にすることができるようになる。

（１１）本発明の第１１の態様は、駆動回路が、前記第１の電圧と第２の電圧との間で、前記第１の極性の複数の階調電圧を生成するラダー抵抗回路と、前記ラダー抵抗回路によって生成された前記複数の階調電圧から、画素データの一部に応じて前記第１の極性の第１の階調電圧範囲の低電位側の第１の階調電圧と高電位側の第３の階調電圧とを選択する階調電圧選択回路と、第１の態様乃至第９の態様のいずれか記載の階調電圧生成回路であり、前記第１の階調電圧に対応する前記第２の極性の第２の階調電圧を生成する第１の階調電圧生成回路と、第１の態様乃至第９の態様のいずれか記載の階調電圧生成回路であり、前記第３の階調電圧に対応する前記第２の極性の第４の階調電圧を生成する第２の階調電圧生成回路と、前記第１の極性のとき、前記第１の階調電圧生成回路のインピーダンス変換回路の出力電圧と前記第２の階調電圧生成回路のインピーダンス変換回路の出力電圧との間で前記画素データの残りの部分に対応した階調電圧に基づいて電気光学装置のソース線を駆動し、前記第２の極性のとき、前記第２の階調電圧と前記第４の階調電圧との間で前記画素データの残りの部分に対応した階調電圧に基づいて電気光学装置のソース線を駆動する出力アンプとを含む。

本態様によれば、第１の極性の複数の階調電圧を生成し、第２の極性の階調電圧については、画素データに基づいて選択される第１の極性の階調電圧に基づいて生成するため、階調電圧供給線の配線エリアを小さくすることができる。また、ラダー抵抗回路の負荷を軽減することができ、ソース出力本数が増加した場合でも、付加回路を不要にすることができるようになる。また、出力アンプにおいて、階調電圧範囲内を更に分割して得られる階調電圧を用いるようにしたので、階調電圧供給線をより一層削減することができるようになる。

（１２）本発明の第１２の態様は、電気光学装置が、複数の画素と、前記複数の画素に接続される複数のゲート線及び複数のソース線と、前記複数のソース線を駆動する第１０の態様又は第１１の態様記載の駆動回路とを含む。

本態様によれば、階調電圧供給線の本数が大幅に削減された駆動回路を備えることにより、液晶装置の小型化及び低コスト化に寄与することができるようになる。

（１３）本発明の第１３の態様は、電子機器が、第１の態様乃至第９の態様のいずれか記載の階調電圧生成回路を含む。

本態様によれば、階調電圧供給線の本数が大幅に削減された駆動回路を備えることにより、電子機器の小型化及び低コスト化に寄与することができるようになる。

第１の実施形態における階調電圧の説明図。 第１の実施形態における駆動回路が備える階調電圧生成回路の構成例を示す図。 第１の実施形態における階調電圧生成回路の動作説明図。 第１の実施形態における駆動回路の構成の要部を示す図。 第１の実施形態の変形例における階調電圧生成回路の構成例を示す図。 第１の実施形態の変形例における駆動回路の回路配置の一例を示す図。 容量配置ブロックの断面構造を模式的に示す図。 第２の実施形態における駆動回路が備える階調電圧生成回路の構成例を示す図。 第２の実施形態における駆動回路の構成の要部を示す図。 第２の実施形態の第１の変形例における階調電圧生成回路の構成例を示す図。 第２の実施形態の第２の変形例における階調電圧生成回路の構成例を示す図。 第３の実施形態における駆動回路の構成例を示す図。 第４の実施形態における駆動回路の構成の要部を示す図。 本発明に係る実施形態又はその変形例における駆動回路が適用された液晶装置の構成の概要を示す図。 図１５（Ａ）、図１５（Ｂ）は、本発明に係る実施形態又はその変形例における駆動回路が適用された液晶装置を有する電子機器の構成を示す斜視図。 一般的な階調電圧の説明図。 従来の液晶装置のソース線を駆動する駆動回路の構成の要部を示す図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。

〔第１の実施形態〕
図１に、本発明の第１の実施形態における階調電圧の説明図を示す。図１は、画素電極に対向して設けられるコモン電極に印加されるコモン電圧ＶＣを基準に、画素電極に印加される階調電圧の極性を反転するＤＣ駆動の場合の階調電圧の説明図を表す。

第１の実施形態における駆動回路は、階調電圧範囲内の複数の階調電圧として、負極階調電圧範囲内の複数の階調電圧を生成し、コモン電圧ＶＣを基準として負極階調電圧範囲内の階調電圧を反転させることにより、正極階調電圧範囲内の階調電圧を生成する。そして、駆動回路は、正極性のとき、コモン電圧ＶＣを基準として負極階調電圧範囲内の階調電圧を反転させて生成した正極階調電圧範囲内の画素データに対応した階調電圧に基づいて、対応するソース線を駆動する。また、駆動回路は、負極性のとき、負極階調電圧範囲内の複数の階調電圧から、画素データに対応した階調電圧を選択し、選択した階調電圧に基づいて、対応するソース線を駆動する。

従って、第１の実施形態によれば、負極階調電圧範囲内の複数の階調電圧を生成し、正極階調電圧範囲内の階調電圧については、極性反転により生成するようにしたので、階調電圧供給線の本数を半分にすることができる。これにより、階調電圧供給線の寄生容量を低減してラダー抵抗回路の負荷を軽くすることができ、ソース線の本数が増加した場合でも、バッファー等の付加回路が不要になる上に、チップ面積を小さくすることができるようになる。

図２に、第１の実施形態における駆動回路が備える階調電圧生成回路の構成例を示す。

階調電圧生成回路１００は、画素データに基づいて選択される負極性（第１の極性）の第１の階調電圧Ｖ１Ｎに対応する正極性（第２の極性）の第２の階調電圧Ｖ２Ｐを生成する。階調電圧生成回路１００は、インピーダンス変換回路１１０と、極性反転回路１２０とを備えている。インピーダンス変換回路１１０には、第１の階調電圧Ｖ１Ｎが供給される階調電圧供給線に接続される。極性反転回路１２０は、インピーダンス変換回路１１０の出力電圧Ｖ２Ｎを、コモン電圧ＶＣ（第１の電圧）を基準に反転して第２の階調電圧Ｖ２Ｐを生成する。

インピーダンス変換回路１１０は、第１の演算増幅回路ＡＰ１を備え、第１の演算増幅回路ＡＰ１の非反転入力端子に、階調電圧供給線が接続され、反転入力端子に出力端子が接続されたボルテージフォロワー回路により構成される。極性反転回路１２０は、第２の演算増幅回路ＡＰ２と、第１の抵抗素子Ｒ１と、第２の抵抗素子Ｒ２とを備えている。第１の抵抗素子Ｒ１は、インピーダンス変換回路１１０（第１の演算増幅回路ＡＰ１）の出力と、第２の演算増幅回路ＡＰ２の反転入力端子との間に設けられる。第２の抵抗素子Ｒ２は、第１の抵抗素子Ｒ１と同一の抵抗値となるように形成され、第２の演算増幅回路ＡＰ２の反転入力端子と出力端子との間に設けられる。第２の演算増幅回路ＡＰ２の非反転入力端子に、コモン電圧ＶＣが供給される。

以上のような構成において、非反転入力端子に第１の階調電圧Ｖ１Ｎが供給されるインピーダンス変換回路１１０は、第１の階調電圧Ｖ１Ｎと同電位の電圧であるインピーダンス変換後の出力電圧Ｖ２Ｎを出力する。第１の抵抗素子Ｒ１の抵抗値と第２の抵抗素子Ｒ２の抵抗値との比が「１」になるため、極性反転回路１２０は、コモン電圧ＶＣを基準に出力電圧Ｖ２Ｎを反転させた第２の階調電圧Ｖ２Ｐを出力することができる。

図３に、階調電圧生成回路１００の動作説明図を示す。図３は、横軸に負極の階調電圧を表し、縦軸に階調電圧生成回路１００によって生成された階調電圧に基づいてソース線を駆動する駆動回路の出力アンプの出力電圧を表す。

階調電圧生成回路１００は、画素データに応じて選択された負極の階調電圧として供給された第１の階調電圧Ｖ１Ｎを、コモン電圧ＶＣを基準に反転することにより、当該画素データに応じて選択されるべき正極の階調電圧である第２の階調電圧Ｖ２Ｐを生成する。例えば負極の階調電圧として第１の階調電圧Ｖ１Ｎが低電位側電源電圧付近の階調電圧が選択されたとき、コモン電圧ＶＣを基準に反転することにより、正極の階調電圧である第２の階調電圧Ｖ２Ｐとして高電位側電源電圧付近の階調電圧が生成される。より具体的には、階調電圧生成回路１００は、第１の階調電圧Ｖ１Ｎとコモン電圧ＶＣとの差と、コモン電圧ＶＣと第２の階調電圧Ｖ２Ｐとの差とが等しくなるように、第２の階調電圧Ｖ２Ｐを生成する。

このような階調電圧生成回路１００を有する駆動回路は、正極性のとき、インピーダンス変換回路１１０の出力電圧Ｖ２Ｎ（又は、第１の階調電圧Ｖ１Ｎ）に基づいて、対応するソース線を駆動する。また、駆動回路は、負極性のとき、第２の階調電圧Ｖ２Ｐに基づいて、対応するソース線を駆動する。

これにより、駆動回路では、負極の複数の階調電圧を生成し、正極の階調電圧については、画素データに基づいて選択される負極の階調電圧に基づいて生成すればよい。従って、ラダー抵抗回路により生成される階調電圧数を減らすことができ、ラダー抵抗回路をより低い電圧で動作させることが可能となる。このため、ラダー抵抗回路を、より低い耐圧の素子を用いることができ、回路規模を小さくすることができる。また、階調電圧供給線の本数も大幅に削減することができるので、階調電圧供給線の配線エリアを小さくすることができる。更に、インピーダンス変換回路１１０を介して極性反転回路１２０により正極の階調電圧を生成するようにしたので、ラダー抵抗回路の負荷を軽減することができる。

図４に、第１の実施形態における駆動回路の構成の要部を示す。

第１の実施形態における駆動回路２００は、液晶装置のソース線Ｓ１〜ＳＮを駆動する。駆動回路２００は、ラダー抵抗回路２１０と、ソース出力毎に設けられた複数のソース駆動ブロック２２０_１〜２２０_Ｎとを備えている。ラダー抵抗回路２１０は、コモン電圧ＶＣ（第１の電圧）と低電位側電源電圧ＶＳＳＨ（第２の電圧）との間に接続され、複数の抵抗素子が直列に接続された直列回路を備えている。ラダー抵抗回路２１０は、複数の抵抗素子によりコモン電圧ＶＣと低電位側電源電圧ＶＳＳＨとの間を抵抗分割することにより、コモン電圧ＶＣを含む負極階調電圧範囲の複数の階調電圧を生成する。複数の階調電圧の各々は、対応する階調電圧供給線に供給される。複数の階調電圧供給線は、複数のソース駆動ブロック２２０_１〜２２０_Ｎに接続される。

複数のソース駆動ブロック２２０_１〜２２０_Ｎの各々は、同様の構成を有している。そのため、以下では、ソース駆動ブロック２２０_１について説明する。

ソース駆動ブロック２２０_１は、階調電圧選択回路２３０_１と、階調電圧生成回路２４０_１と、出力アンプ２５０_１とを備えている。階調電圧選択回路２３０_１には、ラダー抵抗回路２１０によって生成された複数の階調電圧が供給される複数の階調電圧供給線が接続され、ソース駆動ブロック２２０_１に対応した画素データＤＤ１に基づいて、いずれか１つの階調電圧供給線を選択する。階調電圧選択回路２３０_１によって選択された階調電圧供給線に供給される階調電圧は、階調電圧生成回路２４０_１に供給される。

階調電圧生成回路２４０_１は、図２の階調電圧生成回路１００の構成に加えて、切替回路２４２_１を備えている。階調電圧生成回路２４０_１は、負極階調電圧範囲内の複数の階調電圧の中から選択された階調電圧から、これに対応する正極階調電圧範囲の階調電圧を生成する。このとき、階調電圧生成回路２４０_１では、図２において説明したように、入力された階調電圧を、コモン電圧ＶＣを基準に反転することにより、正極用の階調電圧を生成する。切替回路２４２_１は、インピーダンス変換後の負極用の階調電圧（図２では出力電圧Ｖ２Ｎ）と、上記のように生成された正極用の階調電圧（図２では、第２の階調電圧Ｖ２Ｐ）とを、極性切替信号ＳＥＬに基づいて切り替えて、出力アンプ２５０_１に出力する。極性切替信号ＳＥＬは、所与の極性反転周期で正極及び負極を交互に指定する信号である。

出力アンプ２５０_１は、演算増幅回路２５２_１を備えている。演算増幅回路２５２_１の反転入力端子には、出力端子が接続され、非反転入力端子には、階調電圧生成回路２４０_１からの階調電圧が供給される。従って、出力アンプ２５０_１は、階調電圧生成回路２４０_１の切替回路２４２_１によって切り替えて出力された階調電圧に基づいて、液晶装置のソース線Ｓ１に駆動信号を供給する。具体的には、出力アンプ２５０_１は、負極のときインピーダンス変換回路１１０の出力電圧に基づいて液晶装置のソース線Ｓ１を駆動し、正極のとき第２の階調電圧に基づいてソース線Ｓ１を駆動する。

以上説明したように、第１の実施形態によれば、負極の複数の階調電圧を生成し、正極の階調電圧については、画素データに基づいて選択される負極の階調電圧に基づいて生成するため、階調電圧供給線の配線エリアを小さくすることができる。また、ラダー抵抗回路の負荷を軽減することができ、ソース線の本数が増加した場合でも、付加回路を不要にすることができるようになる。

〔変形例〕
なお、図２の階調電圧生成回路１００において、インピーダンス変換回路１１０の出力や極性反転回路１２０の出力に位相補償手段を設けることが望ましい。

図５に、第１の実施形態の変形例における階調電圧生成回路の構成例を示す。図５において、図２と同様の部分には同一符号を付し、適宜説明を省略する。

本変形例における階調電圧生成回路１００ａの構成が図２の階調電圧生成回路１００の構成と異なる点は、第１の位相補償回路１３０及び第２の位相補償回路１４０が設けられている点である。第１の位相補償回路１３０は、インピーダンス変換回路１１０の出力に接続され、第２の位相補償回路１４０は、極性反転回路１２０の出力に接続される。具体的には、第１の位相補償回路１３０は、インピーダンス変換回路１１０を構成する第１の演算増幅回路ＡＰ１の出力端子に接続される。これにより、第１の演算増幅回路ＡＰ１の発振を確実に防止することができるようになる。防止第２の位相補償回路１４０は、極性反転回路１２０を構成する第２の演算増幅回路ＡＰ２の出力端子に接続される。これにより、第２の演算増幅回路ＡＰ２の発振を確実に防止することができるようになる。

第１の位相補償回路１３０は、第１の演算増幅回路ＡＰ１の出力端子に直列に接続される第１の補償用抵抗素子１３２及び第１の補償用容量素子１３４を備えている。第１の補償用抵抗素子１３２の一端には、第１の演算増幅回路ＡＰ１の出力端子が接続され、第１の補償用抵抗素子１３２の他端には、第１の補償用容量素子１３４の一方の電極が接続される。第１の補償用容量素子１３４の他方の電極には、接地電圧が供給される。

第２の位相補償回路１４０は、第２の演算増幅回路ＡＰ２の出力端子に直列に接続される第２の補償用抵抗素子１４２及び第２の補償用容量素子１４４を備えている。第２の補償用抵抗素子１４２の一端には、第２の演算増幅回路ＡＰ２の出力端子が接続され、第２の補償用抵抗素子１４２の他端には、第２の補償用容量素子１４４の一方の電極が接続される。第２の補償用容量素子１４４の他方の電極には、接地電圧が供給される。

なお、出力電圧Ｖ２Ｎとして、第１の補償用抵抗素子１３２と第１の補償用容量素子１３４の接続ノードの電圧を出力するようにしてもよい。

このような本変形例における階調電圧生成回路１００ａは、図４の階調電圧生成回路２４０_１〜２４０_Ｎに適用することができる。

また、本変形例では、図５の階調電圧生成回路１００ａが適用される駆動回路を、次のように回路配置を行うことが望ましい。

図６に、本変形例における駆動回路の回路配置の一例を示す。図６は、上面から見た回路配置の一例を模式的に表しており、説明の便宜上、図４と同様の部分には同一符号を付している。

本変形例における駆動回路２００ａでは、ソース線Ｓ１〜ＳＮが並ぶ方向ＤＸに沿って、ラダー抵抗回路２１０と、ソース駆動ブロック２２０_１〜２２０_Ｎとが配列される。各ソース駆動ブロックでは、方向ＤＹに沿って、スイッチ配置ブロックＳＷＢ、演算増幅回路配置ブロックＡＰ１Ｂ、容量配置ブロックＣＰ１Ｂ、演算増幅回路配置ブロックＡＰ２Ｂ、容量配置ブロックＣＰ２Ｂ、及び出力アンプ配置ブロックＡＰ３Ｂが設けられる。方向ＤＹは、方向ＤＸと直交（交差）する方向である。

スイッチ配置ブロックＳＷＢには、ラダー抵抗回路２１０に接続される複数の階調電圧供給線に接続され、階調電圧選択回路を構成する複数のスイッチが配置される。演算増幅回路配置ブロックＡＰ１Ｂには、インピーダンス変換回路を構成する第１の演算増幅回路が配置される。容量配置ブロックＣＰ１Ｂには、第１の位相補償回路を構成する第１の補償用抵抗素子及び第１の補償用容量素子が配置される。演算増幅回路配置ブロックＡＰ２Ｂには、極性反転回路を構成する第２の演算増幅回路が配置される。容量配置ブロックＣＰ２Ｂには、極性反転回路を構成する第１の抵抗素子、第２の抵抗素子、第２の位相補償回路を構成する第１の補償用抵抗素子及び第１の補償用容量素子が配置される。出力アンプ配置ブロックＡＰ３Ｂには、出力アンプを構成する演算増幅回路が配置される。

図７に、容量配置ブロックＣＰ１Ｂ，ＣＰ２Ｂの断面構造を模式的に示す。

本変形例では、容量配置ブロックＣＰ１Ｂ，ＣＰ２Ｂに配置される抵抗素子は、ポリ抵抗により形成され、容量素子は、ＭＩＭ（Metal-Insulator-Metal）容量により形成される。そして、ポリ抵抗が形成される層の上層に、容量素子が形成される。

具体的には、基板ＳＵＢの上層に形成されるフィールド酸化膜ＦＯの上層に、ポリ抵抗ＰＬが配置される。ポリ抵抗ＰＬは、第１の抵抗素子Ｒ１等の抵抗素子として形成される。ポリ抵抗ＰＬは、コンタクトＣＴを介して、その上層に設けられる第１配線層Ｍ１に電気的に接続される。第１配線層Ｍ１は、ホールＨＬ１を介して、その上層に設けられる第２配線層Ｍ２に電気的に接続される。第１配線層Ｍ１及び第２配線層Ｍ２を介して、ポリ抵抗ＰＬは、他の回路ブロックに形成された素子に電気的に接続される。

第２配線層Ｍ２は、ホールＨＬ２を介して、その上層に形成される第３配線層Ｍ３に電気的に接続される。第３配線層Ｍ３の上層には、容量酸化膜ＣＯが形成され、容量酸化膜ＣＯの上層には容量電極ＭＴが形成される。第３配線層Ｍ３、容量酸化膜ＣＯ及び容量電極ＭＴにより、第１の補償用容量素子等の容量素子が形成される。容量電極ＭＴは、ホールＨＬ３を介して、その上層に設けられる第４配線層Ｍ４に電気的に接続される。

一般的に、抵抗値が変化するため、ポリ抵抗の上層に素子を形成しない。しかしながら、本変形例では、ポリ抵抗ＰＬの上層に、第３配線層Ｍ３、容量酸化膜ＣＯ及び容量電極ＭＴを均一に配置することで、抵抗値の変化を抑える。このため、第１の位相補償回路１３０及び第２の位相補償回路１４０を構成する抵抗素子や、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２の比に要求される精度として十分な精度を確保することができる。

このように容量配置ブロックＣＰ１において、第１の補償用抵抗素子１３２が形成される層の上層に、第１の補償用容量素子１３４を配置することによって、回路の配置規模を縮小することができる。また、容量配置ブロックＣＰ２において、第１の抵抗素子Ｒ１、第２の抵抗素子Ｒ２、及び第２の補償用抵抗素子１４２が形成される層の上層に、第２の補償用容量素子１４４を配置することによって、回路の配置規模を縮小することができる。

〔第２の実施形態〕
第１の実施形態では、極性反転回路１２０が抵抗素子を用いる例を説明したが、本発明に係る実施形態は、これに限定されるものではない。

図８に、第２の実施形態における駆動回路が備える階調電圧生成回路の構成例を示す。図８において、図２と同様の部分には同一符号を付し、適宜説明を省略する。

第２の実施形態における階調電圧生成回路３００は、インピーダンス変換回路１１０と、極性反転回路３１０とを備えている。階調電圧生成回路３００の構成が第１の実施形態における階調電圧生成回路１００の構成と異なる点は、極性反転回路１２０に代えて極性反転回路３１０が設けられている点である。

極性反転回路３１０は、極性反転回路１２０と同様に、インピーダンス変換回路１１０の出力電圧Ｖ２Ｎを、コモン電圧ＶＣを基準に反転して第２の階調電圧Ｖ２Ｐを生成する。極性反転回路３１０は、第２の演算増幅回路ＡＰ２と、第１の容量素子Ｃ１と、第２の容量素子Ｃ２とを備えている。第１の容量素子Ｃ１は、インピーダンス変換回路１１０（第１の演算増幅回路ＡＰ１）の出力と、第２の演算増幅回路ＡＰ２の反転入力端子との間に設けられる。第２の容量素子Ｃ２は、第１の容量素子Ｃ１と同一の容量値となるように形成され、第２の演算増幅回路ＡＰ２の反転入力端子と出力端子との間に設けられる。第２の演算増幅回路ＡＰ２の非反転入力端子に、コモン電圧ＶＣが供給される。

以上のような構成において、非反転入力端子に第１の階調電圧Ｖ１Ｎが供給されるインピーダンス変換回路１１０は、第１の階調電圧Ｖ１Ｎと同電位の電圧であるインピーダンス変換後の出力電圧Ｖ２Ｎを出力する。第１の容量素子Ｃ１の容量値と第２の容量素子Ｃ２の容量値との比が「１」になるため、極性反転回路３１０は、コモン電圧ＶＣを基準に出力電圧Ｖ２Ｎを反転させた第２の階調電圧Ｖ２Ｐを出力することができる。

このような階調電圧生成回路３００を有する駆動回路は、正極性のとき、インピーダンス変換回路１１０の出力電圧Ｖ２Ｎ（又は、第１の階調電圧Ｖ１Ｎ）に基づいて、対応するソース線を駆動する。また、駆動回路は、負極性のとき、第２の階調電圧Ｖ２Ｐに基づいて、対応するソース線を駆動する。

従って、第２の実施形態においても、駆動回路では、負極の複数の階調電圧を生成し、正極の階調電圧については、画素データに基づいて選択される負極の階調電圧に基づいて生成すればよい。従って、ラダー抵抗回路により生成される階調電圧数を減らすことができ、ラダー抵抗回路をより低い電圧で動作させることが可能となる。このため、ラダー抵抗回路を、より低い耐圧の素子を用いることができ、回路規模を小さくすることができる。また、階調電圧供給線の本数も大幅に削減することができるので、階調電圧供給線の配線エリアを小さくすることができる。更に、インピーダンス変換回路１１０を介して極性反転回路３１０により正極の階調電圧を生成するようにしたので、ラダー抵抗回路の負荷を軽減することができる。

図９に、第２の実施形態における駆動回路の構成の要部を示す。図９において、図４と同様の部分には同一符号を付し、適宜説明を省略する。

第２の実施形態における駆動回路４００は、ラダー抵抗回路２１０と、ソース出力毎に設けられた複数のソース駆動ブロック４１０_１〜４１０_Ｎとを備えている。ラダー抵抗回路２１０は、コモン電圧ＶＣを含む負極階調電圧範囲の複数の階調電圧を生成し、複数の階調電圧が供給される複数の階調電圧供給線は、複数のソース駆動ブロック４１０_１〜４１０_Ｎに接続される。

複数のソース駆動ブロック４１０_１〜４１０_Ｎの各々は、同様の構成を有している。そのため、以下では、ソース駆動ブロック４１０_１について説明する。ソース駆動ブロック４１０_１は、階調電圧選択回路２３０_１と、階調電圧生成回路４２０_１と、出力アンプ２５０_１とを備えている。ソース駆動ブロック４１０_１の構成がソース駆動ブロック２２０_１の構成と異なる点は、階調電圧生成回路２４０_１に代えて階調電圧生成回路４２０_１が設けられている点である。階調電圧生成回路４２０_１は、図２の階調電圧生成回路１００の構成に代えて、図８の階調電圧生成回路３００の構成を有する。

以上説明したように、第２の実施形態によれば、負極の複数の階調電圧を生成し、正極の階調電圧については、画素データに基づいて選択される負極の階調電圧に基づいて生成するため、階調電圧供給線の配線エリアを小さくすることができる。また、ラダー抵抗回路の負荷を軽減することができ、ソース線の本数が増加した場合でも、付加回路を不要にすることができるようになる。

〔変形例〕
なお、図８の階調電圧生成回路３００において、インピーダンス変換回路１１０の出力や極性反転回路３１０の出力に位相補償手段を設けることが望ましい。

図１０に、第２の実施形態の第１の変形例における階調電圧生成回路の構成例を示す。図１０において、図５又は図８と同様の部分には同一符号を付し、適宜説明を省略する。

第１の変形例における階調電圧生成回路３００ａの構成が図８の階調電圧生成回路３００の構成と異なる点は、第１の位相補償回路１３０及び第２の位相補償回路１４０が設けられている点である。第１の位相補償回路１３０及び第２の位相補償回路１４０は、図５と同様に接続される。

なお、図１０の構成においても、出力電圧Ｖ２Ｎとして、第１の補償用抵抗素子１３２と第１の補償用容量素子１３４の接続ノードの電圧を出力するようにしてもよい。

このような第１の変形例における階調電圧生成回路３００ａは、図９の階調電圧生成回路４２０_１〜４２０_Ｎに適用することができる。また、第１の変形例において、図１０の階調電圧生成回路３００ａが適用される駆動回路を、図６及び図７のように回路配置を行うことが望ましい。

また、第２の実施形態の第１の変形例における階調電圧生成回路３００ａに、駆動期間に先立って設けられる所与の初期化期間において、第１の容量素子Ｃ１及び第２の容量素子Ｃ２の各々を初期化する初期化回路を設けることが望ましい。

図１１に、第２の実施形態の第２の変形例における階調電圧生成回路の構成例を示す。図１１において、図１０と同様の部分には同一符号を付し、適宜説明を省略する。

第２の変形例における階調電圧生成回路３００ｂの構成が第１の変形例における階調電圧生成回路３００ａの構成と異なる点は、第１の容量素子Ｃ１及び第２の容量素子Ｃ２の初期化回路が設けられている点である。

第１の容量素子Ｃ１及び第２の容量素子Ｃ２の初期化回路は、第１のスイッチ素子ＳＷ１〜第５のスイッチ素子ＳＷ５により構成される。第１のスイッチ素子ＳＷ１は、第１の演算増幅回路ＡＰ１の出力端子と、第１の容量素子Ｃ１の一方の電極との間に設けられる。なお、第１の容量素子Ｃ１の他方の電極には、第２の演算増幅回路ＡＰ２の反転入力端子が接続される。第２のスイッチ素子ＳＷ２は、第１の容量素子Ｃ１の一方の電極と、初期化電圧入力ノードとの間に設けられる。初期化電圧入力ノードには、初期化電圧Ｖｒｓｔが供給される。第３のスイッチ素子ＳＷ３は、初期化電圧入力ノードと第２の演算増幅回路ＡＰ２の反転入力端子との間に設けられる。第４のスイッチ素子ＳＷ４は、初期化電圧入力ノードと第２の容量素子Ｃ２の他方の電極との間に設けられる。第５のスイッチ素子ＳＷ５は、第２の演算増幅回路ＡＰ２の出力端子と第２の容量素子Ｃ２の他方の電極との間に設けられる。

初期化期間では、第１のスイッチ素子ＳＷ１及び第５のスイッチ素子ＳＷ５がオフ、第２のスイッチ素子ＳＷ２〜第４のスイッチ素子ＳＷ４がオンとなるように制御される。これにより、第１の容量素子Ｃ１及び第２の容量素子Ｃ２の各々は演算増幅回路の出力端子と電気的に遮断された状態で、両方の電極が同電位に設定されて初期化される。

そして、初期化期間後の駆動期間では、第１のスイッチ素子ＳＷ１及び第５のスイッチ素子ＳＷ５がオン、第２のスイッチ素子ＳＷ２〜第４のスイッチ素子ＳＷ４がオフとなるように制御される。これにより、第１の位相補償回路１３０により位相が補償された状態で第１の演算増幅回路ＡＰ１が動作し、第２の位相補償回路１４０により位相が補償された状態で第２の演算増幅回路ＡＰ２が動作する。

これにより、第１の容量素子Ｃ１又は第２の容量素子Ｃ２の残留電荷に起因した誤動作を確実に防止することができるようになる。

なお、図１１の構成においても、出力電圧Ｖ２Ｎとして、第１の補償用抵抗素子１３２と第１の補償用容量素子１３４の接続ノードの電圧を出力するようにしてもよい。

このような第２の変形例における階調電圧生成回路３００ｂは、図９の階調電圧生成回路４２０_１〜４２０_Ｎに適用することができる。また、第２の変形例において、図１１の階調電圧生成回路３００ｂが適用される駆動回路を、図６及び図７のように回路配置を行うことが望ましい。

〔第３の実施形態〕
第１の実施形態又は第２の実施形態では、ラダー抵抗回路及び階調電圧生成回路により階調電圧範囲内の全階調電圧を生成するものとして説明したが、本発明に係る実施形態は、これに限定されるものではない。

図１２に、第３の実施形態における駆動回路の構成例を示す。図１２において、図４と同様の部分には同一符号を付し、適宜説明を省略する。

第３の実施形態における駆動回路５００は、ラダー抵抗回路及び階調電圧生成回路により複数の階調電圧を生成し、出力アンプにより、所与の階調電圧範囲内を更に分割して得られる階調電圧に基づいてソース線を駆動する。駆動回路５００は、ラダー抵抗回路２１０と、ソース出力毎に設けられた複数のソース駆動ブロック５１０_１〜５１０_Ｎとを備えている。ラダー抵抗回路２１０によって生成されたコモン電圧ＶＣを含む負極階調電圧範囲の複数の階調電圧が供給される複数の階調電圧供給線は、複数のソース駆動ブロック５１０_１〜５１０_Ｎに接続される。

複数のソース駆動ブロック５１０_１〜５１０_Ｎの各々は、同様の構成を有している。そのため、以下では、ソース駆動ブロック５１０_１について説明する。

ソース駆動ブロック５１０_１は、階調電圧選択回路５２０_１と、第１の階調電圧生成回路５３０_１と、第２の階調電圧生成回路５４０_１と、スイッチ回路５５０_１，５６０_１と、出力アンプ５７０_１とを備えている。階調電圧選択回路５２０_１には、ラダー抵抗回路２１０によって生成された複数の階調電圧が供給される複数の階調電圧供給線が接続される。階調電圧選択回路５２０_１は、ソース駆動ブロック５１０_１に対応した画素データＤＤ１の例えば下位４ビットを除く上位ビット（画素データの一部）に基づいて、１つの階調電圧範囲を選択する。選択された階調電圧範囲は、隣り合う２つの階調電圧供給線に供給される隣り合う階調電圧（低電位側の第１の階調電圧と高電位側の第３の階調電圧）により特定される。階調電圧選択回路５２０_１によって選択された隣り合う２つの階調電圧のうち低電位側は、第１の階調電圧生成回路５３０_１に供給され、高電位側は、第２の階調電圧生成回路５４０_１に供給される。

第１の階調電圧生成回路５３０_１及び第２の階調電圧生成回路５４０_１の各々は、図２の階調電圧生成回路１００の構成に加えて、切替回路２４２_１を備えている。第１の階調電圧生成回路５３０_１は、負極階調電圧範囲内の複数の階調電圧の中から選択された第１の階調電圧から、これに対応する正極階調電圧範囲の第２の階調電圧を生成する。第２の階調電圧生成回路５４０_１は、負極階調電圧範囲内の複数の階調電圧の中から選択された第３の階調電圧から、これに対応する正極階調電圧範囲の第４の階調電圧を生成する。第１の階調電圧生成回路５３０_１及び第２の階調電圧生成回路５４０_１の各々の切替回路２４２_１は、インピーダンス変換後の負極用の階調電圧と、これに基づいて上記のように生成された正極用の階調電圧とを、極性切替信号ＳＥＬに基づいて切り替えて出力する。

スイッチ回路５５０_１は、画素データＤＤ１の例えば下位４ビット（画素データの残りの部分）の各反転ビットに対応する４つのスイッチ素子を備え、各スイッチ素子には、第１の階調電圧生成回路５３０_１によって生成された階調電圧が供給される。スイッチ回路５６０_１は、画素データＤＤ１の下位４ビットの各正転ビットに対応する４つのスイッチ素子を備え、各スイッチ素子には、第２の階調電圧生成回路５４０_１によって生成された階調電圧が供給される。スイッチ回路５５０_１，５６０_１により、画素データＤＤ１の下位４ビットの各ビットに、第１の階調電圧生成回路５３０_１によって生成された階調電圧又は第２の階調電圧生成回路５４０_１によって生成された階調電圧が割り当てられる。スイッチ回路５５０_１，５６０_１により生成された４ビットの制御信号は、出力アンプ５７０_１に供給される。

出力アンプ５７０_１は、演算増幅回路５７２_１を備えている。演算増幅回路５７２_１の反転入力端子には、出力端子が接続され、非反転入力端子には、スイッチ回路５５０_１，５６０_１により生成された４ビットの制御信号が供給される。演算増幅回路５７２_１は、４ビットの制御信号に対応した階調電圧に基づいて、液晶装置のソース線Ｓ１に駆動信号を供給する。具体的には、出力アンプ５７０_１は、負極性のとき、第１の階調電圧生成回路５３０_１のインピーダンス変換回路の出力電圧と第２の階調電圧生成回路５４０_１のインピーダンス変換回路の出力電圧との間を、画素データの下位４ビットに応じて分割した階調電圧に基づいてソース線Ｓ１を駆動する。また、出力アンプ５７０_１は、正極性のとき、第２の階調電圧と第４の階調電圧との間で画素データの下位４ビットに応じて分割した階調電圧に基づいてソース線Ｓ１を駆動する。

以上説明したように、第３の実施形態によれば、負極の複数の階調電圧を生成し、正極の階調電圧については、画素データに基づいて選択される負極性の階調電圧に基づいて生成するため、階調電圧供給線の配線エリアを小さくすることができる。また、ラダー抵抗回路の負荷を軽減することができるため、ソース線の本数が増加した場合でも、付加回路を不要にすることができるようになる。また、出力アンプにおいて、階調電圧範囲内を更に分割して得られる階調電圧を用いるようにしたので、階調電圧供給線をより一層削減することができるようになる。

なお、図１２において、第１の階調電圧生成回路５３０_１及び第２の階調電圧生成回路５４０_１は、図５の階調電圧生成回路１００ａを適用するようにしてもよい。

〔第４の実施形態〕
第３の実施形態では、階調電圧生成回路において抵抗素子を用いて階調電圧を生成する例を説明したが、本発明に係る実施形態は、これに限定されるものではない。

図１３に、第４の実施形態における駆動回路の構成の要部を示す。図１３において、図１２と同様の部分には同一符号を付し、適宜説明を省略する。

第４の実施形態における駆動回路６００は、ラダー抵抗回路２１０と、ソース出力毎に設けられた複数のソース駆動ブロック６１０_１〜６１０_Ｎとを備えている。ラダー抵抗回路２１０は、コモン電圧ＶＣを含む負極階調電圧範囲の複数の階調電圧を生成し、複数の階調電圧が供給される複数の階調電圧供給線は、複数のソース駆動ブロック６１０_１〜６１０_Ｎに接続される。

複数のソース駆動ブロック６１０_１〜６１０_Ｎの各々は、同様の構成を有している。そのため、以下では、ソース駆動ブロック６１０_１について説明する。ソース駆動ブロック６１０_１は、階調電圧選択回路５２０_１と、第１の階調電圧生成回路６２０_１と、第２の階調電圧生成回路６３０_１と、スイッチ回路５５０_１，５６０_１と、出力アンプ５７０_１とを備えている。ソース駆動ブロック６１０_１の構成がソース駆動ブロック５１０_１の構成と異なる第１の点は、第１の階調電圧生成回路５３０_１に代えて第１の階調電圧生成回路６２０_１が設けられる点である。ソース駆動ブロック６１０_１の構成がソース駆動ブロック５１０_１の構成と異なる第２の点は、第２の階調電圧生成回路５４０_１に代えて第２の階調電圧生成回路６３０_１が設けられる点である。第１の階調電圧生成回路６２０_１及び第２の階調電圧生成回路６３０_１は、図２の階調電圧生成回路１００の構成に代えて、図８の階調電圧生成回路３００の構成を有する。

以上説明したように、第４の実施形態によれば、負極の複数の階調電圧を生成し、正極の階調電圧については、画素データに基づいて選択される負極性の階調電圧に基づいて生成するため、階調電圧供給線の配線エリアを小さくすることができる。また、ラダー抵抗回路の負荷を軽減することができるため、ソース線の本数が増加した場合でも、付加回路を不要にすることができるようになる。また、出力アンプにおいて、階調電圧範囲内を更に分割して得られる階調電圧を用いるようにしたので、階調電圧供給線をより一層削減することができるようになる。

なお、図１３において、第１の階調電圧生成回路６２０_１及び第２の階調電圧生成回路６３０_１は、図１０の階調電圧生成回路３００ａ又は図１１の階調電圧生成回路３００ｂを適用するようにしてもよい。

〔電気光学装置〕
上記のいずれかの実施形態又はその変形例における駆動回路は、電気光学装置としての液晶装置に搭載することができる。

図１４に、上記のいずれかの実施形態又はその変形例における駆動回路が適用された液晶装置の構成の概要を示す。

液晶装置７００は、液晶表示（Liquid Crystal Display：以下、ＬＣＤ）パネル（広義には表示パネル）７１０を含む。ＬＣＤパネル７１０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列され各々がＸ方向に伸びるゲート線（走査線）Ｇ１〜ＧＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列され各々がＹ方向に伸びるソース線（データ線）Ｓ１〜ＳＮとが配置されている。また、ゲート線Ｇｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）とソース線Ｓｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域にＴＦＴ７１２ｍｎが配置されている。

ＴＦＴ７１２ｍｎのゲートには、ゲート線Ｇｍが接続される。ＴＦＴ７１２ｍｎのソースには、ソース線Ｓｎが接続される。ＴＦＴ７１２ｍｎのドレインには、画素電極７１６ｍｎが接続される。画素電極７１６ｍｎと、これに対向する対向電極７１８ｍｎとの間に液晶が封入され、素子容量である液晶容量（広義には液晶素子）７１４ｍｎが形成される。画素電極７１６ｍｎと対向電極７１８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極７１８ｍｎには、コモン電圧ＶＣが供給される。

このようなＬＣＤパネル７１０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。

液晶装置７００は、ソースドライバー（駆動回路）７２０を備えている。ソースドライバー７２０は、画素データに基づいて、ＬＣＤパネル７１０のソース線Ｓ１〜ＳＮを駆動する。ソースドライバー７２０は、上記のいずれかの実施形態又はその変形例における駆動回路の構成を有する。

液晶装置７００は、ゲートドライバー（広義には走査ドライバー）７３０を備えることができる。ゲートドライバー７３０は、１垂直走査期間内に、ＬＣＤパネル７１０のゲート線Ｇ１〜ＧＭを走査する。

液晶装置７００は、電源回路７４０を含むことができる。電源回路７４０は、ソース線の駆動に必要な電圧を生成し、これらをソースドライバー７２０に対して供給する。電源回路７４０は、例えばソースドライバー７２０のソース線の駆動に必要な電源電圧ＶＤＤＨ，ＶＳＳＨや、ソースドライバー７２０のロジック部の電圧を生成する。また電源回路７４０は、ゲート線の走査に必要な電圧を生成し、これをゲートドライバー７３０に対して供給する。更に電源回路７４０は、コモン電圧ＶＣを生成する。

液晶装置７００は、表示コントローラー７５０を備えることができる。表示コントローラー７５０は、図示しない中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、ソースドライバー７２０、ゲートドライバー７３０、電源回路７４０を制御する。例えば、表示コントローラー７５０は、ソースドライバー７２０及びゲートドライバー７３０に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。表示コントローラー７５０又はホストは、画素データをソースドライバー７２０に供給することができる。

なお図１４では、液晶装置７００に電源回路７４０又は表示コントローラー７５０を含めて構成するようにしているが、これらのうち少なくとも１つを液晶装置７００の外部に設けて構成するようにしてもよい。或いは、液晶装置７００に、ホストを含めるように構成することも可能である。また、ソースドライバー７２０は、ゲートドライバー７３０及び電源回路７４０のうち少なくとも１つを内蔵してもよい。

更にまた、ソースドライバー７２０、ゲートドライバー７３０、表示コントローラー７５０及び電源回路７４０の一部又は全部をＬＣＤパネル７１０上に形成してもよい。この場合、ＬＣＤパネル７１０は、複数のソース線と、複数のゲート線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とに接続された複数の画素と、複数のソース線を駆動するソースドライバーとを含むように構成することができる。

上記のいずれかの実施形態又はその変形例における駆動回路が適用された液晶装置によれば、液晶装置の小型化及び低コスト化を図ることができるようになる。

〔電子機器〕
上記の液晶装置７００、又は上記のいずれかの実施形態又はその変形例における駆動回路が適用される電子機器について説明する。

図１５（Ａ）、図１５（Ｂ）に、上記のいずれかの実施形態又はその変形例における駆動回路が適用された液晶装置を有する電子機器の構成を示す斜視図を示す。図１５（Ａ）は、モバイル型のパーソナルコンピューターの構成の斜視図を表す。図１５（Ｂ）は、携帯電話機の構成の斜視図を表す。

図１５（Ａ）に示すパーソナルコンピューター８００は、本体部８１０と、表示部８２０とを備えている。表示部８２０は、上記のいずれかの実施形態又はその変形例における駆動回路が適用された液晶装置を備えている。本体部８１０には、キーボード８３０が設けられる。キーボード８３０を介した操作情報が図示しない制御部によって解析され、その操作情報に応じて表示部８２０に画像が表示される。

図１５（Ｂ）に示す携帯電話機９００は、本体部９１０と、表示部９２０とを備えている。表示部９２０は、上記のいずれかの実施形態又はその変形例における駆動回路が適用された液晶装置を備えている。本体部９１０には、キー９３０が設けられる。キー９３０を介した操作情報が図示しない制御部によって解析され、その操作情報に応じて表示部９２０に画像が表示される。

なお、上記のいずれかの実施形態又はその変形例における駆動回路が適用された液晶装置が実装される電子機器として、図１５（Ａ）、図１５（Ｂ）に示すものに限定されるものではない。例えば、情報携帯端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point of sale system）端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。上記のいずれかの実施形態又はその変形例によれば、上記の電子機器において、低コスト化に寄与することができる。

以上、本発明に係る階調電圧生成回路、駆動回路、電気光学装置、及び電子機器等を上記のいずれかの実施形態又はその変形例に基づいて説明したが、本発明は上記のいずれかの実施形態又はその変形例に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。

（１）上記のいずれかの実施形態又はその変形例では、駆動回路が、液晶装置のソース線を駆動する例を説明した、本発明は、これに限定されるものではない。例えば、電気光学装置が液晶装置ではなく、画素が液晶素子以外の表示素子を備えたものにも適用することができる。

（２）第１の容量素子及び第２の容量素子の初期化回路が、図１０に示す位置に設けられるスイッチ素子により実現されるものとして説明したが、本発明に係る初期化回路は、図１０に示す構成に限定されるものではない。

（３）第３の実施形態又は第４の実施形態では、出力アンプが、画素データの下位４ビットに基づいて階調電圧範囲内を更に分割するものとして説明したが、本発明は、これに限定されるものではない。

（４）上記のいずれかの実施形態又はその変形例において、本発明を階調電圧生成回路、駆動回路、電気光学装置、及び電子機器等として説明したが、本発明は、これに限定されるものではない。例えば、本発明は、上記のいずれかの実施形態又はその変形例における階調電圧生成方法等であってもよい。

１００，１００ａ，２４０_１，２４０_２，３００，３００ａ，３００ｂ，４２０_１，４２０_２…階調電圧生成回路、 １１０…インピーダンス変換回路、
１２０，３１０，３１０ｂ…極性反転回路、 １３０…第１の位相補償回路、
１３２…第１の補償用抵抗素子、 １３４…第１の補償用容量素子、
１４０…第２の位相補償回路、 １４２…第２の補償用抵抗素子、
１４４…第２の補償用容量素子、 ２００，４００，５００，６００…駆動回路、
２１０…ラダー抵抗回路、 ２２０_１〜２２０_Ｎ，４１０_１〜４１０_Ｎ，５１０_１〜５１０_Ｎ，６１０_１〜６１０_Ｎ…ソース駆動ブロック、
２３０_１，２３０_２，５２０_１…階調電圧選択回路、 ２４２_１，２４２_２…切替回路、
２５０_１，２５０_２，５７０_１…出力アンプ、
２５２_１，２５２_２，５７２_１…演算増幅回路、
５３０_１，６２０_１…第１の階調電圧生成回路、
５４０_１，６３０_１…第２の階調電圧生成回路、 ５６０_１，５６０_２…スイッチ回路、
ＡＰ１…第１の演算増幅回路、 ＡＰ２…第２の演算増幅回路、
Ｃ１…第１の容量素子、 Ｃ２…第２の容量素子、 ＤＤ１〜ＤＤＮ…画素データ、
Ｒ１…第１の抵抗素子、 Ｒ２…第２の抵抗素子、 Ｓ１〜ＳＮ…ソース線、
ＳＥＬ…極性切替信号、 Ｖ１Ｎ…第１の階調電圧、 Ｖ２Ｐ…第２の階調電圧、
Ｖ２Ｎ…出力電圧、 ＶＣ…コモン電圧、 ＶＳＳＨ…低電位側電源電圧

Claims (13)

1. 第１の極性の第１の階調電圧に対応する第２の極性の第２の階調電圧を生成する階調電圧生成回路であって、
   前記第１の階調電圧が供給される階調電圧供給線に接続されるインピーダンス変換回路と、
   前記インピーダンス変換回路の出力電圧を第１の電圧を基準に反転して前記第２の階調電圧を生成する極性反転回路とを含むことを特徴とする階調電圧生成回路。
2. 前記インピーダンス変換回路は、
   非反転入力端子に前記階調電圧供給線が接続され、反転入力端子に出力端子が接続される第１の演算増幅回路を含むことを特徴とする請求項１記載の階調電圧生成回路。
3. 前記第１の演算増幅回路の出力端子に接続される第１の位相補償回路を含むことを特徴とする請求項２記載の階調電圧生成回路。
4. 前記第１の位相補償回路は、
   前記第１の演算増幅回路の出力端子に接続され、第１の補償用抵抗素子及び第１の補償用容量素子が直列に接続される直列回路を含み、
   前記第１の補償用抵抗素子が形成される層の上層に、前記第１の補償用容量素子が配置されることを特徴とする請求項３記載の階調電圧生成回路。
5. 前記極性反転回路は、
   非反転入力端子に前記第１の電圧が供給される第２の演算増幅回路と、
   前記インピーダンス変換回路の出力と、前記第２の演算増幅回路の反転入力端子との間に設けられる第１の抵抗素子と、
   前記第１の抵抗素子と同一の抵抗値となるように形成され、前記第２の演算増幅回路の反転入力端子と出力端子との間に設けられる第２の抵抗素子とを含むことを特徴とする請求項１乃至４のいずれか記載の階調電圧生成回路。
6. 前記極性反転回路は、
   非反転入力端子に前記第１の電圧が供給される第２の演算増幅回路と、
   前記インピーダンス変換回路の出力と、前記第２の演算増幅回路の反転入力端子との間に設けられる第１の容量素子と、
   前記第１の容量素子と同一の容量値となるように形成され、前記第２の演算増幅回路の反転入力端子と出力端子との間に設けられる第２の容量素子とを含むことを特徴とする請求項１乃至４のいずれか記載の階調電圧生成回路。
7. 所与の初期化期間において、前記第１の容量素子及び前記第２の容量素子の各々を初期化する初期化回路を含むことを特徴とする請求項６記載の階調電圧生成回路。
8. 前記第２の演算増幅回路の出力端子に接続される第２の位相補償回路を含むことを特徴とする請求項５乃至７のいずれか記載の階調電圧生成回路。
9. 前記第２の位相補償回路は、
   前記第２の演算増幅回路の出力端子に接続され、第２の補償用抵抗素子及び第２の補償用容量素子が直列に接続される直列回路を含み、
   階調電圧生成回路を構成する抵抗素子が形成される層の上層に、階調電圧生成回路を構成する容量素子が配置されることを特徴とする請求項８記載の階調電圧生成回路。
10. 前記第１の電圧と第２の電圧との間で、前記第１の階調電圧を含む前記第１の極性の複数の階調電圧を生成するラダー抵抗回路と、
    前記ラダー抵抗回路によって生成された前記複数の階調電圧から前記第１の階調電圧を選択する階調電圧選択回路と、
    請求項１乃至９のいずれか記載の階調電圧生成回路と、
    前記第１の極性のとき前記インピーダンス変換回路の出力電圧に基づいて電気光学装置のソース線を駆動し、前記第２の極性のとき前記第２の階調電圧に基づいて前記ソース線を駆動する出力アンプとを含むことを特徴とする駆動回路。
11. 前記第１の電圧と第２の電圧との間で、前記第１の極性の複数の階調電圧を生成するラダー抵抗回路と、
    前記ラダー抵抗回路によって生成された前記複数の階調電圧から、画素データの一部に応じて前記第１の極性の第１の階調電圧範囲の低電位側の第１の階調電圧と高電位側の第３の階調電圧とを選択する階調電圧選択回路と、
    請求項１乃至９のいずれか記載の階調電圧生成回路であり、前記第１の階調電圧に対応する前記第２の極性の第２の階調電圧を生成する第１の階調電圧生成回路と、
    請求項１乃至９のいずれか記載の階調電圧生成回路であり、前記第３の階調電圧に対応する前記第２の極性の第４の階調電圧を生成する第２の階調電圧生成回路と、
    前記第１の極性のとき、前記第１の階調電圧生成回路のインピーダンス変換回路の出力電圧と前記第２の階調電圧生成回路のインピーダンス変換回路の出力電圧との間で前記画素データの残りの部分に対応した階調電圧に基づいて電気光学装置のソース線を駆動し、前記第２の極性のとき、前記第２の階調電圧と前記第４の階調電圧との間で前記画素データの残りの部分に対応した階調電圧に基づいて電気光学装置のソース線を駆動する出力アンプとを含むことを特徴とする駆動回路。
12. 複数の画素と、
    前記複数の画素に接続される複数のゲート線及び複数のソース線と、
    前記複数のソース線を駆動する請求項１０又は１１記載の駆動回路とを含むことを特徴とする電気光学装置。
13. 請求項１乃至９のいずれか記載の階調電圧生成回路を含むことを特徴とする電子機器。

Images