JP2013191705A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013191705A JP2013191705A JP2012056515A JP2012056515A JP2013191705A JP 2013191705 A JP2013191705 A JP 2013191705A JP 2012056515 A JP2012056515 A JP 2012056515A JP 2012056515 A JP2012056515 A JP 2012056515A JP 2013191705 A JP2013191705 A JP 2013191705A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- light emitting
- emitting element
- light
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
【課題】
本発明が解決しようとする課題は、半導体フォトリレーを簡易なプロセスで作製できる構造を備えた半導体装置及びその製造方法を提供することである。
【解決手段】
実施形態の半導体装置は半導体基板と、前記半導体基板上に設けられた発光素子と、前記発光素子と離間し、前記半導体基板の前記発光素子が形成された面と同一面上に設けられた受光素子と、前記発光素子と電気的に絶縁されるように、前記半導体基板の前記発光素子が形成された面と同一面上に設けられたスイッチング素子と、を有する。
実施形態の半導体装置の製造方法は、半導体基板上の同一面上に発光素子とスイッチング素子を形成し、前記発光素子と電気的に絶縁されるように受光素子を形成する工程と、前記発光素子と前記スイッチング素子とが離間するようにエッチングを行う工程と、を有する。
【選択図】図1
本発明が解決しようとする課題は、半導体フォトリレーを簡易なプロセスで作製できる構造を備えた半導体装置及びその製造方法を提供することである。
【解決手段】
実施形態の半導体装置は半導体基板と、前記半導体基板上に設けられた発光素子と、前記発光素子と離間し、前記半導体基板の前記発光素子が形成された面と同一面上に設けられた受光素子と、前記発光素子と電気的に絶縁されるように、前記半導体基板の前記発光素子が形成された面と同一面上に設けられたスイッチング素子と、を有する。
実施形態の半導体装置の製造方法は、半導体基板上の同一面上に発光素子とスイッチング素子を形成し、前記発光素子と電気的に絶縁されるように受光素子を形成する工程と、前記発光素子と前記スイッチング素子とが離間するようにエッチングを行う工程と、を有する。
【選択図】図1
Description
本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体フォトリレーは、発光素子(入力側)と受光素子(出力側)を電気的に絶縁しつつ光学的に結合させたデバイスであり、受光素子は例えば、フォトダイオード(Photo Diode;PD)とスイッチング素子であるトランジスタ(MOSFET)で構成される。半導体フォトリレーは入力と出力の間を電気的に絶縁することができるため、接地電位の異なる回路間の信号インターフェイスとして広く用いられている。
半導体フォトリレーは一般に、発光素子(LED)、フォトダイオード(PD)、及びトランジスタ(MOSFET)を個別に作成する工程と、それらを一つのチップに組み立てる工程とに分かれている。
本発明が解決しようとする課題は、半導体フォトリレーを簡易なプロセスで作製できる構造を備えた半導体装置及びその製造方法を提供することである。
実施形態の半導体装置は半導体基板と、前記半導体基板上に設けられた発光素子と、前記発光素子と離間し、前記半導体基板の前記発光素子が形成された面と同一面上に設けられた受光素子と、前記発光素子と電気的に絶縁されるように、前記半導体基板の前記発光素子が形成された面と同一面上に設けられたスイッチング素子と、を有する。
実施形態の半導体装置の製造方法は、半導体基板上の同一面上に発光素子とスイッチング素子を形成し、前記発光素子と電気的に絶縁されるように受光素子を形成する工程と、前記発光素子と前記スイッチング素子とが離間するようにエッチングを行う工程と、を有する。
以下、本発明の実施形態について図面を参照しながら説明する。この説明に際し、全図にわたり、共通する部分には共通する符号を付す。また、図面の寸法比率は、図示の比率に限定されるものではない。
[一実施形態]
(半導体装置1aの構造)
一実施形態に係る半導体装置1aの構造について、図1及び図2を参照しながら説明する。図1は一実施形態に係る半導体装置1aの断面構造を示す断面図、図2は一実施形態に係る半導体装置1aの回路構成を示す回路図を示している。
(半導体装置1aの構造)
一実施形態に係る半導体装置1aの構造について、図1及び図2を参照しながら説明する。図1は一実施形態に係る半導体装置1aの断面構造を示す断面図、図2は一実施形態に係る半導体装置1aの回路構成を示す回路図を示している。
図1、2に示すように半導体装置1aはGaN基板2(半導体基板)、発光ダイオード素子3(発光素子)、フォトダイオード素子4(受光素子)、及び出力トランジスタ素子5(スイッチング素子)を有する。発光ダイオード素子3は、n型AlGaN層11a、InGaN発光層12、p型AlGaN層13、p型GaN層14、アノード電極15、及びカソード電極16を有する。フォトダイオード素子4はn型GaN層18、p型GaN層19、アノード電極20、及びカソード電極21を有する。出力トランジスタ素子5はn型AlGaN層11b、ソース電極22、ゲート電極23、及びドレイン電極24を有する。
発光ダイオード素子3の構造について説明する。まず、GaN基板2上にGaNバッファ層10aが設けられる。GaNバッファ層10aの上にn型AlGaN層11a、InGaN発光層12、p型AlGaN層13、及びp型GaN層14の順にそれぞれ設けられる。そして、p型GaN層14にはアノード電極15、n型AlGaN層11aにはカソード電極16が接続される。
フォトダイオード素子4の構造について説明する。前述した多層膜で構成される発光ダイオード素子3の上、すなわち、p型GaN層14の上に素子3と4を電気的に絶縁するGaN絶縁層17を設ける。GaN絶縁層17の上にn型GaN層18、及びp型GaN層19の順に設けられる。p型GaN層19にはアノード電極20、n型GaN層18にはカソード電極21が接続される。すなわち、フォトダイオード素子4は発光ダイオード素子3の上にGaN絶縁層17を介して設けられた積層構造となっている。
出力トランジスタ素子5の構造について説明する。出力トランジスタ素子5は、発光ダイオード素子3及びフォトダイオード素子4と離間して、GaN基板2上に設けられる。まず、GaN基板2上にGaNバッファ層10bが設けられる。GaNバッファ層10bの上にn型AlGaN層11bが設けられ、そのn型AlGaN層11bにはソース電極22、ゲート電極23、及びドレイン電極23が接続される。
なお、出力トランジスタ素子5は高電子移動度トランジスタ(High Electron Mobility Transistor;HEMT)である。一般に、GaNを高濃度チャネル層とするHEMTではノーマリオン動作となるため、本実施形態の説明においても、出力トランジスタ素子5はノーマリオン動作することを前提に説明する。
図1では省略してあるが、発光ダイオード素子3のアノード電極15とカソード電極16は、発光ダイオード素子3の駆動信号、すなわちリレー駆動信号を受信する。また、フォトダイオード素子4のアノード電極20は出力トランジスタ素子5のソース電極22と接続され、カソード電極21はゲート電極23と接続される。
以上説明したように、半導体装置1aはGaN基板2上に発光ダイオード素子3、フォトダイオード素子4、及び出力トランジスタ素子5が一体形成された半導体フォトリレー構造を有することを特徴とする。
(半導体装置1aの動作)
半導体装置1aの動作について説明する。
半導体装置1aの動作について説明する。
まず、半導体装置1aの入力端子に電圧が印加されると発光ダイオード素子3が入力電圧(電流)に応じた強度で発光する。この光が電気的絶縁膜17を介してフォトダイオード素子4に照射されることにより、フォトダイオード素子4に光起電力が生じる。
フォトダイオード素子4のカソード電極21とアノード電極20はそれぞれ出力トランジスタ素子5のゲート電極23とソース電極22に金ワイヤー等の金属配線で電気的につながっている。そのため、フォトダイオード素子4に光が照射されるとその光量に応じた起電力により、出力トランジスタ素子5のゲート電極23がソース電極22に対しマイナス電位になる。ゲート電極23がマイナス電位になると、ゲート電極23下の二次元電子ガス層がゲートのマイナス電位と反発し排除される。その結果、出力トランジスタ素子5は「オフ状態」となって、出力トランジスタ素子5のドレイン電極24とソース電極22の間に電流は流れなくなる。すなわち、出力端子に電流は流れない。
一方、半導体装置1aの入力端子への印加電圧(電気信号)が無くなると、発光ダイオード素子3に流れる電流がゼロとなり、発光ダイオード素子3から光は出ない。すなわちフォトダイオード素子4からの光電流は消滅して、ゲート電極23とソース電極22は同電位になる。この状態ではゲート電極下23に二次元電子ガスが広がり出力トランジスタ素子5が「オン状態」となって、出力トランジスタ素子5のドレイン電極24とソース電極22の間に電流が流れるようになる。すなわち、出力端子に電流が流れる。
以上説明したメカニズムにより半導体装置1aは、入力端子に印加された電圧(電流)の強さに応じて出力トランジスタ5を制御できる。つまり半導体装置1aを使えば入力と出力を電気的に分離しつつ、入力信号で出力信号を制御できる。
(半導体装置1aの製造方法)
半導体装置1aの製造方法について説明する。図3は一実施形態に係る半導体装置1aの製造プロセス毎の断面を示す断面図を示している。
半導体装置1aの製造方法について説明する。図3は一実施形態に係る半導体装置1aの製造プロセス毎の断面を示す断面図を示している。
まず、図3の(a)に示すように、塩酸等で基板洗浄処理を施したGaN基板2を用意する。
次に、図3の(b)に示すように、GaN基板2上に例えば有機金属気相成長法(Metal Organic Chemical Vapor Deposition;以下、MOCVD法という。)により、GaNバッファ層10、n型AlGaN層11、InGaN発光層12、p型AlGaN層13、p型GaN層14、GaN絶縁層17、n型GaN層18、及びp型GaN層19の順に成膜される。
そして、図3の(c)に示すように、所望の形状となるようにエッチングした後、p型GaN層14にアノード電極15、n型AlGaN層11aにカソード電極16、p型GaN層19にアノード電極20、n型GaN層18にカソード電極21、及びn型AlGaN層11bにソース電極22とゲート電極23とドレイン電極24を形成する。
なお、上記説明において、一例としてMOCVD法による成膜方法を挙げたが、これに限らず、ALD法、スパッタ法、物理気相成長(Physical Vapor Deposition;PVD)法、塗布法、及び噴霧法等でも実施は可能である。
また、上記説明では、GaNバッファ層10、n型AlGaN層11、InGaN発光層12、p型AlGaN層13、p型GaN層14、GaN絶縁層17、n型GaN層18、及びp型GaN層19を全て成膜後に、所望の形状となるようにエッチングする方法を挙げたが、例えば、GaNバッファ層10、n型AlGaN層11を堆積後に、出力トランジスタ素子5となる領域にマスクをして、出力トランジスタ素子5についてはエッチングを必要としない方法等、その形成方法は特に限定はされない。
(半導体装置1aの効果)
半導体装置1aの効果について説明する。
半導体装置1aの効果について説明する。
比較として、従来の半導体フォトリレーを作成するプロセスについて説明する。まず、発光ダイオード素子3がGaAs基板上に設けられる。フォトダイオード素子4と出力トランジスタ素子5がSi基板上に設けられる。そして、素子が形成されたGaAs基板とSi基板を1つに組み立てて、半導体装置となる。
上記のような工程で作製される半導体装置に対して、一実施形態に係る半導体装置1aのように、GaN基板2上に発光ダイオード素子3、フォトダイオード素子4、及び出力トランジスタ5による半導体フォトリレー構造を形成することにより、個別に作成した素子を一体に組み立てる工程を省略することができるため、半導体装置1aの作製時間短縮による生産性向上と作製コストの削減が可能となる。
また、従来は出力トランジスタ素子5をSi基板上に設けていたため、Si基板上に設けられるGaNバッファ層10bはヘテロエピタキシャル成長で形成されることになり、格子定数の差異に起因する若干の結晶欠陥がGaNバッファ層10b内に形成される。その結晶欠陥により出力トランジスタ素子5の特性が劣化し、半導体フォトリレーとしての特性の劣化に繋がる可能性がある。
一実施形態の半導体装置1aの場合、GaN基板2を用いているため、GaNバッファ層10bはホモエピタキシャル成長で形成されることになり、Si基板上に形成する際よりも結晶欠陥の少ない良質なGaNバッファ層10bの形成が可能となる。結果として、出力トランジスタ5の特性、特に耐圧やスイッチング速度等が向上し、半導体装置1aすなわち半導体フォトリレーとしての特性向上も可能となる。
さらに、GaN基板2を使用することにより、上述したようにホモエピタキシャル成長による良質な結晶膜形成が可能になることにより、発光ダイオード素子3の特性も向上し、発光ダイオード素子3の長寿命化が可能となる効果も有する。
上記で説明した半導体装置1aのフォトダイオード素子4の個数については特に触れていないが、フォトダイオード素子4の個数は特に限定されず、直列に複数個設けられていても実施は可能である。フォトダイオード素子4を直列に複数個設けた際の効果としては、発光ダイオード素子3からの光を照射した際に発生する光電流の電流値が大きくなり、応答性の向上が可能となる。
本実施形態では半導体基板としてGaN基板2を用いたが、これに限らず、GaNと結晶格子定数の近いサファイア基板でも実施は可能である。
(変形例)
一実施形態の半導体装置1aの変形例について図4を用いて説明する。図4は一実施形態の変形例に係る半導体装置1bの断面構造を示す断面図を示している。
一実施形態の半導体装置1aの変形例について図4を用いて説明する。図4は一実施形態の変形例に係る半導体装置1bの断面構造を示す断面図を示している。
変形例の半導体装置1bが、上述した半導体装置1aと異なる点は、フォトダイオード素子4がGaN絶縁層17を介して発光ダイオード素子3上に設けられておらず、発光ダイオード素子3と離間されて設けられている点である。
なお、図4ではフォトダイオード素子4を構成するn型GaN層18とp型GaN層19の下側に、GaNバッファ層10、n型AlGaN層11、InGaN発光層12、p型AlGaN層13、及びp型GaN層14が設けられているが、アノード電極15とカソード電極16が設けられていないため、これらは無効領域である。
半導体装置1bの形成方法としては、GaN基板2上にGaNバッファ層10、n型AlGaN層11、InGaN発光層12、p型AlGaN層13、p型GaN層14、n型GaN層18、及びp型GaN層19を堆積後に、発光ダイオード素子3、フォトダイオード素子4、及び出力トランジスタ素子5がそれぞれ離間するようにエッチングされる。
半導体装置1aと半導体装置1bの動作については同様であるため、省略する。
半導体装置1bの効果についても、上述した半導体装置1aの効果と同様であり、主な効果としては、GaN基板2上に発光ダイオード素子3、フォトダイオード素子4、及び出力トランジスタ5による半導体フォトリレー構造を形成することにより、個別に作成した素子を一体に組み立てる工程を省略することができるため、半導体装置1aの作製時間短縮による生産性向上と作製コストの削減が可能となることが挙げられる。
図4では、発光ダイオード素子3とフォトダイオード素子4が離間された場合のみを示したが、発光ダイオード素子3の上にGaN絶縁層17上を介してフォトダイオード素子4を形成し、更に発光ダイオード素子3と離間してフォトダイオード素子4を形成しても実施は可能である。
フォトダイオード素子4と出力トランジスタ5の電気的な接続は、金ワイヤーまたは、半導体装置1a,1b上に成膜したポリイミドなどの絶縁膜に開口した穴にアルミや銅等の良導体を埋め込んでも実施は可能である。
また、実施形態で示した発光ダイオード素子3、フォトダイオード素子4のp電極とn電極はどちらが上になっても構わない。また、電極と半導体のコンタクト部は不純物濃度を高くしたりするが、本実施形態では省略している。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1a,1b…半導体装置、2…GaN基板(半導体基板)、3…発光ダイオード素子(発光素子)、4…フォトダイオード素子(受光素子)、5…出力トランジスタ素子(スイッチング素子)、10,10a,10b…GaNバッファ層(窒化ガリウムバッファ層)、11,11a,11b…n型AlGaN層、12…InGaN発光層、13…p型AlGaN層、14…p型GaN層、15…アノード電極、16…カソード電極、17…GaN絶縁層(絶縁層)、18…n型GaN層、19…p型GaN層、20…アノード電極、21…カソード電極、22…ソース電極、23…ゲート電極、24…ドレイン電極
Claims (10)
- 半導体基板と、
前記半導体基板上に設けられた発光素子と、
前記発光素子と離間し、前記半導体基板の前記発光素子が形成された面と同一面上に設けられた受光素子と、
前記発光素子と電気的に絶縁されるように、前記半導体基板の前記発光素子が形成された面と同一面上に設けられたスイッチング素子と、
を有する半導体装置。 - 絶縁層を介して前記発光素子と前記受光素子が積層された請求項1に記載された半導体装置。
- 前記絶縁層を介して前記発光素子上に複数の前記受光素子が直列接続して設けられた請求項1または2に記載の半導体装置。
- 前記発光素子と前記受光素子が離間するように前記半導体基板の同一面上に設けられた請求項1乃至3のいずれか一に記載の半導体装置。
- 前記半導体基板は窒化ガリウム基板またはサファイア基板である請求項1乃至4のいずれか一に記載の半導体装置。
- 半導体基板上の同一面上に発光素子とスイッチング素子を形成し、前記発光素子と電気的に絶縁されるように受光素子を形成する工程と、
前記発光素子と前記スイッチング素子とが離間するようにエッチングを行う工程と、
を有する半導体装置の製造方法。 - 絶縁層を介して前記発光素子と前記受光素子を積層する工程を有する請求項6に記載された半導体装置の製造方法。
- 前記絶縁層を介して前記発光素子上に複数の直列接続した前記受光素子を形成する工程を有する請求項6または7に記載の半導体装置の製造方法。
- 前記発光素子と前記受光素子が離間するように前記半導体基板の同一面上に設けられた請求項6乃至8のいずれか一に記載の半導体装置の製造方法。
- 前記半導体基板は窒化ガリウム基板またはサファイア基板である請求項6乃至9のいずれか一に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012056515A JP2013191705A (ja) | 2012-03-13 | 2012-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012056515A JP2013191705A (ja) | 2012-03-13 | 2012-03-13 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013191705A true JP2013191705A (ja) | 2013-09-26 |
Family
ID=49391671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012056515A Pending JP2013191705A (ja) | 2012-03-13 | 2012-03-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013191705A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018128103A1 (ja) | 2017-01-05 | 2018-07-12 | パナソニック株式会社 | 半導体リレー |
US20210013358A1 (en) * | 2019-07-11 | 2021-01-14 | Pixart Imaging Inc. | Dual wavelength light emitting device, dual wavelength light transceiving device and display |
US11329175B2 (en) | 2018-01-22 | 2022-05-10 | Panasonic Holdings Corporation | Semiconductor light receiving element and semiconductor relay |
EP3444851B1 (de) * | 2017-08-16 | 2023-07-26 | AZUR SPACE Solar Power GmbH | Empfängerbaustein |
-
2012
- 2012-03-13 JP JP2012056515A patent/JP2013191705A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018128103A1 (ja) | 2017-01-05 | 2018-07-12 | パナソニック株式会社 | 半導体リレー |
US10818815B2 (en) | 2017-01-05 | 2020-10-27 | Panasonic Corporation | Semiconductor relay |
EP3444851B1 (de) * | 2017-08-16 | 2023-07-26 | AZUR SPACE Solar Power GmbH | Empfängerbaustein |
US11329175B2 (en) | 2018-01-22 | 2022-05-10 | Panasonic Holdings Corporation | Semiconductor light receiving element and semiconductor relay |
US20210013358A1 (en) * | 2019-07-11 | 2021-01-14 | Pixart Imaging Inc. | Dual wavelength light emitting device, dual wavelength light transceiving device and display |
US11049992B2 (en) * | 2019-07-11 | 2021-06-29 | Pix Art Imaging Inc. | Dual wavelength light emitting device, dual wavelength light transceiving device and display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5450399B2 (ja) | 半導体発光素子及びその製造方法 | |
JP5195452B2 (ja) | 発光素子 | |
US20220037393A1 (en) | Optoelectronic device comprising pixels which emit three colours | |
CN113646894B (zh) | 纳米线发光开关装置及其方法 | |
US9231165B2 (en) | Light-emitting diode chip | |
JP2013191705A (ja) | 半導体装置及びその製造方法 | |
JP2007036010A (ja) | ショットキーバリアダイオード装置及びその製造方法 | |
US20090173965A1 (en) | Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method | |
KR20110044188A (ko) | 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법 | |
JP7423787B2 (ja) | Iii族窒化物マルチ波長ledアレイ | |
US20150214429A1 (en) | Method for manufacturing rod-type light emitting device and rod-type light emitting device | |
US8823020B2 (en) | Light emitting diode | |
KR102455224B1 (ko) | 발광소자 | |
US11705370B2 (en) | Semiconductor component having a compressive strain layer and method for producing the semiconductor component having a compressive strain layer | |
CN116230711B (zh) | 一种hemt与led的单片集成器件及其制备方法 | |
KR102462717B1 (ko) | 발광소자 | |
JP2010177446A (ja) | 発光素子 | |
US20150214423A1 (en) | Method for manufacturing optical device and optical device | |
US10971648B2 (en) | Ultraviolet light-emitting element and light-emitting element package | |
US20140065743A1 (en) | Method of manufacturing light emitting diode die | |
US20130146837A1 (en) | Light emitting diode with multiple transparent conductive layers and method for manufacturing the same | |
US20130119397A1 (en) | Nitride-based heterojuction semiconductor device and method for manufacutring the same | |
US20130313605A1 (en) | Electrode contact structure of light-emitting diode | |
KR101158077B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
KR20120117528A (ko) | 수직형 led 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |