JP2013188092A - 電動車両用インバータ装置 - Google Patents

Abstract

【課題】急速放電抵抗により平滑コンデンサの必要な放電を可能としつつ、急速放電抵抗の小型化が可能な電動車両用インバータ装置の提供。
【解決手段】本発明は、高圧電源に並列に接続されるインバータ及び平滑コンデンサと、平滑コンデンサに並列に接続される急速放電抵抗及び放電用スイッチ素子と、放電用スイッチ素子を制御する制御装置とを備えた電動車両用インバータ装置に関する。制御装置は、急速放電指令を受けた場合に、平滑コンデンサの両端電圧が降下するに従ってデューティー比が大きくなる態様で、放電用スイッチ素子のオン／オフの切換をデューティー制御する。
【選択図】図２

Description

本発明は、電動車両用インバータ装置に関する。

従来から、電動車両の衝突を検知した場合に、主回路コンデンサ（平滑コンデンサ）に充電された電荷を強制放電回路部によって放電させる電動車両用インバータ装置が知られている（例えば、特許文献１参照）。

特開2010-193691号公報

ところで、車両の衝突時などには、インバータ装置の平滑コンデンサの両端電圧を所定の時間内に目標電圧まで低減させる必要がある。この際、上記の特許文献１の記載の構成のように、単に平滑コンデンサと急速放電抵抗とを導通させる構成では、急速放電抵抗で消費する電力は、導通開始時（急速放電開始時）をピークとして時間の経過と共に指数関数で減少していくため、初期のピーク電力に耐えられる（定常）定格電力を持つ体格の大きな抵抗素子が急速放電抵抗として必要となるという問題点がある。

そこで、本発明は、急速放電抵抗により平滑コンデンサの必要な放電を可能としつつ、急速放電抵抗の小型化が可能な電動車両用インバータ装置の提供を目的とする。

上記目的を達成するため、本発明の一局面によれば、高圧電源に並列に接続されるインバータ及び平滑コンデンサと、前記平滑コンデンサに並列に接続される急速放電抵抗及び放電用スイッチ素子と、前記放電用スイッチ素子を制御する制御装置とを備えた電動車両用インバータ装置において、
前記制御装置は、急速放電指令を受けた場合に、前記平滑コンデンサの両端電圧が降下するに従ってデューティー比が大きくなる態様で、前記放電用スイッチ素子のオン／オフの切換をデューティー制御することを特徴とする、電動車両用インバータ装置が提供される。

本発明によれば、急速放電抵抗により平滑コンデンサの必要な放電を可能としつつ、急速放電抵抗の小型化が可能な電動車両用インバータ装置が得られる。

電動車両用モータ駆動システム１の全体構成の一例を示す図である。 急速放電制御装置６０の主要構成の一例を示す図である。 本実施例による急速放電時の急速放電抵抗Ｒ１での電力波形と、平滑コンデンサCの両端電圧の波形の一例を示す図である。 図３に示す波形のＹ１部乃至Ｙ３部の拡大図である。 比較例による急速放電時の急速放電抵抗Ｒ１での電力波形と、平滑コンデンサCの両端電圧の波形の一例を示す図である。 一実施例による急速放電制御装置６０Ａの具体的構成を示す図である。 図６に示した急速放電制御装置６０Ａにより実現される放電動作を示す波形図（その１）である。 図６に示した急速放電制御装置６０Ａにより実現される放電動作を示す波形図（その２）である。 他の一実施例による急速放電制御装置６０Ｂの具体的構成を示す図である。 可変Ｄｕｔｙ生成回路６４Ｂの動作の説明用に各種波形を示す図である。 平滑コンデンサCの両端電圧Ｖｃの低下に伴ってデューティー比が増加する原理の説明図（その１）である。 平滑コンデンサCの両端電圧Ｖｃの低下に伴ってデューティー比が増加する原理の説明図（その２）である。 平滑コンデンサCの両端電圧Ｖｃの低下に伴ってデューティー比が増加する原理の説明図（その３）である。 可変Ｄｕｔｙ生成回路６４Ｂを動作させたときの平滑コンデンサCの両端電圧Ｖｃとデューティー比との関係を示す図である。 図９に示した急速放電制御装置６０Ｂにより実現される放電動作を示す波形図である。

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。

図１は、電動車両用モータ駆動システム１の全体構成の一例を示す図である。モータ駆動システム１は、高圧バッテリ１０の電力を用いて走行用モータ４０を駆動することにより車両を駆動させるシステムである。尚、電動車両は、電力を用いて走行用モータ４０を駆動して走行するものであれば、その方式や構成の詳細は任意である。電動車両は、典型的には、動力源がエンジンと走行用モータ４０であるハイブリッド（ＨＶ）自動車や、動力源が走行用モータ４０のみである電気自動車を含む。

モータ駆動システム１は、図１に示すように、高圧バッテリ１０、インバータ３０、走行用モータ４０、及び、インバータ制御装置５０を備える。

高圧バッテリ１０は、電力を蓄積して直流電圧を出力する任意の蓄電装置であり、ニッケル水素バッテリ、リチウムイオンバッテリや電気２重層キャパシタ等の容量性素子から構成されてもよい。高圧バッテリ１０は、典型的には、定格電圧が１００Vを超えるバッテリであり、定格電圧が例えば２８８Ｖであってもよい。

インバータ３０は、正極ラインと負極ラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームから構成される。Ｕ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ１，Ｑ２の直列接続からなり、Ｖ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ３，Ｑ４の直列接続からなり、Ｗ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ５，Ｑ６の直列接続からなる。また、各スイッチング素子Ｑ１〜Ｑ６のコレクタ−エミッタ間には、それぞれ、エミッタ側からコレクタ側に電流を流すようにダイオードＤ１〜Ｄ６が配置される。尚、スイッチング素子Ｑ１〜Ｑ６は、ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor)のような、ＩＧＢＴ（Insulated Gate Bipolar Transistor）以外の他のスイッチング素子であってもよい。

走行用モータ４０は、３相の交流モータであり、Ｕ，Ｖ，Ｗ相の３つのコイルの一端が中点で共通接続されている。Ｕ相コイルの他端は、スイッチング素子Ｑ１，Ｑ２の中点Ｍ１に接続され、Ｖ相コイルの他端は、スイッチング素子Ｑ３，Ｑ４の中点Ｍ２に接続され、Ｗ相コイルの他端は、スイッチング素子Ｑ５，Ｑ６の中点Ｍ３に接続される。スイッチング素子Ｑ１のコレクタと負極ラインとの間には、平滑コンデンサＣが接続される。

インバータ制御装置５０は、インバータ３０を制御する。インバータ制御装置５０は、例えばＣＰＵ，ＲＯＭ、メインメモリなどを含み、インバータ制御装置５０の各種機能は、ＲＯＭ等に記録された制御プログラムがメインメモリに読み出されてＣＰＵにより実行されることによって実現される。インバータ３０の制御方法は、任意であるが、基本的には、Ｕ相に係る２つのスイッチング素子Ｑ１，Ｑ２が互いに逆相でオン／オフし、Ｖ相に係る２つのスイッチング素子Ｑ３，Ｑ４が互いに逆相でオン／オフし、Ｗ相に係る２つのスイッチング素子Ｑ５，Ｑ６が互いに逆相でオン／オフする。

尚、図１に示す例では、モータ駆動システム１は、単一の走行用モータ４０を備えているが、追加のモータ（発電機を含む）を備えてもよい。この場合、追加のモータ（複数も可）は、対応するインバータと共に、走行用モータ４０及びインバータ３０と並列な関係で、高圧バッテリ１０に接続されてもよい。また、図１に示す例では、モータ駆動システム１は、ＤＣ／ＤＣコンバータを備えていないが、高圧バッテリ１０とインバータ３０の間にＤＣ／ＤＣコンバータを備えてもよい。

高圧バッテリ１０と平滑コンデンサＣとの間には、図１に示すように、高圧バッテリ１０から電力供給を遮断するための遮断用スイッチＳＷ１が設けられる。遮断用スイッチＳＷ１は、半導体スイッチやリレー等で構成されてもよい。遮断用スイッチＳＷ１は、常態でオン状態であり、例えば車両の衝突検出時等にオフとされる。尚、遮断用スイッチＳＷ１のオン／オフの切換はインバータ制御装置５０により実現されてもよいし、他の制御装置により実現されてもよい。

モータ駆動システム１は、放電回路２０を更に含む。放電回路２０は、図１に示すように、平滑コンデンサＣに並列に接続される。放電回路２０は、急速放電抵抗Ｒ１及び放電用スイッチ素子ＳＷ２と、通常時放電抵抗Ｒ２とを含む。急速放電抵抗Ｒ１及び放電用スイッチ素子ＳＷ２と、通常時放電抵抗Ｒ２は、それぞれ、平滑コンデンサＣに対して並列に接続される。尚、図１に示す例では、放電回路２０は、高圧バッテリ１０（及び遮断用スイッチＳＷ１）と平滑コンデンサＣとの間に配置されているが、遮断用スイッチＳＷ１よりも平滑コンデンサＣ側に配置されていればよい。従って、放電回路２０は、平滑コンデンサＣとインバータ３０との間に配置されてもよい。また、急速放電抵抗Ｒ１及び放電用スイッチ素子ＳＷ２と、通常時放電抵抗Ｒ２とは、対に配置される必要はなく、例えば、急速放電抵抗Ｒ１及び放電用スイッチ素子ＳＷ２と、通常時放電抵抗Ｒ２とは、平滑コンデンサＣの両側にそれぞれ配置されてもよい。

放電回路２０の放電用スイッチ素子ＳＷ２は、図１に示すように、正極ラインと負極ラインとの間に急速放電抵抗Ｒ１と直列に接続される。放電用スイッチ素子ＳＷ２は、後述のデューティー制御が可能である限り、任意の構成であってもよいが、好ましくは半導体スイッチング素子である。尚、図示の例では、放電用スイッチ素子ＳＷ２は、ＭＯＳＦＥＴであるが、他の半導体スイッチング素子（例えばＩＧＢＴ等）であってもよい。

放電回路２０の放電用スイッチ素子ＳＷ２は、急速放電制御装置６０により制御される。急速放電制御装置６０は、任意のハードウェア、ソフトウェア、ファームウェア又はそれらの任意の組み合わせにより実現されてもよい。例えば、急速放電制御装置６０の機能の任意の一部又は全部は、特定用途向けＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）により実現されてもよい。また、急速放電制御装置６０の機能の任意の一部又は全部は、インバータ制御装置５０又は他の制御装置により実現されてもよい。急速放電制御装置６０による放電用スイッチ素子ＳＷ２の制御方法については、以下で詳説する。

図２は、急速放電制御装置６０の主要構成の一例を示す図である。尚、図２には、図１に示した回路における急速放電制御装置６０に関連する構成要素が示されている。

急速放電制御装置６０は、図２に示すように、電源回路６２と、可変Ｄｕｔｙ生成回路６４と、異常検出回路６６と、放電ＳＷ制御部６８とを含む。

電源回路６２には、外部からの放電指令が入力される。放電指令は、典型的には、車両衝突検出時又は車両衝突不可避判定時に入力される。放電指令は、車両の安全装置（例えばエアバック）を制御するエアバックＥＣＵやプリクラッシュＥＣＵ等から供給されてよい。電源回路６２は、放電指令を受けると、平滑コンデンサＣの両端電圧（即ち放電指令前に高圧バッテリ１０から平滑コンデンサＣに充電された電荷）を利用して電源電圧を生成する。このようにして電源回路６２により生成される電源電圧は、好ましくは、可変Ｄｕｔｙ生成回路６４、異常検出回路６６及び放電ＳＷ制御部６８の動作に利用される。これにより、低圧バッテリからの配線が不要となり、かかる低圧バッテリからの配線を利用する場合の不都合（例えば、車両衝突時に配線が切断し、可変Ｄｕｔｙ生成回路６４、異常検出回路６６及び放電ＳＷ制御部６８の動作が不能となる不都合）を回避することができる。尚、放電指令が生成された場合は、基本的には（遮断用スイッチＳＷ１の固着等の異常がない限り）、遮断用スイッチＳＷ１が開き、高圧バッテリ１０が遮断された状態が速やかに形成される。

可変Ｄｕｔｙ生成回路６４は、放電用スイッチ素子ＳＷ２のオン／オフの切換をデューティー制御するためのオン／オフ信号（パルス信号）を生成する。可変Ｄｕｔｙ生成回路６４は、電源回路６２から電源供給されて、起動するものであってよい。可変Ｄｕｔｙ生成回路６４によりオン信号が生成されると（即ちオン／オフ信号のオン期間では）、放電ＳＷ制御部６８を介して放電用スイッチ素子ＳＷ２がオンし（導通し）、これにより、急速放電抵抗Ｒ１による平滑コンデンサＣの放電が実現される状態となる。また、オフ信号が生成されると（即ちオン／オフ信号のオフ期間では）、放電ＳＷ制御部６８を介して放電用スイッチ素子ＳＷ２がオフし、これにより、急速放電抵抗Ｒ１による平滑コンデンサＣの放電が行われない状態となる。可変Ｄｕｔｙ生成回路６４は、デューティー比（オン時間／パルス信号の１周期）を可変して、オン／オフ信号を生成する。この際、可変Ｄｕｔｙ生成回路６４は、平滑コンデンサCの両端電圧が降下するに従ってデューティー比が大きくなる態様で、オン／オフ信号を生成する。このような可変デューティーの生成方法は、多種多様であり、任意であってよい。例えば、可変Ｄｕｔｙ生成回路６４は、急速放電開始時から平滑コンデンサCの放電が進むにつれて平滑コンデンサCの両端電圧が徐々に低下していくことを利用して、平滑コンデンサCの両端電圧に応じてデューティー比が定まるオン／オフ信号を生成してもよい。或いは、可変Ｄｕｔｙ生成回路６４は、急速放電開始時から平滑コンデンサCの放電が進むにつれて平滑コンデンサCの両端電圧が徐々に低下していくことを利用して、急速放電開始時からの経過時間に応じてデューティー比が定まるオン／オフ信号を生成してもよい。可変デューティーの生成方法の幾つかの例（可変Ｄｕｔｙ生成回路６４の構成例）については後述する。

異常検出回路６６は、放電開始後に所定条件が成立したときに放電用スイッチ素子ＳＷ２を強制的にオフにする。所定条件は、例えば、急速放電開始時から所定時間経過しても平滑コンデンサCの両端電圧が所定値以上である場合であってもよい。これは、何らかの異常（例えば、遮断用スイッチＳＷ１がオン固着している場合等）により放電指令が発生している状態でも遮断用スイッチＳＷ１が閉じている場合が想定される。この場合、急速放電抵抗Ｒ１による平滑コンデンサCの放電が行われていても、高圧バッテリ１０の接続状態が維持されているので、平滑コンデンサCの両端電圧が低下しない。従って、このような状態が検出されると、放電用スイッチ素子ＳＷ２が強制的にオフにされる。この場合、例えばノイズ等により放電指令が誤って発生した場合でも、急速放電抵抗Ｒ１による平滑コンデンサCの放電（ひいては高圧バッテリ１０からの無駄な電力消費）が継続して長時間エネルギ損失が生じてしまうのを防止することができる。或いは、所定条件は、例えば、急速放電開始時から所定時間経過した場合であってもよい。この場合、所定時間は、放電指令を受けて遮断用スイッチＳＷ１が正常に開いた場合に平滑コンデンサCの両端電圧が所定の目標電圧まで低下するのに要する時間（又はそれに所定のマージンを付加した時間）に対応してよく、試験等により適合されてよい。この場合も、ノイズ等により放電指令が誤って発生した場合の上述の不都合を防止することができる。

放電ＳＷ制御部６８は、可変Ｄｕｔｙ生成回路６４からのオン／オフ信号に基づいて、放電用スイッチ素子ＳＷ２のオン／オフの切換を実現する。

図３は、本実施例による急速放電態様を示す図であり、図３（Ａ）は、急速放電時の急速放電抵抗Ｒ１での電力波形を示し、図３（Ｂ）は、平滑コンデンサCの両端電圧の波形の一例を示す図である。図４は、図３に示す波形のＹ１部乃至Ｙ３部の拡大図を示す。図５は、比較例による急速放電態様を示す図であり、図５（Ａ）は、急速放電時の急速放電抵抗での電力波形を示し、図５（Ｂ）は、平滑コンデンサCの両端電圧の波形の一例を示す図である。

図３（Ａ）には、横軸を時間として、縦軸を電力として、２つの波形、即ち抵抗瞬間電力の波形Ｓ１と抵抗実効電力の波形Ｓ２が示されている。図４は、図３（Ａ）における抵抗瞬間電力の波形の各部（Ｙ１部乃至Ｙ３部）を拡大して示す。抵抗瞬間電力とは、瞬間的な時間（例えばオン／オフ信号の最小デューティー比の時のオン時間）に急速放電抵抗Ｒ１で消費される電力を表す。また、抵抗実効電力とは、抵抗瞬間電力に係る時間幅よりも有意に長い時間当たり（例えばオン／オフ信号の１周期当たり）に急速放電抵抗Ｒ１で消費される電力を表す。また、図５（Ａ）には、横軸を時間として、縦軸を電力として、抵抗実効電力の波形が示されている。図３（Ｂ）及び図５（Ｂ）には、横軸を時間として、縦軸を電圧として、平滑コンデンサCの両端電圧の波形が示される。尚、時間軸は、図３及び図５で共通である。また、縦軸のスケールは、図３（Ａ）及び図５（Ａ）で共通であり、図３（Ｂ）及び図５（Ｂ）で共通である。

尚、本実施例及び比較例においては、急速放電開始時の状態（平滑コンデンサCの両端電圧）は同じ条件である。また、本実施例及び比較例において、急速放電時から所定時間経過するまでに所定の目標電圧まで平滑コンデンサCの両端電圧が低下するように急速放電抵抗Ｒ１の大きさがそれぞれ決定されている。尚、この所定時間及び所定の目標電圧は、法規や規制等に応じて定まる値であってよい。

図５に示す比較例は、急速放電時に放電用スイッチ素子ＳＷ２が常にオン（即ちデューティー比が常時１）とされる構成である。この場合、図５（Ａ）及び図５（Ｂ）に示すように、急速放電開始時は、平滑コンデンサCの両端電圧が最も高い（最大電圧Ｖｉ）ことに対応して、抵抗実効電力はピーク値を取り、その後、平滑コンデンサCの放電の進行に従って（時間の経過に従って）、平滑コンデンサCの両端電圧及び抵抗実効電力は共に徐々に低減していく。この比較例では、急速放電抵抗Ｒ１の大きさは、急速放電開始時の最も大きい抵抗実効電力（即ち急速放電開始時の平滑コンデンサCの両端電圧）を基準として決定される。即ち、この比較例では、急速放電抵抗Ｒ１には、急速放電開始時に定常的な最大電圧Ｖｉが印加されるので、急速放電抵抗Ｒ１としては、かかる最大電圧Ｖｉに耐えられる（定常）定格電圧となる体格の大きな抵抗素子が必要となる。

ここで、抵抗素子には、連続した負荷に対応できる（定常）定格電圧とは別に、短時間（例えば１０ｍｓ程度）のみの負荷に対応できる定格パルス電圧があり、この定格パルス電圧は、（定常）定格電圧よりも高く、パルス持続時間が短いほど大きな値となる。より具体的には、定格電圧Ｅ、及び、定格パルス電圧Ｅｐは、それぞれ、以下の式で表せる。
Ｅ＝√（Ｐ・Ｒ）
Ｅｐ＝√（Ｐ・Ｒ・Ｔ／τ）
ここで、Ｐは定格電力、Ｒは定格抵抗値、τはパルス持続時間、Ｔはパルスの周期（オン／オフ信号の１周期）である。

この点、本実施例では、急速放電時に放電用スイッチ素子ＳＷ２がデューティー制御され、その際のデューティー比は、平滑コンデンサCの両端電圧が降下するに従って大きくなる態様で設定される。これにより、図３（Ａ）及び図４に示すように、抵抗瞬間電力としては、比較例の抵抗瞬間電力（比較例の場合、抵抗実効電力と実質的に等しい）よりも大きくなるが、抵抗実効電力のピーク値は同等又はそれ以下に抑えることができる。即ち、本実施例では、急速放電抵抗Ｒ１には、急速放電開始時に比較例と同様の最大電圧Ｖｉが印加されるが、この印加時間は、比較例のように定常的ではなく非常に短時間（即ちオン／オフ信号のオン時間であり、１０ｍｓ以下）であるので、印加される電圧の実効値を低くすることができる。これにより、急速放電抵抗Ｒ１としては、かかる最大電圧Ｖｉが定格パルス電圧を下回るような抵抗値であればよく、その分だけ体格を小さくすることができる。即ち、本実施例によれば、急速放電時に放電用スイッチ素子ＳＷ２をデューティー制御することで、定格電圧よりも高い定格パルス電圧を基準に急速放電抵抗Ｒ１の大きさを決定することができ、これにより、急速放電抵抗Ｒ１の体格を小さくすることができる。また、本実施例では、平滑コンデンサCの両端電圧が急速放電開始時に最も高く、以後徐々に低減していくことを考慮して、デューティー比は平滑コンデンサCの両端電圧が降下するに従って大きくなる態様で設定される。従って、本実施例によれば、急速放電期間の全体に亘って定格パルス電圧を均一的に大きくすることができ、これにより、必要な放電能力（抵抗実効電力）を確保しつつ、急速放電抵抗Ｒ１の体格を低減することができる。

図６は、一実施例による急速放電制御装置６０Ａの具体的構成を示す図である。急速放電制御装置６０Ａは、図６に示すように、電源回路６２Ａと、可変Ｄｕｔｙ生成回路６４Ａと、異常検出回路６６と、放電ＳＷ制御部６８とを含む。尚、図６に示す図において、電源Ｐは、高圧バッテリ１０の正極側を表す。

電源回路６２Ａは、平滑コンデンサＣに並列に接続される。電源回路６２Ａは、平滑コンデンサＣの電圧（平滑コンデンサＣからの放電）を利用して定電圧（本例では、＋１５Ｖ、及び、例えば＋５ＶであるＶｃｃ）を生成する。電源回路６２Ａは、ＭＯＳＦＥＴからなるスイッチング素子ＭＯＳ１と、ツェナーダイオードＤＺと、抵抗Ｒ３，Ｒ４と、電圧レギュレータ（３端子レギュレータ）６２１，６２２とを含む。スイッチング素子ＭＯＳ１のドレインは、抵抗Ｒを介して平滑コンデンサＣの正極側に接続され、スイッチング素子ＭＯＳ１のソースは、コンデンサＣ２を介してグランドに接続される。スイッチング素子ＭＯＳ１のゲートは、正極側とグランドの間に直列接続された抵抗Ｒ３とツェナーダイオードＤＺの間に接続される。放電指令が生成されると、スイッチング素子ＭＯＳ１のゲートには、ツェナーダイオードＤＺにより一定の電圧が印加され、スイッチング素子ＭＯＳ１がリニアレギュレータとして動作する。これにより、電圧レギュレータ６２１，６２２の入力端子には例えば１７Ｖ程度の電圧が発生し、電圧レギュレータ６２１，６２２により定電圧（本例では＋１５Ｖ及びＶｃｃ）が生成される。この定電圧は、図６に示すように、可変Ｄｕｔｙ生成回路６４Ａ、異常検出回路６６及び放電ＳＷ制御部６８で使用される。尚、図示の例では、放電指令は、フォトカプラＰＣを介して電源回路６２Ａに入力される。

可変Ｄｕｔｙ生成回路６４Ａは、ＣＰＵ６４１と、抵抗Ｒ５，Ｒ６と、スイッチング素子ＭＯＳ２とを備える。ＣＰＵ６４１には、抵抗Ｒ５，Ｒ６で分圧された平滑コンデンサＣの両端電圧が入力される。ＣＰＵ６４１は、平滑コンデンサＣの両端電圧の分圧値に基づいて、平滑コンデンサCの両端電圧Ｖｃ（コンデンサ電圧Ｖｃ）が降下するに従ってデューティー比が大きくなる態様で、オン／オフ信号を生成する。本例では、ＣＰＵ６４１は、平滑コンデンサCの両端電圧Ｖｃの二乗に反比例して大きくなるようにデューティー比を設定する。即ち、デューティー比∝１／Ｖｃ^２とされる。オン／オフ信号（本例ではＬｏｗ／Ｈｉｇｈレベル）は、電源回路６２Ａで生成される電源電圧Ｖｃｃを用いて生成され、スイッチング素子ＭＯＳ２のゲートに印加される。スイッチング素子ＭＯＳ２のドレインは、放電ＳＷ制御部６８に接続され、スイッチング素子ＭＯＳ２のソースは、グランドに接続される。デューティー制御のオフ期間のとき、スイッチング素子ＭＯＳ２のゲートにＨｉｇｈレベルが印加され、スイッチング素子ＭＯＳ２がオンし、デューティー制御のオン期間のとき、スイッチング素子ＭＯＳ２のゲートにＬｏｗレベルが印加され、スイッチング素子ＭＯＳ２がオフする。尚、ＣＰＵ６４１は、任意の態様で平滑コンデンサCの両端電圧Ｖｃが降下するに従ってデューティー比が大きくなるオン／オフ信号を生成してもよく、例えば急速放電開始時の平滑コンデンサＣの両端電圧Ｖｉからの減少幅（Ｖｉ−Ｖｃ）に比例して大きくなるようにデューティー比を設定してもよい。即ち、デューティー比∝ａ＋ｂ（Ｖｉ−Ｖｃ）とされる。但し、ａ，ｂは所定の係数である。

異常検出回路６６は、コンパレータＣＭ１と、抵抗Ｒ７，Ｒ８，Ｒ９と、コンデンサＣ３とを含む。コンパレータＣＭ１は、出力がオープンコレクタタイプである。コンパレータＣＭ１の反転入力端子には、電源回路６２Ａで生成される電源電圧＋１５Ｖにより抵抗Ｒ９を介して充電されるコンデンサＣ３の電圧が入力される。コンパレータＣＭ１の非反転入力端子には、抵抗Ｒ７，Ｒ８による電源電圧＋１５Ｖの分圧値（電源回路６２Ａで生成される電源電圧＋１５Ｖ）が入力される。尚、コンパレータＣＭ１は、電源回路６２Ａで生成される電源電圧＋１５Ｖを片電源としている。放電指令が生成されると、電源回路６２Ａで電源電圧＋１５Ｖが生成され、これに伴い、コンデンサＣ３の電圧は、時定数Ｃ３・Ｒ９で定まる指数関数カーブに従い上昇していく。そして、コンデンサＣ３の電圧が、抵抗Ｒ７，Ｒ８による電源電圧＋１５Ｖの分圧値よりも小さい間は、コンパレータＣＭ１の出力はＨｉｇｈレベルであり、コンデンサＣ３の電圧が、抵抗Ｒ７，Ｒ８による電源電圧＋１５Ｖの分圧値よりも大きくなると、コンパレータＣＭ１の出力がＬｏｗレベルとなる。従って、コンパレータＣＭ１は、放電指令が生成された時点から所定時間経過した時点で出力がＨｉｇｈレベルからＬｏｗレベルへと変わる。

放電ＳＷ制御部６８は、電源回路６２Ａで生成される電源電圧＋１５Ｖとグランドの間に直列に接続される抵抗Ｒ１０，Ｒ１０’を含む。抵抗Ｒ１０，Ｒ１０’の間には、スイッチング素子ＭＯＳ２のドレイン及びコンパレータＣＭ１の出力が接続されると共に、放電用スイッチ素子ＳＷ２（本例ではＭＯＳＦＥＴ）のゲートが接続される。スイッチング素子ＭＯＳ２がオフであり且つコンパレータＣＭ１の出力がＨｉｇｈレベルであるとき、放電用スイッチ素子ＳＷ２のゲートには、抵抗Ｒ１０，Ｒ１０’による電源電圧＋１５Ｖの分圧値が印加され、放電用スイッチ素子ＳＷ２がオンする。他方、スイッチング素子ＭＯＳ２がオンであり又はコンパレータＣＭ１の出力がＬｏｗレベルであるとき、放電用スイッチ素子ＳＷ２のゲートはグランド電位（０Ｖ）となり、放電用スイッチ素子ＳＷ２がオフする。

このように図６に示す例では、異常検出回路６６のコンパレータＣＭ１の出力がＨｉｇｈレベルである間、放電用スイッチ素子ＳＷ２は、スイッチング素子ＭＯＳ２のオン／オフに従ってオフ／オンし、そのデューティー比は、可変Ｄｕｔｙ生成回路６４Ａからのオン／オフ信号のデューティー比に対応する。

図７は、図６に示した急速放電制御装置６０Ａにより実現される放電動作を示す波形図（その１）であり、図７（Ａ）は、放電用スイッチ素子ＳＷ２のオン／オフ状態の波形を時系列で示し、図７（Ｂ）は、急速放電抵抗Ｒ１を流れる電流の波形を同時系列で示し、図７（Ｃ）は、急速放電抵抗Ｒ１で瞬間的に消費される抵抗瞬時電力の波形を同時系列で示す。

図７に示すように、本実施例では、急速放電開始時には、平滑コンデンサCの両端電圧Ｖｃが大きいことから、デューティー比が小さい。従って、放電用スイッチ素子ＳＷ２のオン時間は短い。尚、当然ながら、急速放電抵抗Ｒ１を流れる電流及び抵抗瞬時電力は、放電用スイッチ素子ＳＷ２のオン期間だけ値を持ち、他の期間は０となる。平滑コンデンサCの急速放電が進み、平滑コンデンサCの両端電圧Ｖｃが低減していくと（図の右側に行くと）、デューティー比が増加し始めていく。尚、平滑コンデンサCの両端電圧Ｖｃが低減していくと、図７（Ｂ）及び図７（Ｃ）に示すように、急速放電抵抗Ｒ１を流れる電流及び抵抗瞬時電力は、共に値自体は小さくなる。但し、オン期間の増加に伴い、急速放電抵抗Ｒ１を電流が流れる時間が増加し、抵抗瞬時電力の積分値（電力波高値×デューティー比、即ち抵抗実効電力に相当）は、デューティー比が１に到達するまで略一定となる。

図８は、図６に示した急速放電制御装置６０Ａにより実現される放電動作（その２）を示す波形図であり、図８（Ａ）は、平滑コンデンサCの両端電圧Ｖｃの波形を時系列で示し、図８（Ｂ）は、急速放電抵抗Ｒ１における抵抗実効電力の波形を同時系列で示し、図８（Ｃ）は、放電用スイッチ素子ＳＷ２のデューティー比の波形を同時系列で示す。

図８（Ｃ）に示すように、本例では、デューティー比は、小さい値（例えば０．２付近）から１へと、平滑コンデンサCの両端電圧Ｖｃの二乗に反比例して大きくなるように設定される。これに伴い、抵抗実効電力（電力波高値×デューティー比）は、図８（Ｂ）に示すように、デューティー比が１に到達するまで略一定となる。平滑コンデンサCの両端電圧Ｖｃは、図８（Ａ）に示すように、かかる急速放電抵抗Ｒ１を介した放電により徐々に減少し、急速放電開始時から所定時間内に所定の目標電圧まで低減される。

図９は、他の一実施例による急速放電制御装置６０Ｂの具体的構成を示す図である。急速放電制御装置６０Ｂは、図９に示すように、電源回路６２Ｂと、可変Ｄｕｔｙ生成回路６４Ｂと、異常検出回路６６と、放電ＳＷ制御部６８とを含む。異常検出回路６６及び放電ＳＷ制御部６８は、図６を参照して上述した急速放電制御装置６０Ａの異常検出回路６６及び放電ＳＷ制御部６８と同様であってよい。

電源回路６２Ｂは、平滑コンデンサＣに並列に接続される。電源回路６２Ｂは、平滑コンデンサＣの電圧を利用して定電圧（本例では＋１５Ｖ）を生成する。電源回路６２Ｂは、ＭＯＳＦＥＴからなるスイッチング素子ＭＯＳ１と、ツェナーダイオードＤＺと、抵抗Ｒ３，Ｒ４と、電圧レギュレータ６２１とを含む。スイッチング素子ＭＯＳ１のドレインは、抵抗Ｒを介して平滑コンデンサＣの正極側に接続され、スイッチング素子ＭＯＳ１のソースは、コンデンサＣ２を介してグランドに接続される。スイッチング素子ＭＯＳ１のゲートは、正極側とグランドの間に直列接続された抵抗Ｒ３とツェナーダイオードＤＺの間に接続される。放電指令が生成されると、スイッチング素子ＭＯＳ１のゲートには、ツェナーダイオードＤＺにより一定の電圧が印加され、スイッチング素子ＭＯＳ１がリニアレギュレータとして動作する。これにより、電圧レギュレータ６２１の入力端子には例えば１７Ｖ程度の電圧が発生し、電圧レギュレータ６２１により定電圧（本例では＋１５Ｖ）が生成される。この定電圧は、図９に示すように、可変Ｄｕｔｙ生成回路６４Ｂ、異常検出回路６６及び放電ＳＷ制御部６８で使用される。

可変Ｄｕｔｙ生成回路６４Ｂは、コンパレータＣＭ２と、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６と、コンデンサＣ４と、スイッチング素子ＭＯＳ２とを備える。抵抗Ｒ１１，Ｒ１２は、平滑コンデンサＣの正極側とグランドとの間に直列に接続される。抵抗Ｒ１１及び抵抗Ｒ１２間には、抵抗Ｒ１３を介してコンパレータＣＭ２の非反転入力端子が接続される。コンパレータＣＭ２は、出力がオープンコレクタタイプである。抵抗Ｒ１３とコンパレータＣＭ２の非反転入力端子の間には、電源電圧＋１５Ｖが抵抗Ｒ１４，Ｒ１５を介して接続される。電源電圧＋１５Ｖとグランドの間には、抵抗Ｒ１５，Ｒ１６及びコンデンサＣ４が直列に接続される。コンデンサＣ４と抵抗Ｒ１６間には、コンパレータＣＭ２の反転入力端子が接続される。コンパレータＣＭ２の出力は、抵抗Ｒ１５，Ｒ１６間に接続されると共に、スイッチング素子ＭＯＳ２のゲートに接続される。可変Ｄｕｔｙ生成回路６４Ｂは、後述するように、急速放電開始時の平滑コンデンサＣの両端電圧Ｖｉからの減少幅（Ｖｉ−Ｖｃ）に略比例して大きくなるデューティー比となるオン／オフ信号を生成する。即ち、デューティー比∝ａ＋ｂ（Ｖｉ−Ｖｃ）とされる。但し、ａ，ｂは所定の係数である。オン／オフ信号（本例ではＬｏｗ／Ｈｉｇｈレベル）は、電源回路６２Ａで生成される電源電圧＋１５Ｖを用いて生成され、スイッチング素子ＭＯＳ２のゲートに印加される。スイッチング素子ＭＯＳ２のドレインは、放電ＳＷ制御部６８に接続され、スイッチング素子ＭＯＳ２のソースは、グランドに接続される。デューティー制御のオフ期間のとき、スイッチング素子ＭＯＳ２のゲートにＨｉｇｈレベルが印加され、スイッチング素子ＭＯＳ２がオンし、デューティー制御のオン期間のとき、スイッチング素子ＭＯＳ２のゲートにＬｏｗレベルが印加され、スイッチング素子ＭＯＳ２がオフする。

ここで、可変Ｄｕｔｙ生成回路６４Ｂによるオン／オフ信号の生成原理について、図１０乃至図１４を参照して説明する。ここでは、説明を簡単にするために、抵抗Ｒ１５は、他の抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１６に比べて抵抗値が非常に小さく無視できるものとする。また、コンパレータＣＭ２はＬｏｗレベル出力時の電流吸い込み能力が非常に大きく、Ｌｏｗレベル出力時の電圧は０Ｖであるものとする。

先ず、コンパレータＣＭ２の出力がＨｉｇｈレベルであるときのコンパレータＣＭ２の非反転入力端子の電圧ＶｒｅｆをＶ_ｒｅｆＨとし、コンパレータＣＭ２の出力がＬｏｗレベルであるときのコンパレータＣＭ２の非反転入力端子の電圧ＶｒｅｆをＶ_ｒｅｆＬとしたとき、Ｖ_ｒｅｆＨ及びＶ_ｒｅｆＬは、以下の通りである。
Ｖ_ｒｅｆＨ＝（Ｖｃ・Ｒ１２・Ｒ１４＋１５・Ｒｙ）／Ｒｘ 式（１）
Ｖ_ｒｅｆＬ＝Ｖｃ・Ｒ１２・Ｒ１４／Ｒｘ 式（２）
但し、Ｒｘ＝Ｒ１１・Ｒ１２＋（Ｒ１３＋Ｒ１４）・（Ｒ１１＋Ｒ１２）
Ｒｙ＝Ｒ１１・Ｒ１２＋Ｒ１３（Ｒ１１＋Ｒ１２）
従って、Ｖ_ｒｅｆＨ及びＶ_ｒｅｆＬの差Δｒｅｆは、以下の通りである。
Δｒｅｆ＝１５・Ｒｙ／Ｒｘ 式（３）
この式（３）から判るように、Δｒｅｆは平滑コンデンサCの両端電圧Ｖｃに依存せずに一定である。他方、Ｖ_ｒｅｆＨ及びＶ_ｒｅｆＬは、式（１）及び（２）から判るように、平滑コンデンサCの両端電圧Ｖｃの低下に伴い低下する。尚、Ｒ１１乃至Ｒ１４の抵抗値は、平滑コンデンサCの両端電圧Ｖｃが最大電圧Ｖｉ（急速放電開始時の電圧）であるときも、Ｖ_ｒｅｆＨ及びＶ_ｒｅｆＬが以下の式を満たすように設定される。
Ｖ_ｒｅｆＬ＜Ｖ_ｒｅｆＨ＜１５ 式（４）
コンパレータＣＭ２の反転入力端子の電圧Ｖｃｈは、コンパレータＣＭ２の出力がＨｉｇｈレベルであるとき、時定数Ｃ４・Ｒ１６で定まる指数関数カーブに従い上昇する。電圧Ｖｃｈが上昇し、Ｖ_ｒｅｆＨに達したときコンパレータＣＭ２の出力ＶｏｕｔはＬｏｗレベル（０Ｖ）に切り替わり、コンデンサＣ４を放電する動作となる。従って、電圧Ｖｃｈは、時定数Ｃ４・Ｒ１６で定まる指数関数カーブに従い低下する。そして、電圧Ｖｃｈが低下し、Ｖ_ｒｅｆＬに達したときコンパレータＣＭ２の出力ＶｏｕｔはＨｉｇｈレベル（１５Ｖ）に切り替わり、コンデンサＣ４を充電する動作となる。従って、電圧Ｖｃｈは、時定数Ｃ４・Ｒ１６で定まる指数関数カーブに従い上昇する。このような繰り返し動作は、図１０の波形に示される。尚、図１０には、上側から順に、コンパレータＣＭ２の出力Ｖｏｕｔの波形、コンパレータＣＭ２の非反転入力端子の電圧Ｖｒｅｆの波形、コンパレータＣＭ２の反転入力端子の電圧Ｖｃｈの波形、及び、放電用スイッチ素子ＳＷ２のオン／オフ状態が示されている。実際には、放電用スイッチ素子ＳＷ２がオンする毎に平滑コンデンサCの電荷が放電されるため、Ｖｃは低下する動きになり、これに伴い、Ｖ_ｒｅｆＨ及びＶ_ｒｅｆＬは、上述の如くＶｃと共に少しずつ低下していくが、この点は、図１０の説明では省略されており、以下で図１１乃至図１３を参照して説明する。

図１１乃至図１３は、平滑コンデンサCの両端電圧Ｖｃの低下に伴ってデューティー比が増加する原理の説明図である。図１１乃至図１３には、コンデンサＣ４の電圧が０Ｖから１５Ｖまで上昇する際（充電動作の際）の曲線がＺ１で示され、コンデンサＣ４の電圧が１５Ｖから０Ｖまで低下する際（放電動作の際）の曲線がＺ２で示されている。

ここで、放電開始後間もない時点では、Ｖ_ｒｅｆＨ及びＶ_ｒｅｆＬは、例えば図１１に示すように、それぞれ１４Ｖ、１１Ｖとなる。この場合、コンパレータＣＭ２の反転入力端子の電圧ＶｃｈがＶ_ｒｅｆＬからＶ_ｒｅｆＨまで上昇するのに要する時間はｔｒ１となり、コンパレータＣＭ２の反転入力端子の電圧ＶｃｈがＶ_ｒｅｆＨからＶ_ｒｅｆＬまで低下するのに要する時間はｔｆ１となる。このとき、デューティー比は、ｔｆ１／（ｔｆ１＋ｔｒ１）である。図１１から判るようにｔｆ１＜ｔｒ１であるので、デューティー比は、０．５よりも小さい。放電が進行すると、Ｖ_ｒｅｆＨ及びＶ_ｒｅｆＬは、例えば図１２に示すように、それぞれ９Ｖ、６Ｖとなる。この場合、コンパレータＣＭ２の反転入力端子の電圧ＶｃｈがＶ_ｒｅｆＬからＶ_ｒｅｆＨまで上昇するのに要する時間はｔｒ２となり、コンパレータＣＭ２の反転入力端子の電圧ＶｃｈがＶ_ｒｅｆＨからＶ_ｒｅｆＬまで低下するのに要する時間はｔｆ２となる。このとき、デューティー比は、ｔｆ２／（ｔｆ２＋ｔｒ２）である。尚、図１２に示す例では、ｔｆ２＝ｔｒ２であり、デューティー比は、０．５である。更に放電が進行すると、Ｖ_ｒｅｆＨ及びＶ_ｒｅｆＬは、例えば図１３に示すように、それぞれ４Ｖ、１Ｖとなる。この場合、コンパレータＣＭ２の反転入力端子の電圧ＶｃｈがＶ_ｒｅｆＬからＶ_ｒｅｆＨまで上昇するのに要する時間はｔｒ３となり、コンパレータＣＭ２の反転入力端子の電圧ＶｃｈがＶ_ｒｅｆＨからＶ_ｒｅｆＬまで低下するのに要する時間はｔｆ３となる。このとき、デューティー比は、ｔｆ３／（ｔｆ３＋ｔｒ３）である。図１３から判るようにｔｆ３＞ｔｒ３であるので、デューティー比は、０．５よりも大きい。以上から、平滑コンデンサCの両端電圧Ｖｃの低下に従ってデューティー比が増加していることがわかる。

図１４は、可変Ｄｕｔｙ生成回路６４Ｂを動作させたときの平滑コンデンサCの両端電圧Ｖｃとデューティー比との関係を示す。図１４に示すように、デューティー比が０付近と１付近でやや線形性に欠ける部分があるが、略全域に亘って線形性が確保されている。このことから、可変Ｄｕｔｙ生成回路６４Ｂが、急速放電開始時の平滑コンデンサＣの両端電圧Ｖｉからの減少幅（Ｖｉ−Ｖｃ）に略比例して大きくなるデューティー比となるオン／オフ信号を生成できることが分かる。

図１５は、図９に示した急速放電制御装置６０Ｂにより実現される放電動作を示す波形図であり、図１５（Ａ）は、平滑コンデンサCの両端電圧Ｖｃの波形を時系列で示し、図１５（Ｂ）は、急速放電抵抗Ｒ１における抵抗実効電力の波形を同時系列で示し、図１５（Ｃ）は、放電用スイッチ素子ＳＷ２のデューティー比の波形を同時系列で示す。

図１５（Ｃ）に示すように、本例では、デューティー比は、小さい値（例えば０．２付近）から１へと、急速放電開始時の平滑コンデンサＣの両端電圧Ｖｉからの減少幅（（Ｖｉ−Ｖｃ）に略比例して大きくなるように設定される。抵抗実効電力（電力波高値×デューティー比）は、図１５（Ｂ）に示すように、急速放電開始時から一定にはならないが、ピーク値は十分小さい値となる。平滑コンデンサCの両端電圧Ｖｃは、図８（Ａ）に示すように、かかる急速放電抵抗Ｒ１を介した放電により徐々に減少し、急速放電開始時から所定時間内に所定の目標電圧まで低減される。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。

例えば、上述した実施例において、可変Ｄｕｔｙ生成回路６４Ａは、マイコン（ＣＰＵ６４１）を用いて可変デューティーを生成し、可変Ｄｕｔｙ生成回路６４Ｂは、マイコンを用いずにアナログ回路で可変デューティーを生成していたが、可変デューティーを生成方法は多種多様である。例えば、三角波を利用して同様の可変デューティーを生成してもよい。また、異常検出回路６６の機能は、マイコンを用いて実現されてもよい。

また、上述した実施例では、好ましい実施例として、電源回路６４は平滑コンデンサCの両端電圧Ｖｃを利用して電源を生成しているが、低圧バッテリから必要な電源を生成してもよい。

１ モータ駆動システム
１０ 高圧バッテリ
２０ 放電回路
３０ インバータ
４０ 走行用モータ
５０ インバータ制御装置
６０、６０Ａ、６０Ｂ 急速放電制御装置
６２、６２Ａ、６２Ｂ 電源回路
６４、６４Ａ、６４Ｂ 可変Ｄｕｔｙ生成回路
６６ 異常検出回路
６８ 放電ＳＷ制御部
ＳＷ１ 遮断用スイッチ
ＳＷ２ 放電用スイッチ素子
Ｒ１ 急速放電抵抗
Ｃ 平滑コンデンサ

Claims (8)

1. 高圧電源に並列に接続されるインバータ及び平滑コンデンサと、前記平滑コンデンサに並列に接続される急速放電抵抗及び放電用スイッチ素子と、前記放電用スイッチ素子を制御する制御装置とを備えた電動車両用インバータ装置において、
   前記制御装置は、急速放電指令を受けた場合に、前記平滑コンデンサの両端電圧が降下するに従ってデューティー比が大きくなる態様で、前記放電用スイッチ素子のオン／オフの切換をデューティー制御することを特徴とする、電動車両用インバータ装置。
2. 前記デューティー比は、急速放電開始時からの時間の経過に従って大きくなる態様で設定される、請求項１に記載の電動車両用インバータ装置。
3. 前記デューティー比は、前記急速放電抵抗の定格パルス電圧未満の電圧パルスが前記急速放電抵抗に印加されるように設定される、請求項１又は２に記載の電動車両用インバータ装置。
4. 前記デューティー比は、前記平滑コンデンサの両端電圧の二乗に反比例して増加するように設定される、請求項１〜３のうちのいずれか１項に記載の電動車両用インバータ装置。
5. 前記デューティー比は、急速放電開始時からの前記平滑コンデンサの両端電圧の降下幅に略比例して増加するように設定される、請求項１〜３のうちのいずれか１項に記載の電動車両用インバータ装置。
6. 前記制御装置は、可変デューティー生成回路を含み、
   前記可変デューティー生成回路は、前記放電用スイッチ素子のオン／オフの切換を行うための出力を生成するコンパレータを含み、
   前記コンパレータは、前記平滑コンデンサの両端電圧から生成される参照電圧値であって、前記コンパレータの出力のＨｉｇｈレベルとＬｏｗレベルの切り替わりに応じて一定幅で変化する参照電圧値と、前記コンパレータの出力のＨｉｇｈレベルとＬｏｗレベルの切り替わりに応じて所定時定数で増減するコンデンサ電圧と、を比較するように構成される、請求項５に記載の電動車両用インバータ装置。
7. 前記制御装置は、前記平滑コンデンサの両端電圧から電源電圧を生成する電源回路を含む、請求項１〜６のうちのいずれか１項に記載の電動車両用インバータ装置。
8. 前記制御装置は、急速放電開始時からの前記平滑コンデンサの両端電圧の変化態様又は急速放電開始時からの時間の経過に基づいて、前記放電用スイッチ素子を強制的にオフする異常検出回路を含む、請求項１〜７のうちのいずれか１項に記載の電動車両用インバータ装置。

Images