JP2013162223A - 画像処理装置、画像処理方法及びプログラム - Google Patents
画像処理装置、画像処理方法及びプログラム Download PDFInfo
- Publication number
- JP2013162223A JP2013162223A JP2012020968A JP2012020968A JP2013162223A JP 2013162223 A JP2013162223 A JP 2013162223A JP 2012020968 A JP2012020968 A JP 2012020968A JP 2012020968 A JP2012020968 A JP 2012020968A JP 2013162223 A JP2013162223 A JP 2013162223A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- processing
- pixels
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【課題】キズ補正処理によるS/N比の劣化を回避する。
【解決手段】画像処理装置は、露光された状態で撮像手段により撮影された本画像データ421と、遮光された状態で撮像手段により撮影された黒画像データ425とを取得する。そして画像処理装置は、撮像手段の複数の画素のうちキズがない画素に対応する黒画像データ425を本画像データ421から減算せず、キズがある画素に対応する黒画像データ425を本画像データ421から減算する。
【選択図】図4
【解決手段】画像処理装置は、露光された状態で撮像手段により撮影された本画像データ421と、遮光された状態で撮像手段により撮影された黒画像データ425とを取得する。そして画像処理装置は、撮像手段の複数の画素のうちキズがない画素に対応する黒画像データ425を本画像データ421から減算せず、キズがある画素に対応する黒画像データ425を本画像データ421から減算する。
【選択図】図4
Description
本発明は、複数の画素が配列された撮像手段によって撮影された画像データを処理する技術に関するものである。
近年、家庭用ビデオカメラやデジタルスチルカメラ等の撮像装置が一般に普及している。これらの撮像装置に搭載される撮像素子の画素数は数百万から一千万個超もあり、また、半導体ウエハには一定の割合である程度の基板欠損が必ず存在する。従って、量産時において1つでも点欠陥画素がある撮像素子の全てを不良品にすると、歩留まりが著しく低下して製造コストを引き上げてしまうので、ある程度点欠陥画素があるものでも良品にすることにより歩留まりを向上させ、製造コストを抑えている。
このような点欠陥画素を補正する従来技術として、一般的には本画像データを撮影した後に黒画像データを撮影し、黒画像データを本画像データから減算することで点欠陥画素(キズ)を補正する黒引き撮影処理がある。特許文献1には、撮像素子に含まれる欠陥画素(キズ)の位置及びその出力信号に含まれる欠陥成分レベルのデータを記憶しておき、電荷蓄積時間や撮影時温度に応じて欠陥量を予測して補正を行う技術が開示されている。
しかしながら、特許文献1に開示される技術では、画素数が増大するに従って欠陥画素は増える傾向にあるため、欠陥成分レベルのデータを記憶するメモリを圧迫するという問題がある。また、黒引き撮影処理は、黒画像データにもランダムノイズ成分が含まれているため、黒画像データを本画像データから減算した後、欠陥のない画素にまでランダムノイズが付加されてしまう問題がある。
また、欠陥成分レベルを予測するには、撮像素子の温度を正確に測定しなければならない。しかし、撮像素子の外部に温度センサを配置しても、内部の温度を正確に測定することは難しく、欠陥成分レベルの正確な予測は難しいため、欠陥成分が残ってしまい、画質を損なっている。
そこで、本発明の目的は、キズ補正処理によるS/N比の劣化を回避することにある。
本発明の画像処理装置は、複数の画素が配列された撮像手段によって撮影された画像データを処理する画像処理装置であって、露光された状態で前記撮像手段により撮影された第1の画像データと、遮光された状態で前記撮像手段により撮影された第2の画像データとを取得する取得手段と、前記複数の画素のうちキズがない画素に対応する前記第2の画像データを前記第1の画像データから減算せず、前記複数の画素のうちキズがある画素に対応する前記第2の画像データを前記第1の画像データから減算するキズ補正処理を実行する処理手段とを有することを特徴とする。
本発明によれば、キズ補正処理によるS/N比の劣化を回避することができる。
以下、本発明を適用した好適な実施形態を、添付図面を参照しながら詳細に説明する。
図1は、本発明の実施形態に係る画像処理装置の構成を示す図である。図1において、100は、本実施形態に係る画像処理装置である。10は撮影レンズである。12は、後述する撮像素子に対する露光及び遮光を制御する絞り機能を備える機械式シャッタである。14は、複数の画素が配列され、光学像を電気信号に変換する撮像素子である。16は、撮像素子14から出力されるアナログ信号をデジタル信号に変換するA/D変換器である。18は、撮像素子14、A/D変換器16、D/A変換器26にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路22及びシステム制御回路50により制御される。なお、撮像素子14のリセットタイミングを制御することによって電荷の蓄積時間を制御し、電子シャッタとして動画撮影等に使用することが可能である。
20は、画像処理回路であり、A/D変換器16から入力した画像データ又はメモリ制御回路22から入力した画像データに対して所定の画素補間処理や色変換処理を行う。また、画像処理回路20によって画像データの切り出し、変倍処理を行うことで電子ズーム機能が実現される。また、画像処理回路20においては、撮像された画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてシステム制御回路50が露光制御部40、測距制御部42に対して制御を行う、TTL方式のAF処理、AE処理、EF処理を行っている。さらに、画像処理回路20においては、撮像された画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてTTL方式のAWB(オートホワイトバランス)処理も行っている。
22は、メモリ制御回路であり、A/D変換器16、タイミング発生回路18、画像処理回路20、画像表示メモリ24、D/A変換器26、メモリ30、圧縮・伸長回路32を制御する。A/D変換器16のデータが画像処理回路20、メモリ制御回路22を介して、又は、A/D変換器16のデータが直接メモリ制御回路22を介して、画像表示メモリ24又はメモリ30に書き込まれる。
24は、画像表示メモリである。26は、D/A変換器である。28は、TFT LCD等から成る画像表示部であり、画像表示メモリ24に書き込まれた表示用の画像データはD/A変換器26を介して画像表示部28により表示される。画像表示部28を用いて撮像された画像データを逐次表示することにより、電子ファインダ機能を実現することが可能である。また、画像表示部28は、システム制御回路50の指示により任意に表示をON/OFFすることが可能であり、表示をOFFにした場合には画像処理装置100の電力消費を大幅に低減することができる。
30は、撮影された静止画像データや動画像データを格納するためのメモリであり、所定枚数の静止画像データや所定時間の動画像データを格納するのに十分な記憶量を備えている。これにより、複数枚の静止画像データを連続して撮影する連射撮影やパノラマ撮影の場合にも、高速且つ大量の画像データの書き込みをメモリ30に対して行うことが可能となる。またメモリ30は、システム制御回路50の作業領域としても使用することが可能である。
32は、適応離散コサイン変換(ADCT)等により画像データを圧縮伸長する圧縮伸長回路であり、メモリ30に格納された画像データを読み込んで圧縮処理又は伸長処理を行い、処理を終えたデータをメモリ30に書き込む。40は、絞り機能を備えるシャッタ12を制御する露光制御部であり、フラッシュ48と連携することによりフラッシュ調光機能も有するものである。
42は、撮影レンズ10のフォーカシングを制御する測距制御部である。44は、撮影レンズ10のズーミングを制御するズーム制御部である。46は、バリアである保護部102の動作を制御するバリア制御部である。
48は、フラッシュであり、AF補助光の投光機能及びフラッシュ調光機能を有する。露光制御部40及び測距制御部42は、TTL方式を用いて制御され、システム制御回路50は、撮像された画像データに対する画像処理回路20による演算結果に基づき、露光制御部40及び測距制御部42に対して制御を行う。50は、画像処理装置100全体を制御するシステム制御回路である。52は、システム制御回路50の動作用の定数、変数及びプログラム等を記憶するメモリである。
54は、システム制御回路50でのプログラムの実行に応じて、文字、画像及び音声等を用いて動作状態やメッセージ等を表示する液晶表示装置又はスピーカ等の表示部である。表示部54は、画像処理装置100の操作部近辺の視認し易い位置に設置され、例えばLCD、LED及び発音素子等の組み合わせにより構成される。
また、表示部54は、その一部の機能が光学ファインダ104内に設置されている。表示部54の表示内容のうち、LCD等に表示するものとしては、シングルショット/連写撮影表示、セルフタイマ表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタスピード表示、絞り値表示、露出補正表示、フラッシュ表示、赤目緩和表示、マクロ撮影表示等がある。また、ブザー設定表示、電池残量表示、エラー表示、複数桁の数字による情報表示、記録媒体200及び210の着脱状態表示、通信I/F動作表示等も可能である。
また、表示部54の表示内容のうち、光学ファインダ104内に表示するものとしては、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタスピード表示、絞り値表示、露出補正表示、等がある。
56は、電気的に消去及び記録可能な不揮発性メモリであり、例えばEEPROM等が用いられる。60、62、64、66、70、72及び74は、システム制御回路50の各種の動作指示を入力するための操作手段であり、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。
ここで、これらの操作手段の具体的な説明を行う。60はモードダイアルスイッチであり、電源オフ、自動撮影モード、撮影モード、パノラマ撮影モード、動画撮影モード、再生モード、マルチ画面再生・消去モード、PC接続モード、テレビ受信モード等の各機能モードを切り替え設定することができる。
62は、シャッタスイッチSW1であり、シャッタボタンの操作途中でONとなり、AF(オートフォーカス)処理、AE(自動露出)処理、AWB(オートホワイトバランス)処理、EF(フラッシュプリ発光)処理等の動作開始を指示する。
64は、シャッタスイッチSW2であり、シャッタボタンの操作完了でONとなる。シャッタイスイッチSW2は、撮像素子12から読み出した信号をA/D変換器16、メモリ制御回路22を介してメモリ30に画像データを書き込む露光処理、画像処理回路20やメモリ制御回路22での演算を用いた現像処理、メモリ30から画像データを読み出し、圧縮・伸長回路32で圧縮を行う、次に記録媒体200又は210に画像データを書き込む記録処理という一連の処理の動作開始を指示する。
66は、表示切替スイッチであり、画像表示部28の表示切り替えを指示する。この機能により、光学ファインダ104を用いて撮影を行う際に、TFT LCD等から成る画像表示部への電流供給を遮断することにより、省電力を図ることが可能となる。
70は、各種ボタンやタッチパネル等からなる操作部であり、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写/連写/セルフタイマ切り替えボタン等がある。また、メニュー移動+(プラス)ボタン、メニュー移動−(マイナス)ボタン、再生画像移動+(プラス)ボタン、再生画像−(マイナス)ボタン、撮影画質選択ボタン、露出補正ボタン、日付/時間設定ボタン等もある。
72は、ユーザが撮像画像の倍率変更指示を行うズーム操作手段としてのズームスイッチ部である。ズームスイッチ72は、撮像画角を望遠側に変更させるテレスイッチと、広角側に変更させるワイドスイッチとから構成される。このズームスイッチ72を用いることにより、ズーム制御部44に撮影レンズ10の撮像画角の変更を指示し、光学ズーム操作を行うトリガとなる。また、ズームスイッチ72を用いることにより、画像処理回路20による画像データの切り出しや、画素補間処理等による撮像画角の電子的な変更のトリガともなる。74は被写体検出部であり、被写体を検出する素子等で構成される。被写体の検出方法としては被写体の顔を検出する方法等が挙げられる。
80は、電源制御部であり、電池検出回路、DC−DCコンバータ、通電するブロックを切り替えるスイッチ回路等により構成されており、電池の装着の有無、電池の種類、電池残量の検出を行う。また、検出結果及びシステム制御回路50の指示に基づいてDC−DCコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部へ供給する。
82及び84はコネクタである。86は、アルカリ電池やリチウム電池等の一次電池やNiCd電池やNiMH電池、Li電池等の二次電池、ACアダプタ等からなる電源手段である。
90及び94は、メモリカードやハードディスク等の記録媒体とのインタフェースである。92及び96は、メモリカードやハードディスク等の記録媒体と接続を行うコネクタである。
なお、本実施形態では、記録媒体を取り付けるインタフェース及びコネクタを2系統持つものとして説明している。もちろん、記録媒体を取り付けるインタフェース及びコネクタは、単数或いは複数、いずれの系統数を備える構成としても構わない。また、異なる規格のインタフェース及びコネクタを組み合わせて備える構成としても構わない。インタフェース及びコネクタとしては、SDカードやCFカード等の規格に準拠したものを用いて構成して構わない。
さらに、インタフェース90及び94、そしてコネクタ92及び96をPCMCIAカードやCF(コンパクトフラッシュ(登録商標))カード等の規格に準拠したものを用いて構成することも可能である。即ち、LANカード、モデムカード、USBカード、IEEE1394カード、SCSIカード又はPHS等の通信カードを接続することにより、他のコンピュータやプリンタ等の周辺機器との間で画像データや画像データに付属した管理情報を転送し合うことができる。
102は、画像処理装置100のレンズ10を含む撮像部を覆うことにより、撮像部の汚れや破損を防止するバリアである保護手段である。
104は、光学ファインダであり、画像表示部28による電子ファインダ機能を使用することなしに、光学ファインダのみを用いて撮影を行うことが可能である。また、光学ファインダ104内には、表示部54の一部の機能、例えば、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタスピード表示、絞り値表示、露出補正表示などが設置されている。
110は、通信部であり、USB、IEEE1394、LAN又は無線通信等の各種通信機能を有する。112は、通信手段110により画像処理装置100を他の機器と接続するコネクタ或いは無線通信の場合はアンテナである。
200は、メモリカードやハードディスク等の記録媒体である。記録媒体200は、半導体メモリや磁気ディスク等から構成される記録部202、画像処理装置100とのインタフェース204、及び、画像処理装置100と接続を行うコネクタ206を備えている。210は、メモリカードやハードディスク等の記録媒体である。記録媒体210は、半導体メモリや磁気ディスク等から構成される記録部212、画像処理装置100とのインタフェース214、及び、画像処理装置100と接続を行うコネクタ216を備えている。
図2は、本実施形態に係る画像処理装置100の撮影処理を示すフローチャートである。図2に示す撮影処理は、シャッタスイッチSW2(64)が押下されることにより実行される。
ステップS101において、システム制御回路50は、撮影時の撮影条件として温度T及びシャッタ速度Tvを取得する。ステップS102において、システム制御回路50は、撮影時の撮影条件に基づいてノイズ処理タイプを判定する。即ち、ステップS102におけるノイズ処理判定では、システム制御回路50は、例えば図3に示すようなテーブルを参照し、温度Tとシャッタ速度Tvとの関係からノイズ処理タイプを決定する。ステップS102のノイズ処理判定において、黒引き撮影処理と判定された場合、処理はステップS103に移行する。ステップS103において、システム制御回路50は、黒引き撮影処理を実行するように制御する。一方、ステップS102におけるノイズ処理判定において、通常撮影処理と判定された場合、処理はステップS104に移行する。ステップS104において、システム制御回路50は、通常撮影処理を実行するように制御する。一方、ステップS102におけるノイズ処理判定において、適応黒引き撮影処理と判定された場合、処理はステップS105に移行する。ステップS105において、システム制御回路50は、適応黒引き撮影処理を実行するように制御する。
図3は、本画像データの撮影時の撮影条件である温度T及びシャッタ速度Tvに対応する撮影処理を管理するためのテーブルの例を示す図である。図3の例では、撮影条件として温度Tが30度以上50度未満であり、且つシャッタ速度が1/80以上1/8未満である場合、当該撮影条件に対応するノイズ処理タイプは、適応黒引き撮影処理であることが示されている。
ノイズ処理タイプとして通常撮影処理が選択されるような撮影条件、即ち、本画像データのレベルが飽和する撮影条件では、キズ(欠陥画素)が比較的目立ちにくい状況である。そのため、予め記憶されたキズ(欠陥画素)アドレスデータにより示される欠陥画素のうち、キズの程度が悪い画素のみが補正対象とされる。
図4(a)は、ノイズ処理タイプが通常撮影処理である場合のキズ(欠陥画素)補正処理の流れを示している。以下、図4(a)を参照しながら、ノイズ処理タイプが通常撮影処理である場合のキズ補正処理について説明する。先ずシステム制御回路50は、通常通りに撮影された本画像データ401をメモリ30に保存する。次にシステム制御回路50は、本画像データ401のうち、予め記憶されたキズアドレスデータ402によって示される欠陥画素の画像データを、周辺画素の画像データによって補間する。これにより、キズ補正処理が施された画像データ(以下、処理画像データと称す)404が生成される。
図5は、欠陥画素アドレスデータによって示される欠陥画素の画像データを周辺画素の画像データによって補間する処理を概念的に示す図である。図5の中央に欠陥画素アドレスデータによって示される欠陥画素501がある場合、次の式1に示すように、“R”欠陥画素501の周辺に配置される同色の4つの“R”周辺画素502〜505の画像データを平均して、“R”欠陥画素501の画像データに置き換えられる。
“R”欠陥画素501=(上の“R”周辺画素502+下の“R”周辺画素503+右の“R”周辺画素504+左の“R”周辺画素505)/4・・・式1
“R”欠陥画素501=(上の“R”周辺画素502+下の“R”周辺画素503+右の“R”周辺画素504+左の“R”周辺画素505)/4・・・式1
ノイズ処理タイプとして黒引き撮影処理が選択されるような撮影条件では、予め記憶された欠陥アドレスデータ以上の個数のキズが見えてしまう。そのため、欠陥画素アドレスデータによって示される欠陥画素に対するキズ補正だけでは不足することになる。従って、本画像データ全体から黒画像データを減算し、キズを目立たないようにする必要がある。
図4(b)は、ノイズ処理タイプが黒引き撮影処理時である場合のキズ補正処理の流れを示している。以下、図4(b)を参照しながら、ノイズ処理タイプが黒引き撮影処理である場合のキズ補正処理について説明する。先ずシステム制御回路50は、通常通りに撮影された本画像データ411をメモリ30に保存する。次にシステム制御回路50は、シャッタを閉じたままシャッタ速度とISO感度とを変えずに黒画像データ415を撮影させ、メモリ30に保存する。次にシステム制御回路50は、本画像データ411から黒画像データ415を減算した後、予め記憶された欠陥画素アドレスデータ412によって示される欠陥画素の画像データを、キズ補正処理413によって周辺画素の画像データから補間することにより、処理画像データ414を生成する。
図4(c)は、ノイズ処理タイプが適応黒引き撮影処理である場合のキズ補正処理の流れを示している。以下、図4(c)を参照しながら、ノイズ処理タイプが適応黒引き撮影処理である場合のキズ補正処理について説明する。先ずシステム制御回路50は、通常通りに撮影された本画像データ421をメモリ30に保存する。次にシステム制御回路50は、シャッタを閉じたままシャッタ速度とISO感度とを変えずに黒画像データ425を撮影させ、メモリ30に保存する。欠陥画素フィルタ426は黒画像データ425を入力とし、黒画像データ425のうち、欠陥画素アドレスデータ422によって示される欠陥画素の画像データをそのまま出力する。一方、欠陥画素アドレスデータ422によって示されていない画素にはキズ(欠陥)がない。従って、欠陥画像フィルタ426は、欠陥画素アドレスデータ422によって示されていない画素については本画像データ421から黒画像データを減算しないように、黒画像データ425のうち、欠陥アドレスデータ422によって示されていない画素の画像データを“0”で出力する。これにより、本画像データ421から黒画像データ425が減算されるのは、欠陥画素アドレスデータ422によって示される欠陥画素のみとなり、キズ補正処理によるS/N比の劣化を回避することができる。なお、本画像データ421は第1の画像データの例であり、黒画像データ425は第2の画像データの例である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
10:撮影レンズ、12:シャッタ、14:撮像素子、16:A/D変換器、18:タイミング発生回路、20:画像処理回路、22:メモリ制御回路、24:画像表示メモリ、26:D/A変換器、28:画像表示部、30:メモリ、32:画像圧縮伸長回路、40:露光制御部、42:測距制御部、44:ズーム制御部、46:バリア制御部、48:フラッシュ、50:システム制御回路、52:メモリ、54:表示部、56:不揮発性メモリ、60:モードダイアルスイッチ、62:シャッタスイッチSW1、64:シャッタスイッチSW2、66:表示切替スイッチ、70:操作部、72:ズームスイッチ、74:被写体検出部、80:電源制御部、82:コネクタ、84:コネクタ、86:電源手段、90:インタフェース、92:コネクタ、94:インタフェース、96:コネクタ、100:画像処理装置、102:保護手段、104:光学ファインダ、110:通信部、112:コネクタ(又は、アンテナ)、200:記録媒体、202:記録部、204:インタフェース、206:コネクタ、210:記録媒体、212:記録部、214:インタフェース、216:コネクタ、100:画像処理装置
Claims (6)
- 複数の画素が配列された撮像手段によって撮影された画像データを処理する画像処理装置であって、
露光された状態で前記撮像手段により撮影された第1の画像データと、遮光された状態で前記撮像手段により撮影された第2の画像データとを取得する取得手段と、
前記複数の画素のうちキズがない画素に対応する前記第2の画像データを前記第1の画像データから減算せず、前記複数の画素のうちキズがある画素に対応する前記第2の画像データを前記第1の画像データから減算するキズ補正処理を実行する処理手段とを有することを特徴とする画像処理装置。 - 前記処理手段は、前記第1の画像データの撮影時における撮影条件に応じて、前記キズ補正処理を実行することを特徴とする請求項1に記載の画像処理装置。
- 前記処理手段は、前記第1の画像データのレベルが飽和する撮影条件で撮影された場合、前記第2の画像データを前記第1の画像データから減算する処理を実行しないことを特徴とする請求項2に記載の画像処理装置。
- 前記キズがある画素の位置は、予め示されていることを特徴とする請求項1乃至3の何れか1項に記載の画像処理装置。
- 複数の画素が配列された撮像手段によって撮影された画像データを処理する画像処理方法であって、
露光された状態で前記撮像手段により撮影された第1の画像データと、遮光された状態で前記撮像手段により撮影された第2の画像データとを取得する取得ステップと、
前記複数の画素のうちキズがない画素に対応する前記第2の画像データを前記第1の画像データから減算せず、前記複数の画素のうちキズがある画素に対応する前記第2の画像データを前記第1の画像データから減算するキズ補正処理を実行する処理ステップとを有することを特徴とする画像処理方法。 - 複数の画素が配列された撮像手段によって撮影された画像データを処理する画像処理方法をコンピュータに実行させるためのプログラムであって、
露光された状態で前記撮像手段により撮影された第1の画像データと、遮光された状態で前記撮像手段により撮影された第2の画像データとを取得する取得ステップと、
前記複数の画素のうちキズがない画素に対応する前記第2の画像データを前記第1の画像データから減算せず、前記複数の画素のうちキズがある画素に対応する前記第2の画像データを前記第1の画像データから減算するキズ補正処理を実行する処理ステップとをコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012020968A JP2013162223A (ja) | 2012-02-02 | 2012-02-02 | 画像処理装置、画像処理方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012020968A JP2013162223A (ja) | 2012-02-02 | 2012-02-02 | 画像処理装置、画像処理方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013162223A true JP2013162223A (ja) | 2013-08-19 |
Family
ID=49174161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012020968A Pending JP2013162223A (ja) | 2012-02-02 | 2012-02-02 | 画像処理装置、画像処理方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013162223A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016010002A (ja) * | 2014-06-24 | 2016-01-18 | リコーイメージング株式会社 | 撮像装置及びノイズ補正方法 |
-
2012
- 2012-02-02 JP JP2012020968A patent/JP2013162223A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016010002A (ja) * | 2014-06-24 | 2016-01-18 | リコーイメージング株式会社 | 撮像装置及びノイズ補正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5276308B2 (ja) | 撮像装置およびその制御方法 | |
JP4989385B2 (ja) | 撮像装置及びその制御方法及びプログラム | |
JP4035543B2 (ja) | 撮像装置 | |
US8345143B2 (en) | Image capturing apparatus and image capturing apparatus control method | |
US20110050951A1 (en) | Image capturing apparatus and method of controlling the apparatus | |
JP5311922B2 (ja) | 撮像装置及びその制御方法 | |
JP2013038657A (ja) | 画像処理装置及び画像処理方法 | |
JP6274780B2 (ja) | 撮像装置、撮像システム、撮像装置の制御方法、プログラム、および、記憶媒体 | |
JP2011223079A (ja) | 画像処理装置 | |
JP4393177B2 (ja) | 撮像装置および撮像方法 | |
JP2013162223A (ja) | 画像処理装置、画像処理方法及びプログラム | |
US10284783B2 (en) | Imaging apparatus and control method of imaging apparatus | |
JP4717645B2 (ja) | 撮像装置及びその制御方法 | |
JP2006042258A (ja) | 撮像装置及びその制御方法 | |
JP2011130198A (ja) | 撮像装置、その制御方法及びプログラム | |
JP2006166051A (ja) | 電子カメラ | |
JP2012156886A (ja) | 撮像装置 | |
JP2016082454A (ja) | 撮像装置 | |
JP4393299B2 (ja) | 画像処理装置及びその制御方法 | |
JP2013197839A (ja) | 撮像装置、その制御方法及びプログラム | |
JP2014075729A (ja) | 画像処理装置及び画像処理方法 | |
JP5885464B2 (ja) | 撮像装置、その制御方法及びプログラム | |
JP2014154913A (ja) | 画像処理装置、画像処理方法、及びプログラム | |
JP2005215206A (ja) | 撮像装置および撮像方法及びプログラム及び記憶媒体 | |
JP2011129992A (ja) | 撮像装置、制御方法、及び制御プログラム |