JP2013148765A - Image display device - Google Patents
Image display device Download PDFInfo
- Publication number
- JP2013148765A JP2013148765A JP2012009874A JP2012009874A JP2013148765A JP 2013148765 A JP2013148765 A JP 2013148765A JP 2012009874 A JP2012009874 A JP 2012009874A JP 2012009874 A JP2012009874 A JP 2012009874A JP 2013148765 A JP2013148765 A JP 2013148765A
- Authority
- JP
- Japan
- Prior art keywords
- power
- image signal
- code
- reduction
- subfield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
本発明は、点灯または非点灯の2値制御を組み合わせて階調を表示する画像表示装置に関する。 The present invention relates to an image display device that displays gradation by combining lighting or non-lighting binary control.
点灯または非点灯の2値制御を行う表示装置として代表的なプラズマディスプレイパネル(以下、「パネル」と略記する)は、1対の走査電極と維持電極とからなる表示電極対が複数形成された前面基板と、複数の平行なデータ電極が形成された背面基板とを対向配置し、その間に多数の放電セルが形成されている。そして放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色、緑色および青色の各色の蛍光体を励起発光させる。 A typical plasma display panel (hereinafter abbreviated as “panel”) as a display device that performs binary control of lighting or non-lighting has a plurality of display electrode pairs each formed of a pair of scan electrodes and sustain electrodes. A front substrate and a rear substrate on which a plurality of parallel data electrodes are formed are arranged to face each other, and a large number of discharge cells are formed therebetween. Then, ultraviolet rays are generated by gas discharge in the discharge cell, and the phosphors of red, green and blue colors are excited and emitted by the ultraviolet rays.
点灯または非点灯の2値制御を組み合わせて階調を表示する方法としては、1フィールドを点灯輝度の異なる複数のサブフィールドに分割し、点灯させるサブフィールドの組み合わせによって所望の階調を表示する、いわゆるサブフィールド法が一般的である。各サブフィールドは書込み期間および維持期間を有する。書込み期間では画像信号に応じた書込みパルスをデータ電極に印加して点灯させるべき放電セルで書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対にあらかじめ定められた数の維持パルスを印加して壁電荷を形成した放電セルで維持放電を発生させ、維持パルスの数に応じた輝度で点灯させる。 As a method of displaying gradation by combining binary control of lighting or non-lighting, one field is divided into a plurality of subfields having different lighting luminances, and a desired gradation is displayed by combining the subfields to be lit. The so-called subfield method is common. Each subfield has an address period and a sustain period. In the address period, an address discharge corresponding to an image signal is applied to the data electrode to generate an address discharge in a discharge cell to be lit to form a wall charge. In the sustain period, a sustain discharge is generated in a discharge cell in which a predetermined number of sustain pulses are applied to the display electrode pair composed of the scan electrode and the sustain electrode to form wall charges. Turn on with brightness.
プラズマディスプレイ装置は、入力した画像信号を、放電セルのサブフィールド毎の点灯・非点灯を示すサブフィールドコードに変換する画像信号処理回路を備えている。画像信号処理回路は、例えばROM等を用いた変換テーブルを用いて構成され、画像信号の1つの入力レベルに対して1つのサブフィールドコードが出力される。 The plasma display device includes an image signal processing circuit that converts an input image signal into a subfield code indicating lighting / non-lighting for each subfield of the discharge cell. The image signal processing circuit is configured using, for example, a conversion table using a ROM or the like, and one subfield code is output for one input level of the image signal.
ところが、動画擬似輪郭の抑制と滑らかな階調表示とを両立させるために、画像信号に応じて複数の変換テーブルを切り替える必要性が生じてきた。このような要望にこたえる方法として、例えば複数の変換テーブルを備え、映像信号の最小値および平均値からしきい値を算出し、このしきい値に基づき複数の変換テーブルの中から1つの変換テーブルを選択して、画像信号をサブフィールドコードに変換するプラズマディスプレイ装置が特許文献1に開示されている。
However, in order to achieve both suppression of moving image pseudo contour and smooth gradation display, it has become necessary to switch a plurality of conversion tables in accordance with an image signal. As a method for meeting such a demand, for example, a plurality of conversion tables are provided, a threshold value is calculated from the minimum value and the average value of the video signal, and one conversion table is selected from the plurality of conversion tables based on the threshold value.
またプラズマディスプレイ装置は、各電極を駆動するための電極駆動回路を備え、必要な駆動電圧波形をそれぞれの電極に印加する。この中で、データ電極駆動回路は画像信号に基づいて多数のデータ電極毎に独立に書込み動作のための書込みパルスを印加する必要があるので、通常は専用IC(「データドライバ」と呼称する)を用いて構成されている。データ電極駆動回路側からパネルを見ると、各データ電極は隣接するデータ電極、走査電極および維持電極との間の浮遊容量をもつ容量性の負荷である。したがって各データ電極に駆動電圧波形を印加するためにはこの容量を充放電しなければならず、そのための消費電力が必要となる。しかし、駆動回路をIC化するためにはデータ電極駆動回路の消費電力を極力小さく抑える必要があった。 The plasma display device also includes an electrode drive circuit for driving each electrode, and applies a necessary drive voltage waveform to each electrode. Of these, the data electrode drive circuit needs to apply a write pulse for the write operation independently for each of a large number of data electrodes based on the image signal, and therefore usually a dedicated IC (referred to as a “data driver”). It is comprised using. When the panel is viewed from the data electrode driving circuit side, each data electrode is a capacitive load having a stray capacitance between the adjacent data electrode, scan electrode and sustain electrode. Therefore, in order to apply a driving voltage waveform to each data electrode, this capacity must be charged and discharged, and power consumption for that purpose is required. However, in order to make the drive circuit an IC, it is necessary to suppress the power consumption of the data electrode drive circuit as much as possible.
データ電極駆動回路の消費電力を抑える方法として、例えば特許文献2には、階調重みの最も小さいサブフィールドから書込み動作を禁止してデータ電極駆動回路の消費電力を制限する方法が開示されている。
As a method of suppressing the power consumption of the data electrode driving circuit, for example,
しかしながら、パネルの大画面化、高精細度化、画像表示品質のさらなる向上とともに、多様な放送方式への対応や多機能対応が求められる一方で、データ電極駆動回路の電力もますます増える傾向にある。これらの要請をみたすための変換テーブルの数が膨大になり、変換テーブルを用いて画像信号処理回路を構成することが現実的ではなくなってきた。あるいは、変換テーブルを用いて構成した画像信号処理回路では、これらの要望にこたえることが難しくなってきた。またデータ電極駆動回路の消費電力を抑えるためにサブフィールドの書込み動作を単純に禁止すると、画像信号に忠実な画像表示ができなくなる、滑らかな階調表現ができなくなる等、画像表示品質が低下するという課題もあった。 However, while increasing the panel size, increasing the resolution, and further improving the image display quality, it is required to support various broadcasting systems and support multiple functions, while the power of the data electrode drive circuit tends to increase. is there. The number of conversion tables for meeting these requirements has become enormous, and it has become impractical to construct an image signal processing circuit using conversion tables. Alternatively, it is difficult to meet these demands in an image signal processing circuit configured using a conversion table. In addition, if the subfield writing operation is simply prohibited in order to reduce the power consumption of the data electrode driving circuit, the image display quality deteriorates, such as the inability to display an image faithfully to the image signal and the inability to express smooth gradation. There was also a problem.
本発明はこれらの課題に鑑みなされたものであり、演算回路を用いて構成した画像信号処理回路を備え、さらに画像表示品質の低下を抑えつつデータ電極駆動回路の電力を抑制する機能を有する画像表示装置を提供することを目的とする。 The present invention has been made in view of these problems, and includes an image signal processing circuit configured using an arithmetic circuit, and an image having a function of suppressing power of a data electrode driving circuit while suppressing deterioration in image display quality. An object is to provide a display device.
上記目的を達成するために本発明は、階調重みの定められた複数のサブフィールドで1フィールドを構成し、画像信号をサブフィールドそれぞれの点灯または非点灯の組合せを示すサブフィールドコードに変換する画像信号処理回路と、サブフィールドコードに基づきそれぞれの画素の点灯または非点灯を制御して画像を表示するデータ電極駆動回路とを備えた画像表示装置であって、画像信号処理回路は、画像信号を、第1電力削減係数に応じてデータ電極駆動回路の消費電力を抑制した第1画像信号に変更する第1電力削減部と、第1画像信号を、第2電力削減係数に応じてデータ電極駆動回路の消費電力を抑制したサブフィールドコードに変換する第2電力削減部と、点灯するサブフィールドのうち最も階調重みの大きいサブフィールドの階調重みよりも小さい階調重みをもつ全てのサブフィールドが点灯するサブフィールドとなるサブフィールドコードのみを用いて、画像信号をサブフィールドコードに変換したと仮定した場合のデータ電極駆動回路の消費電力を第1電力として推定する仮想電力推定部と、第2電力削減部で変換されたサブフィールドコードに基づきデータ電極駆動回路の消費電力を第2電力として算出するデータ電力算出部と、第1電力と第2電力にもとづき第1電力削減係数および第2電力削減係数を設定する削減定数設定部とを備え、削減定数設定部は、第2電力が大きいほど第1削減係数および第2削減係数を大きく設定するとともに、第1電力が大きいときの第2削減係数に対する第1削減係数の比率を、第1電力が小さいときの第2削減係数に対する第1削減係数の比率よりも大きくなるように第1削減係数および第2削減係数を設定することを特徴とする。この構成により、演算回路を用いて構成した画像信号処理回路を備え、さらに画像表示品質の低下を抑えつつデータ電極駆動回路の電力を抑制する機能を有する画像表示装置を提供することができる。 In order to achieve the above object, according to the present invention, a plurality of subfields having gradation weights constitute one field, and an image signal is converted into a subfield code indicating a combination of lighting or non-lighting of each subfield. An image display device comprising: an image signal processing circuit; and a data electrode driving circuit that displays an image by controlling lighting or non-lighting of each pixel based on a subfield code, wherein the image signal processing circuit A first power reduction unit that changes the power consumption of the data electrode drive circuit according to the first power reduction coefficient to the first image signal, and the first image signal as the data electrode according to the second power reduction coefficient A second power reduction unit for converting to a subfield code that suppresses power consumption of the drive circuit, and a subfield having the largest gradation weight among the subfields to be lit Of the data electrode driving circuit when it is assumed that the image signal is converted into the subfield code using only the subfield code which is the subfield in which all the subfields having the gradation weight smaller than the gradation weight are turned on. A virtual power estimation unit that estimates power consumption as first power, a data power calculation unit that calculates power consumption of the data electrode driving circuit as second power based on the subfield code converted by the second power reduction unit, A reduction constant setting unit that sets the first power reduction coefficient and the second power reduction coefficient based on the first power and the second power, and the reduction constant setting unit increases the first power and the second reduction as the second power increases. The coefficient is set to be large, and the ratio of the first reduction coefficient to the second reduction coefficient when the first power is large is set to the second reduction coefficient when the first power is small. And sets the first reduction factor and the second reduction factor to be larger than the ratio of the first reduction factor against. With this configuration, it is possible to provide an image display device that includes an image signal processing circuit configured using an arithmetic circuit, and further has a function of suppressing the power of the data electrode driving circuit while suppressing deterioration in image display quality.
また本発明の画像表示装置の第1電力削減部は、第1削減係数に基づき画像信号の空間周波数の高い成分を抑制する2次元ローパスフィルタであってもよい。 Further, the first power reduction unit of the image display device of the present invention may be a two-dimensional low-pass filter that suppresses a component having a high spatial frequency of the image signal based on the first reduction coefficient.
また本発明の画像表示装置の第2電力削減部は、第2削減係数に基づき画像表示に用いるサブフィールドコードの数を制限して画像信号をサブフィールドコードに変換する構成であってもよい。 The second power reduction unit of the image display device of the present invention may be configured to convert the image signal into a subfield code by limiting the number of subfield codes used for image display based on the second reduction coefficient.
本発明によれば、演算回路を用いて構成した画像信号処理回路を備え、さらに画像表示品質の低下を抑えつつデータ電極駆動回路の電力を抑制する機能を有する画像表示装置を提供することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it is possible to provide the image display apparatus which has the image signal processing circuit comprised using the arithmetic circuit, and also has the function to suppress the electric power of a data electrode drive circuit, suppressing the fall of image display quality. It becomes.
以下、本発明の実施の形態における画像表示装置について、プラズマディスプレイパネルを用いたプラズマディスプレイ装置を例に、図面を用いて説明する。 Hereinafter, an image display device according to an embodiment of the present invention will be described with reference to the drawings, taking a plasma display device using a plasma display panel as an example.
(実施の形態1)
図1は、本発明の実施の形態における画像表示装置のパネル10の分解斜視図である。ガラス製の前面基板11上には、走査電極12と維持電極13とからなる表示電極対14が複数形成されている。そして表示電極対14を覆うように誘電体層15が形成され、その誘電体層15上に保護層16が形成されている。背面基板21上にはデータ電極22が複数形成され、データ電極22を覆うように誘電体層23が形成され、さらにその上に井桁状の隔壁24が形成されている。そして、隔壁24の側面および誘電体層23上には赤色、緑色および青色の各色に点灯する蛍光体層25が設けられている。
(Embodiment 1)
FIG. 1 is an exploded perspective view of
これら前面基板11と背面基板21とは、微小な放電空間を挟んで表示電極対14とデータ電極22とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。放電空間は隔壁24によって複数の区画に仕切られており、表示電極対14とデータ電極22とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが点灯することにより画像が表示される。
The
図2は、本発明の実施の形態における画像表示装置のパネル10の電極配列図である。パネル10には、行方向に長いn本の走査電極12およびn本の維持電極13が配列され、列方向に長いm本のデータ電極22が配列されている。そして1対の走査電極12および維持電極13と1つのデータ電極22とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。
FIG. 2 is an electrode array diagram of
次に、パネル10を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置は、サブフィールド法、すなわち階調重みの定められた複数のサブフィールドで1フィールドを構成し、サブフィールドのそれぞれで各放電セルの点灯・非点灯を制御して階調を表示する。
Next, a driving voltage waveform for driving
それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。書込み期間では、点灯させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する書込み動作を行う。そして維持期間では、サブフィールド毎にあらかじめ決められた階調重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて点灯させる。 Each subfield has an initialization period, an address period, and a sustain period. In the initializing period, an initializing discharge is generated, and an initializing operation for forming wall charges necessary for the subsequent address discharge on each electrode is performed. In the address period, an address operation is performed in which address discharge is selectively generated in the discharge cells to be lit to form wall charges. In the sustain period, a number of sustain pulses corresponding to the gradation weights determined in advance for each subfield are alternately applied to the display electrode pairs to generate a sustain discharge in the discharge cells that have generated the address discharge and to light it. .
図3は、本発明の実施の形態における画像表示装置のパネル10の各電極に印加する駆動電圧波形図である。
FIG. 3 is a waveform diagram of drive voltage applied to each electrode of
サブフィールドSF1の初期化期間Tiの前半部では、データ電極22、維持電極13にそれぞれ電圧0(V)を印加し、走査電極12には、電圧Vi1から電圧Vi2まで緩やかに上昇する上り傾斜波形電圧を印加する。すると走査電極12と維持電極13、走査電極12とデータ電極22との間でそれぞれ微弱な初期化放電が起こる。そして走査電極12上に負の壁電圧が蓄積されるとともに、データ電極22上および維持電極13上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
In the first half of the initializing period Ti of the subfield SF1, a voltage 0 (V) is applied to the
初期化期間Tiの後半部では、維持電極13に正の電圧Veを印加し、走査電極12には、電圧Vi3からVi4まで緩やかに下降する下り傾斜波形電圧を印加する。すると走査電極12と維持電極13、走査電極12とデータ電極22との間でそれぞれ微弱な初期化放電が起こる。そして走査電極12上の負の壁電圧および維持電極13上の正の壁電圧が弱められ、データ電極22上の正の壁電圧は書込み動作に適した値に調整される。
In the second half of the initialization period Ti, a positive voltage Ve is applied to the sustain
なお、初期化期間の動作としては、サブフィールドSF2の初期化期間に示したように、電圧Vi4に向かって緩やかに下降する下り傾斜波形電圧を走査電極12に印加するだけでもよい。この場合には、直前のサブフィールドで維持放電を行った放電セルで選択的に初期化放電が発生する。 Note that as the operation in the initialization period, as shown in the initialization period of the subfield SF2, it is only necessary to apply to the scan electrode 12 a downward ramp waveform voltage that gradually decreases toward the voltage Vi4. In this case, an initializing discharge is selectively generated in the discharge cells that have undergone the sustain discharge in the immediately preceding subfield.
続く書込み期間Twでは、維持電極13に電圧Veを印加し、走査電極12に電圧Vcを印加する。
In the subsequent address period Tw, the voltage Ve is applied to the sustain
次に、1行目の走査電極12に電圧Vaの走査パルスを印加するとともに、データ電極22のうち1行目に点灯させるべき放電セルのデータ電極22に電圧Vdの書込みパルスを印加する。するとデータ電極22上と走査電極12上との交差部の電圧差は放電開始電圧を超え、データ電極22と走査電極12との間および維持電極13と走査電極12との間に書込み放電が発生する。そして走査電極12上に正の壁電圧が蓄積され、維持電極13上に負の壁電圧が蓄積され、データ電極22上にも負の壁電圧が蓄積される。
Next, a scan pulse of voltage Va is applied to the
このようにして、1行目に点灯させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルスを印加しなかったデータ電極22と走査電極12との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで行い、書込み期間Twが終了する。
In this way, an address operation is performed in which address discharge is caused in the discharge cells to be lit in the first row and wall voltage is accumulated on each electrode. On the other hand, since the voltage at the intersection between the
続く維持期間Tsでは、維持電極13に電圧0(V)を印加するとともに走査電極12に電圧Vsの維持パルスを印加する。すると書込み放電を起こした放電セルでは、走査電極12上と維持電極13上との電圧差が放電開始電圧を超え、走査電極12と維持電極13との間で維持放電が発生し蛍光体層25が発光して放電セルが点灯する。そして走査電極12上に負の壁電圧が蓄積され、維持電極13上に正の壁電圧が蓄積される。さらにデータ電極22上にも正の壁電圧が蓄積される。
In the subsequent sustain period Ts, the voltage 0 (V) is applied to the sustain
ただし、書込み期間Twにおいて書込み放電を起こさなかった放電セルでは維持放電は発生せず、初期化期間Tiの終了時における壁電圧が保たれる。 However, the sustain discharge does not occur in the discharge cells that did not cause the address discharge in the address period Tw, and the wall voltage at the end of the initialization period Ti is maintained.
続いて、走査電極12には電圧0(V)を、維持電極13には電圧Vsの維持パルスをそれぞれ印加する。すると、維持放電を起こした放電セルでは再び維持放電が起こり、維持電極13上に負の壁電圧が蓄積され走査電極12上に正の壁電圧が蓄積される。以降、階調重みに応じた数の維持パルスを走査電極12と維持電極13とに交互に印加して、放電セルを点灯させる。
Subsequently, a voltage 0 (V) is applied to the
そして、維持期間Tsの最後には、維持電極13を電圧0(V)に戻した後、走査電極12に電圧Vrまで緩やかに上昇する上り傾斜波形電圧を印加する。すると、維持放電を起こした放電セルの維持電極13と走査電極12との間で弱い放電が起こり、走査電極12上と維持電極13上との間の壁電圧が弱められる。その後、走査電極12に印加する電圧を電圧0(V)に戻す。こうして維持期間Tsが終了する。
Then, at the end of the sustain period Ts, after the sustain
続くサブフィールドSF2およびそれ以降のサブフィールドの動作は維持パルスの数を除いて上述した動作とほぼ同様である。 Subsequent subfield SF2 and subsequent subfields operate in substantially the same manner as described above except for the number of sustain pulses.
なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Vi1=140(V)、電圧Vi2=340(V)、電圧Vi3=200(V)、電圧Vi4=−190(V)、電圧Vc=−60(V)、電圧Va=−200(V)、電圧Vs=200(V)、電圧Vr=200(V)、電圧Ve=130(V)、電圧Vd=70(V)である。ただしこれらの値は、単に一例を挙げたに過ぎず、パネル10の特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
In this embodiment, the voltage values applied to the electrodes are, for example, the voltage Vi1 = 140 (V), the voltage Vi2 = 340 (V), the voltage Vi3 = 200 (V), and the voltage Vi4 = −190 (V). , Voltage Vc = −60 (V), voltage Va = −200 (V), voltage Vs = 200 (V), voltage Vr = 200 (V), voltage Ve = 130 (V), voltage Vd = 70 (V) It is. However, these values are merely examples, and it is desirable to set them to optimum values as appropriate in accordance with the characteristics of the
このようにしてサブフィールド法においては、1フィールドをあらかじめ階調重みの定められた複数のサブフィールドで構成し、放電セルを点灯させるサブフィールドの組合せにより階調を表示している。以下、サブフィールドのそれぞれの点灯または非点灯の組合せを「サブフィールドコード」または単に「コード」と呼び、複数のコードの集合を「コードセット」と呼ぶ。 In this way, in the subfield method, one field is composed of a plurality of subfields whose gradation weights are determined in advance, and gradation is displayed by a combination of subfields that light the discharge cells. Hereinafter, a combination of lighting or non-lighting of each subfield is referred to as “subfield code” or simply “code”, and a set of a plurality of codes is referred to as “code set”.
なお表示画像を構成する各画素はパネル10の画像表示面を構成する各放電セルに対応しているので、以下では、「画素」と「放電セル」とを同じ意味で使用する。また説明を簡単にするために、黒を表示したときの階調を「0」とし、階調重み「N」に対応する階調を「N」と表記する。また図面では、「階調重み」を単に「重み」と記載している。
In addition, since each pixel which comprises a display image respond | corresponds to each discharge cell which comprises the image display surface of the
図4は、1フィールド期間を8個のサブフィールドで構成した場合のコードセットの一例を示す図である。ここで最も左の列に示した数値は階調を示し、その右側にはその階調を表示する際に各サブフィールドで放電セルを点灯させるか否か、すなわちサブフィールドコードを示している。ここで空欄は非点灯、「1」は点灯を示す。例えば図4において、階調「2」を表示するためには、サブフィールドSF2でのみ放電セルを点灯させればよく、この場合のサブフィールドコードは「01000000」である。また階調「14」を表示するためには、サブフィールドSF1、SF2、SF3およびSF5で放電セルを点灯させればよく、この場合のサブフィールドコードは「11101000」である。 FIG. 4 is a diagram illustrating an example of a code set in the case where one field period includes eight subfields. Here, the numerical values shown in the leftmost column indicate gradations, and the right side indicates whether or not the discharge cells are lit in each subfield when displaying the gradations, that is, subfield codes. Here, a blank indicates non-lighting, and “1” indicates lighting. For example, in FIG. 4, in order to display the gradation “2”, it is only necessary to light the discharge cell only in the subfield SF2, and the subfield code in this case is “01000000”. In order to display the gradation “14”, the discharge cells may be lit in the subfields SF1, SF2, SF3, and SF5. In this case, the subfield code is “11101000”.
図5は、本発明の実施の形態におけるプラズマディスプレイ装置30の回路ブロック図である。プラズマディスプレイ装置30は、パネル10、画像信号処理回路31、データ電極駆動回路32、走査電極駆動回路33、維持電極駆動回路34、タイミング発生回路35および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
FIG. 5 is a circuit block diagram of
画像信号処理回路31は、画像信号をサブフィールドそれぞれの点灯または非点灯の組合せを示すサブフィールドコードに変換する。すなわち、画像信号を入力し、階調を表示するためのサブフィールドコードである表示コードを出力する。詳細は後述するが、本実施の形態においては画像信号から表示コードへの変換を、変換テーブルを用いるのではなく、論理計算を用いて実行している。
The image
データ電極駆動回路32は、サブフィールドコードに基づきそれぞれの画素の点灯または非点灯を制御して画像を表示する。すなわち、画像信号処理回路31から出力された表示コードを各データ電極D1〜Dmに対応する書込みパルスに変換し、各データ電極D1〜Dmに印加する。ここで、データ電極駆動回路32は複数個の専用IC(以下、「データドライバ」と呼称する)を用いて構成されている。このように多数のデータ電極を駆動する駆動回路をIC化することにより回路をコンパクトにまとめることができ、実装面積も小さくなりコストも下げることができる。しかしデータドライバの許容電力損失には制限があるので、データ電極駆動回路32の消費電力がこの制限を超えないように抑制しなければならない。
The data
本実施の形態においては、m本のデータ電極を16個のデータドライバ32(1)〜32(16)を用いて駆動する構成であるとして説明する。しかし本発明は、データドライバの数等に限定されるものではない。 In the present embodiment, it is assumed that m data electrodes are configured to be driven using 16 data drivers 32 (1) to 32 (16). However, the present invention is not limited to the number of data drivers.
タイミング発生回路35は水平同期信号、垂直同期信号に基づき、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路33は、タイミング信号に基づき図3に示した駆動電圧波形を作成し、走査電極12のそれぞれに印加する。維持電極駆動回路34は、タイミング信号に基づき図3に示した駆動電圧波形を作成し、維持電極13のそれぞれに印加する。
The
図6は、本発明の実施の形態におけるプラズマディスプレイ装置30の画像信号処理回路31のブロック図である。画像信号処理回路31は、第1電力削減部41、第2電力削減部42、データ電力算出部43、仮想電力推定部44、削減係数設定部45とを有する。
FIG. 6 is a block diagram of the image
第1電力削減部41は、画像信号を、第1電力削減係数Kに応じてデータ電極駆動回路32の消費電力を抑制した第1画像信号に変更する。本実施の形態においては、第1電力削減部41を、2次元ローパスフィルタ(以下、「LPF」と略記する)を用いて実現している。そして第1削減係数Kが大きくなるほど2次元LPFは強くなり、出力される第1画像信号は空間周波数の低い画像となる。
The first
図7は、本発明の実施の形態におけるプラズマディスプレイ装置30の第1電力削減部41の回路ブロック図である。第1電力削減部41は、垂直遅延器51、52と、水平遅延器53〜58と、乗算器60〜68と、加算器69とを備えている。
FIG. 7 is a circuit block diagram of first
水平遅延器53からは1画素分遅延した画像信号が出力され、水平遅延器54からは2画素分遅延した画像信号が出力される。また垂直遅延器51からは1走査線分遅延した画像信号が出力され、水平遅延器55からは1走査線分と1画素分遅延した画像信号が出力され、水平遅延器56からは1走査線分と2画素分遅延した画像信号が出力される。また垂直遅延器52からは2走査線分遅延した画像信号が出力され、水平遅延器57からは2走査線分と1画素分遅延した画像信号が出力され、水平遅延器58からは2走査線分と2画素分遅延した画像信号が出力される。
The
乗算器60は入力した画像信号に第1削減係数Kを乗じる。乗算器62、66、68も同様に、入力した画像信号に第1削減係数Kを乗じる。乗算器61は入力した画像信号に第1削減係数Kの2倍を乗じる。乗算器63、65、67も同様に、入力した画像信号に第1削減係数Kの2倍を乗じる。乗算器64は入力した画像信号に(1−12K)を乗じる。なお(1−12K)は「1」から第1削減係数Kの12倍を減じた値である。加算器69は、乗算器60〜68の出力を加算する。
The
図8は、本発明の実施の形態におけるプラズマディスプレイ装置30の第1電力削減部41の動作説明図であり、2次元の加重和係数テーブルを示している。水平遅延器55から出力される1走査線分と1画素分遅延した画像信号に注目すると、第1削減係数K=「0」であれば、第1電力削減部41は、注目画像信号である1走査線分と1画素分遅延した画像信号をそのまま出力する。
FIG. 8 is an operation explanatory diagram of the first
また第1削減係数K=「1/256」であれば、第1電力削減部41は、(左上の画像信号)×1/256+(上の画像信号)×2/256+(右上の画像信号)×1/256+(左の画像信号)×2/256+(注目画像信号)×244/256+(右の画像信号)×2/256+(左下の画像信号)×1/256+(下の画像信号)×2/256+(右下の画像信号)×1/256を計算して出力する。 If the first reduction coefficient K = “1/256”, the first power reduction unit 41 ((upper left image signal) × 1/2256 + (upper image signal) × 2/256 + (upper right image signal) × 1/256 + (left image signal) × 2/256 + (target image signal) × 244/256 + (right image signal) × 2/256 + (lower left image signal) × 1/2256 + (lower image signal) × 2/256 + (lower right image signal) × 1/256 is calculated and output.
第1電力削減部41は、第1削減係数Kの値に応じて、(左上の画像信号)×K+(上の画像信号)×2K+(右上の画像信号)×K+(左の画像信号)×2K+(注目画像信号)×(1−12K)+(右の画像信号)×2K+(左下の画像信号)×K+(下の画像信号)×2K+(右下の画像信号)×1Kを計算して出力する。 According to the value of the first reduction coefficient K, the first power reduction unit 41 (upper left image signal) × K + (upper image signal) × 2K + (upper right image signal) × K + (left image signal) × 2K + (target image signal) × (1-12K) + (right image signal) × 2K + (lower left image signal) × K + (lower image signal) × 2K + (lower right image signal) × 1K Output.
このようにして第1電力削減部41は、第1削減係数Kに応じて、注目画像信号をその周囲の画素の画像信号を用いて平均化した信号に置き換えることによりLPF処理を施す。
In this way, the first
このように本実施の形態では、第1電力削減部41を、第1削減係数Kに基づき画像信号の空間周波数の高い成分を抑制する2次元ローパスフィルタで構成し、第1削減係数Kを大きくすることにより画像信号に強いLPF処理を施して、データ電極駆動回路32の消費電力を削減する。
As described above, in the present embodiment, the first
第2電力削減部42は、第1画像信号を、第2電力削減係数Cに応じてデータ電極駆動回路32の消費電力を抑制したサブフィールドコードに変換する。本実施の形態においては、第1画像信号をサブフィールドコードに変換するとともに、使用するサブフィールドコードの数を第2削減係数Cに基づいて制限することにより、データ電極駆動回路32の消費電力が少なくなるサブフィールドコードに変換する。そして第2削減係数Cが大きくなるほど使用するサブフィールドコードの数が少なくなり、データ電極駆動回路32の消費電力を削減する。
The second
図9は、本発明の実施の形態におけるプラズマディスプレイ装置30の第2電力削減部42のブロック図である。第2電力削減部42は、属性検出部71と、基底コード生成部72と、ルール生成部75と、ルール追加部76と、上下コード生成部77と、表示コード選択部80とを有する。
FIG. 9 is a block diagram of second
属性検出部71は、画像信号とそれを表示する画素の位置との関係を特定するとともに、各画素に対応する画像信号の時間微分、空間微分等に基づき、動画領域・静止画領域の検出、明るさが変化する画像の輪郭部の検出等を行う。そしてそれらを各画素に対応する画像信号の属性として出力する。
The
基底コード生成部72は、入力した画像信号の階調(以下、「入力階調」と呼称する)よりも大きい階調をもつ所定のサブフィールドコードを上階調基底コードとして生成する。本実施の形態においては、所定のサブフィールドコードは、点灯するサブフィールドのうち最も階調重みの大きいサブフィールドの階調重みよりも小さい階調をもつ全てのサブフィールドが点灯するサブフィールドとなる基底コードである。したがって基底コード生成部72は、入力階調よりも大きくかつ最も近い階調をもつ基底コードを上階調基底コードとして生成し出力する。基底コードはサブフィールドコードの基本となるコードであって、階調重みの小さいサブフィールドから順にひとつずつまたは2つずつ点灯させて生成したコードある。またこのようにして生成したコードセットを基底コードセットと呼ぶ。
The base
図10は、本発明の実施の形態におけるプラズマディスプレイ装置30の基底コードセットの一例を示す図であり、NTSC規格で用いられることが多い基底コードセットの一例である。この基底コードセットは、階調重みの小さいサブフィールドを先頭に、階調重みが順次大きくなるようにサブフィールドを配列する。そして階調重みの小さいサブフィールドから順にひとつずつ点灯させて生成したコードセットである。したがってこの基底コードセットに含まれる基底コードの数は、(1フィールドを構成するサブフィールドの数+1)である。
FIG. 10 is a diagram illustrating an example of a base code set of the
本実施の形態においては、基底コード生成部72は、基底コード記憶部73と基底コード選択部74とを有する。基底コード記憶部73は、基底コードセットと各基底コードの表示する階調とを記憶している。基底コード選択部74は、基底コードのそれぞれの階調と入力階調とを比較して、入力階調を超えかつ最も近い階調の基底コードを選択し、上階調基底コードとして出力する。
In the present embodiment, the base
ルール生成部75は、入力した画像信号に基づき基底コードに非点灯サブフィールドを追加して新たにサブフィールドコードを生成するための第1のルール(以下、単に「ルール」と呼称する)を生成する。
The
本実施の形態においては、選択した上階調基底コードに非点灯サブフィールドを追加して画像表示に用いるコードの数を増やすためのルールを、画像信号および画像信号に付随する属性に基づき生成する。しかし無制限に非点灯サブフィールドを追加することはできない。例えば全てのサブフィールドを非点灯サブフィールドとして生成されたコードの階調は「0」となるが、このようなルールは許されない。また階調重みの大きいサブフィールドに多くの非点灯サブフィールドを追加することはできない。 In the present embodiment, a rule for adding a non-lighting subfield to the selected upper gradation base code to increase the number of codes used for image display is generated based on the image signal and the attributes associated with the image signal. . However, unlimited non-lit subfields cannot be added. For example, the gradation of a code generated with all subfields as non-lighting subfields is “0”, but such a rule is not allowed. In addition, many non-lighting subfields cannot be added to a subfield having a large gradation weight.
ルール生成部75で生成が許されるルールは、上階調基底コードの階調以下であって、入力階調以下でありかつ最も近い階調の基底コードの階調(下階調基底コード)以上の階調をもつコードを生成するルールである。ルール生成部75で生成されるルールは、詳細は後述するが、1つめに追加する非点灯サブフィールドに関するルール、2つめに追加する非点灯サブフィールドに関するルール、非点灯を禁止するサブフィールドに関するルールで記述される。
A rule that is allowed to be generated by the
ルール追加部76は、外部から入力する第2削減係数Cに基づき、ルール生成部75で生成されたルールで生成可能なサブフィールドコードの数の上限を制限するための第2のルールを追加する。第2のルールは、非点灯を禁止するサブフィールドに関するルールとして記述される。そして非点灯を禁止するサブフィールドが多くなるほど画像表示に使用できるサブフィールドコードの数が減少し、データ電極駆動回路32の消費電力は抑制される。
The
図11は、本発明の実施の形態におけるプラズマディスプレイ装置30のルール追加部76の回路ブロック図である。ルール追加部76は、乱数発生器91、加算器92、小数切捨器93、減算器94、選択器95を有する。
FIG. 11 is a circuit block diagram of
第2削減係数Cの逆数の値1/Cは、おおむね中間コード生成部78で生成可能な中間コードの数に等しく、第2削減係数Cの値が大きくなるほど中間コード生成部78で生成可能な中間階調の数は減少する。したがって第2削減係数Cの値が小さいと画像表示に用いるサブフィールドコードの数が多くなり、滑らかな階調表示が可能となるが、データ電極駆動回路32の消費電力は大きくなる。そして第2削減係数Cの値が大きくなるにつれて画像表示に用いるサブフィールドコードの数が制限されて表示できる階調も少なくなるが、データ電極駆動回路32の消費電力の最大値は低く抑えられる。本実施の形態においては、第2削減係数Cは「0」より大きく「1」以下の実数である。
The
乱数発生器91は「0」以上「1」未満の乱数rndを発生する。加算器92は、第2削減係数Cの逆数1/Cと乱数rndとを加算する。小数切捨器93は、加算器92から出力される数値の小数部分を切捨てて整数部分を出力する。減算器94は、基底コードセットにおける上階調基底コードの階調重みの順序Nsから小数切捨器93の出力を減じ、さらに「1」を減じる。そしてこの値が正であればそのまま出力し、正でなければ「1」を出力する。したがって減算器94の出力Npは、
Np=Max(1,Ns−INT(1/C+rnd)−1)
であり、正の整数である。ここで基底コードの階調重みの順序Nsとは、注目する基底コードの階調重みが、基底コードセットに含まれる基底コードの中でNs番目に小さいことを示す。例えば図10に示した基底コードセットの中の基底コード「11111100」の順序Nsは「7」である。また、Max(x,y)はxとyの大きいほうの値を示し、INT(z)はzの整数部分の値を示す。
The
Np = Max (1, Ns−INT (1 / C + rnd) −1)
And is a positive integer. Here, the gradation weight order Ns of the base code indicates that the gradation weight of the target base code is the Nsth smallest among the base codes included in the base code set. For example, the order Ns of the base code “11111100” in the base code set shown in FIG. 10 is “7”. Max (x, y) indicates the larger value of x and y, and INT (z) indicates the value of the integer part of z.
選択器95は、基底コードセットの中から、階調重みがNp番目に小さい基底コードを選択し中間コード生成部78に出力する。こうして選択された基底コードの「1」に対応するサブフィールドが非点灯を禁止するサブフィールドである。
The
例えば、図10に示した基底コードセットの場合、Np=3であれば選択される基底コードは「11000000」であり、サブフィールドSF1、SF2が非点灯禁止サブフィールドである。またNp=6であれば、選択される基底コードは「11111000」であり、サブフィールドSF1〜SF5が非点灯禁止サブフィールドである。 For example, in the case of the base code set shown in FIG. 10, if Np = 3, the base code to be selected is “11000000”, and the subfields SF1 and SF2 are non-lighting prohibited subfields. If Np = 6, the selected base code is “11111000”, and the subfields SF1 to SF5 are non-lighting prohibited subfields.
このように本実施の形態においては、ルール追加部76で追加される第2のルールは、基底コード生成部72が生成した基底コードよりも小さい階調を持つ基底コードの点灯サブフィールドを全て非点灯禁止サブフィールドとするルールである。
As described above, in the present embodiment, the second rule added by the
上下コード生成部77は、基底コードに第1のルールおよび第2のルールを適用して新たに生成できるサブフィールドコードの中から、入力階調より大きくかつ最も近い階調をもつサブフィールドコードおよび入力階調以下でかつ最も近い階調をもつサブフィールドコードをそれぞれ上階調コードおよび下階調コードとして生成する。
The upper and lower
本実施の形態においては、基底コード生成部72で生成した上階調基底コードにルール生成部75で生成した第1のルールおよびルール追加部76で生成した第2のルールを適用して、入力階調より大きくかつ最も近い階調をもつ上階調コード、および入力階調以下でかつ最も近い階調をもつ下階調コードを生成する。
In the present embodiment, the first rule generated by the
本実施の形態においては、上下コード生成部77は、中間コード生成部78と、上下コード選択部79とを有する。
In the present embodiment, the upper / lower
中間コード生成部78は、上階調基底コードに非点灯サブフィールドを追加して画像表示に使用するコードを生成する。こうして生成されたコードを「中間コード」と呼称する。また中間コードにもとの上階調基底コードを加えたテーブルを「中間コードセット」と称する。
The intermediate
図12A〜図12Cは、本発明の実施の形態におけるプラズマディスプレイ装置30のルールにより生成される中間コードセットの一例を示す図である。図12Aは、1つめに追加する非点灯サブフィールドに関するルール「非点灯サブフィールドを1つ追加する」というルールを基底コード「11111100」に適用して生成した中間コードセットを示す図である。この例では基底コードに6つの点灯サブフィールドSF1〜SF6が存在するので、このうちの1つを非点灯サブフィールドに変更することにより6個の中間コードが得られる。ただし中間コード「11111000」は基底コードに等しく、それ以外の5個のコードが新たに生成された中間コードである。
12A to 12C are diagrams showing an example of the intermediate code set generated by the rules of the
図12Bは、1つめに追加する非点灯サブフィールドに関するルール「非点灯サブフィールドを1つ追加する」に加えて、2つめに追加する非点灯サブフィールドに関するルール「新たに生成された中間コードのうちで階調の最も小さいコードのサブフィールドSF2に非点灯サブフィールドを追加する」というルールを、基底コード「11111100」に適用して生成した中間コードセットを示す図である。この例では6個の中間コードが新たに生成される。 In FIG. 12B, in addition to the rule “add one non-lighting subfield” regarding the non-lighting subfield to be added first, the rule “non-lighting subfield to be added second” It is a figure which shows the intermediate code set produced | generated by applying the rule "it adds a non-lighting subfield to subfield SF2 of the code | cord | chord with the smallest gradation among them" to base code "11111100". In this example, six intermediate codes are newly generated.
図12Cは、1つめに追加する非点灯サブフィールドに関するルール「非点灯サブフィールドを1つ追加する」に加えて、非点灯を禁止するサブフィールドに関するルール、「サブフィールドSF1、SF2の非点灯を禁止する」というルールを基底コード「11111100」に適用して生成した中間コードセットを示す図である。この例では3個の中間コードが新たに生成される。 In FIG. 12C, in addition to the rule “add one non-lighting subfield” regarding the non-lighting subfield to be added first, the rule regarding the subfield prohibiting non-lighting, “non-lighting of the subfields SF1 and SF2”. It is a figure which shows the intermediate code set produced | generated by applying the rule of "prohibit" to base code "11111100". In this example, three intermediate codes are newly generated.
このように中間コード生成部78は、基底コード生成部72が生成した上階調基底コードにルール生成部75で生成されたルールを適用して中間コードセットを生成する。
In this way, the intermediate
次にルール生成部75で作成されたルールに、ルール追加部76で作成された第2のルールが追加されて生成された中間コードセットについて、例をあげて説明する。以下では基底コード生成部72では図10に示した基底コードセットを適用し、ルール生成部75で「非点灯サブフィールドを1つ追加する」というルールが作成されたとする。
Next, an example of an intermediate code set generated by adding the second rule created by the
図12D、図12Eは、本発明の実施の形態におけるプラズマディスプレイ装置30のルール追加部76で追加された第2のルールにより生成される中間コードセットの一例を示す図である。
12D and 12E are diagrams illustrating an example of the intermediate code set generated by the second rule added by the
図12Dに示す例について説明する。基底コード選択部74が上階調基底コードとして7番目の基底コード「11111100」を選択し、このときの第2削減係数Cが「0.5」、すなわち第2削減係数Cの逆数1/Cが「2」であったとする。すると、ルール追加部76の出力Npは、
Np=Max(1,Ns−INT(1/C+rnd)−1)=7−2−1=4
となる。したがって、選択器95は、基底コードセットのうちの階調重みが4番目に小さい基底コード「11100000」を選択し、サブフィールドSF1〜SF3を非点灯禁止とする。その結果、中間コード生成部78で新たに追加される中間コードは、図12Dに示すように、階調「24」をもつコード「11110100」と階調「27」をもつコード「11101100」との2個である。
The example shown in FIG. 12D will be described. The base
Np = Max (1, Ns-INT (1 / C + rnd) -1) = 7-2-1 = 4
It becomes. Therefore, the
次に図12Eに示す例について説明する。基底コード選択部74が上階調基底コードとして7番目の基底コード「11111100」を選択し、このときの第2削減係数Cが「1」、すなわち第2削減係数Cの逆数1/Cが「1」であったとする。すると、ルール追加部76の出力Npは、
Np=Max(1,Ns−INT(1/C+rnd)−1)=7−1−1=5
となる。したがって、選択器95は、基底コードセットのうちの階調重みが5番目に小さい基底コード「11110000」を選択し、サブフィールドSF1〜SF4を非点灯禁止とする。その結果、中間コード生成部78で新たに追加される中間コードは、図12Eに示すように、階調「24」をもつコード「11110100」のみの1個である。
Next, an example shown in FIG. 12E will be described. The base
Np = Max (1, Ns-INT (1 / C + rnd) -1) = 7-1-1 = 5
It becomes. Therefore, the
さらに別の例について説明する。基底コード選択部74が上階調基底コードとして7番目の基底コード「11111100」を選択し、このときの第2削減係数Cの逆数1/Cが「2」と「1」との間の値であったとする。すると、乱数rndが加算されるために、ルール追加部76の出力Npは所定の確率で「2」または「1」となる。そのため中間コード生成部78で新たに追加される中間コードは、所定の確率で2個、または1個となる。そして第2削減係数Cの逆数1/Cが「2」に近いと新たに2個の中間コードが生成される確率が高くなり、第2削減係数Cの逆数1/Cが「1」に近いと新たに1個の中間コードが生成される確率が高くなる。
Another example will be described. The base
このように本実施の形態においては、乱数rndを用いることにより、中間コード生成部78で生成する中間階調の数の上限値を、第2削減係数Cに基づき連続的に制限している。
As described above, in the present embodiment, the upper limit value of the number of intermediate gradations generated by the intermediate
上下コード選択部79は、中間コード生成部78で生成した中間コードセットに含まれるコードそれぞれの階調と入力階調とを比較して、入力階調より大きくかつ最も近い階調をもつコードを上階調コードとして選択し出力する。また入力階調以下でかつ最も近い階調をもつコードを下階調コードとして選択し出力する。
The upper / lower
表示コード選択部80は、ディザ選択部82と、誤差拡散部84と、表示コード決定部86とを有する。ディザ選択部82は、画像信号およびその属性に基づき、記憶している複数のディザパターンの中から1つのディザパターンを選択する。また対応する画像信号の画素の位置に基づき、選択したディザパターンの対応するディザ要素を選択して出力し、さらに選択したディザ要素に上階調コードの階調と下階調コードの階調との差を乗じてディザ値を求める。誤差拡散部84は、対応する画素に加算するための誤差を表示コード決定部86に出力すると共に、表示コード決定部86から出力される誤差を周辺画素に拡散する。
The display
表示コード決定部86は、入力階調とディザ値と誤差とを加算して表示すべき階調を算出する。そして上階調コードおよび下階調コードのうち、表示すべき階調に近いほうのコードを表示コードとして選択する。このとき表示すべき階調と選択した表示コードの階調との差を求め、新しく発生した誤差として誤差拡散部84に出力する。
The display
このようにして本実施の形態における第2電力削減部42は、論理計算を用いて画像信号をサブフィールドコードに変換するとともに、第2削減係数Cに基づき画像表示に用いるサブフィールドコードの数を制限して画像信号をサブフィールドコードに変換する。これにより、データ電極駆動回路32の消費電力が少なくなるサブフィールドコードに変換している。
In this way, the second
また上述したように、第2削減係数Cの逆数の値1/Cはおおむね中間コード生成部78で生成可能な中間コードの数に等しくなる。したがって階調の大きい基底コードであっても階調重みの小さい基底コードであっても、そこから生成される中間階調の数はほぼ同じであり、明るい領域での画像の滑らかさと暗い領域での画像の滑らかさとがほぼ同じである。
As described above, the
以上に説明したように、第1電力削減部41および第2電力削減部42は、ともにデータ電極駆動回路32の消費電力を抑制する機能を有する。しかし第1電力削減部41は画像信号そのものを変更して精細度を下げることにより消費電力を抑制し、第2電力削減部42は画像信号そのものを変更するのではなく表示可能な階調数を減らすことにより消費電力を抑制する点が異なる。
As described above, both the first
データ電力算出部43は、第2電力削減部42で変換されたサブフィールドコードに基づきデータ電極駆動回路32の消費電力を第2電力として算出する。データ電力算出部43は、実際の画像表示に用いる表示コードに基づき算出するため、データ電極駆動回路32の実際の消費電力に近い値を求めることができる。そのため、第2電力を、実電力とも呼称する。
The data
データ電力算出部43は、データドライバ32(1)〜32(16)のそれぞれの消費電力を計算し、その最大値を出力する。図13は本発明の実施の形態におけるプラズマディスプレイ装置30のデータ電力算出部43の回路ブロック図である。
The data
データ電力算出部43は、データドライバ32(1)〜32(16)のそれぞれに対する消費電力を計算するドライバ電力算出部101(1)〜101(16)と、ドライバ電力算出部101(1)〜101(16)のそれぞれの出力を所定の時間累積するドライバ電力累積部102(1)〜102(16)と、ドライバ電力累積部102(1)〜102(16)のそれぞれの出力の最大値を選択する最大電力選択部104とを備えている。
The data
データ電極駆動回路32の消費電力は、上述したように、データ電極22のそれぞれに印加する電圧の変化の回数が多くなると大きくなる。加えてデータ電極22に隣接するデータ電極22に印加する電圧が逆位相で変化するとさらに大きくなる。このような関係から、例えばサブフィールドのそれぞれに対応する表示コードの各ビットに対して、上下および左右の画素の排他的論理和の総和を計算することにより、データ電極22を駆動するために必要な電力を算出することができる。本実施の形態におけるドライバ電力算出部101(1)〜101(16)はこのような方法でデータドライバ32(1)〜32(16)のそれぞれの電力を算出している。また、ドライバ電力累積部102(1)〜102(16)はデータドライバ32(1)〜32(16)の温度上昇との相関をとるために設けられているが省略してもよい。このような構成により、データ電力算出部43はデータドライバ32(1)〜32(16)それぞれの消費電力を算出し、それらの最大値を出力する。
As described above, the power consumption of the data
仮想電力推定部44は、点灯するサブフィールドのうち最も階調重みの大きいサブフィールドの階調重みよりも小さい階調重みをもつ全てのサブフィールドが点灯するサブフィールドとなるサブフィールドコード、すなわち基底コードのみを用いて、画像信号をサブフィールドコードに変換したと仮定した場合のデータ電極駆動回路32の消費電力を第1電力として推定する。そのため、第1電力を仮想電力とも呼称する。
The virtual
仮想電力の推定方法としては、画像信号を実際に基底コードに変換して、変換された基底コードを用いて、データ電力算出部43と同様に排他的論理和の総和を用いて推定してもよい。しかし画像信号を基底コードに変換した場合の点灯サブフィールド数に画像信号を変換し、注目画素に隣接する画素の点灯サブフィールド数に基づき注目画素の仮想電力を推定し、その値を全画素にわたって合算することで仮想電力を推定してもよい。なおここでもデータドライバ毎に仮想電力を推定し、その最大値を出力する。
As a method for estimating virtual power, an image signal is actually converted into a base code, and the converted base code is used to estimate using the sum of exclusive ORs as in the data
削減係数設定部45は、第1電力と第2電力にもとづき、第1電力削減係数Kおよび第2電力削減係数Cを設定する。このとき、第2電力が大きいほど第1削減係数Kおよび第2削減係数Cを大きく設定するとともに、第1電力が大きいときの第2削減係数Cに対する第1削減係数Kの比率を、第1電力が小さいときの第2削減係数Cに対する第1削減係数Kの比率よりも大きくなるように第1削減係数Cおよび第2削減係数Kを設定する。
The reduction
図14A、図14Bは、本発明の実施の形態におけるプラズマディスプレイ装置30の削減係数設定部45の動作を説明する図であり、横軸は実電力を示し、縦軸は第1削減係数Kおよび第2削減係数Cを示している。このように、データ電力算出部43で算出された実電力が大きくなるほど、第1削減係数Kおよび第2削減係数Cも大きくなるように設定する。ただし仮想電力が小さいときは、図14Aに示したように、第2電力削減部42の電力削減を優先させるために第1削減係数Kに対して第2削減係数Cを大きく設定する。また仮想電力が大きいときは、図14Bに示したように、第1電力削減部41の電力削減を優先させるために第2削減係数Cに対して第1削減係数Kを大きく設定する。
14A and 14B are diagrams for explaining the operation of the reduction
仮想電力は画像表示に使用できるサブフィールドコードの数が最も少ない基底コードセットを用いた場合のデータ電極駆動回路32の電力を推定している。そのため、仮想電力が大きい場合には、第2電力削減部42でサブフィールドコードの数を削減しても電力削減効果が少ないと考えられるので、第1電力削減部41を優先させて効率よく電力を削減させる。また仮想電力が小さい場合には、第2電力削減部42を優先させて、画像信号そのものを変更することなく画像信号に忠実な画像表示を行っている。以上により、演算回路を用いて画像信号をサブフィールドコードへ変換するとともに、画像表示品質の低下を抑えつつデータ電極駆動回路の電力を抑制することができる。
The virtual power estimates the power of the data electrode driving
なお、本実施の形態に示した各回路ブロックは、上述した各動作を行う電気回路として構成されてもよく、上述した各動作を行うようにプログラムされたプロセッサ等を用いて構成してもよい。 Note that each circuit block shown in the present embodiment may be configured as an electric circuit that performs the above-described operations, or may be configured using a processor or the like that is programmed to perform the above-described operations. .
また、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、画像表示装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。 In addition, the specific numerical values used in the present embodiment are merely examples, and it is desirable to appropriately set the optimal values according to the specifications of the image display apparatus.
本発明は、演算回路を用いて構成した画像信号処理回路を備え、さらに画像表示品質の低下を抑えつつデータ電極駆動回路の電力を抑制する機能を有し、画像表示装置として有用である。 The present invention includes an image signal processing circuit configured using an arithmetic circuit, and further has a function of suppressing the power of the data electrode driving circuit while suppressing a decrease in image display quality, and is useful as an image display device.
10 パネル
12 走査電極
13 維持電極
22 データ電極
30 プラズマディスプレイ装置
31 画像信号処理回路
41 第1電力削減部
42 第2電力削減部
43 データ電力算出部
44 仮想電力推定部
45 削減係数設定部
51,52 垂直遅延器
53,54,55,56,57,58 基水平遅延器
60〜68 乗算器
69 加算器
72 基底コード生成部
73 基底コード記憶部
74 基底コード選択部
75 ルール生成部
76 ルール追加部
77 上下コード生成部
78 中間コード生成部
79 上下コード選択部
80 表示コード選択部
82 ディザ選択部
84 誤差拡散部
86 表示コード決定部
91 乱数発生器
92 加算器
93 少数切捨器
94 減算器
95 選択器
90 拡散巡回部
101 ドライバ電力算出部
102 ドライバ電力累積部
104 最大電力選択部
DESCRIPTION OF
Claims (3)
前記画像信号処理回路は、
前記画像信号を、第1電力削減係数に応じて前記データ電極駆動回路の消費電力を抑制した第1画像信号に変更する第1電力削減部と、
前記第1画像信号を、第2電力削減係数に応じて前記データ電極駆動回路の消費電力を抑制したサブフィールドコードに変換する第2電力削減部と、
点灯するサブフィールドのうち最も階調重みの大きいサブフィールドの階調重みよりも小さい階調重みをもつ全てのサブフィールドが点灯するサブフィールドとなるサブフィールドコードのみを用いて、前記画像信号をサブフィールドコードに変換したと仮定した場合の前記データ電極駆動回路の消費電力を第1電力として推定する仮想電力推定部と、
前記第2電力削減部で変換されたサブフィールドコードに基づき前記データ電極駆動回路の消費電力を第2電力として算出するデータ電力算出部と、
前記第1電力と前記第2電力にもとづき、前記第1電力削減係数および前記第2電力削減係数を設定する削減定数設定部とを備え、
前記削減定数設定部は、前記第2電力が大きいほど前記第1削減係数および前記第2削減係数を大きく設定するとともに、前記第1電力が大きいときの前記第2削減係数に対する前記第1削減係数の比率を、前記第1電力が小さいときの前記第2削減係数に対する前記第1削減係数の比率よりも大きくなるように前記第1削減係数および前記第2削減係数を設定することを特徴とする画像表示装置。 A plurality of subfields having gradation weights constitute one field, and an image signal processing circuit that converts an image signal into a subfield code indicating a combination of lighting or non-lighting of each subfield, and the subfield code An image display device including a data electrode driving circuit that displays an image by controlling lighting or non-lighting of each pixel,
The image signal processing circuit includes:
A first power reduction unit that changes the image signal to a first image signal that suppresses power consumption of the data electrode driving circuit according to a first power reduction coefficient;
A second power reduction unit that converts the first image signal into a subfield code that suppresses power consumption of the data electrode driving circuit according to a second power reduction coefficient;
Of the subfields to be lit, all of the subfields having gradation weights smaller than the gradation weight of the subfield having the largest gradation weight are used only for subfield codes that are subfields to be lit. A virtual power estimation unit that estimates the power consumption of the data electrode drive circuit when it is assumed to be converted into a field code as the first power;
A data power calculation unit that calculates power consumption of the data electrode driving circuit as second power based on the subfield code converted by the second power reduction unit;
A reduction constant setting unit for setting the first power reduction coefficient and the second power reduction coefficient based on the first power and the second power;
The reduction constant setting unit sets the first reduction coefficient and the second reduction coefficient to be larger as the second power is larger, and the first reduction coefficient with respect to the second reduction coefficient when the first power is larger. The first reduction factor and the second reduction factor are set such that the ratio of the first reduction factor is larger than the ratio of the first reduction factor to the second reduction factor when the first power is small. Image display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009874A JP2013148765A (en) | 2012-01-20 | 2012-01-20 | Image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009874A JP2013148765A (en) | 2012-01-20 | 2012-01-20 | Image display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013148765A true JP2013148765A (en) | 2013-08-01 |
Family
ID=49046317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012009874A Pending JP2013148765A (en) | 2012-01-20 | 2012-01-20 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013148765A (en) |
-
2012
- 2012-01-20 JP JP2012009874A patent/JP2013148765A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100699378B1 (en) | Plasma display device and control method thereof | |
JP5239811B2 (en) | Driving method of plasma display device | |
JP2008197430A (en) | Driving method of plasma display device | |
KR20080051049A (en) | Multi-tone display method and apparatus | |
US8228316B2 (en) | Video signal processing apparatus and video signal processing method | |
JP2013148765A (en) | Image display device | |
JP5003664B2 (en) | Driving method of plasma display device | |
JP4626726B2 (en) | Driving method of plasma display device | |
JP2010151872A (en) | Method for driving plasma display device | |
JP5277917B2 (en) | Driving method of plasma display device | |
KR101056299B1 (en) | Plasma display device | |
JP2013148764A (en) | Image display device | |
JP2013104939A (en) | Image display device | |
WO2012098888A1 (en) | Image display device and drive method for image display device | |
JP2013104996A (en) | Image display device | |
JP2013104940A (en) | Image display device | |
JP2014016441A (en) | Plasma display device | |
JP2013125241A (en) | Image display device and driving method of the same | |
KR20020061910A (en) | Method and apparatus for driving plasma display panel | |
WO2012098902A1 (en) | Image display device and drive method for image display device | |
JP2013104997A (en) | Image display device and method of driving the same | |
WO2012098904A1 (en) | Image display device and drive method for image display device | |
WO2012098903A1 (en) | Image display device and drive method for image display device | |
JP2010181907A (en) | Plasma display device and display method of the same | |
WO2012098887A1 (en) | Image display device and drive method for image display device |