JP2014016441A - Plasma display device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a plasma display device capable of reducing power consumption of a data electrode drive circuit while preventing the degradation of image display quality.SOLUTION: The plasma display device includes: a panel having a discharge cell formed at an intersection of a display electrode pair and a data electrode; an image signal processing circuit constituting one field with plural subfields having a prescribed weight for converting image signals into image data representing ON/OFF of each subfield; and a data electrode drive circuit that drives the data electrode based on the image data. The image signal processing circuit calculates the power consumption of a data power drive circuit based on the image data; calculates the pattern load based on the image data; performs data power reduction signal processing to reduce the power consumption of the data power drive circuit when the calculated power consumption exceeds a first threshold value; resets the data power reduction signal processing when the calculated power consumption is lower than a second threshold value lower than the first threshold value; and changes the second threshold value by pattern load.

Description

本発明は、点灯または非点灯の２値制御を組み合わせて階調を表示するプラズマディスプレイ装置に関する。   The present invention relates to a plasma display apparatus that displays gradation by combining binary control of lighting or non-lighting.

点灯または非点灯の２値制御を行う表示装置としてのプラズマディスプレイパネル（以下、「パネル」と略記する）は、１対の走査電極と維持電極とからなる表示電極対が複数形成された前面基板と、複数の平行なデータ電極が形成された背面基板とを対向配置し、その間に多数の放電セルが形成されている。そして放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色、緑色および青色の各色の蛍光体を励起発光させる。   A plasma display panel (hereinafter abbreviated as “panel”) as a display device that performs binary control of lighting or non-lighting is a front substrate on which a plurality of display electrode pairs each composed of a pair of scan electrodes and sustain electrodes are formed. And a rear substrate on which a plurality of parallel data electrodes are formed are arranged opposite to each other, and a large number of discharge cells are formed therebetween. Then, ultraviolet rays are generated by gas discharge in the discharge cell, and the phosphors of red, green and blue colors are excited and emitted by the ultraviolet rays.

点灯または非点灯の２値制御を組み合わせて階調を表示する方法としては、１フィールドを点灯輝度の異なる複数のサブフィールドに分割し、点灯させるサブフィールドの組み合わせによって所望の階調を表示する、いわゆるサブフィールド法が一般的である。各サブフィールドは書込み期間および維持期間を有する。書込み期間では画像信号に応じた書込みパルスをデータ電極に印加して点灯させるべき放電セルで書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対にあらかじめ定められた数の維持パルスを印加して壁電荷を形成した放電セルで維持放電を発生させ、維持パルスの数に応じた輝度で点灯させる。   As a method of displaying gradation by combining binary control of lighting or non-lighting, one field is divided into a plurality of subfields having different lighting luminances, and a desired gradation is displayed by combining the subfields to be lit. The so-called subfield method is common. Each subfield has an address period and a sustain period. In the address period, an address discharge corresponding to an image signal is applied to the data electrode to generate an address discharge in a discharge cell to be lit to form a wall charge. In the sustain period, a sustain discharge is generated in a discharge cell in which a predetermined number of sustain pulses are applied to the display electrode pair composed of the scan electrode and the sustain electrode to form wall charges. Turn on with brightness.

プラズマディスプレイ装置は、入力した画像信号を、放電セルのサブフィールド毎の点灯・非点灯を示すサブフィールドコードに変換する画像信号処理回路を備えている。画像信号処理回路は、例えばＲＯＭ等を用いた変換テーブルを用いて構成され、画像信号の１つの入力レベルに対して１つのサブフィールドコードが出力される。   The plasma display device includes an image signal processing circuit that converts an input image signal into a subfield code indicating lighting / non-lighting for each subfield of the discharge cell. The image signal processing circuit is configured using, for example, a conversion table using a ROM or the like, and one subfield code is output for one input level of the image signal.

またプラズマディスプレイ装置は、各電極を駆動するための電極駆動回路を備え、必要な駆動電圧波形をそれぞれの電極に印加する。この中で、データ電極駆動回路は画像信号に基づいて多数のデータ電極毎に独立に書込み動作のための書込みパルスを印加する必要があるので、通常は専用ＩＣ（「データドライバ」と呼称する）を用いて構成されている。データ電極駆動回路側からパネルを見ると、各データ電極は隣接するデータ電極、走査電極および維持電極との間の浮遊容量をもつ容量性の負荷である。したがって各データ電極に駆動電圧波形を印加するためにはこの容量を充放電しなければならず、その消費電力はパネルの大型化、高精細化に伴い、無視できないものになっており、データ電極駆動回路保護のためには消費電力を極力小さく抑える必要がある。   The plasma display device also includes an electrode drive circuit for driving each electrode, and applies a necessary drive voltage waveform to each electrode. Of these, the data electrode drive circuit needs to apply a write pulse for the write operation independently for each of a large number of data electrodes based on the image signal, and therefore usually a dedicated IC (referred to as a “data driver”). It is comprised using. When the panel is viewed from the data electrode driving circuit side, each data electrode is a capacitive load having a stray capacitance between the adjacent data electrode, scan electrode and sustain electrode. Therefore, in order to apply a drive voltage waveform to each data electrode, this capacity must be charged and discharged, and the power consumption becomes non-negligible with the increase in size and definition of the panel. In order to protect the drive circuit, it is necessary to keep power consumption as small as possible.

データ電極駆動回路の消費電力（以下、「データ電力」と呼称する）を抑える方法として、例えば特許文献１、特許文献２、のようにさまざまな信号処理で消費電力を制限する方法が開示されている。   As a method for suppressing the power consumption of the data electrode driving circuit (hereinafter referred to as “data power”), a method for limiting the power consumption by various signal processing is disclosed as in Patent Document 1 and Patent Document 2, for example. Yes.

特開２００９−２５１２６６号公報JP 2009-251266 A 特開２０１０−１９７９０３号公報JP 2010-197903 A

データ電力を削減するためにデータ電極駆動ＩＣのそれぞれの消費電力を算出し、算出結果が設定した閾値を下回るまで画像信号処理を行う。この場合、信号処理の発振動作を防止するため、一定のヒステリシス幅を持たせた画像信号処理解除閾値を設定している。しかしながらヒステリシス幅は画像パターンにより最適値が異なるため、発振を防止させるためにはある程度過剰な幅設定を確保することが必要になっていた。この場合、データ電力削減処理が動作した後、解除されるためには、十分にデータ電力の低い画像信号が入力されることが条件となり、この間、必要以上に画像信号処理が働き、画像表示品質が低下するという課題があった。   In order to reduce the data power, the power consumption of each data electrode driving IC is calculated, and image signal processing is performed until the calculation result falls below a set threshold value. In this case, in order to prevent an oscillation operation of signal processing, an image signal processing cancellation threshold value having a certain hysteresis width is set. However, since the optimum value of the hysteresis width varies depending on the image pattern, it has been necessary to ensure an excessive width setting to some extent in order to prevent oscillation. In this case, in order to be canceled after the data power reduction process is activated, it is necessary to input an image signal with sufficiently low data power. During this time, the image signal processing works more than necessary, and the image display quality There has been a problem of lowering.

本発明はこれらの課題に鑑みなされたものであり、画像表示品質の低下を抑えつつデータ電力を抑制する機能を有するプラズマディスプレイ装置を提供することを目的とする。   The present invention has been made in view of these problems, and an object thereof is to provide a plasma display device having a function of suppressing data power while suppressing a decrease in image display quality.

上記目的を達成するために本発明は、表示電極対とデータ電極との交差部に放電セルを形成したパネルと、重みの定められた複数のサブフィールドで１フィールドを構成し、画像信号をサブフィールドそれぞれの点灯または非点灯を示す画像データに変換する画像信号処理回路と、前記画像データに基づき前記データ電極を駆動するデータ電極駆動回路とを備えたプラズマディスプレイ装置であって、前記画像信号処理回路は、前記画像データに基づき前記データ電極駆動回路の消費電力を算出し、前記画像データに基づき絵柄負荷を算出し、算出した消費電力が第１閾値を超えたときデータ電極駆動回路の消費電力を小さくするデータ電力削減信号処理を行い、算出した消費電力が前記第１閾値よりも低い第２閾値を下回ったとき前記データ電力削減信号処理を解除し、前記第２閾値を前記絵柄負荷によって変化させることを特徴とする。この構成により、画像表示品位の低下を抑えながらデータ電力を抑制したプラズマディスプレイ装置を提供することができる。   To achieve the above object, the present invention comprises a panel in which discharge cells are formed at intersections of display electrode pairs and data electrodes, and a plurality of weighted subfields to form one field, and image signals are A plasma display device comprising: an image signal processing circuit that converts image data indicating lighting or non-lighting of each field; and a data electrode driving circuit that drives the data electrode based on the image data, wherein the image signal processing The circuit calculates power consumption of the data electrode driving circuit based on the image data, calculates a pattern load based on the image data, and when the calculated power consumption exceeds a first threshold value, power consumption of the data electrode driving circuit When the calculated power consumption falls below a second threshold that is lower than the first threshold, the data power reduction signal processing is performed to reduce the data Releasing the power reduction signal processing, characterized by changing the second threshold value by the design load. With this configuration, it is possible to provide a plasma display device that suppresses data power while suppressing deterioration in image display quality.

本発明によれば、データ電力削減用の画像信号処理回路を備え、さらに画像表示品質の低下を抑えながらデータ電力を抑制する機能を有するプラズマディスプレイ装置を提供することが可能となる。   According to the present invention, it is possible to provide a plasma display device that includes an image signal processing circuit for reducing data power and further has a function of suppressing data power while suppressing a decrease in image display quality.

本発明の実施の形態におけるプラズマディスプレイ装置のパネルの分解斜視図1 is an exploded perspective view of a panel of a plasma display device according to an embodiment of the present invention. 同プラズマディスプレイ装置のパネルの電極配列図Electrode arrangement of the plasma display panel 同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形図Drive voltage waveform diagram applied to each electrode of the panel of the plasma display device １フィールド期間を８個のサブフィールドで構成した場合のコードセットの一例を示す図The figure which shows an example of the code set at the time of comprising one field period by eight subfields 同プラズマディスプレイ装置の回路ブロック図Circuit block diagram of the plasma display device 同プラズマディスプレイ装置の画像信号処理回路のブロック図Block diagram of the image signal processing circuit of the plasma display device 同プラズマディスプレイ装置のデータ電力算出部の回路ブロック図Circuit block diagram of data power calculation unit of the plasma display device 同プラズマディスプレイ装置の絵柄負荷算出部で使用するコードセット例を示す図The figure which shows the code set example used in the pattern load calculation part of the plasma display apparatus 同プラズマディスプレイ装置の制御閾値決定方法を説明する図The figure explaining the control threshold value determination method of the plasma display apparatus 同プラズマディスプレイ装置の画像処理動作を説明する図The figure explaining the image processing operation of the plasma display device 同プラズマディスプレイ装置の画像処理動作を説明する図The figure explaining the image processing operation of the plasma display device 同プラズマディスプレイ装置の画像処理動作を説明する図The figure explaining the image processing operation of the plasma display device

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。   Hereinafter, a plasma display device according to an embodiment of the present invention will be described with reference to the drawings.

（実施の形態１）
図１は、本発明の実施の形態におけるプラズマディスプレイ装置のパネル１０の分解斜視図である。ガラス製の前面基板１１上には、走査電極１２と維持電極１３とからなる表示電極対１４が複数形成されている。そして表示電極対１４を覆うように誘電体層１５が形成され、その誘電体層１５上に保護層１６が形成されている。背面基板２１上にはデータ電極２２が複数形成され、データ電極２２を覆うように誘電体層２３が形成され、さらにその上に井桁状の隔壁２４が形成されている。そして、隔壁２４の側面および誘電体層２３上には赤色、緑色および青色の各色に点灯する蛍光体層２５が設けられている。 (Embodiment 1)
FIG. 1 is an exploded perspective view of panel 10 of the plasma display device in accordance with the exemplary embodiment of the present invention. On the glass front substrate 11, a plurality of display electrode pairs 14 made up of scanning electrodes 12 and sustaining electrodes 13 are formed. A dielectric layer 15 is formed so as to cover the display electrode pair 14, and a protective layer 16 is formed on the dielectric layer 15. A plurality of data electrodes 22 are formed on the rear substrate 21, a dielectric layer 23 is formed so as to cover the data electrodes 22, and a grid-like partition wall 24 is formed thereon. On the side surface of the partition wall 24 and on the dielectric layer 23, a phosphor layer 25 that is lit in each color of red, green, and blue is provided.

これら前面基板１１と背面基板２１とは、微小な放電空間を挟んで表示電極対１４とデータ電極２２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。放電空間は隔壁２４によって複数の区画に仕切られており、表示電極対１４とデータ電極２２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが点灯することにより画像が表示される。   The front substrate 11 and the rear substrate 21 are arranged to face each other so that the display electrode pair 14 and the data electrode 22 intersect with each other with a minute discharge space interposed therebetween, and the outer periphery thereof is sealed with a sealing material such as glass frit. Has been. In the discharge space, for example, a mixed gas of neon and xenon is sealed as a discharge gas. The discharge space is partitioned into a plurality of sections by barrier ribs 24, and discharge cells are formed at portions where display electrode pairs 14 and data electrodes 22 intersect. When these discharge cells are turned on, an image is displayed.

図２は、本発明の実施の形態におけるプラズマディスプレイ装置のパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極１２およびｎ本の維持電極１３が配列され、列方向に長いｍ本のデータ電極２２が配列されている。そして１対の走査電極１２および維持電極１３と１つのデータ電極２２とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。   FIG. 2 is an electrode array diagram of panel 10 of the plasma display device in accordance with the exemplary embodiment of the present invention. In the panel 10, n scanning electrodes 12 and n sustain electrodes 13 that are long in the row direction are arranged, and m data electrodes 22 that are long in the column direction are arranged. A discharge cell is formed at a portion where a pair of scan electrode 12 and sustain electrode 13 and one data electrode 22 intersect, and m × n discharge cells are formed in the discharge space.

次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置は、サブフィールド法、すなわち重み（輝度重み）の定められた複数のサブフィールドで１フィールドを構成し、サブフィールドのそれぞれで各放電セルの点灯・非点灯を制御して階調を表示する。   Next, a driving voltage waveform for driving panel 10 and its operation will be described. The plasma display device comprises a subfield method, that is, a plurality of subfields having weights (luminance weights) defined, and each of the subfields controls the lighting / non-lighting of each discharge cell to control gradation. indicate.

それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。書込み期間では、点灯させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する書込み動作を行う。そして維持期間では、サブフィールド毎にあらかじめ決められた重みに応じた数の維持パルスを表示電極対の走査電極１２と維持電極１３とに交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて点灯させる。   Each subfield has an initialization period, an address period, and a sustain period. In the initializing period, an initializing discharge is generated, and an initializing operation for forming wall charges necessary for the subsequent address discharge on each electrode is performed. In the address period, an address operation is performed in which address discharge is selectively generated in the discharge cells to be lit to form wall charges. In the sustain period, a number of sustain pulses corresponding to a predetermined weight for each subfield are alternately applied to the scan electrode 12 and the sustain electrode 13 of the display electrode pair, and maintained in the discharge cell in which the address discharge is generated. Generate a discharge to light up.

図３は、本発明の実施の形態におけるプラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形図である。   FIG. 3 is a waveform diagram of driving voltage applied to each electrode of panel 10 of the plasma display device in accordance with the exemplary embodiment of the present invention.

サブフィールドＳＦ１の初期化期間Ｔｉの前半部では、データ電極２２、維持電極１３にそれぞれ電圧０（Ｖ）を印加し、走査電極１２には、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する上り傾斜波形電圧を印加する。すると走査電極１２と維持電極１３、走査電極１２とデータ電極２２との間でそれぞれ微弱な初期化放電が起こる。そして走査電極１２上に負の壁電圧が蓄積されるとともに、データ電極２２上および維持電極１３上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。   In the first half of the initializing period Ti of the subfield SF1, a voltage 0 (V) is applied to the data electrode 22 and the sustain electrode 13, respectively, and an upward ramp waveform gradually rising from the voltage Vi1 to the voltage Vi2 to the scan electrode 12. Apply voltage. Then, a weak initializing discharge occurs between the scan electrode 12 and the sustain electrode 13, and between the scan electrode 12 and the data electrode 22, respectively. Negative wall voltage is accumulated on scan electrode 12, and positive wall voltage is accumulated on data electrode 22 and sustain electrode 13. Here, the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.

初期化期間Ｔｉの後半部では、維持電極１３に正の電圧Ｖｅを印加し、走査電極１２には、電圧Ｖｉ３からＶｉ４まで緩やかに下降する下り傾斜波形電圧を印加する。すると走査電極１２と維持電極１３、走査電極１２とデータ電極２２との間でそれぞれ微弱な初期化放電が起こる。そして走査電極１２上の負の壁電圧および維持電極１３上の正の壁電圧が弱められ、データ電極２２上の正の壁電圧は書込み動作に適した値に調整される。   In the second half of the initialization period Ti, a positive voltage Ve is applied to the sustain electrode 13, and a downward ramp waveform voltage that gently falls from the voltage Vi3 to Vi4 is applied to the scan electrode 12. Then, a weak initializing discharge occurs between the scan electrode 12 and the sustain electrode 13, and between the scan electrode 12 and the data electrode 22, respectively. Then, the negative wall voltage on scan electrode 12 and the positive wall voltage on sustain electrode 13 are weakened, and the positive wall voltage on data electrode 22 is adjusted to a value suitable for the write operation.

なお、初期化期間の動作としては、サブフィールドＳＦ２の初期化期間に示したように、所定の電圧（図３では電圧０（Ｖ））から電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧を走査電極１２に印加するだけでもよい。この場合には、直前のサブフィールドで維持放電を行った放電セルのみで選択的に初期化放電が発生する。   As the operation in the initialization period, as shown in the initialization period of the subfield SF2, a downward ramp waveform voltage that gently decreases from a predetermined voltage (voltage 0 (V) in FIG. 3) toward the voltage Vi4. May be simply applied to the scan electrode 12. In this case, the initializing discharge is selectively generated only in the discharge cells that have undergone the sustain discharge in the immediately preceding subfield.

続く書込み期間Ｔｗでは、維持電極１３に電圧Ｖｅを印加し、走査電極１２に電圧Ｖｃを印加する。   In the subsequent address period Tw, the voltage Ve is applied to the sustain electrode 13 and the voltage Vc is applied to the scan electrode 12.

次に、１行目の走査電極１２に電圧Ｖａの走査パルスを印加するとともに、データ電極２２のうち１行目に点灯させるべき放電セルのデータ電極２２に電圧Ｖｄの書込みパルスを印加する。するとデータ電極２２上と走査電極１２上との交差部の電圧差は放電開始電圧を超え、データ電極２２と走査電極１２との間および維持電極１３と走査電極１２との間に書込み放電が発生する。そして走査電極１２上に正の壁電圧が蓄積され、維持電極１３上に負の壁電圧が蓄積され、データ電極２２上にも負の壁電圧が蓄積される。   Next, a scan pulse of voltage Va is applied to the scan electrode 12 of the first row, and an address pulse of voltage Vd is applied to the data electrode 22 of the discharge cell to be lit in the first row of the data electrodes 22. Then, the voltage difference at the intersection between the data electrode 22 and the scan electrode 12 exceeds the discharge start voltage, and an address discharge is generated between the data electrode 22 and the scan electrode 12 and between the sustain electrode 13 and the scan electrode 12. To do. A positive wall voltage is accumulated on scan electrode 12, a negative wall voltage is accumulated on sustain electrode 13, and a negative wall voltage is also accumulated on data electrode 22.

このようにして、１行目に点灯させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルスを印加しなかったデータ電極２２と走査電極１２との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで行い、書込み期間Ｔｗが終了する。   In this way, an address operation is performed in which address discharge is caused in the discharge cells to be lit in the first row and wall voltage is accumulated on each electrode. On the other hand, since the voltage at the intersection between the data electrode 22 and the scan electrode 12 to which no address pulse is applied does not exceed the discharge start voltage, the address discharge does not occur. The above address operation is performed until the discharge cell in the n-th row, and the address period Tw ends.

続く維持期間Ｔｓでは、維持電極１３に電圧０（Ｖ）を印加するとともに走査電極１２に電圧Ｖｓの維持パルスを印加する。すると書込み放電を起こした放電セルでは、走査電極１２上と維持電極１３上との電圧差が放電開始電圧を超え、走査電極１２と維持電極１３との間で維持放電が発生し蛍光体層２５が発光して放電セルが点灯する。そして走査電極１２上に負の壁電圧が蓄積され、維持電極１３上に正の壁電圧が蓄積される。さらにデータ電極２２上にも正の壁電圧が蓄積される。   In the subsequent sustain period Ts, the voltage 0 (V) is applied to the sustain electrode 13 and the sustain pulse of the voltage Vs is applied to the scan electrode 12. Then, in the discharge cell in which the address discharge has occurred, the voltage difference between the scan electrode 12 and the sustain electrode 13 exceeds the discharge start voltage, and a sustain discharge is generated between the scan electrode 12 and the sustain electrode 13, so that the phosphor layer 25 Emits light and the discharge cell lights up. Then, a negative wall voltage is accumulated on scan electrode 12, and a positive wall voltage is accumulated on sustain electrode 13. Further, a positive wall voltage is also accumulated on the data electrode 22.

ただし、書込み期間Ｔｗにおいて書込み放電を起こさなかった放電セルでは維持放電は発生せず、初期化期間Ｔｉの終了時における壁電圧が保たれる。   However, the sustain discharge does not occur in the discharge cells that did not cause the address discharge in the address period Tw, and the wall voltage at the end of the initialization period Ti is maintained.

続いて、走査電極１２には電圧０（Ｖ）を、維持電極１３には電圧Ｖｓの維持パルスをそれぞれ印加する。すると、維持放電を起こした放電セルでは再び維持放電が起こり、維持電極１３上に負の壁電圧が蓄積され走査電極１２上に正の壁電圧が蓄積される。以降、階調重みに応じた数の維持パルスを走査電極１２と維持電極１３とに交互に印加して、放電セルを点灯させる。   Subsequently, a voltage 0 (V) is applied to the scan electrode 12, and a sustain pulse of the voltage Vs is applied to the sustain electrode 13. Then, the sustain discharge occurs again in the discharge cell in which the sustain discharge has occurred, the negative wall voltage is accumulated on the sustain electrode 13, and the positive wall voltage is accumulated on the scan electrode 12. Thereafter, the number of sustain pulses corresponding to the gradation weight is alternately applied to the scan electrodes 12 and the sustain electrodes 13 to light the discharge cells.

そして、維持期間Ｔｓの最後には、維持電極１３を電圧０（Ｖ）に戻した後、走査電極１２に電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加する。すると、維持放電を起こした放電セルの維持電極１３と走査電極１２との間で弱い放電が起こり、走査電極１２上と維持電極１３上との間の壁電圧が弱められる。その後、走査電極１２に印加する電圧を電圧０（Ｖ）に戻す。こうして維持期間Ｔｓが終了する。   Then, at the end of the sustain period Ts, after the sustain electrode 13 is returned to the voltage 0 (V), an upward ramp waveform voltage that gradually rises to the voltage Vr is applied to the scan electrode 12. Then, a weak discharge occurs between sustain electrode 13 and scan electrode 12 of the discharge cell in which the sustain discharge has occurred, and the wall voltage between scan electrode 12 and sustain electrode 13 is weakened. Thereafter, the voltage applied to the scan electrode 12 is returned to the voltage 0 (V). Thus, sustain period Ts ends.

続くサブフィールドＳＦ２およびそれ以降のサブフィールドの動作は維持パルスの数を除いて上述した動作とほぼ同様である。   Subsequent subfield SF2 and subsequent subfields operate in substantially the same manner as described above except for the number of sustain pulses.

なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｉ１＝１４０（Ｖ）、電圧Ｖｉ２＝３４０（Ｖ）、電圧Ｖｉ３＝２００（Ｖ）、電圧Ｖｉ４＝−１９０（Ｖ）、電圧Ｖｃ＝−６０（Ｖ）、電圧Ｖａ＝−２００（Ｖ）、電圧Ｖｓ＝２００（Ｖ）、電圧Ｖｒ＝２００（Ｖ）、電圧Ｖｅ＝１３０（Ｖ）、電圧Ｖｄ＝７０（Ｖ）である。ただしこれらの値は、単に一例を挙げたに過ぎず、パネル１０の特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。   In this embodiment, the voltage values applied to the electrodes are, for example, the voltage Vi1 = 140 (V), the voltage Vi2 = 340 (V), the voltage Vi3 = 200 (V), and the voltage Vi4 = −190 (V). , Voltage Vc = −60 (V), voltage Va = −200 (V), voltage Vs = 200 (V), voltage Vr = 200 (V), voltage Ve = 130 (V), voltage Vd = 70 (V) It is. However, these values are merely examples, and it is desirable to set them to optimum values as appropriate in accordance with the characteristics of the panel 10 and the specifications of the plasma display device.

このようにしてサブフィールド法においては、１フィールドをあらかじめ重みの定められた複数のサブフィールドで構成し、放電セルを点灯させるサブフィールドの組合せにより階調を表示している。以下、サブフィールドのそれぞれの点灯または非点灯の組合せを「サブフィールドコード」または単に「コード」と呼ぶ。   In this way, in the subfield method, one field is composed of a plurality of subfields with predetermined weights, and gradation is displayed by a combination of subfields that light the discharge cells. Hereinafter, a combination of lighting or non-lighting of each subfield is referred to as “subfield code” or simply “code”.

図４は、１フィールド期間を８個のサブフィールドＳＦ１〜ＳＦ８で構成した場合のコードセットの一例を示す図である。ここで最も左の列に示した数値は階調を示し、その右側にはその階調を表示する際に各サブフィールドで放電セルを点灯させるか否か、すなわちサブフィールドコードを示している。ここで空欄は非点灯、「１」は点灯を示す。例えば図４において、階調「２」を表示するためには、サブフィールドＳＦ２でのみ放電セルを点灯させればよく、この場合のサブフィールドコードは「０１００００００」である。また階調「１４」を表示するためには、サブフィールドＳＦ１、ＳＦ２、ＳＦ３およびＳＦ５で放電セルを点灯させればよく、この場合のサブフィールドコードは「１１１０１０００」である。   FIG. 4 is a diagram illustrating an example of a code set in a case where one field period includes eight subfields SF1 to SF8. Here, the numerical values shown in the leftmost column indicate gradations, and the right side indicates whether or not the discharge cells are lit in each subfield when displaying the gradations, that is, subfield codes. Here, a blank indicates non-lighting, and “1” indicates lighting. For example, in FIG. 4, in order to display the gradation “2”, it is only necessary to light the discharge cell only in the subfield SF2, and the subfield code in this case is “01000000”. In order to display the gradation “14”, the discharge cells may be lit in the subfields SF1, SF2, SF3, and SF5. In this case, the subfield code is “11101000”.

図５は、本発明の実施の形態におけるプラズマディスプレイ装置３０の回路ブロック図である。プラズマディスプレイ装置３０は、パネル１０、画像信号処理回路３１、データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、タイミング発生回路３５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。   FIG. 5 is a circuit block diagram of plasma display device 30 in accordance with the exemplary embodiment of the present invention. The plasma display device 30 includes a panel 10, an image signal processing circuit 31, a data electrode drive circuit 32, a scan electrode drive circuit 33, a sustain electrode drive circuit 34, a timing generation circuit 35, and a power supply circuit that supplies necessary power to each circuit block. (Not shown).

画像信号処理回路３１は、画像信号をサブフィールドそれぞれの点灯または非点灯の組合せを示すサブフィールドコードに変換する。すなわち、画像信号を入力し、階調を表示するためのサブフィールドコードである表示コードを出力する。   The image signal processing circuit 31 converts the image signal into a subfield code indicating a combination of lighting or non-lighting of each subfield. That is, an image signal is input and a display code which is a subfield code for displaying gradation is output.

データ電極駆動回路３２は、サブフィールドコードに基づきそれぞれの放電セルの点灯または非点灯を制御して画像を表示する。すなわち、データ電極駆動回路３２は、画像信号処理回路３１から出力された表示コードを各データ電極Ｄ１〜Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加することにより、各データ電極Ｄ１〜Ｄｍを駆動する。ここで、データ電極駆動回路３２は複数個の専用ＩＣ（以下、「データドライバ」と呼称する）を用いて構成されている。このように多数のデータ電極を駆動する駆動回路をＩＣ化することにより回路をコンパクトにまとめることができ、実装面積も小さくなりコストも下げることができる。しかしデータドライバの許容電力損失には制限があるので、データ電極駆動回路３２の消費電力がこの制限を超えないように抑制しなければならない。また、パネルの大型化、高精細化が進む中でこの消費電力の削減はプラズマディスプレイパネルの省電力化という意味で重要な役割を果たす。   The data electrode drive circuit 32 displays an image by controlling lighting or non-lighting of each discharge cell based on the subfield code. That is, the data electrode driving circuit 32 converts the display code output from the image signal processing circuit 31 into an address pulse corresponding to each of the data electrodes D1 to Dm, and applies it to each of the data electrodes D1 to Dm. The electrodes D1 to Dm are driven. Here, the data electrode driving circuit 32 is configured using a plurality of dedicated ICs (hereinafter referred to as “data drivers”). Thus, by making the drive circuit for driving a large number of data electrodes into an IC, the circuit can be made compact, the mounting area can be reduced, and the cost can be reduced. However, since the allowable power loss of the data driver is limited, the power consumption of the data electrode driving circuit 32 must be suppressed so as not to exceed this limit. In addition, the reduction in power consumption plays an important role in terms of power saving in plasma display panels as the panel size and resolution become higher.

本実施の形態においては、ｍ本のデータ電極を１６個のデータドライバ３２（１）〜３２（１６）を用いて駆動する構成であるとして説明する。しかし本発明は、データドライバの数等に限定されるものではない。   In the present embodiment, it is assumed that m data electrodes are configured to be driven using 16 data drivers 32 (1) to 32 (16). However, the present invention is not limited to the number of data drivers.

タイミング発生回路３５は水平同期信号、垂直同期信号に基づき、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路３３は、タイミング信号に基づき図３に示した駆動電圧波形を作成し、走査電極１２のそれぞれに印加する。維持電極駆動回路３４は、タイミング信号に基づき図３に示した駆動電圧波形を作成し、維持電極１３のそれぞれに印加する。   The timing generation circuit 35 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal and the vertical synchronization signal, and supplies them to the respective circuit blocks. The scan electrode drive circuit 33 creates the drive voltage waveform shown in FIG. 3 based on the timing signal and applies it to each of the scan electrodes 12. The sustain electrode drive circuit 34 creates the drive voltage waveform shown in FIG. 3 based on the timing signal and applies it to each sustain electrode 13.

図６は、本発明の実施の形態におけるプラズマディスプレイ装置３０の画像信号処理回路３１のブロック図である。画像信号処理回路３１は、データ電力削減信号処理部４１、データ電力算出部４２、絵柄負荷算出部４３、制御部４４を有する。   FIG. 6 is a block diagram of the image signal processing circuit 31 of the plasma display device 30 according to the embodiment of the present invention. The image signal processing circuit 31 includes a data power reduction signal processing unit 41, a data power calculation unit 42, a design load calculation unit 43, and a control unit 44.

データ電力削減信号処理部４１は、画像信号を、制御部４４の制御に応じてデータ電極駆動回路３２の消費電力を抑制した表示コードに変更する。本実施の形態におけるデータ電力削減信号処理部４１は、サブフィールドコード変換による階調制限により、表示可能な階調数を減らすことに加え、２次元ローパスフィルタにより空間周波数の低い画像への変換や画像信号のレベルの縮小、さらにはサブフィールドのデータをオフするという複数の信号処理を行う。これら複数の信号処理は、データ電力を削減するための信号処理である。それぞれの信号処理のゲイン（強度）はデータ電力の増大と共に強めていく。また、複数ある信号処理の制御の順番についてはそれぞれの信号処理が画質に与える影響の少ないものから順番に処理を行えばよい。   The data power reduction signal processing unit 41 changes the image signal to a display code that suppresses the power consumption of the data electrode driving circuit 32 according to the control of the control unit 44. The data power reduction signal processing unit 41 in the present embodiment reduces the number of tones that can be displayed by limiting the tones by subfield code conversion, and performs conversion to an image with a low spatial frequency by using a two-dimensional low-pass filter. A plurality of signal processing is performed to reduce the level of the image signal and to turn off the data of the subfield. The plurality of signal processes are signal processes for reducing data power. The gain (intensity) of each signal processing increases as the data power increases. Further, regarding the order of control of a plurality of signal processing, the processing may be performed in order from the one in which each signal processing has less influence on image quality.

データ電力算出部４２は、画像信号から生成されるサブフィールド毎の画像データに基づきデータドライバ３２（１）〜３２（１６）のそれぞれの消費電力を計算し、それらの最大値を出力する。消費電力の算出は、例えば次のようにして行うことができる。   The data power calculator 42 calculates the power consumption of each of the data drivers 32 (1) to 32 (16) based on the image data for each subfield generated from the image signal, and outputs the maximum value thereof. The calculation of the power consumption can be performed as follows, for example.

データドライバ３２における消費電力は、書込み放電を発生させる放電セル（以下、「点灯セル」と呼称する）と書込み放電を発生させない放電セル（以下、「非点灯セル」と呼称する）とが隣り合う数が多いほど増え、点灯セル同士または非点灯セル同士が隣り合う数が多いほど少なくなる。これは、データドライバ３２が、内部に有する複数のスイッチング素子を切換えて書込みパルスを発生させており、点灯セルと非点灯セルとが隣り合う数が多いほどスイッチング素子の切換え回数が増加し、逆に点灯セル同士または非点灯セル同士が隣り合う数が多いほど、スイッチング素子の切換え回数が減少するためである。   As for power consumption in the data driver 32, a discharge cell that generates an address discharge (hereinafter referred to as “lighting cell”) and a discharge cell that does not generate an address discharge (hereinafter referred to as “non-lighting cell”) are adjacent to each other. The number increases as the number increases, and the number increases as the number of adjacent lighting cells or non-lighting cells increases. This is because the data driver 32 generates a write pulse by switching a plurality of switching elements included therein, and the greater the number of adjacent lighting cells and non-lighting cells, the more the switching frequency of switching elements increases. This is because the number of switching of the switching elements decreases as the number of the lighting cells or the non-lighting cells adjacent to each other increases.

データ電力算出部４２では、これを利用して、データドライバ３２における消費電力を算出することができる。例えば、点灯セルを「１」、非点灯セルを「０」とし、隣接する放電セル間で排他的論理和演算を行ってその結果を累積加算する。これにより、点灯セルと非点灯セルとが隣接する箇所の数を計数することができる。このようにして得られる累積加算値とデータドライバ３２における消費電力との関係をあらかじめ調べておき、そのデータをデータ電力算出部４２に持たせておけば、上述の累積加算値を算出することで、消費電力を算出することができる。図７はデータ電力算出部４２の回路ブロック図である。   The data power calculation unit 42 can use this to calculate the power consumption in the data driver 32. For example, a lighted cell is set to “1”, a non-lighted cell is set to “0”, an exclusive OR operation is performed between adjacent discharge cells, and the results are cumulatively added. Thereby, the number of locations where the lighted cell and the non-lighted cell are adjacent can be counted. If the relationship between the cumulative addition value thus obtained and the power consumption in the data driver 32 is examined in advance and the data is provided to the data power calculation unit 42, the above cumulative addition value can be calculated. The power consumption can be calculated. FIG. 7 is a circuit block diagram of the data power calculation unit 42.

データ電力算出部４２は、データドライバ３２（１）〜３２（１６）のそれぞれに対する消費電力を計算するドライバ電力算出部１０１（１）〜１０１（１６）と、ドライバ電力算出部１０１（１）〜１０１（１６）のそれぞれの出力を所定の時間累積するドライバ電力累積部１０２（１）〜１０２（１６）と、ドライバ電力累積部１０２（１）〜１０２（１６）のそれぞれの出力の最大値を選択する最大電力選択部１０４とを備えている。このような構成により、データ電力算出部４２はデータドライバ３２（１）〜３２（１６）それぞれの消費電力を算出し、それらの最大値を出力する。   The data power calculation unit 42 includes driver power calculation units 101 (1) to 101 (16) that calculate power consumption for each of the data drivers 32 (1) to 32 (16), and driver power calculation units 101 (1) to 101 (1) to 101 (16), the driver power accumulation units 102 (1) to 102 (16) that accumulate the respective outputs for a predetermined time, and the driver power accumulation units 102 (1) to 102 (16) respectively. And a maximum power selection unit 104 to be selected. With such a configuration, the data power calculation unit 42 calculates the power consumption of each of the data drivers 32 (1) to 32 (16) and outputs the maximum value thereof.

絵柄負荷算出部４３は階調制限を最大まで行った場合の仮想的なデータ電力の算出を行い、算出結果を絵柄負荷として出力する。絵柄負荷は画像パターンに依存して変化するものであり、絵柄負荷の大きさによって、画像パターンが自然画よりのパターンか、市松模様のような幾何学模様に近いパターンかを判別することができる。たとえば、自然画に比べて市松模様では絵柄負荷が大きくなる。データ電力は上述の通り点灯セルと非点灯セルが隣り合う数が多いほど増えるため、自然画のようなパターンに対して階調制限といった信号処理は効果的である。一方、もともと階調表現の少ない市松模様のようなパターンに対して階調制限はほとんど効果がない。この特性を利用して図８のように階調制限を働かせた状態においてのデータ電力の算出を行い、算出結果を絵柄負荷として出力する。すなわち、画像信号を、図８のコードセットを用いて表示する場合のサブフィールドコードに変換し、そのサブフィールドコードを用いて算出したデータ電力を絵柄負荷とする。このときのデータ電力の算出は、データ電力算出部４２で行う方法と同じであり、データドライバ３２（１）〜３２（１６）それぞれの消費電力を算出し、それらの最大値をデータ電力（絵柄負荷）とする。画像パターンは、絵柄負荷が小さい場合は自然画であり、絵柄負荷が大きい場合は市松模様のような特殊パターンであると推定される。なお、図８のコードセットは、１フィールドの中で、それぞれのサブフィールドＳＦ１〜ＳＦ８が最後に点灯するサブフィールドに設定されるとともにそのサブフィールドよりも前のサブフィールドはすべて点灯するように設定されたコードによって表示される階調と、サブフィールドＳＦ１〜ＳＦ８がすべて点灯しない０階調とを、表示できる階調として階調制限した場合のコードセットである。   The pattern load calculation unit 43 calculates virtual data power when the gradation limit is maximized, and outputs the calculation result as a pattern load. The pattern load changes depending on the image pattern. Depending on the size of the pattern load, it is possible to determine whether the image pattern is a pattern from a natural picture or a geometric pattern such as a checkered pattern. . For example, a checkered pattern has a larger pattern load than a natural picture. Since the data power increases as the number of lit cells and non-lit cells increases, as described above, signal processing such as gradation limitation is effective for patterns such as natural images. On the other hand, tone restriction is hardly effective for a pattern such as a checkered pattern that originally has little tone expression. Using this characteristic, data power is calculated in a state in which gradation limitation is applied as shown in FIG. 8, and the calculation result is output as a pattern load. That is, the image signal is converted into a subfield code for display using the code set of FIG. 8, and the data power calculated using the subfield code is used as a picture load. The calculation of the data power at this time is the same as the method performed by the data power calculation unit 42, the power consumption of each of the data drivers 32 (1) to 32 (16) is calculated, and the maximum value of the data power (picture pattern) is calculated. Load). An image pattern is presumed to be a natural image when the pattern load is small, and a special pattern such as a checkered pattern when the pattern load is large. The code set in FIG. 8 is set so that, in one field, each subfield SF1 to SF8 is set to the last subfield to be lit, and all subfields before that subfield are lit. This is a code set in a case where the gradation displayed by the displayed code and the 0 gradation in which all the subfields SF1 to SF8 are not lit are limited as gradations that can be displayed.

制御部４４はデータ電力算出結果に基づき、予め設定された電力削減処理開始閾値（以下、「開始閾値」と略記する）を超えた場合はデータ電力削減信号処理部４１に対して電力削減処理解除閾値（以下、「解除閾値」と略記する）を下回るまでデータ電力削減信号処理を継続させる。但し、解除閾値を下回った場合はデータ電力削減信号処理の強度を小さくしていき、画質への影響が大きい処理から小さい処理へ序々に信号処理を戻す方向へ制御する。このとき制御部４４は絵柄負荷算出部４３で算出した結果（絵柄負荷）に応じて解除閾値を設定する。推定されたパターンが市松模様のような特殊なパターンの場合、より電力を削減させる処理が働きやすいため、データ電力削減信号処理の途中で解除閾値を割り込む可能性が高く処理動作の発振が懸念される。この発振防止のためには解除閾値を開始閾値から大幅に引き下げておくことが考えられるが、この場合、データ電力削減信号処理の動作後、データ電力の低い画像信号に切り替わっても信号処理は元に戻らず、画像の表示品位を落とすことにつながってしまう。このため絵柄負荷算出部４３によって絵柄負荷を算出して画像パターンを推定し、画像パターンに応じて最適化された解除閾値を決定する。図９は解除閾値の決定方法を示す図であり、横軸は絵柄負荷算出部４３によって算出された絵柄負荷を示し、縦軸は開始閾値から解除閾値までの引き下げ量ΔＰを示している。このように絵柄負荷算出部４３によって算出された絵柄負荷とそれに対する最適なヒステリシス幅をあらかじめ調べておき、その値を制御部４４に持たせておけばよい。   Based on the data power calculation result, the control unit 44 releases the power reduction processing to the data power reduction signal processing unit 41 when a preset power reduction processing start threshold (hereinafter abbreviated as “start threshold”) is exceeded. Data power reduction signal processing is continued until a threshold value (hereinafter abbreviated as “release threshold”) is exceeded. However, if it falls below the release threshold, the intensity of the data power reduction signal processing is reduced, and control is performed so that the signal processing is gradually returned from the processing having a large influence on the image quality to the processing having a small influence. At this time, the control unit 44 sets a release threshold according to the result (design load) calculated by the design load calculation unit 43. If the estimated pattern is a special pattern such as a checkered pattern, the process of reducing power is easier to work, so there is a high possibility of interrupting the release threshold during the data power reduction signal processing, and there is a concern about processing oscillation. The In order to prevent this oscillation, it is conceivable that the release threshold value is greatly lowered from the start threshold value. In this case, even after switching to an image signal with low data power after the data power reduction signal processing operation, the signal processing is not performed. This will lead to a reduction in image display quality. For this reason, the design load is calculated by the design load calculation unit 43 to estimate the image pattern, and the release threshold optimized according to the image pattern is determined. FIG. 9 is a diagram illustrating a determination method of the release threshold, the horizontal axis indicates the pattern load calculated by the pattern load calculation unit 43, and the vertical axis indicates the reduction amount ΔP from the start threshold to the release threshold. In this way, the pattern load calculated by the pattern load calculation unit 43 and the optimum hysteresis width for the pattern load are examined in advance, and the control unit 44 may have the value.

尚、図９は直線のグラフ（絵柄負荷の増加量に対して一定の比率で引き下げ量ΔＰが増加する関係）となっているが実際はこの限りではない。絵柄負荷が小さい場合に比べて絵柄負荷が大きい場合の方が引き下げ量ΔＰが大きくなる関係であれば、たとえば絵柄負荷に対して引き下げ量ΔＰが階段状に変化する関係でもよい。   Note that FIG. 9 is a straight line graph (a relationship in which the reduction amount ΔP increases at a constant ratio with respect to the increase amount of the pattern load), but this is not the case. As long as the amount of reduction ΔP is greater when the pattern load is larger than when the pattern load is small, for example, the relationship may be such that the amount of decrease ΔP changes stepwise with respect to the pattern load.

図１０Ａ、図１０Ｂ、図１０Ｃは、本発明の実施の形態におけるプラズマディスプレイ装置３０の画像信号処理回路３１の動作を説明する図であり、横軸は時間を示し、縦軸はデータ電力算出部４２によって算出されたデータ電力を示している。   10A, 10B, and 10C are diagrams for explaining the operation of the image signal processing circuit 31 of the plasma display device 30 according to the embodiment of the present invention, where the horizontal axis indicates time and the vertical axis indicates a data power calculation unit. The data power calculated by 42 is shown.

図１０Ａに示したようにデータ電力が開始閾値（第１閾値）を上回ったとき（Ｔ１）、データ電力削減信号処理が開始され、データ電力は下がっていく。このとき、閾値のヒステリシス幅が小さい場合、解除閾値（第２閾値）を下回り（Ｔ２）、データ電力削減信号処理が解除され電力が上昇し、開始閾値を超えると（Ｔ３）再びデータ電力削減信号処理動作に移行する。その後、再び解除閾値（第２閾値）を下回り（Ｔ４）さらにデータ電力削減信号処理が解除され電力が上昇する。つまり画像処理が発振し、画面が一瞬ちらつくなど、パネルの表示品位の低下を招く。ここで、閾値のヒステリシス幅とは、開始閾値と解除閾値との差のことであり、解除閾値は開始閾値よりも低い。   As shown in FIG. 10A, when the data power exceeds the start threshold (first threshold) (T1), the data power reduction signal processing is started, and the data power decreases. At this time, if the hysteresis width of the threshold is small, it falls below the release threshold (second threshold) (T2), the data power reduction signal processing is canceled and the power rises, and if the start threshold is exceeded (T3), the data power reduction signal again Transition to processing operation. Thereafter, the value again falls below the release threshold value (second threshold value) (T4), and the data power reduction signal processing is released to increase the power. In other words, image processing oscillates and the screen flickers momentarily, leading to a reduction in display quality of the panel. Here, the threshold hysteresis width is a difference between the start threshold and the release threshold, and the release threshold is lower than the start threshold.

図１０Ｂはこれを回避するためにヒステリシス幅を大きく取った場合である。この場合、図１０Ａと同様にデータ電力が第１閾値を上回ったとき（Ｔ５）、データ電力削減信号処理が開始され、データ電力は低下する。このとき、閾値のヒステリシス幅が十分に大きく、データ電力は第２閾値を下回らないため（Ｔ６）、制御は安定する（Ｔ７）。しかしながら、一度データ電力削減信号処理動作に入るとその状態から戻りにくくなってしまうことが起こり得る。これは過剰なデータ電力削減信号処理が行われ、画面表示品質の低下につながることを意味する。   FIG. 10B shows a case where the hysteresis width is increased in order to avoid this. In this case, similarly to FIG. 10A, when the data power exceeds the first threshold (T5), the data power reduction signal processing is started, and the data power decreases. At this time, since the hysteresis width of the threshold is sufficiently large and the data power does not fall below the second threshold (T6), the control is stabilized (T7). However, once the data power reduction signal processing operation is entered, it may be difficult to return from that state. This means that excessive data power reduction signal processing is performed, leading to deterioration of screen display quality.

図１０Ｃは上記の課題を解決するため、解除閾値を絵柄負荷算出部４３のデータ電力算出結果に応じて決定するという方法である。データ電力が第１閾値を上回ったとき（Ｔ８）、データ電力削減信号処理が開始され、データ電力は低下する。このとき、ヒステリシス幅はあらかじめ設定されていた幅ΔＰ１に加え、絵柄付加値の増加に応じて第２閾値はさらにΔＰ２分引き下げられる。これにより、データ電力負荷値は第２閾値を下回ることなく、制御は安定する（Ｔ９）。また、入力の絵柄負荷値が低下すればΔＰ２が減少し、第２閾値が再び上昇する。このとき、データ電力は第２閾値を下回り（Ｔ１０）、再びデータ電力削減信号処理が解除され電力が上昇する。つまり入力画像に応じたヒステリシス幅の設定を行うことで、過剰な画像処理やデータ電力削減信号処理の発振といった表示品質の低下を防止しながらデータ電力を抑制することができる。   FIG. 10C shows a method of determining the release threshold according to the data power calculation result of the picture load calculation unit 43 in order to solve the above-described problem. When the data power exceeds the first threshold (T8), the data power reduction signal processing is started and the data power decreases. At this time, in addition to the preset width ΔP1, the second threshold is further lowered by ΔP2 in accordance with the increase in the added pattern value. Thereby, the data power load value does not fall below the second threshold value, and the control is stabilized (T9). If the input pattern load value decreases, ΔP2 decreases and the second threshold value increases again. At this time, the data power falls below the second threshold (T10), the data power reduction signal processing is canceled again, and the power increases. That is, by setting the hysteresis width according to the input image, it is possible to suppress data power while preventing deterioration in display quality such as excessive image processing and data power reduction signal processing oscillation.

なお、本実施の形態に示した各回路ブロックは、上述した各動作を行う電気回路として構成されてもよく、上述した各動作を行うようにプログラムされたプロセッサ等を用いて構成してもよい。   Note that each circuit block shown in the present embodiment may be configured as an electric circuit that performs the above-described operations, or may be configured using a processor or the like that is programmed to perform the above-described operations. .

また、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、プラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。   In addition, the specific numerical values used in the present embodiment are merely examples, and it is desirable to appropriately set the optimal values according to the specifications of the plasma display device.

本発明は、画像表示品質の低下を抑えつつデータ電力を抑制する機能を有し、プラズマディスプレイ装置として有用である。   The present invention has a function of suppressing data power while suppressing deterioration in image display quality, and is useful as a plasma display device.

１０ パネル
１２ 走査電極
１３ 維持電極
２２ データ電極
３０ プラズマディスプレイ装置
３１ 画像信号処理回路
３２ データ電極駆動回路
４１ データ電力削減信号処理部
４２ データ電力算出部
４３ 絵柄負荷算出部
４４ 制御部
１０１ ドライバ電力算出部
１０２ ドライバ電力累積部
１０４ 最大電力選択部 DESCRIPTION OF SYMBOLS 10 Panel 12 Scan electrode 13 Sustain electrode 22 Data electrode 30 Plasma display apparatus 31 Image signal processing circuit 32 Data electrode drive circuit 41 Data power reduction signal processing part 42 Data power calculation part 43 Picture load calculation part 44 Control part 101 Driver power calculation part 102 Driver power accumulator 104 Maximum power selector

Claims (2)

表示電極対とデータ電極との交差部に放電セルを形成したパネルと、重みの定められた複数のサブフィールドで１フィールドを構成し、画像信号をサブフィールドそれぞれの点灯または非点灯を示す画像データに変換する画像信号処理回路と、前記画像データに基づき前記データ電極を駆動するデータ電極駆動回路とを備えたプラズマディスプレイ装置であって、前記画像信号処理回路は、前記画像データに基づき前記データ電極駆動回路の消費電力を算出し、前記画像データに基づき絵柄負荷を算出し、算出した消費電力が第１閾値を超えたときデータ電極駆動回路の消費電力を小さくするデータ電力削減信号処理を行い、算出した消費電力が前記第１閾値よりも低い第２閾値を下回ったとき前記データ電力削減信号処理を解除し、前記第２閾値を前記絵柄負荷によって変化させることを特徴とするプラズマディスプレイ装置。 Image data indicating lighting or non-lighting of each subfield by forming one field with a panel in which discharge cells are formed at intersections between display electrode pairs and data electrodes and a plurality of weighted subfields A plasma display device comprising: an image signal processing circuit for converting to a data electrode; and a data electrode driving circuit for driving the data electrode based on the image data, wherein the image signal processing circuit is based on the image data. Calculating power consumption of the drive circuit, calculating a pattern load based on the image data, performing data power reduction signal processing for reducing the power consumption of the data electrode drive circuit when the calculated power consumption exceeds a first threshold, When the calculated power consumption falls below a second threshold that is lower than the first threshold, the data power reduction signal processing is canceled, and the second A plasma display apparatus characterized by changing the threshold value by the design load. 前記絵柄負荷が大きい場合、前記絵柄負荷が小さい場合に比べて前記第２閾値を低く設定することを特徴とする請求項１に記載のプラズマディスプレイ装置。 2. The plasma display device according to claim 1, wherein when the pattern load is large, the second threshold value is set lower than when the pattern load is small.

Images