JP2013125885A - 半導体基板の評価方法および半導体基板の製造方法 - Google Patents

Abstract

【課題】ＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される最適な半導体基板を提供することであり、言い換えれば、固体撮像素子等の形成の際の暗電流、白傷を防止するため、固体撮像素子でのストリエーションの発生の有無について半導体基板の見分けが可能な評価方法を提供する。
【解決手段】半導体基板をリーク電流により評価する方法であって、半導体基板に対し、酸素析出熱処理を施し、ＰＮ接合を形成して拡散電流を測定し、該測定により得られた拡散電流を用いて、ストリエーションに関して半導体基板の評価を行う半導体基板の評価方法。
【選択図】図１

Description

本発明は、半導体基板の評価方法および半導体基板の製造方法に関し、特には、リーク電流による半導体基板の評価方法およびこれを用いた半導体基板の製造方法に関する。

メモリ、ＣＣＤ等の固体撮像素子等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコンウェーハにも高品質化が要求され、これに対応した各種シリコンウェーハが開発されている。
固体撮像素子においては、シリコン基板品質が大きく影響し、特に、製品特性に直接影響を与えると推測されるウェーハ表層部の結晶性は重要である。表層品質の改善策として、１）不活性ガス又は水素を含む雰囲気中での高温処理、２）引き上げ条件の改善によるグロウ・イン（Ｇｒｏｗｎ−ｉｎ）欠陥の低減、３）エピタキシャル成長ウェーハ等が開発されている。

従来より、固体撮像素子特性そのものを指標としたシリコンウェーハ特性や、リーク電流を指標としたものなど、いろいろな観点から研究開発が行われている。
酸素析出の観点からは、あらかじめ酸素析出物１個あたりのリーク電流を算出し、その酸素析出物のサイズとリーク電流の関係を調べておき、赤外干渉法で得た析出情報（サイズ、密度）からリーク電流を見積もる方法が公開されている(特許文献１参照)。

また酸素析出の状態を規定した特許は数多くあるが、いずれもゲッタリング能力の観点からのものであり、シリコン基板中の重金属をゲッタリングし、デバイス活性層への影響を低減するだけのものである（特許文献２−４参照）。

特開平１０−１３５２９５号公報 特開２００９−２１２３５３号公報 特開２０１０−０９８１０７号公報 国際公開第２００８−０２９９１８号

さて、リーク電流は定式化されており、空乏層中の発生電流と、空乏層外の中性領域から空乏層中に流れ込む拡散電流の２つの成分からなっている。発生電流は空乏層領域のみを考慮すれば理解できるが、拡散電流は中性領域すなわち空乏層外から流れ込む電流であり、かなりの領域を考慮する必要がある。

ここで、本発明者は、特許文献１においては基板の深い領域からの情報について考慮されていない問題があると考えた。
最近の固体撮像素子において微細化、高感度化が進められた結果、従来では問題にならなかったレベルのリーク電流が問題になってきており、基板にエピタキシャル層を堆積したとしても、基板を起源としたストリエーション状の電流縞が観察されることから、空乏層中の発生電流以外に、空乏層外の中性領域についてもかなりの深さまで考慮する必要性、すなわち拡散電流について考慮する必要性があると考えられる。

また、特許文献２−４については、リーク電流の観点からすると、空乏層内で発生する発生電流の抑制を目的としていると考えられ、拡散電流について考慮していないと考えられる。

そして、実際の固体撮像素子では、ストリエーションと呼ばれる感度ムラが発生することがあった。これは基板面内でリング状に観察されるものであり、固体撮像素子に用いられているシリコン等の半導体基板が影響していると考えられている。

そこで、本発明は上記問題点に鑑みてなされたもので、ＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される最適な半導体基板を提供することであり、言い換えれば、固体撮像素子等の形成の際の暗電流、白傷を防止するため、固体撮像素子でのストリエーションの発生の有無について半導体基板の見分けが可能な評価方法を提供することを目的とする。
また、その評価方法を用い、ストリエーションを発生しない半導体基板を製造可能な方法を提供することを目的とする。

上記目的を達成するために、本発明は、半導体基板をリーク電流により評価する方法であって、半導体基板に対し、酸素析出熱処理を施し、ＰＮ接合を形成して拡散電流を測定し、該測定により得られた拡散電流を用いて、ストリエーションに関して半導体基板の評価を行うことを特徴とする半導体基板の評価方法を提供する。

このような半導体基板の評価方法であれば、拡散電流のストリエーションの発生の有無を通して、該半導体基板を用いた固体撮像素子等で観察されるストリエーションの発生の有無の見分けを行うことが可能である。
なお、ここでいうストリエーションとは、基板面内におけるリーク電流（この場合、拡散電流）の値のリング状の分布や、固体撮像素子で観察されるリング状の感度ムラをいう。

そして、実際に半導体基板の評価を行うにあたっては以下のようにすることができる。
まず、前記半導体基板に対し、酸素析出熱処理を施すことなくＰＮ接合を形成して測定した拡散電流の値Ｉ_０と、酸素析出熱処理を施してからＰＮ接合を形成して測定した拡散電流の値Ｉ_１を求め、該拡散電流の値Ｉ_０とＩ_１の比であるＩ_１／Ｉ_０が１．１〜２の範囲のときに、前記酸素析出熱処理後の半導体基板を、ストリエーションが発生せず、ゲッタリング能力を備えたものと評価することができる。

このように評価すれば、ストリエーションが発生せず、ゲッタリング能力を備えた半導体基板を簡便に見分けることが可能である。
Ｉ_１／Ｉ_０が１．１以上であればゲッタリング能力を十分備えたものとすることができ、Ｉ_１／Ｉ_０が２以下であれば拡散電流がリング状に分布することもなく、固体撮像素子においてストリエーションも発生しないものとすることができる。

また、前記半導体基板を、エピタキシャル層を形成したものとすることができる。
固体撮像素子ではエピタキシャル基板がよく用いられており、本発明は固体撮像素子用の半導体基板の評価方法として有効である。

また、前記エピタキシャル層の厚さを３〜１５μｍとすることができる。
評価対象をこのようなものにすれば、空乏層中の発生電流ではなく、空乏層外の中性領域から空乏層中に流れ込む拡散電流による評価を適切に行うことができる。

そして、本発明は、上記のような半導体基板の評価方法により、予め半導体基板の評価を行い、該評価に基づいて、ストリエーションが発生しない酸素析出熱処理の条件を決定し、該決定した条件の下で酸素析出熱処理を施して半導体基板の製造を行うことを特徴とする半導体基板の製造方法を提供する。

このような製造方法によって、より確実に、リーク電流のストリエーションが発生しない半導体基板を得ることができ、さらにはストリエーションが発生しない固体撮像素子用の半導体基板を得ることができる。したがって、高い歩留りで固体撮像素子を製造することが可能である。

また、前記製造する半導体基板をエピタキシャル層を形成したものとし、前記ストリエーションが発生しない酸素析出熱処理の条件を決定するとき、前記エピタキシャル層の厚さと、前記酸素析出熱処理による酸素析出量との関係が、（酸素析出量）＜０．０４×（エピタキシャル層の厚さ）−０．１４を満たすようにすることができる。

このような方法であれば、エピタキシャル層を形成した場合でも、上記関係式を用いて、より確実にストリエーションの発生を防止することができる。

以上のように、本発明の半導体基板の評価方法によって、リーク電流の基板面内分布、さらには固体撮像素子の感度に関してストリエーションの発生の有無を見分けることができる。
また、本発明の半導体基板の製造方法によって、ＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハを、リーク電流特性を制御して製造することが可能であり、さらには高い歩留まりで固体撮像素子を製造することができる。

本発明の半導体基板の評価方法の一例を示すフロー図である。 （Ａ）リーク電流（拡散電流）の分布を示す図である。（Ｂ）酸素析出の分布を示す図である。 リーク電流の温度特性を示すグラフである。 リーク電流の測定を室温で行った場合の一例を示す測定図である。 リーク電流の測定を６０℃で行った場合の一例を示す測定図である。 ゲッタリング能力と酸素析出量との関係の一例を示すグラフである。 ストリエーションの発生の有無を基準にした、（Ａ）酸素析出量とリーク電流値との関係を示すグラフである。（Ｂ）エピタキシャル層の厚さと酸素析出量との関係を示すグラフである。（Ｃ）エピタキシャル層の厚さとリーク電流値との関係を示すグラフである。 実施例１における酸素析出熱処理の条件を示す図である。 実施例１におけるストリエーションおよびゲッタリング能力についてまとめた結果を示す図である。

上述したように、従来の半導体基板の評価方法を利用しても固体撮像素子のストリエーションの発生を十分には防ぐことができなかった。
本発明者はこの原因を検討するため、固体撮像素子の製造に用いるシリコンウェーハ上に多数のＰＮ接合構造を形成し、リーク電流を測定した。その結果、固体撮像素子にストリエーションが発生するものにおいては、リング状にリーク電流の分布ムラが観察されることが分かった。そして、このデータを詳細に検討した結果、リーク電流の温度特性から、これらのリーク電流は拡散電流であることを見出した。
以上のことを見出し、本発明を完成させた。

以下、本発明の実施形態について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明の半導体基板の評価方法について説明する。
図１は、本発明の半導体基板の評価方法の一例を示すフロー図である。
（工程１） 酸素析出熱処理
半導体基板を用意し、酸素析出熱処理を施す。このとき用意する半導体基板は特に限定されず、例えばシリコンウェーハとすることができる。以下では、シリコンウェーハの場合を例に挙げて説明する。

また、ここでは、エピタキシャル層をシリコンウェーハ表面に形成したものを用意する。固体撮像素子ではエピタキシャル基板がよく用いられるためである。このとき、エピタキシャル層の厚さは特には限定されないが、後述するように、拡散電流による評価を行うため、例えば３〜１５μｍとすることができる。評価目的等に応じた分の厚さだけエピタキシャル層を形成すれば良い。

また、酸素析出熱処理の具体的な条件は特に限定されない。酸素析出熱処理後のシリコンウェーハの評価を行うため、例えば、３段の熱処理（４５０〜６５０℃で４時間、８００℃で４時間、１０００℃で２〜８時間）とすることができ、実際に、製品化するために行う酸素析出熱処理のときと同様の条件とすることができる。種々の目的に合わせて条件を決定することができる。

（工程２） ＰＮ接合の形成
酸素析出熱処理後のシリコンウェーハにおいてＰＮ接合を形成する。ＰＮ接合の数や具体的な形成方法等は特に限定されず、目的に応じて適宜決定することができる。
例えば、ウェーハ全面に酸化膜を形成し、フォトリソグラフィにより所望のＰＮ接合数の分だけ開口部を設ける。そして、シリコンウェーハの導電型（例えばＰ型）と同じ導電型のドーパント（ボロン等）をイオン注入してウェルを形成する。その後、ウェルの導電型と異なる導電型のドーパント（リン等）を開口部から拡散することによって、ウェル内にＰＮ接合を形成することができる。

（工程３） リーク電流（拡散電流）の測定
次にリーク電流の測定を行う。ここでは、リーク電流のうち拡散電流の測定を行う。
例えばＰＮ接合上に電極等を形成し、所定温度で、プローブを接触させて電圧を印加させることによりリーク電流の測定を行うことができる。

ここで、本発明の評価方法において拡散電流を用いる理由について説明する。
図２（Ａ）はリーク電流（測定温度が６０℃）の分布図であり、図２（Ｂ）は酸素析出（Ｘ線トポグラフィによる）の分布図であり、図２（Ａ）（Ｂ）を見比べると、図２（Ｂ）でコントラストの強いところ（濃いところ）、すなわち析出の促進しているところにおいて、図２（Ａ）でも濃くなっており、リーク電流も大きくなっている。リーク電流の縞状（ストリエーション）分布は酸素析出に起因していることが分かる。
そして、このリング状の酸素析出・リーク電流の分布が、固体撮像素子で観察されるリング状の感度ムラと合致する。

さらに詳細にこの現象を解析した結果を次に述べる。
まずリーク電流の温度特性を取得したデータを図３に示す。横軸はリーク電流の測定温度の逆数の１０００倍、縦軸はリーク電流である。
図３中の複数のラインは、酸素析出熱処理を行っていない３μｍの厚さのエピタキシャル層を有するサンプル（Ａｓ ＥＰ）、また、そのようなサンプルに酸素析出熱処理を行って析出量を変化させたサンプル（酸素析出量ΔＯｉが０．００８、０．０３６、０．０６８、０．２７５ｐｐｍａ）である。測定温度が低温側（例えば、横軸の１０００／Ｔ［Ｋ^−１］が３．３のとき約３０℃）、すなわち空乏層中の発生電流が支配的な場合と、高温側（例えば、横軸の１０００／Ｔ［Ｋ^−１］が３．０のとき約６０℃）すなわち拡散電流が支配する側では温度特性の傾きが異なることがこの図３からも明らかである。ここで着目すべき点は、拡散電流で評価するためには高温領域が有効であること、言い換えると、高温側であれば基板析出の影響による拡散電流によるサンプル間差が明確になってくる。図３の場合、例えば約４０℃（１０００／Ｔ［Ｋ^−１］が３．２のとき）以上であれば、拡散電流を評価できると考えられる。

さらに、リーク電流の面内分布のデータを図４、５に示す。
図４は酸素析出量と、基板上に成長させたエピタキシャル層の厚さが異なるサンプルごとのリーク電流（５Ｖ印加時）を室温（３０℃）にて測定した結果である。図５は同様の測定を６０℃で行ったものである。
この図４、５を比較すると、まず、図４の室温ではリーク電流の面内分布、ウェーハ間差がほとんどないことが分かる。
その一方、図５においては、高温になると、ウェーハ面内でリーク電流がストリエーション上に分布していることが分かる。さらには、エピタキシャル層の厚さが厚くなると、ストリエーションが緩和されて面内で均一化してくることが分かる。

このように、特に図４と図５の比較において、酸素析出量を変えたサンプルの温度特性をみると、室温（図４）ではサンプル間の差が少ないが、高温（図５）になるとサンプル間の差が明確になっている。
また、酸素析出量が多くなるに従い、リーク電流も大きくなっていくことが分かる。
したがって、ストリエーションの評価を行うにあたっては、リーク電流のうち、発生電流ではなく、拡散電流を用いるのが良いと本発明者は考えた。

なお、上述したように、リーク電流のうち発生電流と拡散電流は、一般的には低温側で発生電流が支配的に、高温側で拡散電流が支配的となるわけだが、図３のように横軸に温度の逆数、縦軸にリーク電流としてプロットした温度特性を取得した際、この傾きが異なることから見分けることが可能である。この変曲点（発生電流と拡散電流を示す２つの傾きが交錯する温度）は、サンプルに依存する。これはどちらの寄与が大きいかで決まるもので、特に抵抗率は発生電流には空乏層幅として、拡散電流では直接的にドーパント濃度の逆数として利いてくるため、抵抗率が変化すると、この変曲点が変化する。例えば３０℃〜１５０℃程度の範囲で変曲点の特定およびリーク電流の測定を行うことができる。

また、シリコンウェーハの場合には、拡散電流が支配する場合は、傾きがシリコンのバンドギャップである１．１ｅＶに相当した比較的きつい勾配になる。これに対して、発生電流が支配する場合は、シリコンのバンドギャップである１．１ｅＶの半分である０．５５ｅＶに相当した比較的ゆるい勾配となり、リーク電流の発生原因を切り分けることが出来る。

図３からも分かるように、析出処理を行わないサンプルでは、低温側では０．５５ｅＶに相当する発生電流起因の傾きをもち、高温側になると１．１ｅＶに相当する拡散電流支配の傾きとなる。
一方、析出処理を行ったサンプルでは、ほとんど全ての温度帯で１．１ｅＶに相当する傾きであり拡散電流が支配していることが分かる。

（工程４） 拡散電流を用いた半導体基板の評価
前の工程で測定した拡散電流の分布ムラ等から半導体基板の評価を行う。
ここでは、例えば、図５の酸素析出量が０．０３６ｐｐｍａ以下の場合は、拡散電流のストリエーション、すなわちリング状の分布ムラが見られないが、このとき、同様に酸素析出の分布ムラも見られず、また、この酸素析出熱処理を行ったシリコンウェーハを固体撮像素子に用いたとしてもリング状の感度ムラは生じないものと評価をすることができる。
その一方で、それよりも高い酸素析出量のときは（０．０６８ｐｐｍａのときなど）、ストリエーションが見られ、酸素析出の分布ムラ、固体撮像素子における感度ムラが発生するものと評価することができる。

また、評価にあたっては以下のような評価基準を設けることもでき、簡便に評価を行うことができる。
リーク電流の測定を６０℃で行った図５では、酸素析出量が０ｐｐｍａ（酸素析出熱処理を行っていない）、０．００８ｐｐｍａ、０．０３６ｐｐｍａのときに、拡散電流のストリエーションが発生していない。このとき、例えばエピタキシャル層の厚さが３μｍのときの拡散電流の値（面内の平均値）は、それぞれ、６×１０^−１１Ａ、６．３×１０^−１１Ａ、１×１０^−１０Ａである。ここで、０ｐｐｍａのときを基準にして比（拡散電流の比）をとると、０．００８ｐｐｍａのときは１．０５であり、０．０３６ｐｐｍａのときは１．６９である。

一方、ストリエーションが発生した０．０６８ｐｐｍａ、０．２７５ｐｐｍａのときの拡散電流の値は、それぞれ１．８×１０^−１０Ａ、２．１×１０^−１０Ａであり、拡散電流の比は、２．８８、３．５２であった。

また、図５のエピタキシャル層の厚さが３μｍで測定温度が６０℃の条件以外に、エピタキシャル層の厚さが３μｍで測定温度が５０℃、８０℃、１００℃のときにおける拡散電流の比と酸素析出量の関係についても調査し、表１にまとめた。

表１のように、酸素析出量が０．０３６ｐｐｍａ以下のとき、拡散電流の比は２以下になっている。また、ストリエーションも発生していなかった。
一方、酸素析出量がそれより多いとき、拡散電流の比は２より大きくなっている。これらの場合、ストリエーションは発生していた。
拡散電流の比を基にして、すなわち、酸素析出熱処理を施すことなくＰＮ接合を形成して測定した拡散電流の値Ｉ_０（すなわち、図５で言えば酸素析出量が０のときの値）、酸素析出熱処理を施してからＰＮ接合を形成して測定した拡散電流の値Ｉ_１を求め、それらの比（Ｉ_１／Ｉ_０）が、例えば２以下のときに、その酸素析出熱処理後のシリコンウェーハを、ストリエーションが発生しないものと評価することができる。

また、ストリエーションの発生の有無の他、ゲッタリング能力を兼ね備えているどうかについても簡便に評価できると好ましい。
そこで、ゲッタリング能力についても調査を行ったところ、図６に示すように、酸素析出量が０．００８ｐｐｍａ以上のときにゲッタリング効果があることが分かった。このときの条件を拡散電流の比で換算すると、表１に示すようにいずれの測定温度でも拡散電流の比が１．１未満であるので、拡散電流の比を１．１以上とすればより確実にゲッタリング能力を有するものとすることができる。

なお、上記例はあくまで一例であり、拡散電流の比の値は１．１〜２の範囲に限定されるものではなく、例えば拡散電流の平均値の取り方等によって異なるため、各条件や目的等に応じて、適宜決定することができるが、ゲッタリング能力の観点からは拡散電流の比が１．１以上のときが効果的であり、ストリエーションの防止の観点からは拡散電流の比が２以下のときが効果的である。これらの数値の範囲内であれば、両方を兼ね備えた優れたウェーハであると評価することができる。

次に、本発明の半導体基板の製造方法について説明する。
本発明の製造方法では、まず、上述したような半導体基板の評価方法を行う。該評価によって、用意した半導体基板（ここではシリコンウェーハ）に対して施した酸素析出熱処理が、どのような条件のときに、ストリエーションが発生するか等を調査することができるからである。

そして、評価に基づいて、例えばストリエーションが発生しないように、酸素析出熱処理の条件を決定し、その決定した条件の下で、実際に酸素析出熱処理やエピタキシャル層の形成を行う。
それによって、ストリエーションが発生しないシリコンウェーハを得ることができる。このとき、酸素析出熱処理により、ゲッタリング能力も併せて備えたものとすることもできる。

ここで、エピタキシャル層を形成して半導体基板を製造するときの条件についてさらに説明する。
図７に酸素析出量、リーク電流の値、エピタキシャル層の厚さの関係を示す。ストリエーションの発生の有無を基準に、各々の関係をとったものである。
図７（Ａ）は酸素析出量（ΔＯｉ）とリーク電流の関係を示したものである。酸素析出量が多くなるとリーク電流も大きくなる傾向が分かる。
また、図７（Ｂ）は、ストリエーションのみえない境界領域をエピタキシャル厚さと酸素析出量の関係で示したものである。グラフ中の直線の下側となる範囲であればストリエーションは観察されない。なお、図７（Ｂ）の場合では、（酸素析出量）（ΔＯｉ）＜０．０４×（エピタキシャル層の厚さ）−０．１４の関係を満たすときに、ストリエーションは発生しない。
また図７（Ｃ）はストリエーションのみえない境界領域をエピタキシャル層の厚さとリーク電流の関係で示したものである。この直線の下側となる範囲であればストリエーションは観察されない。

このように、酸素析出量とエピタキシャル層の厚さに関し、上記関係式をさらに満たすように考慮することで、エピタキシャル層を形成した場合においても、より確実にストリエーションの発生しない半導体基板を得ることができる。
なお、当然上記の式に限定されず、各条件や目的等に応じて、適宜決定することができる。

以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
本発明の評価方法を実施した。
抵抗率１０Ω・ｃｍ、ボロンドープ、直径２００ｍｍのシリコンウェーハの表面に、同じくボロンドープ、抵抗率１０Ω・ｃｍのエピタキシャル成長を行った。このときのエピタキシャル層の厚さは３μｍ、５μｍ、１０μｍの３パターンとした。
これらのウェーハを材料として、まず図８に示すような種々の酸素析出熱処理を行い、酸素析出をさせた。窒素雰囲気下、図８に示す条件で３段の熱処理を行い、４５０℃、８００℃の低温処理は核形成を、１０００℃の高温処理は核を基点とした析出物成長を行うことを目的としている。
この酸素析出熱処理により、酸素析出量について、０ｐｐｍａ、０．００８ｐｐｍａ、０．０３６ｐｐｍａ、０．０６８ｐｐｍａ、０．０９９ｐｐｍａ、０．２７５ｐｐｍａの６パターンを得た。
また、酸素析出熱処理を施さず、エピタキシャル成長を行った状態のものも用意した。

これらの基板にパイロジェニック酸化雰囲気で１０００℃、９０分の熱処理を施し、２００ｎｍの酸化膜を形成した。この後、レジストを塗布し、フォトリソグラフィを行う。今回はネガレジストを選択した。これらのレジスト付きウェーハをバッファードＨＦ溶液にて酸化膜エッチングして開口部を複数設け、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。

そして、これらのウェーハに加速電圧が５５ＫｅＶ、ドーズ量が２×１０^１２ａｔｏｍｓ／ｃｍ^２でボロンをイオン注入した。その後、１０００℃、窒素雰囲気下で回復アニール後、リンガラスを塗布拡散し、リンを開口部の表面より拡散することで、ＰＮ接合を複数形成した。

これらのサンプルのリーク電流（拡散電流）を６０℃、５Ｖ印加で測定し、ストリエーションについての評価を行った。

その結果、図５と同様の測定結果が得られた。
なお、酸素析出熱処理を行い、酸素析出量が０ｐｐｍａであったものと、酸素析出熱処理を行わなかったものは同様の結果が得られた。
そして、例えばエピタキシャル層の厚さが３μｍの場合において、酸素析出量が０．０３６ｐｐｍａ以下（すなわち、拡散電流の比が１．６９以下のとき）、ストリエーションは発生せず、それよりも大きな場合にストリエーションが発生した。

また、これらのそれぞれのウェーハにＮｉを含んだ水溶液を基板裏面からスピンコートで塗布し裏面に１×１０^１１ａｔｏｍｓ／ｃｍ^２の汚染を行い、拡散熱処理（８００℃で１５分）を行ったあと、エッチングピットの密度を測定することでゲッタリング特性を評価した。

その結果、図６と同様の結果が得られた。すなわち、酸素析出量が０．００８ｐｐｍａ以上（拡散電流の比で１．０５以上）であればゲッタリング効果があることが分かった。

上記のように、ストリエーションの有無およびゲッタリング能力の２つの観点からのデータについて、好ましい結果が得られた範囲を○で、不十分な結果が得られた範囲を×で図９にまとめた。
共に○がついている箇所が、ストリエーションおよびゲッタリング能力の２つを両立できる範囲となる。この場合では、酸素析出量が０．００８〜０．０３６ｐｐｍａの範囲、すなわち、拡散電流の比が１．０５〜１．６９の範囲である。

なお、これらのウェーハを基にして固体撮像素子を製造したところ、ストリエーションに関する上記の本発明の評価結果と、固体撮像素子の感度ムラの発生の有無が一致し、本発明の評価方法が有効であることが分かった。

（実施例２）
実施例１と同様のエピタキシャル層を形成したシリコンウェーハを用意した。そして、実施例１の評価結果をもとに、ストリエーションが発生しないように、また、ゲッタリング能力が十分に得られるように、酸素析出熱処理の条件を決定した。ここでは、拡散電流の比が１．６９、すなわち、図８の酸素析出量が０．０３６ｐｐｍａのときの条件でシリコンウェーハを製造した。

この結果、実施例１の評価結果と同様に、酸素析出熱処理後のシリコンウェーハではストリエーションが発生せず、かつゲッタリング能力を十分に有するものを得ることができた。

（比較例）
室温（３０℃）でリーク電流の測定を行う以外は実施例１と同様の評価を行った。
その結果、図３と同様のリーク電流の分布が得られ、ストリエーションが見られなかったが、これらのウェーハを基にして固体撮像素子を製造したところ、リング状の感度ムラが発生してしまった。基板の時点でストリエーションの発生を予測できなかった。これは、リーク電流の測定時に温度が低く、本発明のように拡散電流ではなく発生電流を用いて評価を行ったためと考えられる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (6)

1. 半導体基板をリーク電流により評価する方法であって、
   半導体基板に対し、酸素析出熱処理を施し、ＰＮ接合を形成して拡散電流を測定し、該測定により得られた拡散電流を用いて、ストリエーションに関して半導体基板の評価を行うことを特徴とする半導体基板の評価方法。
2. 前記半導体基板に対し、酸素析出熱処理を施すことなくＰＮ接合を形成して測定した拡散電流の値Ｉ_０と、酸素析出熱処理を施してからＰＮ接合を形成して測定した拡散電流の値Ｉ_１を求め、
   該拡散電流の値Ｉ_０とＩ_１の比であるＩ_１／Ｉ_０が１．１〜２の範囲のときに、前記酸素析出熱処理後の半導体基板を、ストリエーションが発生せず、ゲッタリング能力を備えたものと評価することを特徴とする請求項１に記載の半導体基板の評価方法。
3. 前記半導体基板を、エピタキシャル層を形成したものとすることを特徴とする請求項１または請求項２に記載の半導体基板の評価方法。
4. 前記エピタキシャル層の厚さを３〜１５μｍとすることを特徴とする請求項３に記載の半導体基板の評価方法。
5. 請求項１から請求項５のいずれか一項に記載の半導体基板の評価方法により、予め半導体基板の評価を行い、
   該評価に基づいて、ストリエーションが発生しない酸素析出熱処理の条件を決定し、該決定した条件の下で酸素析出熱処理を施して半導体基板の製造を行うことを特徴とする半導体基板の製造方法。
6. 前記製造する半導体基板をエピタキシャル層を形成したものとし、前記ストリエーションが発生しない酸素析出熱処理の条件を決定するとき、
   前記エピタキシャル層の厚さと、前記酸素析出熱処理による酸素析出量との関係が、
   （酸素析出量）＜０．０４×（エピタキシャル層の厚さ）−０．１４
   を満たすようにすることを特徴とする請求項５に記載の半導体基板の製造方法。
   

Images