JPH11265919A - 半導体材料及び半導体装置形成プロセスの品質評価方法とその装置 - Google Patents

半導体材料及び半導体装置形成プロセスの品質評価方法とその装置

Info

Publication number
JPH11265919A
JPH11265919A JP8804798A JP8804798A JPH11265919A JP H11265919 A JPH11265919 A JP H11265919A JP 8804798 A JP8804798 A JP 8804798A JP 8804798 A JP8804798 A JP 8804798A JP H11265919 A JPH11265919 A JP H11265919A
Authority
JP
Japan
Prior art keywords
semiconductor device
area
quality
semiconductor
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8804798A
Other languages
English (en)
Inventor
Manabu Fujito
学 藤戸
Satoshi Ogushi
聡 大串
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP8804798A priority Critical patent/JPH11265919A/ja
Publication of JPH11265919A publication Critical patent/JPH11265919A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 P型およびN型半導体からなる冶金学的接合
等の半導体装置を形成し、拡散電流と発生電流とからな
る面積成分と、表面発生電流の周辺成分の3種のPN接
合リーク電流を測定し、その電気特性により材料あるい
は装置形成プロセスの品質を評価する方法において、P
N接合リーク電流の周辺成分にて鏡面研摩製品とエピタ
キシャル製品の品質差を評価可能にする方法。 【解決手段】 面積成分あるいは周辺成分を正確に求め
るために、同一形状で面積あるいは周辺長のいずれか一
方を一定とし、他方の異なる複数の半導体装置を形成、
例えば周辺長が一定の面積が異なる四角形の装置を複数
個形成することにより、周辺成分と面積成分の分離が容
易にかつ確実に行われ、シリコンウェーハの表面近傍の
バルク品質を容易にかつ正確に評価できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、シリコンウェー
ハ等の半導体材料に、例えば、P型およびN型半導体か
らなる冶金学的接合等の半導体装置を形成し、その電気
特性により材料あるいは装置形成プロセスの品質を評価
する方法に係り、面積あるいは周辺長のいずれか一方が
一定で他方の異なる2種以上の同一形状、例えば周辺長
が一定の面積が異なる矩形を用いることにより、単位面
積当たりあるいは単位周辺長当たりの物理量を求めるこ
とができ、シリコンウェーハの表面近傍並びにバルク品
質を容易にかつ正確に評価できる半導体材料及び半導体
装置形成プロセスの品質評価方法とその装置に関する。
【0002】
【従来の技術】一般に、半導体装置は基板材料の表面近
傍に形成されるが、その特性は材料そのものに潜在する
欠陥及び装置形成プロセス中の汚染の影響を大きく受け
る。その影響は一般に半導体装置の特性を劣化させるた
め、これらを正しく評価して材料及び装置形成プロセス
にフィードバックをかける必要がある。
【0003】半導体装置の特性を測定して材料あるいは
装置形成プロセスの評価を行う際に、半導体装置として
LSIを用いることはLSI作製に時間を要し、また不
良原因の特定が困難なため、通常、LSIの構成要素で
あるP型およびN型半導体からなる冶金学的接合(以
下、PN接合という)やMOS(Metal‐Oxid
e‐Semiconductor)が用いられる。
【0004】かかる評価は、一つの半導体装置を用いて
行われ、面積成分がバルクの評価、周辺成分はバルクと
酸化膜界面の評価であり、周辺成分は周辺部の構造が他
と異なることに起因し、面積成分とは評価対象が異な
る。通常面積成分を評価対象とするが、周辺成分の影響
が無視できず、問題となることが多い。
【0005】周辺成分を取り上げる場合は、周辺成分と
面積成分の分離が必要であるため、従来、図1A,Bに
示すような矩形およびくし形の半導体装置を複数用い、
連立方程式を解くことにより、周辺成分と面積成分の分
離がなされていた。くし形という形状は、実質専有面積
が小さいため、非常に実用的である。すなわち、角の影
響は無視でき、面積成分も析出物の影響が定量的に不明
であるため特に問題視されておらず、周辺成分と面積成
分の分離は十分であるとされていた。
【0006】
【発明が解決しようとする課題】例えば、MP(Mir
ror Polished)仕上げ製品と呼ばれるグレ
ードのシリコンウェーハに存在する酸素析出物を、P型
およびN型半導体からなる冶金学的接合のリーク電流に
より評価する場合、PN接合リーク電流には、拡散電流
と発生電流とからなる面積成分と、表面発生電流の周辺
成分の3種があり、評価工程中でそれぞれ分離されてゆ
くが、発明者らは以下の問題があることを知見した。
【0007】面積および周辺長の異なるくし形半導体装
置を形成する場合、従来、個々の専有面積を一定に保つ
ため、面積、周辺長共を異なるものとしていた。この場
合、連立方程式を解くという手法を用いる。例えば、半
導体材料がMP製品とエピタキシャル製品の品質差を評
価するには、1種の半導体装置のみの評価では不可能で
あり、複数の装置を設けるが、用いる半導体装置が3種
以上の場合、全てを満足する2種の未知数(周辺成分、
面積成分)が求まらないという問題があった。
【0008】また、従来のくし形を用いる手法では、実
質的に角が存在してその数が一定でないため、特に、角
成分の影響が無視できない程度の品質評価条件が求めら
れる場合は、正しい評価ができないという問題があっ
た。
【0009】また、評価のための半導体装置は、例えば
1チップの中にPN接合だけでなく、コンデンサや抵
抗、容量トランジスタなども同じチップに作り込むた
め、通常100mm2程度でこれ以上大きくすることは
好ましくなく、必然的にチップの大きさは限られる。
【0010】すなわち、従来は、与えられた専有面積の
下で半導体装置を設計していたため、評価対象を具体的
に考慮した設計がなされていなかった。
【0011】また、PN接合を用いて、品質評価を実施
するに際し、N型半導体形成に不純物として通常の実用
デバイスで用いられる砒素を用いると、リーク電流の空
乏層幅依存性(J−Wプロット)が直線近似できずに、
容易に評価することができないという問題があった。
【0012】この発明は、半導体材料に半導体装置を形
成してその電気特性により、当該材料または前記形成プ
ロセスの品質を評価する品質評価方法の問題点、例え
ば、1つのPN接合のリーク電流にてMP製品とエピタ
キシャル製品の品質差を評価することができなかった現
状に鑑み、PN接合リークやショットキー接合またはM
OS構造のいずれの半導体装置においても、シリコンウ
ェーハの表面近傍並びにバルク品質を容易にかつ正確に
評価できる半導体材料及び半導体装置形成プロセスの品
質評価方法とその装置の提供を目的としている。
【0013】
【課題を解決するための手段】発明者らは、PN接合リ
ーク電流の周辺成分にてMP製品とエピタキシャル製品
の品質差を評価することができなかったことに関し、そ
の原因等を追求して種々検討した結果、面積成分あるい
は周辺成分を正確に求めるために、同一形状で面積ある
いは周辺長のいずれか一方を一定とし、他方の異なる複
数の半導体装置を形成し、また矩形の場合は角の数も一
定として、これら複数の評価結果の違いより、面積成分
及び周辺成分の特性を分離することで、両ウェーハの品
質差を容易にかつ正確に把握できることを知見し、この
発明を完成した。
【0014】すなわち、この発明は、半導体材料に半導
体装置を形成してその電気特性により、当該材料または
前記形成プロセスの品質を評価する品質評価方法におい
て、面積または周辺長のいずれか一方が一定で他方の異
なる2種以上の同一形状のPN接合やショットキー接合
構造の半導体装置を用い、単位面積当たりまたは単位周
辺長当たりの物理量を求めることを特徴とする半導体材
料及び半導体装置形成プロセスの品質評価方法である。
【0015】また、発明者らは、上記構成の品質評価方
法において、予め評価対象の欠陥を想定し、少なくとも
面積あるいは周辺長の最も大きな半導体装置に関して
は、欠陥起因の特性が測定システムの確度以上となるよ
う、面積あるいは周辺長を決定することにより、面積成
分あるいは周辺成分の特性を容易にかつ正確に把握でき
ることを知見した。
【0016】また、この発明は、半導体材料に半導体装
置を形成してその電気特性により、当該材料または前記
形成プロセスの品質を、面積または周辺長のいずれか一
方が一定で他方の異なる2種以上の同一形状の半導体装
置を用い、単位面積当たりまたは単位周辺長当たりの物
理量を求めて評価する請求項1の品質評価方法において
使用する品質評価装置であり、面積または周辺長のいず
れか一方が一定で他方の異なる2種以上の同一形状であ
り、その形状が矩形、多角形、円のいずれかであること
を特徴とする半導体材料及び半導体装置形成プロセスの
品質評価装置である。
【0017】
【発明の実施の形態】この発明において、面積成分ある
いは周辺成分を従来より正確に求める方法を、面積成分
を例に以下に記す。半導体装置としては、同一形状で周
辺長が一定で面積のみ異なるものを複数形成する。形状
は、円の場合、面積が変わると曲率が変わるため、矩形
が最も望ましい。
【0018】この発明において、上記の半導体装置を用
いて得られた物理量(測定値)を縦軸に、面積を横軸に
グラフを作成してこれを直線近似することができる。こ
のため、半導体装置の数は3種以上が望ましい。得られ
た直線の傾きより単位面積当たりの成分が、縦軸切片よ
り周辺成分を求めることができる。半導体装置の形状が
矩形の場合、角成分は周辺成分に含まれる。周辺成分を
正確に求める場合も、面積成分の場合と同様である。
【0019】次に面積あるいは周辺長の設定方法につい
て、面積の場合を例に説明する。半導体装置の面積を設
定する際は、評価対象である欠陥の密度を考慮する必要
がある。すなわち、望ましくは全ての半導体装置に十分
の数の欠陥が含まれることが必要であり、少なくとも面
積が最大のものには測定の際に欠陥の存在が認識できる
だけの数の欠陥が含まれることが必要である。
【0020】すなわち、同一形状で周辺長が一定で面積
のみ異なるものを複数形成する場合は、例えば少なくと
も1つに測定系の検知レベルの下限以上の欠陥が含まれ
るように、面積を決定すればよく、測定システムの検知
レベルの向上やノイズの低減が進むと、前記面積は小さ
くなることは当然である。
【0021】例えば、MPグレードのシリコンウェーハ
に存在する酸素析出物を、PN接合のリーク電流により
評価する場合、析出物1個当たりのリーク電流が30℃
で約3fAであることが最近分かってきたことから、ま
た析出物の密度は約106cm-3であること、電流測定
器の確度が160fA(精度+ノイズ=100+60f
A)であれば、空乏層幅2μmとして、面積は27mm
2以上必要である。
【0022】すなわち、面積Smm2、深さ2μmの直
方体に含まれる析出物の数は、106×2×10-4×S
×10-2であり、(析出物の数)×3fA>160f
A、より面積Sが求められる。さらに、上記の条件で測
定器の精度が10fAとなれば、面積は12mm2以上
必要になる。
【0023】PN接合のリーク電流により、シリコンウ
ェーハ中の酸素析出物を評価する場合は、前述のように
27mm2以上の面積が必要である。周辺長を設定する
場合もこれと同様である。
【0024】次に、P型シリコンウェーハにN型拡散層
を形成し、冶金学的接合を形成する際に、N型形成とし
て用いる不純物について説明する。通常の半導体装置形
成プロセスでは、この不純物として砒素あるいは燐が用
いられる。前述のようにリーク電流によりシリコンウェ
ーハの評価を行う際は、燐が望ましい。そのシリコンウ
ェーハへの導入方法は、イオン注入法、固相拡散法のい
ずれを用いてもよい。
【0025】発明者らは、PN接合に関し、N型拡散層
形成に不純物として砒素および燐を検討した結果、燐の
場合は印加電圧0〜10Vでリーク電流の空乏層幅依存
性(J−Wプロット)が直線近似できるのに対し、砒素
の場合は印加電圧1V以上で直線近似できないことを知
見した。
【0026】砒素の場合、J−Wプロットが直線近似で
きない理由は、拡散層が浅く電界強度が高くなり、その
影響が無視できなくなるためか、あるいは砒素は重金属
に対するゲッタリング能を持たないため、空乏層中に重
金属の析出物が形成され、これに起因するリーク電流が
電界の影響を強く受ける、すなわちJ−Wプロットが適
用できないと考えられる。
【0027】この発明において、半導体装置には、図2
Aに示すショットキー接合構造、図2Bに示すPN接合
に限らず、いずれの構成の半導体装置の形成プロセス中
の酸化、不純物活性化等の熱処理は、シリコンウェーハ
中の酸素析出物の密度の変化が小さい、900℃付近
(850〜950℃)の温度にて行うことが望ましい。
【0028】
【実施例】半導体装置としてPN接合を種々のシリコン
ウェーハに形成し、PN接合リーク電流により、材料で
あるシリコンウェーハの品質を評価した。ここでシリコ
ンウェーハとしては、比抵抗10〜20Ω・cm、酸素
濃度13〜15×1017cm-3のP型CZウェーハ(以
下、MP品)と、比抵抗10〜20Ω・cm、エピ厚2
0μmのエピタキシャルウェーハ(以下、エピ品)の2
種を準備した。
【0029】図2BはPN接合の模式的断面図を示した
ものであるが、PN接合の構造としては、周辺部のシリ
コン−シリコン酸化膜界面におけるキャリアの発生を最
小限にするため、ガード電極3を設けたガード電極構造
を採用した。
【0030】ガード電極3は、N型拡散層(n+)とオ
ーバーラップしており、シリコン基板1−ガード電極3
間の電圧を変化することにより周辺部における電解強
度、空乏層幅を制御することができる。本実施例ではP
N接合リーク電流が少なくなるようこの電圧を−3.5
Vとした。
【0031】また、N型拡散層(n+)形成のための不
純物としてPを用いたが、その目的は前述のJ−Wプロ
ットを広い電圧範囲で直線近似できるようにするためだ
けでなく、プロセス中に混入する重金属をゲッタリング
するためである。ゲッタリング効果を高めるため、通常
基板コンタクトとして用いられるBを不純物としたP型
拡散層(P+)も設けた。
【0032】次にPN接合作製プロセスについて説明す
る。前記シリコン基板1に、イオン注入マスク用の酸化
膜を900℃ドライ酸化により20nmの厚さで形成
し、Pイオンを30keVで5×1015cm-2、フッ化
ほう素イオン(BF2 +)を50keVで2×1015cm
-2注入し、N型拡散層(n+)およびP型拡散層(P+
を形成した。
【0033】次に、不純物活性化のための熱処理を90
0℃の窒素雰囲気中で30分行い、その後、酸化膜をウ
ェットエッチングにより全て除去した。続いて、再度9
00℃ドライ酸化により酸化膜を75nmの厚さで形成
したが、この酸化膜中には酸化膜の絶縁破壊の原因とな
る酸素析出物が存在するために、さらに850℃のCV
D酸化により75nmの厚さの酸化膜を堆積した。
【0034】次に、スパッタ法により1%のシリコンと
0.1%の銅を含むアルミニウム電極を800nm堆積
し、最後に、シリコン−酸化膜界面品質を向上させるた
めのシンタリング処理を400℃水素雰囲気中で15分
行った。
【0035】リーク電流の測定には、高精度半導体パラ
メータ・アナライザ(HP社製HP4156A)を用い
た。拡散層、ガード電極3、基板1を流れる電流を同時
に測定することにより、ガード電極3下の酸化膜2の絶
縁破壊が起こっていないことを確認しながら、拡散層を
流れるリーク電流を測定した。また、測定は50℃にて
行い、電圧印加後、リーク電流測定までに十分待ち時間
を設け、バルク内部からの拡散電流の一部である過渡電
流成分を除去した。図で6は拡散電流、7は空乏層、8
は空乏層中における発生電流、9は界面における発生電
流を示す。
【0036】また、空乏層7幅を算出するために必要な
接合容量は、高精度LCRメータ(HP社製HP428
4A)により測定した。
【0037】半導体装置が形成されるウェーハ表面近傍
の品質を評価するため、前述のJ−Wプロットを作成
し、バルク内部からの拡散電流と空乏層中で発生する発
生電流成分に、測定したリーク電流を分離する必要があ
る。
【0038】図3は空乏層幅とリーク電流との関係を示
すグラフであり、大四角は面積32mm2、中四角は面
積10.3mm2、小四角は面積2.22mm2、黒、白
抜は同品種のウェーハが2枚あり各々異なることを示
す。PN接合リーク電流のJ−Wプロットを示す図3よ
り明らかなように、J−Wプロットの傾きから求まる発
生電流成分と、縦軸切片から求まる拡散電流成分は、従
来の1種の半導体装置の測定では、面積に強く依存し、
正しい評価ができないことがわかる。
【0039】そこで、周辺長が一定で、面積のみの異な
る3種の矩形試料を用い、単位面積当たりのリーク電流
および接合容積を求めた。その結果をPN接合リーク電
流および接合容量の面積依存性を表す図4に示すが、リ
ーク電流に関しては、印加電圧の増加により付加される
電流は、ほとんど周辺成分であることがわかる。
【0040】図4の測定条件を詳述すると、エピ品ウェ
ーハ表面に周辺長さが22.6mmで、面積が32mm
2、10.3mm2、2.22mm2の3種のPN接合半
導体装置を作製し、ガード電極電圧はVg=−3.5V
であり、Vr電圧印加は図示のごとく0.2Vステップ
で0.2〜1.0V、2Vステップで2〜10Vを印加
した。
【0041】図5にリーク電流面積成分のJ−Wプロッ
トを示す。黒丸、黒三角は同品種のウェーハが2枚あり
各々異なることを示す。図5はMP品の例であるが、ば
らつきは面積の大きいもので顕著(データ省略)である
ことから、点在する酸素析出物の影響を受けているもの
と考えられる。
【0042】図6は、MP品、エピ品各2枚のウェーハ
について、J−Wプロットから求めた発生電流を示した
もので、図6Aはこの発明により、リーク電流の面積成
分を求めた場合と、従来の1種の半導体装置のみを用い
た場合と比較したもので、図6Bはこの発明によるPN
接合リーク電流J−Wプロットを、図6Cに示すウェー
ハ面内5ケ所にて適用し、発生電流を求めたものであ
る。なお、図6A中の大四角は面積32mm2、中四角
は面積10.3mm2、小四角は面積2.22mm2を示
し、黒丸はこの発明により面積成分を求めたものであ
る。
【0043】図6中「<0」は発生電流が負、すなわち
評価限界以下を意味する。従来の1種の半導体装置のみ
の評価では差別化不可能であったMP品とエピ品の品質
差が、この発明により評価可能となることがわかる。
【0044】
【発明の効果】この発明による半導体材料及び半導体装
置形成プロセスの品質評価方法は、PN接合の半導体装
置において、同一形状で面積あるいは周辺長のいずれか
一方を一定とし、他方の異なる複数の半導体装置を形
成、例えば実施例に示すごとく、周辺長が一定の面積が
異なる四角形の装置を複数個形成することにより、半導
体装置の特性を周辺成分と面積成分に確実に分離するこ
とが可能となり、例えばリーク電流の空乏層幅依存性
(J−Wプロット)が直線近似でき、PN接合リーク電
流の周辺成分にて鏡面研摩製品とエピタキシャル製品の
品質差を評価できるなど、シリコンウェーハの表面近傍
のバルク品質を容易にかつ正確に評価できる。
【図面の簡単な説明】
【図1】従来の半導体装置の形状を示す説明図であり、
Aは矩形、Bはくし形を示す。
【図2】Aはショットキー接合の構成、BはPN接合の
構成を示す模式断面説明図である。
【図3】従来の空乏層幅とリーク電流との関係(J−W
プロット)を示すグラフである。
【図4】Aは面積とリーク電流との関係を示すグラフで
あり、Bは面積と接合容量との関係を示すグラフであ
る。
【図5】この発明の空乏層幅とリーク電流との関係(J
−Wプロット)を示すグラフである。
【図6】J−Wプロットから求めたPN接合リーク電流
中発生成分を示すグラフであり、Aは従来方法との比較
を示し、Bはウェーハ面内分布を示し、CはBにおける
測定箇所を示すウェーハの説明図である。
【符号の説明】
1 基板 2 酸化膜 3 ガード電極 4 電極 5 電極 6 拡散電流 7 空乏層 8 空乏層中における発生電流 9 界面における発生電流

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体材料に半導体装置を形成してその
    電気特性により、当該材料または前記形成プロセスの品
    質を評価する品質評価方法において、面積または周辺長
    のいずれか一方が一定で他方の異なる2種以上の同一形
    状の半導体装置を用い、単位面積当たりまたは単位周辺
    長当たりの物理量を求める半導体材料及び半導体装置形
    成プロセスの品質評価方法。
  2. 【請求項2】 請求項1において、半導体装置の形状が
    矩形、多角形、円のいずれかである半導体材料及び半導
    体装置形成プロセスの品質評価方法。
  3. 【請求項3】 請求項1または請求項2において、半導
    体装置として、P型及びN型半導体からなる冶金学的接
    合を用いる半導体材料及び半導体装置形成プロセスの品
    質評価方法。
  4. 【請求項4】 請求項3において、N型半導体形成に不
    純物として燐を用いる半導体材料及び半導体装置形成プ
    ロセスの品質評価方法。
  5. 【請求項5】 請求項1または請求項2において、半導
    体装置として、ショットキー接合を用いる半導体材料及
    び半導体装置形成プロセスの品質評価方法。
  6. 【請求項6】 半導体材料に半導体装置を形成してその
    電気特性により、当該材料または前記形成プロセスの品
    質を、面積または周辺長のいずれか一方が一定で他方の
    異なる2種以上の同一形状の半導体装置を使用し、単位
    面積当たりまたは単位周辺長当たりの物理量を求めて評
    価する請求項1の品質評価方法において使用する品質評
    価装置であり、半導体装置として、P型及びN型半導体
    からなる冶金学的接合またはショットキー接合を用い、
    面積または周辺長のいずれか一方が一定で他方の異なる
    2種以上の同一形状であり、その形状が矩形、多角形、
    円のいずれかである半導体材料及び半導体装置形成プロ
    セスの品質評価装置。
JP8804798A 1998-03-16 1998-03-16 半導体材料及び半導体装置形成プロセスの品質評価方法とその装置 Pending JPH11265919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8804798A JPH11265919A (ja) 1998-03-16 1998-03-16 半導体材料及び半導体装置形成プロセスの品質評価方法とその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8804798A JPH11265919A (ja) 1998-03-16 1998-03-16 半導体材料及び半導体装置形成プロセスの品質評価方法とその装置

Publications (1)

Publication Number Publication Date
JPH11265919A true JPH11265919A (ja) 1999-09-28

Family

ID=13931927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8804798A Pending JPH11265919A (ja) 1998-03-16 1998-03-16 半導体材料及び半導体装置形成プロセスの品質評価方法とその装置

Country Status (1)

Country Link
JP (1) JPH11265919A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013125885A (ja) * 2011-12-15 2013-06-24 Shin Etsu Handotai Co Ltd 半導体基板の評価方法および半導体基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013125885A (ja) * 2011-12-15 2013-06-24 Shin Etsu Handotai Co Ltd 半導体基板の評価方法および半導体基板の製造方法

Similar Documents

Publication Publication Date Title
US5773989A (en) Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US6265890B1 (en) In-line non-contact depletion capacitance measurement method and apparatus
US5786231A (en) Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
US4906921A (en) Structure and process for testing integrated circuits permitting determination of the properties of layers
JPH11265919A (ja) 半導体材料及び半導体装置形成プロセスの品質評価方法とその装置
US8089274B2 (en) Method for evaluating SOI wafer
CN110364447B (zh) 半导体工艺的关键尺寸的监测结构及监测方法
US3851245A (en) Method for determining whether holes in insulated layer of semiconductor substrate are fully open
CN105247669B (zh) 半导体晶圆的评价方法
Mackowiak et al. Electrical characterization of low temperature PECVD oxides for TSV applications
Khorasani et al. Modified Pulsed MOS Capacitor for Characterization of Ultraclean Thin ${\rm p}/{\rm p}^{+} $ Silicon Epitaxial Layers
US6313480B1 (en) Structure and method for evaluating an integrated electronic device
Schroder et al. Frequency domain lifetime characterization
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
Schwarzenbach et al. Systematic evaluation of SOI buried oxide reliability for partially depleted and fully depleted applications
JP2007294980A (ja) 極浅接合(usj)構造の電気活性ドーパント密度プロファイルを判定する方法
JP3705723B2 (ja) 画像処理システム
JP2002141474A (ja) プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ
CN103837808A (zh) 掺杂失效的分析方法
CN113066735B (zh) 一种高电阻高精度电阻器的实现方法
JPS6148927A (ja) 半導体装置
CN116344370A (zh) 测试半导体结构金属污染的方法
KR100490333B1 (ko) 바이폴라트랜지스터및그제조방법
JP2003100831A (ja) シリコンウエーハの評価方法
JP2530722Y2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040721